电路板怎样进行抗干扰设计?
抗干扰设计的基本任务是系统或装置既不因外界电磁干扰影响而误动作或丧失功能，也不向外界发送过大的噪声干扰，以免影响其他系统或装置正常工作。因此提高系统的抗干扰能力也是该系统设计的一个重要环节。
系统抗干扰设计
抗干扰问题是现代电路设计中一个很重要的环节，它直接反映了整个系统的性能和工作的可靠性。在飞轮储能系统的电力电子控制中，由于其高压和低压控制信号同时并存，而且功率晶体管的瞬时开关也产生很大的电磁干扰，因此提高系统的抗干扰能力也是该系统设计的一个重要环节。
形成干扰的主要原因有如下几点：
1）干扰源，是指产生干扰的元件、设备或信号，用数字语言描述是指du／dt、di／dt大的地方。干扰按其来源可分为外部干扰和内部干扰：外部干扰是指那些与仪表的结构无关，由使用条件和外界环境因素决定的干扰，如雷电、交流供电、电机等；内部干扰是由仪表结构布局及生产工艺决定的，如多点接地造成的电位差引起的干扰、寄生振荡引起的干扰、尖峰或振铃噪声引起的干扰等。
2）敏感器件，指容易被干扰的对象，如微控制器、存贮器、A／D转换、弱信号处理电路等。
3）传播路径，是干扰从干扰源到敏感器件传播的媒介，典型的干扰传播路径是通过导线的传导、电磁感应、静电感应和空间的辐射。
抗干扰设计的基本任务是系统或装置既不因外界电磁干扰影响而误动作或丧失功能，也不向外界发送过大的噪声干扰，以免影响其他系统或装置正常工作。
其设计一般遵循下列三个原则：
抑制噪声源，直接消除干扰产生的原因；
切断电磁干扰的传播途径，或者提高传递途径对电磁干扰的衰减作用，以消除噪声源和受扰设备之间的噪声耦合；
加强受扰设备抵抗电磁干扰的能力，降低噪声敏感度。
目前，对系统的采用的抗干扰技术主要有硬件抗干扰技术和软件抗干扰技术。
1）硬件抗干扰技术的设计。飞轮储能系统的逆变电路高达20kHz的载波信号决定了它会产生噪声，这样系统中电力电子装置所产生的噪声和谐波问题就成为主要的干扰，它们会对设备和附近的仪表产生影响，影响的程度与其控制系统和设备的抗干扰能力、接线环境、安装距离及接地方法等因素有关。
转换器产生的PWM信号是以高速通断DC电压来控制输出电压波形的。急剧的上升或下降的输出电压波包含许多高频分量，这些高频分量就是产生噪声的根源。虽然噪声和谐波都对电子设备运行产生不良影响，但是两者还是有区别的：谐波通常是指50次以下的高频分量，频率为2～3kHz；而噪声却为10kHz甚至
更高的高频分量。噪声一般要分为两大类：一类是由外部侵入到飞轮电池的电力电子装置，使其误动作：另一类是该装置本身由于高频载波产生的噪声，它对周围电子、电信设备产生不良影响。
减低噪声影响的一般办法有改善动力线和信号线的布线方式，控制信号用的信号线必须选用屏蔽线，屏蔽线外皮接地。为防止外部噪声侵入，可以采取以下的措施：使该电力电子装置远离噪声源、信号线采取数字滤波和屏蔽线接地。
噪声的衰减技术有如下几点：
①电线噪声的衰减的方法：在交流输入端接入无线电噪声滤波器；在电源输入端和逆变器输出端接入线噪声滤波器，该滤波器可由铁心线圈构成；将无线电噪声滤波器和线噪声滤波器联合使用；在电源侧接人LC 滤波器。
②逆变器至电机配线噪声辐射衰减，可采取金属导线管和金属箱通过接地来切断噪声辐射。
③飞轮电力电子装置的辐射噪声的衰减，通常其噪声辐射是很小的，但是如果周围的仪器对噪声很敏感，则应把该装置装入金属箱内屏蔽起来。
对于模拟电路干扰的抑制，由于电路中有要测量的电流、电压等模拟量，其输出信号都是微弱的模拟量信号，极易受干扰影响，在传输线附近有强磁场时，信号线将有较大的交流噪声。可以通过在放大器的输入、输出之间并联一个电容，在输入端接入有源低通滤波器来有效地抑制交流噪声。此外，在A／D变换时，数字地线和模拟电路地线分开，在输入端加入箝位二极管，防止异常过压信号。
而数字电路常见的干扰有电源噪声、地线噪声、串扰、反射和静电放电噪声。为抑制噪声，应注意输入与输出线路的隔离，线路的选择、配线、器件的布局等问题。输入信号的处理是抗干扰的重要环节，大量的干扰都是从此侵入的。
一般可以从以下几个方面采取措施：
①接点抖动干扰的抑制；多余的连接线路要尽量短，尽量用相互绞合的屏蔽线作输入线，以减少连线产生的杂散电容和电感；避免信号线与动力线、数据线与脉冲线接近。
②采用光电隔离技术，并且在隔离器件上加RC电路滤波。
③认真妥善处理好接地问题，如模拟电路地与数字电路地要分开，印制板上模拟电路与数字电路应分开，大电流地应单独引至接地点，印制板地线形成网格要足够宽等。
软件抗干扰技术
除了硬件上要采取一系列的抗干扰措施外，在软件上也要采取数字滤波、设置软件陷阱、利用看门狗程序冗余设计等措施使系统稳定可靠地运行。特别地，当储能飞轮处于某一工作状态的时间较长时，在主循环中应不断地检测状态，重复执行相应的操作，也是增强可靠性的一个方法。
电路板设计
由于DSP、CPU等芯片工作频率较高，即使电路原理图设计正确，若印制电路板设计不当，也会对芯片的可靠性产生不利影响。例如，如果印制板两条细平行线靠得很近，则会形成信号波形的延迟，在传输线的终端形成反射噪声。因此，在设计印制电路板时，应注意采用正确的方法。
1）地线设计。在电路中，接地是控制干扰的重要方法，如能将接地和屏蔽正确结合起来使用，可解决大部分干扰问题。在一块电路板上，DSP、CPU同时集成了数字电路和模拟电路，设计电路板时，应使它们尽量分开，而两者的地线不要相混，分别与电源端地线相连。尽量加粗接地线，同时将接地线构成闭环路。
2）配置去耦电容。在直流电源回路中，负载的变化会引起电源噪声。例如在数字电路中，当电路从一个状态转换为另一种状态时，就会在电源线上产生一个很大的尖峰电流，形成瞬变的噪声电压。配置去耦电容可以抑制因负载变化而产生的噪声，是DSP电路板的可靠性设计的一种常规做法：电源输人端可跨接一个10～100μF的电解电容器；为每个集成电路芯片配置一个0.01 μF的陶瓷电容器；对于关断时电流变化大的器件和ROM、RAM等存储型器件，应在芯片的电源线和地线间直接接入去耦电容。注意去耦电容的引线不能过长，特别是高频旁路电容不能带引线。
大多数资料有提到过，去耦电容就近放置，是从减小回路电感的角度去谈及摆放问题，其实还有一个原则就是去耦半径的问题，如果电容离芯片位置较远，超过去耦半径，会起不到去耦效果。
考虑去耦半径的最好办法就是考察噪声源和电容补偿电流之间的相位关系。当芯片对电流的需求发生变化时，会在电源平面的一个很小的局部区域内产生电压扰动，电容要补偿这一电流（电压），就必须感知到这一电压扰动。信号在介质中传播需要一定的时间，因此发生局部电压扰动到电容感知到需要有一定的时间延迟，因此必然造成噪声源和电容补偿电流之间的相位上的不一致。特定的电容，对与它自谐振频率相同的噪声补偿效果最好，我们以这个频率来衡量这种相位关系。当扰动区到电容的距离到达时，补偿电流的相位为和噪声源相位刚好差180°，即完全反相，此时补偿电流不再起作用，去耦作用失效，补偿的能量无法及时送达，为了能有效传递补偿能量，应使噪声源和补偿电流之间的相位差尽可能的小，最好是同相位的。距离越近，相位差越小，补偿能量传递越多，如果距离为0，则补偿能量百分之百传递到扰动区，这就要求噪声源距离电容尽可能得近。
对于大电容，因为其谐振频率很低，对应的波长非常长，因为去耦半径很大，所以不用去怎么关心大电容在电路板上的放置位置的原因，对于小电容，因为去耦半径很小，需要靠近去耦的芯片。
3）电路板器件的布置。在器件布置方面与其他逻辑电路一样，应把相互有关的器件尽量放得靠近些，这样可以获得较好的抗噪声效果。时钟发生器、晶振和CPU的时钟输人端都易产生噪声，这些器件要相互靠近些，同时远离模拟器件。
电路抗干扰设计原则汇总：
1.电源线的设计
（1）选择合适的电源
（2）尽量加宽电源线
（3）保证电源线、底线走向和数据传输方向一致
（4）使用抗干扰元器件
（5）电源入口添加去耦电容（10~100uf）
2.地线的设计
（1）模拟地和数字地分开
（2）尽量采用单点接地
（3）尽量加宽地线
（4）将敏感电路连接到稳定的接地参考源
（5）对pcb板进行分区设计，把高带宽的噪声电路与低频电路分开
（6）尽量减少接地环路（所有器件接地后回电源地形成的通路叫“地线环路”）的面积
3.元器件的配置
（1）不要有过长的平行信号线
（2）保证pcb的时钟发生器、晶振和cpu的时钟输入端尽量靠近，同时远离其他低频器件（3）元器件应围绕核心器件进行配置，尽量减少引线长度
（4）对pcb板进行分区布局
（5）考虑pcb板在机箱中的位置和方向
（6）缩短高频元器件之间的引线
4.去耦电容的配置
（1）每10个集成电路要增加一片充放电电容（10uf）
（2）引线式电容用于低频，贴片式电容用于高频
（3）每个集成芯片要布置一个0.1uf的陶瓷电容
（4）对抗噪声能力弱，关断时电源变化大的器件要加高频去耦电容
（5）电容之间不要共用过孔
（6）去耦电容引线不能太长
5.降低噪声和电磁干扰原则
（1）尽量采用45°折线而不是90°折线（尽量减少高频信号对外的发射与耦合）
（2）用串联电阻的方法来降低电路信号边沿的跳变速率
（3）石英晶振外壳要接地
（4）闲置不用的们电路不要悬空
（5）时钟垂直于IO线时干扰小
（6）尽量让时钟周围电动势趋于零
（7）IO驱动电路尽量靠近pcb的边缘
（8）任何信号不要形成回路
（9）对高频板，电容的分布电感不能忽略，电感的分布电容也不能忽略
（10）通常功率线、交流线尽量在和信号线不同的板子上
6.其他设计原则
（1）CMOS的未使用引脚要通过电阻接地或电源
（2）用RC电路来吸收继电器等原件的放电电流
（3）总线上加10k左右上拉电阻有助于抗干扰
（4）采用全译码有更好的抗干扰性
（5）元器件不用引脚通过10k电阻接电源
（6）总线尽量短，尽量保持一样长度
（7）两层之间的布线尽量垂直
（8）发热元器件避开敏感元件
（9）正面横向走线，反面纵向走线，只要空间允许，走线越粗越好（仅限地线和电源线）
（10）要有良好的地层线，应当尽量从正面走线，反面用作地层线
（11）保持足够的距离，如滤波器的输入输出、光耦的输入输出、交流电源线和弱信号线等
（12）长线加低通滤波器。走线尽量短截，不得已走的长线应当在合理的位置插入C、RC、或LC低通滤波器。
（13）除了地线，能用细线的不要用粗线。
7.布线宽度和电流
一般宽度不宜小于0.2.mm（8mil)
在高密度高精度的pcb上，间距和线宽一般0.3mm(12mil)
当铜箔的厚度在50um左右时，导线宽度1~1.5mm(60mil) = 2A
公共地一般80mil,对于有微处理器的应用更要注意
8.电源线尽量短，走直线，最好走树形，不要走环形
9.布局
首先，要考虑PCB尺寸大小。PCB尺寸过大时，印制线条长，阻抗增加，抗噪声能力下降，成本也增加;过小，则散热不好，且邻近线条易受干扰。
在确定PCB尺寸后.再确定特殊元件的位置。最后，根据电路的功能单元，对电路的全部元器件进行布局。
在确定特殊元件的位置时要遵守以下原则：
(1)尽可能缩短高频元器件之间的连线，设法减少它们的分布参数和相互间的电磁干扰。易受干扰的元器件不能相互挨得太近，输入和输出元件应尽量远离。
(2)某些元器件或导线之间可能有较高的电位差，应加大它们之间的距离，以免放电引出意外短路。带高电压的元器件应尽量布置在调试时手不易触及的地方。
(3)重量超过15g的元器件、应当用支架加以固定，然后焊接。那些又大又重、发热量多的元器件，不宜装在印制板上，而应装在整机的机箱底板上，且应考虑散热问题。热敏元件应远离发热元件。
(4)对于电位器、可调电感线圈、可变电容器、微动开关等可调元件的布局应考虑整机的结构要求。若是机内调节，应放在印制板上方便于调节的地方;若是机外调节，其位置要与调节旋钮在机箱面板上的位置相适应。
(5)应留出印制扳定位孔及固定支架所占用的位置。
根据电路的功能单元.对电路的全部元器件进行布局时，要符合以下原则：
(1)按照电路的流程安排各个功能电路单元的位置，使布局便于信号流通，并使信号尽可能保持一致的方向。
(2)以每个功能电路的核心元件为中心，围绕它来进行布局。元器件应均匀、整齐、紧凑地排列在PCB上.尽量减少和缩短各元器件之间的引线和连接。
(3)在高频下工作的电路，要考虑元器件之间的分布参数。一般电路应尽可能使元器件平行排列。这样，不但美观.而且装焊容易.易于批量生产。
(4)位于电路板边缘的元器件，离电路板边缘一般不小于2mm。电路板的最佳形状为矩形。长宽比为3：2成4：3。电路板面尺寸大于200x150mm时.应考虑电路板所受的机械强度。
10.布线
布线的原则如下：
(1)输入输出端用的导线应尽量避免相邻平行。最好加线间地线，以免发生反馈藕合。
(2)印制摄导线的最小宽度主要由导线与绝缘基扳间的粘附强度和流过它们的电流值决定。当铜箔厚度为0.05mm、宽度为1 ~ 15mm 时.通过2A的电流，温度不会高于3℃，因此.导线宽度为1.5mm可满足要求。对于集成电路，尤其是数字电路，通常选0.02~0.3mm导线宽度。当然，只要允许，还是尽可能用宽线.尤其是电源线和地线。导线的最小间距主要由最坏情况下的线间绝缘电阻和击穿电压决定。对于集成电路，尤其是数字电路，只要工艺允许，可使间距小至5~8mm。
(3)印制导线拐弯处一般取圆弧形，而直角或夹角在高频电路中会影响电气性能。此外，尽量避免使用大面积铜箔，否则.长时间受热时，易发生铜箔膨胀和脱落现象。必须用大面积铜箔时，最好用栅格状.这样有利于排除铜箔与基板间粘合剂受热产生的挥发性气体。
11.焊盘
焊盘中心孔要比器件引线直径稍大一些。焊盘太大易形成虚焊。焊盘外径D一般不小于(d+1.2)mm，其中d为引线孔径。对高密度的数字电路，焊盘最小直径可取(d+1.0)mm。
12.PCB及电路抗干扰措施
印制电路板的抗干扰设计与具体电路有着密切的关系，这里仅就PCB抗干扰设计的几项常用措施做一些说明。
13.电源线设计
根据印制线路板电流的大小，尽量加租电源线宽度，减少环路电阻。同时、使电源线、地线的走向和数据传递的方向一致，这样有助于增强抗噪声能力。
14.地线设计
地线设计的原则是：
(1)数字地与模拟地分开。若线路板上既有逻辑电路又有线性电路，应使它们尽量分开。低频电路的地应尽量采用单点并联接地，实际布线有困难时可部分串联后再并联接地。高频电路宜采用多点串联接地，地线应短而租，高频元件周围尽量用栅格状大面积地箔。
(2)接地线应尽量加粗。若接地线用很纫的线条，则接地电位随电流的变化而变化，使抗噪性能降低。因此应将接地线加粗，使它能通过三倍于印制板上的允许电流。如有可能，接地线应在2~3mm以上。
(3)接地线构成闭环路。只由数字电路组成的印制板，其接地电路布成团环路大多能提高抗噪声能力。15.退耦电容配置
PCB设计的常规做法之一是在印制板的各个关键部位配置适当的退耦电容。
退耦电容的一般配置原则是：
(1)电源输入端跨接10~100uf的电解电容器。如有可能，接100uF以上的更好。
(2)原则上每个集成电路芯片都应布置一个0.01pF的瓷片电容，如遇印制板空隙不够，可每4~8个芯片布置一个1 ~ 10pF的但电容。
(3)对于抗噪能力弱、关断时电源变化大的器件，如RAM、ROM存储器件，应在芯片的电源线和地线之间直接接入退耦电容。
(4)电容引线不能太长，尤其是高频旁路电容不能有引线。
此外，还应注意以下两点：
(1)在印制板中有接触器、继电器、按钮等元件时.操作它们时均会产生较大火花放电，必须采用附图所示的RC 电路来吸收放电电流。一般R 取1 ~ 2K，C取2.2 ~47UF。
(2)CMOS的输入阻抗很高，且易受感应，因此在使用时对不用端要接地或接正电源。
射频电路板抗干扰设计摘要:为保证电路性能,在进行射频电路印制电路板( PCB)设计时应考虑电磁兼容性,这对于减小系统电磁信息辐射具有重要的意义。文中重点讨论按元器件的布局与布线原则来最大限度地实现电路的性能指标,达到抗干扰的设计目的。通过几个实验测试事例,分析了影响印制板抗干扰性能的几个不同因素,说明了印制板制作过程中应采取的实际的解决办法。 引言随着通信技术的发展,无线射频电路技术运用越来越广,其中的射频电路的性能指标直接影响整个产品的质量,射频电路印制电路板( PCB)的抗干扰设计对于减小系统电磁信息辐射具有重要的意义。射频电路PCB的密度越来越高, PCB设计的好坏对抗干扰能力影响很大,同一电路,不同的PCB设计结构,其性能指标会相差很大。电磁干扰信号如果处理不当,可能造成整个电路系统的无法正常工作,因此如何防止和抑制电磁干扰,提高电磁兼容性,就成为设计射频电路PCB时的一个非常重要的课题。 电磁兼容性EMC是指电子系统在规定的电磁环境中按照设计要求能正常工作的能力。电子系统所受的电磁干扰不仅来自电场和磁场的辐射,也有线路公共阻抗、导线间耦合和电路结构的影响。在研制设计电路时,希望设计的印制电路板尽可能不易受外界干扰的影响,而且也尽可能小地干扰影响别的电子系统。 设计印制板首要的任务是对电路进行分析,确定关键电路。这就是要识别哪些电路是干扰源,哪些电路是敏感电路,弄清干扰源可能通过什么路径干扰敏感电路。射频电路工作频率高,干扰源主要是通过电磁辐射来干扰敏感电路,因此射频电路PCB板抗干扰设计的目的是减小PCB板的电磁辐射和PCB 板上电路之间的串扰。 1 射频电路板设计 1. 1 元器件的布局 由于SMT一般采用红外炉热流焊来实现元器件的焊接,因而元器件的布局影响到焊点的质量,进而影响到产品的成品率。而对于射频电路PCB设计而言, 电磁兼容性要求每个电路模块尽量不产生电磁辐射,并且具有一定的抗电磁干扰能力,因此元器件的布局也影响到电路本身的干扰及抗干扰能力,直接关系到所设计电路的性能。故在进行射频电路PCB 设计时除了要考虑普通PCB设计时的布局外,主要还须考虑如何减小射频电路中各部分之间的相互干扰、如何减小电路本身对其他电路的干扰以及电路本身的抗干扰能力。 根据经验,射频电路效果的好坏不仅取决于射频电路板本身的性能指标,很大部分还取决于与CPU处理板间的相互影响,因此在进行PCB设计时,合理布局显得尤为重要。布局的总原则是元器件应尽可能同一方向排列,通过选择PCB进入熔锡系统的方向来减少甚至避免焊接不良的现象;根据经验元器件间最少要有
电路板怎样进行抗干扰设计? 抗干扰设计的基本任务是系统或装置既不因外界电磁干扰影响而误动作或丧失功能，也不向外界发送过大的噪声干扰，以免影响其他系统或装置正常工作。因此提高系统的抗干扰能力也是该系统设计的一个重要环节。 系统抗干扰设计 抗干扰问题是现代电路设计中一个很重要的环节，它直接反映了整个系统的性能和工作的可靠性。在飞轮储能系统的电力电子控制中，由于其高压和低压控制信号同时并存，而且功率晶体管的瞬时开关也产生很大的电磁干扰，因此提高系统的抗干扰能力也是该系统设计的一个重要环节。 形成干扰的主要原因有如下几点： 1）干扰源，是指产生干扰的元件、设备或信号，用数字语言描述是指du／dt、di／dt大的地方。干扰按其来源可分为外部干扰和内部干扰：外部干扰是指那些与仪表的结构无关，由使用条件和外界环境因素决定的干扰，如雷电、交流供电、电机等；内部干扰是由仪表结构布局及生产工艺决定的，如多点接地造成的电位差引起的干扰、寄生振荡引起的干扰、尖峰或振铃噪声引起的干扰等。 2）敏感器件，指容易被干扰的对象，如微控制器、存贮器、A／D转换、弱信号处理电路等。 3）传播路径，是干扰从干扰源到敏感器件传播的媒介，典型的干扰传播路径是通过导线的传导、电磁感应、静电感应和空间的辐射。 抗干扰设计的基本任务是系统或装置既不因外界电磁干扰影响而误动作或丧失功能，也不向外界发送过大的噪声干扰，以免影响其他系统或装置正常工作。 其设计一般遵循下列三个原则： 抑制噪声源，直接消除干扰产生的原因； 切断电磁干扰的传播途径，或者提高传递途径对电磁干扰的衰减作用，以消除噪声源和受扰设备之间的噪声耦合； 加强受扰设备抵抗电磁干扰的能力，降低噪声敏感度。 目前，对系统的采用的抗干扰技术主要有硬件抗干扰技术和软件抗干扰技术。 1）硬件抗干扰技术的设计。飞轮储能系统的逆变电路高达20kHz的载波信号决定了它会产生噪声，这样系统中电力电子装置所产生的噪声和谐波问题就成为主要的干扰，它们会对设备和附近的仪表产生影响，影响的程度与其控制系统和设备的抗干扰能力、接线环境、安装距离及接地方法等因素有关。 转换器产生的PWM信号是以高速通断DC电压来控制输出电压波形的。急剧的上升或下降的输出电压波包含许多高频分量，这些高频分量就是产生噪声的根源。虽然噪声和谐波都对电子设备运行产生不良影响，但是两者还是有区别的：谐波通常是指50次以下的高频分量，频率为2～3kHz；而噪声却为10kHz甚至更高
传感器电路的噪声及其抗干扰技术研究 作者：刘竹琴，白泽生延安大学物理与电子信息学院 尽量消除或抑制电子电路的干扰是电路设计和应用始终需要解决的问题。传感器电路通常用来测量微弱的信号，具有很高的灵敏度，如果不能解决好各类干扰的影响，将给电路及其测量带来较大误差，甚至会因干扰信号淹没正常测量信号而使电路不能正常工作。在此，研究了传感器电路设计时的内部噪声和外部干扰，并得出采取合理有效的抗干扰措施，能确保电路正常工作，提高电路的可靠性、稳定性和准确性。 传感器电路通常用来测量微弱的信号，具有很高的灵敏度，但也很容易接收到外界或内部一些无规则的噪声或干扰信号，如果这些噪声和干扰的大小可以与有用信号相比较，那么在传感器电路的输出端有用信号将有可能被淹没，或由于有用信号分量和噪声干扰分量难以分辨，则必将妨碍对有用信号的测量。所以在传感器电路的设计中，往往抗干扰设计是传感器电路设计是否成功的关键。
1 传感器电路的内部噪声 1．1 高频热噪声 高频热噪声是由于导电体内部电子的无规则运动产生的。温度越高，电子运动就越激烈。导体内部电子的无规则运动会在其内部形成很多微小的电流波动，因其是无序运动，故它的平均总电流为零，但当它作为一个元件(或作为电路的一部分)被接入放大电路后，其内部的电流就会被放大成为噪声源，特别是对工作在高频频段内的电路高频热噪声影响尤甚。 通常在工频内，电路的热噪声与通频带成正比，通频带越宽，电路热噪声的影响就越大。在 通频带△f内，电路热噪声电压的有效值：。以一个1 kΩ的电阻为例，如果电路的通频带为1 MHz，则呈现在电阻两端的开路电压噪声有效值为4μV(设温度为室温T=290 K)。看起来噪声的电动势并不大，但假设将其接入一个增益为106倍的放大电路时，其输出噪声可达4 V，这时对电路的干扰就很大了。 1．2 低频噪声 低频噪声主要是由于内部的导电微粒不连续造成的。特别是碳膜电阻，其碳质材料内部存在许多微小颗粒，颗粒之间是不连续的，在电流流过时，会使电阻的导电率发生变化引起电流的变化，产生类似接触不良的闪爆电弧。另外，晶体管也可能产生相似的爆裂噪声和闪烁噪声，其产生机理与电阻中微粒的不连续性相近，也与晶体管的掺杂程度有关。 1．3 半导体器件产生的散粒噪声 由于半导体PN结两端势垒区电压的变化引起累积在此区域的电荷数量改变，从而显现出电容效应。当外加正向电压升高时，N区的电子和P区的空穴向耗尽区运动，相当于对电容充电。当正向电压减小时，它又使电子和空穴远离耗尽区，相当于电容放电。当外加反向电
抗干扰措施的基本原则是：抑制干扰源，切断干扰传播路径，提高敏感器件的抗干扰性能。 1、抑制干扰源 抑制干扰源就是尽可能的减小干扰源的du/dt，di/dt。这是抗干扰设计中最优先考虑和最重要的原则，常常会起到事半功倍的效果。减小干扰源的du/dt主要是通过在干扰源两端并联电容来实现。减小干扰源的di/dt则是在干扰源回路串联电感或电阻以及增加续流二极管来实现。 抑制干扰源的常用措施如下： （1）继电器线圈增加续流二极管，消除断开线圈时产生的反电动势干扰。仅加续流二极管会使继电器的断开时间滞后，增加稳压二极管后继电器在单位时间内可动作更多的次数。 （2）在继电器接点两端并接火花抑制电路（一般是RC串联电路，电阻一般选几K到几十K，电容选0.01uF），减小电火花影响。 （3）给电机加滤波电路，注意电容、电感引线要尽量短。 （4）电路板上每个IC要并接一个0.01μF～0.1μF高频电容，以减小IC对电源的影响。注意高频电容的布线，连线应靠近电源端并尽量粗短，否则，等于增大了电容的等效串联电阻，会影响滤波效果。 （5）布线时避免90度折线，减少高频噪声发射。 （6）可控硅两端并接RC抑制电路，减小可控硅产生的噪声（这个噪声严重时可能会把可控硅击穿的）。 2、切断干扰传播路径的常用措施 （1）充分考虑电源对单片机的影响。电源做得好，整个电路的抗干扰就解决了一大半。许多单片机对电源噪声很敏感,要给单片机电源加滤波电路或稳压器，以减小电源噪声对单片机的干扰。比如，可以利用磁珠和电容组成π形滤波电路，当然条件要求不高时也可用100Ω电阻代替磁珠。 （2）如果单片机的I/O口用来控制电机等噪声器件，在I/O口与噪声源之间应加隔离（增加π形滤波电路）。控制电机等噪声器件，在I/O口与噪声源之间应加隔离（增加π形滤波电路）。 （3）注意晶振布线。晶振与单片机引脚尽量靠近，用地线把时钟区隔离起来，晶振外壳接地并固定。此措施可解决许多疑难问题。 （4）电路板合理分区，如强、弱信号，数字、模拟信号。尽可能把干扰源（如电机，继电器）与敏感元件（如单片机）远离。 （5）用地线把数字区与模拟区隔离，数字地与模拟地要分离，最后在一点接于电源地。A/D、D/A芯片布线也以此为原则，厂家分配A/D、D/A芯片引脚排列时已考虑此要求。（6）单片机和大功率器件的地线要单独接地，以减小相互干扰。大功率器件尽可能放在电路板边缘。 （7）在单片机I/O口，电源线，电路板连接线等关键地方使用抗干扰元件如磁珠、磁环、电源滤波器，屏蔽罩，可显著提高电路的抗干扰性能。
> 抗干扰设计原则 1.电源线的设计 （1）选择合适的电源 （2）尽量加宽电源线 （3）保证电源线、底线走向和数据传输方向一致 （4）使用抗干扰元器件 （5）电源入口添加去耦电容（10~100uf） 2.[ 3.地线的设计 （1）模拟地和数字地分开 （2）尽量采用单点接地 （3）尽量加宽地线 （4）将敏感电路连接到稳定的接地参考源 （5）对pcb板进行分区设计，把高带宽的噪声电路与低频电路分开 （6）尽量减少接地环路（所有器件接地后回电源地形成的通路叫“地线环路”）的面积 3.. 4.元器件的配置 （1）不要有过长的平行信号线 （2）保证pcb的时钟发生器、晶振和cpu的时钟输入端尽量靠近，同时远离其他低频器件（3）元器件应围绕核心器件进行配置，尽量减少引线长度 （4）对pcb板进行分区布局 （5）考虑pcb板在机箱中的位置和方向 （6）缩短高频元器件之间的引线 4.】 5.去耦电容的配置 （1）每10个集成电路要增加一片充放电电容（10uf） （2）引线式电容用于低频，贴片式电容用于高频 （3）每个集成芯片要布置一个的陶瓷电容 （4）对抗噪声能力弱，关断时电源变化大的器件要加高频去耦电容 （5）电容之间不要共用过孔 （6）去耦电容引线不能太长 5.— 6.降低噪声和电磁干扰原则 （1）尽量采用45°折线而不是90°折线（尽量减少高频信号对外的发射与耦合） （2）用串联电阻的方法来降低电路信号边沿的跳变速率 （3）石英晶振外壳要接地 （4）闲置不用的们电路不要悬空 （5）时钟垂直于IO线时干扰小 （6）尽量让时钟周围电动势趋于零
（7）IO驱动电路尽量靠近pcb的边缘 （8）- （9）任何信号不要形成回路 （10）对高频板，电容的分布电感不能忽略，电感的分布电容也不能忽略 （11）通常功率线、交流线尽量在和信号线不同的板子上 6.其他设计原则 （1）CMOS的未使用引脚要通过电阻接地或电源 （2）用RC电路来吸收继电器等原件的放电电流 （3）总线上加10k左右上拉电阻有助于抗干扰 （4）采用全译码有更好的抗干扰性 （5）~ （6）元器件不用引脚通过10k电阻接电源 （7）总线尽量短，尽量保持一样长度 （8）两层之间的布线尽量垂直 （9）发热元器件避开敏感元件 （10）正面横向走线，反面纵向走线，只要空间允许，走线越粗越好（仅限地线和电源线）（11）要有良好的地层线，应当尽量从正面走线，反面用作地层线 （12）保持足够的距离，如滤波器的输入输出、光耦的输入输出、交流电源线和弱信号线等（13）长线加低通滤波器。走线尽量短截，不得已走的长线应当在合理的位置插入C、RC、或LC低通滤波器。 （14）> （15）除了地线，能用细线的不要用粗线。 7.布线宽度和电流 一般宽度不宜小于（8mil) 在高密度高精度的pcb上，间距和线宽一般(12mil) 当铜箔的厚度在50um左右时，导线宽度1~(60mil) = 2A 公共地一般80mil,对于有微处理器的应用更要注意 8.} 9.电源线尽量短，走直线，最好走树形，不要走环形 9.布局 10.首先，要考虑PCB尺寸大小。PCB尺寸过大时，印制线条长，阻抗增加，抗噪声能力下降，成本也增加;过小，则散热不好，且邻近线条易受干扰。 在确定PCB尺寸后.再确定特殊元件的位置。最后，根据电路的功能单元，对电路的全部元器件进行布局。 在确定特殊元件的位置时要遵守以下原则： (1)尽可能缩短高频元器件之间的连线，设法减少它们的分布参数和相互间的电磁干扰。易受干扰的元器件不能相互挨得太近，输入和输出元件应尽量远离。 (2)某些元器件或导线之间可能有较高的电位差，应加大它们之间的距离，以免放电引出意外短路。带高电压的元器件应尽量布置在调试时手不易触及的地方。
RF电路的PCB设计技巧 如今PCB的技术主要按电子产品的特性及要求而改变，在近年来电子产品日趋多功能、精巧并符合环保条例。故此，PCB的精密度日高，其软硬板结合应用也将增加。 PCB是信息产业的基础，从计算机、便携式电子设备等，几乎所有的电子电器产品中都有电路板的存在。随着通信技术的发展，手持无线射频电路技术运用越来越广，这些设备(如手机、无线PDA等)的一个最大特点是：第一、几乎囊括了便携式的所有子系统；第二、小型化，而小型化意味着元器件的密度很大，这使得元器件（包括SMD、SMC、裸片等）的相互干扰十分突出。因此，要设计一个完美的射频电路与音频电路的PCB，以防止并抑制电磁干扰从而提高电磁兼容性就成为一个非常重要的课题。 因为同一电路，不同的PCB设计结构，其性能指标会相差很大。尤其是当今手持式产品的音频功能在持续增加，必须给予音频电路PCB布局更加关注.据此本文对手持式产品RF电路与音频电路的PCB的巧妙设计（即包括元件布局、元件布置、布线与接地等技巧）作分析说明。 1、元件布局 先述布局总原则：元器件应尽可能同一方向排列，通过选择PCB进入熔锡系统的方向来减少甚至避免焊接不良的现象；由实践所知，元器件间最少要有 0.5mm的间距才能满足元器件的熔锡要求，若PCB板的空间允许，元器件的间距应尽可能宽。对于双面板一般应设计一面为SMD及SMC元件，另一面则为分立元件。 1.1 把PCB划分成数字区和模拟区 任何PCB设计的第一步当然是选择每个元件的PCB摆放位。我们把这一步称为“布板考虑“。仔细的元件布局可以减少信号互连、地线分割、噪音耦合以及占用电路板的面积。 电磁兼容性要求每个电路模块PCB设计时尽量不产生电磁辐射，并且具有一定的抗电磁干扰能力，因此，元器件的布局还直接影响到电路本身的干扰及抗干扰能力，这也直接关系到所设计电路的性能。
抗干扰技术 在电路设计当中，抗干扰占有一个特别重要的地位。在一切的电子技术当中，都是重点。（或许你会说你是玩单片机的，感觉没这方面的必要，其实是因为数字电路就两种信号，一个高电平，一个低电平，本身就有一定的抗干扰性能，而模拟信号是连续的，容易被干扰，这也是现在的产品都数字化的原因之一，但是玩单片机的就不玩模拟信号？加点抗干扰技术以防万一也没错吧！）举个例子来说，如果要放大一个微弱的信号，当电源不是很好，有较大的纹波，经常4.5V到6V之间跳，工频信号又很强，你的电路有没有什么防护措施，你想想，当这个信号到最后，还是你想要的信号吗？打个比方，如果唐僧身边没有那么多能干的徒弟，菩萨，神仙，他到得了西天吗？那些妖精就是干扰源，徒弟什么的就是抗干扰措施，当然唐僧自身也有一定的抗干扰能力。这就是我们要讲的抗干扰技术。（请各位懒人直接跳到最后的总结） 理论上来说，抗干扰分为3个方面：1、干扰源。2、传输途径。3、敏感原件。也就是我们需要下功夫的地方。按照优先考虑的顺序，也是如上的1、2、3。你要是能把干扰抑制在源头，扼杀在摇篮里，那就不用其他的措施了。但是干扰源来自四面八方，说不定自己后院还起火（比如运放的自激振荡），所以3个方面都是需要加强的。 一般来说，电源的干扰时最普遍的，所以电源做得好就是一切的基础，尽量降低电源的纹波系数，电容可以滤去交流信号，因此在一些用运放的地方电源和地端可以并联10uF、1uF、0.1uF的电容，以滤去不同频率的波。小电容通低频，大电容通高频，但注意电解电容不要正负极接反了，那样也会产生噪声。再就是布线时，电源线和地线要尽量粗点（减小导线的电阻），避免90°折线；模拟电路和数字电路用不同的电源，；数字电路与模拟电路避免使用公共地线；最多模拟地与数字地仅有一点相连，信号连接时，可用光电隔离，防止互相干扰。接地线越短越好，避免地线形成环路。 在传输途径上下功夫，各模块之间连接线尽量短，远离干扰；高频信号传输可使用同轴电缆或多芯屏蔽电缆，对可能的干扰源输出线进行滤波，产生噪声的导线与地线绞合，信号地线、其它可能造成干扰的电路的地线分开，敏感电路加屏蔽罩（屏蔽罩是要接地才有用的），把干扰源围闭在屏蔽罩内也是允许的。隔离也是常用的，隔离分变压器隔离，继电器隔离，光电隔离，光电隔离比较常用。 有的继承电路 而加强自身的抗干扰性能，大部分是靠原件本省的性质和所用的材料等等，我们自己难以决定。 总而言之，想要抗干扰，可采取以下措施： 1、提高电源的稳定性，减小纹波。各个模块的电源可以和地之间用不同的电容 相连。 2、在信号线容易受到干扰的地方，使用滤波电路。 3、各级模块相连的信号线尽量短，也可以用同轴电缆相连。 4、使用屏蔽盒屏蔽各个模块，或者干扰源。 5、模拟电路与数字电路使用不同的电源，信号之间使用光电隔离。 6、布线时，避免地线成环状，接线尽量短，但避免交叉、飞线。各种模块布局 时分开，模拟电路与数字电路分开。电源线与地线要尽量粗一点。原件排列
射频电路PCB的设计技巧 摘要：针对多层线路板中射频电路板的布局和布线，根据本人在射频电路PCB设计中的经验积累，总结了一些布局布线的设计技巧。并就这些技巧向行业里的同行和前辈咨询，同时查阅相关资料，得到认可，是该行业里的普遍做法。多次在射频电路的PCB设计中采用这些技巧，在后期PCB的硬件调试中得到证实，对减少射频电路中的干扰有很不错的效果，是较优的方案。 关键词：射频电路；PCB；布局；布线 由于射频(RF)电路为分布参数电路，在电路的实际工作中容易产生趋肤效应和耦合效应，所以在实际的PCB设计中，会发现电路中的干扰辐射难以控制，如：数字电路和模拟电路之间相互干扰、供电电源的噪声干扰、地线不合理带来的干扰等问题。正因为如此，如何在PCB的设计过程中，权衡利弊寻求一个合适的折中点，尽可能地减少这些干扰，甚至能够避免部分电路的干涉，是射频电路PCB设计成败的关键。文中从PCB的LAYOUT角度，提供了一些处理的技巧，对提高射频电路的抗干扰能力有较大的用处。 1 RF布局 这里讨论的主要是多层板的元器件位置布局。元器件位置布局的关键是固定位于RF路径上的元器件，通过调整其方向，使RF路径的长度最小，并使输入远离输出，尽可能远地分离高功率电路和低功率电路，敏感的模拟信号远离高速数字信号和RF信号。 在布局中常采用以下一些技巧。 1．1 一字形布局 RF主信号的元器件尽可能采用一字形布局，如图1所示。但是由于PCB板和腔体空间的限制，很多时候不能布成一字形，这时候可采用L形，最好不要采用U字形布局(如图2所示)，有时候实在避免不了的情况下，尽可能拉大输入和输出之间的距离，至少1．5 cm 以上。
射频电路中的电源设计要点 看到文章的标题“射频电路中的电源设计要点”，相信有部分读者已经想到了，本文即将讲述的是一个综合的问题：结合和射频电路设计与电源电路设计。在我接触的同事，朋友当中，很多射频工程师都是埋头苦干，专心研究射频技术领域，却往往忽略了其他部分可能会造成的影响，电源电路就是其中的很重要的部分。所以我坚持认为，射频工程师要考虑到系统级别，包括时钟，电源，甚至数字电路部分，这样才能实现最优化设计，最佳性能与最高效率。我抛出这样的观点也许会遭到很多人的反对，不过不要紧，遇到问题时再来看这篇文章吧。 我准备重点讲述两部分的内容，第一部分是低噪声放大器的电源电路设计要点，第二部分是射频功率放大器的电源电路设计要点。由于近几年的产品设计采用的都是SoC方案，所以很少有机会接触独立的VCO，PLL，混频器，调制/解调器等，以后有机会接触再做总结。关于射频SoC的电源电路设计，过段时间我会单独撰写。低噪声放大器电源电路设计低噪声放大器位于接收机的最前端，对于整体的接收灵敏度的影响是最大的。从灵敏度表达式可以看出，对于给定的通信协议，提高灵敏度的方法是尽可能降低放大器的噪声系数NF，当然我们还需要尽可能高的增益，这是很矛盾的。为了
降低低噪声放大器的噪声系数，我们首先要选用合适的管子，然后选择合适的直流工作点，进行合理的射频电路设计，进行反复的测试，调试……但是你是否想过，低噪声放大器的电源设计？1. 排除不确定因素，使用LDO为LNA供电在现有的基于SoC的设计方案中，LNA的供电都是由SoC上相应的控制管脚实现的，如下图中的LNA_PE_G0就是用于控制LNA供电的。那么，如果LNA_PE_G0携带着很多噪声，射频电路设计的再好也没用了，而且可悲的是，我们没有任何手段保证LNA_PE_G0这种来自SoC的信号的纯净度。所以，我认为，LNA的供电最好使用具有较高PSRR（电源抑制比）的LDO（线性稳压器）来实现。例如，TI的TPS718xx，TPS719xx就是一种高性能的LDO，电源抑制比可达65dB@1kHz, 45dB@1MHz，比较适合在低噪声放大器中使用。2. 电源走线依据“先过电容”的原则不会Layout 的工程师不是好工程师，射频电路性能的好坏与Layout关系很大。在PCB Layout过程中，要时刻建立一种电流流向的概念，即电流从哪里来，要到哪里去，怎样让电流回路最小……对于低噪声放大器，滤波电容是少不了的，我们一定要保证电流先流过滤波电容，再进入放大器。看看下面的两张图片，自己体会一下。 3. 不要去做LDO的使能如果听取了我的建议，在设计中选用了LDO为低噪声放大器供电，那么你就千万别想着通过
射频电路板抗干扰设 计
射频电路板抗干扰设计摘要:为保证电路性能,在进行射频电路印制电路板( PCB)设计时应考虑电磁兼容性,这对于减小系统电磁信息辐射具有重要的意义。文中重点讨论按元器件的布局与布线原则来最大限度地实现电路的性能指标,达到抗干扰的设计目的。通过几个实验测试事例,分析了影响印制板抗干扰性能的几个不同因素,说明了印制板制作过程中应采取的实际的解决办法。 引言随着通信技术的发展,无线射频电路技术运用越来越广,其中的射频电路的性能指标直接影响整个产品的质量,射频电路印制电路板( PCB)的抗干扰设计对于减小系统电磁信息辐射具有重要的意义。射频电路PCB的密度越来越高, PCB设计的好坏对抗干扰能力影响很大,同一电路,不同的PCB设计结构,其性能指标会相差很大。电磁干扰信号如果处理不当,可能造成整个电路系统的无法正常工作,因此如何防止和抑制电磁干扰,提高电磁兼容性,就成为设计射频电路PCB时的一个非常重要的课题。 电磁兼容性EMC是指电子系统在规定的电磁环境中按照设计要求能正常工作的能力。电子系统所受的电磁干扰不仅来自电场和磁场的辐射,也有线路公共阻抗、导线间耦合和电路结构的影响。在研制设计电路时,希望设计的印制电路板尽可能不易受外界干扰的影响,而且也尽可能小地干扰影响别的电子系统。 设计印制板首要的任务是对电路进行分析,确定关键电路。这就是要识别哪些电路是干扰源,哪些电路是敏感电路,弄清干扰源可能通过什么路径干扰敏感电路。射频电路工作频率高,干扰源主要是通过电磁辐射来干扰敏感电路,因此射频电路PCB板抗干扰设计的目的是减小PCB板的电磁辐射和PCB 板上电路之间的串扰。 1 射频电路板设计 1. 1 元器件的布局 由于SMT一般采用红外炉热流焊来实现元器件的焊接,因而元器件的布局影响到焊点的质量,进而影响到产品的成品率。而对于射频电路PCB设计而言, 电磁兼容性要求每个电路模块尽量不产生电磁辐射,并且具有一定的抗电磁干扰能力,因此元器件的布局也影响到电路本身的干扰及抗干扰能力,直接关系到所设计电路的性能。故在进行射频电路PCB 设计时除了要考虑普通PCB设计时的布局外,主要还须考虑如何减小射频电路中各部分之间的相互干扰、如何减小电路本身对其他电路的干扰以及电路本身的抗干扰能力。 根据经验,射频电路效果的好坏不仅取决于射频电路板本身的性能指标,很大部分还取决于与CPU处理板间的相互影响,因此在进行PCB设计时,合理布局显得尤为重要。布局的总原则是元器件应尽可能同一方向排列,通过选择PCB进入熔锡系统的方向来减少甚至避免焊接不良的现象;根据经验元器件间最少要有
电路中干扰、噪声的应对与微弱信号的测量 摘要：微弱信号常常被混杂在大量的噪音中。噪声的来源多种多样，有来自电路之间的，有电子元器件本身所具有的，也有来自外部环境的。这其中，又分为了好多不同种类，比如电子元器件的噪声，有低频时的1/f噪声，有高频的热噪声等等。本文中分别对其进行介绍。为了消除这些噪声，从而获得正确的信号，就需要对电路采取一些措施。在PCB布局布线时，就有好多细节非常值得我们注意。当然，元器件的选择也是很有讲究的。当然，仅仅对噪声干扰进行抑制并不足以达到检测微弱信号的目的，为此，在设计检测微弱信号的电路时，又有很多重要的方法和注意点值得参考。只有做好这些，才能从噪声中得到可靠、稳定的信号。关键词：噪声；PCB布线；微弱信号检测 一、电路中的干扰与噪声 噪声是电路中相对于信号而言的一些干扰、无用的信号噪声干扰的产生原因有许多,如雷击、周边负载设备的开关机、发电机、无线电通讯等。在对微弱信号处理时，噪声的影响非常重要，必须对其采取措施，否则有用信号将淹没其中，而无法被检测到。具体到噪声来源、噪声特点等方面，噪声有许许多多的类别，下面分别简要对其进行介绍。 1.1低频噪声 低频噪声主要是由于内部的导电微粒不连续造成的。特别是碳膜电阻，其碳质材料内部存在许多微小颗粒，颗粒之间是不连续的，在电流流过时，会使电阻的导电率发生变化引起电流的变化，产生类似接触不良的闪爆电弧。另外，晶体管也可能产生相似的爆裂噪声和闪烁噪声，其产生机理与电阻中微粒的不连续性相近，也与晶体管的掺杂程度有关。 1.2半导体器件产生的散粒噪声 由于半导体PN结两端势垒区电压的变化引起累积在此区域的电荷数量改变，从而显现出电容效应。当外加正向电压升高时，N区的和P区的空穴向耗尽区运动，相当于对电容充电。当正向电压减小时，它又使电子和空穴远离耗尽区，相当于电容放电。当外加反向电压时，耗尽区的变化相反。当电流流经势垒区时，这种变化会引起流过势垒区的电流产生微小波动，从而产生电流噪声。其产生噪声的大小与温度、频带宽度△f成正比。 1.3高频热噪声 高频热噪声是由于导电体内部电子的无规则运动产生的。温度越高，电子运动就越激烈。导体内部电子的无规则运动会在其内部形成很多微小的电流波动，因其是无序运动，故它的
提高变电所自动化系统可靠性的措施 一、概述 变电所综合自动化系统具有功能强、自动化水平高、可节约占地面积、减轻值班员操作及监视的工作量、缩短维修周期以及可实现无人值班等优越性。这已为越来越多的电力部门的专家和技术人员所共识。但一方面，由于它是高技术在变电所的应用，是一种新生事物，很多人对它还不够了解，因此也不放心。特别是目前不少工作在变电所第一线的技术人员与运行人员，对综合自动化系统的技术和系统结构还不了解，对其可靠性问题比较担心。另一方面，变电所综合自动化系统内部各个子系统都为低电平的弱电系统，但它们的工作环境是电磁干扰极其严重的强电场所，在研制综合自动化系统的过程中，如果不充分考虑可靠性问题，没有采取必要的措施，这样的综合自动化系统在强电磁场干扰下，也确实很容易不能正工作，甚至损坏元器件。因此，综合自动化系统的可靠性是个很重要的问题。 可靠性是指综合自动化系统内部各子系统的部件、元器件在规定的条件下、规定的时间内，完成规定功能的能力。不同功能的自动装置有不同的反映其可靠性的指标和术语。例如，保护子系统的可靠性通常是指在严重干扰情况下，不误动、不拒动。远动子系统的可靠性通常以平均无故障间隔时间MTBF来表示。 提高综合自动化系统可靠性的措施涉及的内容和方面较多，本章将从电磁兼容性、抗电磁干扰的措施和自动化系统本身的自纠错和故障自诊断等方面讨论提高变电所综合自动化系统的可靠性措施问题。 二、变电所内的电磁兼容 (一)电磁兼容意义 变电所内高压电器设备的操作、低压交、直流回路内电气设备的操作、雷电引起的浪涌电压、电气设备周围静电场、电磁波辐射和输电线路或设备短路故障所产生的瞬变过程等都会产生电磁干扰。这些电磁干扰进入变电所内的综合自动化系统或其他电子设备，就可能引起自动化系统工作不正常，甚至损坏某些部件或元器件。 电磁兼容的意义是，电气或电子设备或系统能够在规定的电磁环境下不因电磁干扰而降低工作性能，它们本身所发射的电磁能量不影响其他设备或系统的正常工作，从而达到互不干扰，在共同的电磁环境下一起执行各自功能的共存状态。
射频电路设计对特性阻抗Z的经验公式做公式化处理，参见P61 波阻抗公式： E H =Z= μ/ε=377Ω? 相速公式： v=ω β = 1 εμ 电抗公式： Xc= 1 Xl=ωL 直流电阻公式： R= l σS = l πa2σ 高频电阻公式： R′=a R 高频电感公式： L=R′ω 趋肤厚度公式： δ= 1πfμσ 铜线电感实用公式： L′=R a πfμσ= 2l 2 ? 1 πδμσ= 2l μ0/πσf= 1.54 f uH 高频电容公式： C=εA d 高频电导率： G=σA = ωεA = ωC 电容引线电感经验公式： L′=Rd?a πfμ.σ= 2lμ. = 771 f nH
电容引线串联电阻公式： R′=R?a 2δ = 2l 2πaσ πfμ.σ= l a μ.f πσ =4.8 fμΩ 电容漏电阻： R=1 G = 1 2πfC?tanΔ = 33.9exp6 f MΩ TanΔ的定义： ESR=tanΔωC 空气芯螺旋管的电感公式： L= πr2μ.N2螺旋管的电容： C=ε.?2πrN?2a l N =4πε.? raN2 l 微分算符的意义： ? x= 0? ? ?z ? ?y ? 0? ?? ? ?y ? ?x 电容，电感，电导，电阻的定义： C=εw d L= d G= σw R= d σw 特性阻抗表达式：
Z=L C 若是平行板传输线： Z=μεd w 关于微带线设计的若干公式： w/h < 1时， Z= Z. 2π ε′ 8? w + w 4? 其中， Z.=376.8Ω ε′=εr+1 + εr?1 1+ 12h? 1 2 +0.041? w2 w/h>1时 Z= Z. ε′? 1.39+ w h+ 2 3ln w h+1.444 其中， ε′=εr+1 + εr?1 1+ 12h? 1 2 如何设计微带线w/h<2时： w h = 8e A e2A?2 其中， A=2πZ Z. εr+1 2 + εr?1 εr+1 0.23+ 0.11 εr w/h>2时： W =2 (B?1?ln2B?1+ εr?1 (ln B?1 +0.39? 0.61 )) 其中， B= Z.π2Zεr 反射系数的定义：
PCB的电磁兼容性设计 印制电路板(PCB)是电子产品中电路元件和器件的支撑件．它提供电路元件和器件之间的电气连接。随着电于技术的飞速发展，PGB的密度越来越高。PCB设计的好坏对抗干扰能力影响很大．因此，在进行PCB设计时．必须遵守PCB设计的一般原则，并应符合抗干扰设计的要求。要使电子电路获得最佳性能，元器件的布且及导线的布设是很重要的。为了设计质量好、造价低的PCB．应遵循以下一般原则： 布局 首先，要考虑PCB尺寸大小。PCB尺寸过大时，印制线条长，阻抗增加，抗噪声能力下降，成本也增加；过小，则散热不好，且邻近线条易受干扰。在确定PCB尺寸后．再确定特殊元件的位置。最后，根据电路的功能单元，对电路的全部元器件进行布局。尽可能缩短高频元器件之间的连线，设法减少它们的分布参数和相互间的电磁干扰。易受干扰的元器件不能相互挨得太近，输入和输出元件应尽量远离。某些元器件或导线之间可能有较高的电位差，应加大它们之间的距离，以免放电引出意外短路。带高电压的元器件应尽量布置在调试时手不易触及的地方。重量超过15g的元器件、应当用支架加以固定，然后焊接。那些又大又重、发热量多的元器件，不宜装在印制板上，而应装在整机的机箱底板上，且应考虑散热问题。热敏元件应远离发热元件。 对于电位器、可调电感线圈、可变电容器、微动开关等可调元件的布局应考虑整机的结构要求。若是机内调节，应放在印制板上方便于调节的地方；若是机外调节，其位置要与调节旋钮在机箱面板上的位置相适应。应留出印制板定位孔及固定支架所占用的位置。根据电路的功能单元．对电路的全部元器件进行布局时，要符合以下原则： 按照电路的流程安排各个功能电路单元的位置，使布局便于信号流通，并使信号尽可能保持一致的方向。 以每个功能电路的核心元件为中心，围绕它来进行布局。元器件应均匀、整齐、紧凑地排列在PCB上．尽量减少和缩短各元器件之间的引线和连接。在高频下工作的电路，要考虑元器件之间的分布参数。一般电路应尽可能使元器件平行排列。这样，不但美观．而且装焊容易．易于批量生产。位于电路板边缘的元器件，离电路板边缘一般不小于2mm。电路板的最佳形状为矩形。长宽比为3：2成4：3。电路板面尺寸大于200x150mm时．应考虑电路板所受的机械强度。 布线 布线的原则如下： 输入输出端用的导线应尽量避免相邻平行。最好加线间地线，以免发生反馈藕合。印制摄导线的最小宽度主要由导线与绝缘基扳间的粘附强度和流过它们的电流值决定。当铜箔厚度为 0.05mm、宽度为1 ~ 15mm 时．通过2A的电流，温度不会高于3℃，因此．导线宽度为 1.5mm可满足要求。对于集成电路，尤其是数字电路，通常选0.02~0.3mm导线宽度。当然，只要允许，还是尽可能用宽线．尤其是电源线和地线。导线的最小间距主要由最坏情况下的线间绝缘电阻和击穿电压决定。对于集成电路，尤其是数字电路，只要工艺允许，可使间距小至5~8mm。印制导线拐弯处一般取圆弧形，而直角或夹角在高频电路中会影响电气性能。此外，尽量避免使用大面积铜箔，否则．长时间受热时，易发生胀和脱落现?。必须用大面积铜箔时，最好用栅格状．这样有利于排除铜箔与基板间粘合剂受热产生的挥发性气体。印刷线路板的布线要注意以下问题：专用零伏线，电源线的走线宽度≥1mm；电源线和地线尽可能靠近，整块印刷板上的电源与地要呈“井”字形分布，以便使分布线电流达到均衡；要为模拟电路专门提供一根零伏线；为减少线间串扰，必要时可增加印刷线条间距离，在意；
射频电路设计理论与应用答案 【篇一：《射频通信电路设计》习题及解答】 书使用的射频概念所指的频率范围是多少？ 解： 本书采用的射频范围是30mhz~4ghz 1.2列举一些工作在射频范围内的电子系统，根据表1-1判断其工作 波段，并估算相应射频信号的波长。 解： 广播工作在甚高频（vhf）其波长在10~1m等 1.3从成都到上海的距离约为1700km。如果要把50hz的交流电从 成都输送到上海，请问两地交流电的相位差是多少？ 解： 8??f?3?1?0.6???4km 1.4射频通信系统的主要优势是什么？ 解： 1.射频的频率更高，可以利用更宽的频带和更高的信息容量 2.射频电路中电容和电感的尺寸缩小，通信设备的体积进一步减小 3.射频通信可以提供更多的可用频谱，解决频率资源紧张的问题 4.通信信道的间隙增大，减小信道的相互干扰 等等 1.5 gsm和cdma都是移动通信的标准，请写出gsm和cdma的英文全称和中文含意。（提示：可以在互联网上搜索。） 解： gsm是global system for mobile communications的缩写，意 为全球移动通信系统。 cdma英文全称是code division multiple address,意为码分多址。???4???2?k?1020k??0.28333 1.6有一个c=10pf的电容器，引脚的分布电感为l=2nh。请问当频 率f为多少时，电容器 开始呈现感抗。 解： ?wl?f??1.125ghz2 既当f=1.125ghz0阻抗，f继续增大时，电容器呈现感抗。
1.7 一个l=10nf的电容器，引脚的分布电容为c=1pf。请问当频率f 为多少时，电感器开始呈现容抗。 解： 思路同上，当频率f小于1.59 ghz时，电感器呈现感抗。 1.8 1）试证明（1.2）式。2）如果导体横截面为矩形，边长分别为a和b，请给出射频电阻rrf与直流电阻rdc的关系。 解： r??l?s ???l,s对于同一个导体是一个常量 2s??a当直流时，横截面积dc 当交流时，横截面积sac?2?a? 2rdc?a??ac?a?? 661.9已知铜的电导率为?cu ?6.45?10s/m，铝的电导率为?al?4.00?10s/m，金的电导率 6为?au?4.85?10s/m。试分别计算在100mhz和1ghz的频率下，三种材料的趋肤深度。 解： 趋肤深度?定义为： 在100mhz时： cu为2 mm al 为 2.539mm au为 2.306mm 在1ghz时： cu为0.633 mm al 为 0.803mm au为 0.729mm 1.10某个元件的引脚直径为d=0.5mm，长度为l=25mm，材料为铜。请计算其直流电阻rdc和在1000mhz频率下的射频电阻rrf。解： r?s 它的射频电阻 adllrrf?rdc????22?4???? d2???d????0?r?4??10?1?????????7zdf?l?0.123???d? 1.11个电阻的标示分别为：“203”、“102”和“220r”。请问三个电阻的阻值分别是多少？（提示：可以在互联网上查找贴片元件标示的规则）解：
高频电路中电源噪声分析及其干扰消除对策 一、电源噪声的分析 电源噪声是指由电源自身产生或受扰感应的噪声。其干扰表现在以下几个方面: 1)电源本身所固有的阻抗所导致的分布噪声。高频电路中，电源噪声对高频信 号影响较大。因此，首先需要有低噪声的电源。干净的地和干净的电源是同样重要的。电源特性如图1所示。 从图1可以看出，理想情况下的电源是没有阻抗的，因此其不存在噪声。但 是，实际情况下的电源是具有一定阻抗的，并且阻抗是分布在整个电源上的，因 此，噪声也会叠加在电源上。所以应该尽可能减小电源的阻抗，最好有专门的电源 层和接地层。在高频电路设计中，电源以层的形式设计一般比以总线的形式设计要好，这样回路总可以沿着阻抗最小的路径走。此外，电源板还得为PCB上所有产生 和接受的信号提供一个信号回路，这样可以最小化信号回路，从而减小噪声。 2)共模场干扰。指的是电源与接地之间的噪声，它是因为某个电源由被干扰电 路形成的环路和公共参考面上引起的共模电压而造成的干扰，其值要视电场和磁场 的相对的强弱来定。如图2。
在该通道上，Ic的下降会在串联的电流回路中引起共模电压，影响接收部分。如果磁场占主要地位，在串联地回路中产生的共模电压的值是: 式(1)中的ΔB为磁感应强度的变化量，Wb/m2;S为面积，m2。 如果是电磁场，已知它的电场值时，其感应电压为 式(2)一般适用于L=150/F以下，F为电磁波频率MHz。 如果超过这个限制的话，最大感应电压的计算可简化为: 3)差模场干扰。指电源与输入输出电源线间的干扰。在实际PCB设计中，笔者 发现其在电源噪声中所占的比重很小，因此这里可以不作讨论。 4)线间干扰。指电源线间的干扰。在两个不同的并联电路之间存在着互电容C 和互感M1-2时，如果干扰源电路中有电压VC和电流IC，则被干扰电路中将出现: a. 通过容性阻抗耦合的电压为 式(4)中RV是被干扰电路近端电阻和远端电阻的并联值。 b.通过感性耦合的串联电阻 如果干扰源中有共模噪声，则线间干扰一般表现为共模和差模两种形式。 5)电源线耦合。是指交流或直流电源线受到电磁干扰后，电源线又将这些干扰 传输到其他设备的现象。这是电源噪声间接地对高频电路的干扰。需要说明的是:
关于自动化装置受干扰及抗干扰措施的分析 摘要：电磁兼容是现代自动化装置抗电磁干扰能力方面非常关注的目标。许多同行专业人士已作了大量的工作，制定了相关的标准和试验方法。在抗电磁干扰方面，也有许多论文发表，大家从理论到实践提出了许多提高产品抗电磁干扰能力的措施。 关键词：自动化装置干扰抗干扰措施分析 电磁兼容是现代自动化装置抗电磁干扰能力方面非常关注的目标。许多同行专业人士已作了大量的工作，制定了相关的标准和试验方法。在抗电磁干扰方面，也有许多论文发表，大家从理论到实践提出了许多提高产品抗电磁干扰能力的措施。 本文先以一台同期装置作为被试产品，对其干扰及抗干扰措施进行分析，随后提出一系列在设计实践中的经验抗干扰措施。干扰源是一个简单的电磁式的中间继电器。 干扰源分析：在上面简单的电路中可能会存在以下三种干扰源。 1、如图（一）中操作电源带有一个电感性负载（即许继中间继电器），当切断电感性负载时，在电感线圈上产生很高的感生电动势，一般在5～10倍电源电压，高达几千伏，我在试验中测得大于1千伏。该高电压使得断开接点击穿，产生火花或电弧，而火花或电弧是一个发射高频噪声的干扰源，该干扰直接串入电源中，形成串模干扰，该干扰是本线路中试验发现最明显的。 火花或电弧熄灭时间很短，又将产生感应电压，所以在不断地“通断”的瞬变过程中电源上串入了很大的高频干扰信号和浪涌电流。而自动装置内部的电子元件尤其IC片都是弱
电工作元器件，该干扰信号和浪涌流对继电器造成逻辑紊乱，以致误动，实际上对继电器内部元器件也具有很大的伤害性。尤其是静态的继电器产品表现更为严重，对于同期继电器，内部回路复杂，电源（稳压管）负载较重，在此重负荷下受干扰就会显得影响很大。 对于这种干扰实际上最有效的办法是在电感负载上并接一个吸收回路即可，但是电感负载是多种不同设备，且有很多是在运行中的产品，这样就自然的把问题踢给了新产品（被试产品）。 在试验中本人启用了图（二）接线的抑制回路，作用是用以抑制高频干扰，试验效果明显。 2、直流电压纹波引起的工频干扰，该种干扰在一般的产品设计中都有措施抑制，在试验中很少发现这种干扰。对于这种干扰，在试验中采用了以下图三的电路，该电路具有消除低频干扰和高频干扰双重作用，但对于电容耐压要求较高。 3、线间串扰，该干扰是因信号线（电源、交流等）靠近和平行放置在一起而引起，虽在电压不高时显示不出来，但在受冲击电压时难免会引起干扰，这就是该干扰最难预测和最难控制的因素之一。这一点要求在布线方面注意干扰。 以上仅是一个简单的电路，旨在只说明干扰存在的普遍性，根据电力系统的运行环境和自动化装置发展的实际情况，现在很多产品在“静电放电干扰、快速瞬变干扰和辐射电磁场干扰”方面实际上都没有很好办法，有些产品对电磁干扰还非常敏感，拒动、误动、死机、改变定值等现象都有发生。因此，自动化装置抗电磁干扰能力的提高，仍然需各位专业人士艰苦努力。以下是根据我在多年的产品设计中，针对“静电放电干扰、快速瞬变干扰和辐射电磁场干扰电磁干扰”采取的一些措施和方法，供大家参考，不当之处请批评指正。 一、抗静电放电干扰