逐次逼近寄存器型ADC设计报告
组员（学号）：孟达（20054337）
高巍（20054404）
于平山（20055915）
韩贵博（20054406）
专业（年级）:集成电路设计与集成系统（05）课程名称:混合集成电路设计
提交日期:2008年12月24日
目录
一、组员分工：
二、项目设计要求：
设计一个8bit 逐次逼近寄存器型模数转换器SAR ADC
三、项目参数要求：
四、项目设计内容：
1.逐次逼近寄存器型模数转换器（SAR
ADC）整体结构：
2.逐次逼近寄存器型模数转换器（SAR ADC）的特点及应用：
特点：中级转换速度，低功耗，高精度，小尺寸
应用：便携式仪表、笔输入量化器，工业控制和数据/信号采集器等
3.逐次逼近寄存器型模数转换器（SAR ADC）工作原理：
序号
组员承担工作
1孟达20054337全部版图设计、比较器的设计及仿真、LVS 验证2高巍20054404Verilog 数字逻辑的仿真、DAC 的设计及仿真
3于平山20055915采样保持电路的设计及仿真
4
韩贵博20054406
不交叠时钟、传输门以及运放的设计及仿真
分辨率8bit 采样频率100KHz 功耗<5mW 电源电压 2.5V 面积<5mm 2工作温度0~80℃工艺技术
0.25um
SAR ADC其基本结构如图1所示，包括采样保持电路(S/H)、比较器(COMPARE)、数/模转换器(DAC)、逐次逼近寄存器(SAR REGISTER)和逻辑控制单元(SAR LOGIC)。模拟输入电压V IN由采样保持电路采样并保持，为实现二进制搜索算法，首先由SAR LOGIC控制N位寄存器设置在中间刻度，即令最高有效位MSB为“1”电平而其余位均为“0”电平，此时数字模拟转换器DAC 输出电压V DAC为0.5V REF，其中V REF为提供给ADC的基准电压。由比较器对V IN和V DAC进行比较，若V IN>V DAC，则比较器输出“1”电平，N位寄存器的MSB保持“1”电平；反之，若V IN 4.逐次逼近寄存器型模数转换器（SAR ADC）各子模块设计： ? 子模块1：比较器（COMPARE） （1）电路结构： 恒流源比较器两组反相器 （2）工作原理： 比较器的部分是模拟和数字转换的一个通道，通过比较电压的高低来确定数字信号，来达到逐次逼近的目的，当生成的电压高于基准电压的时候，比较值为0，就会生成一个比刚才小一点的电压继续比较，如果基准电压高于生成的电压，那么比较值为1，就会生成一个高一点的电压。 比较器电路是将一个模拟信号与另一个模拟信号进行比较，根据比较结果输出一个二进制信号。实际上，比较器完成的是模数转换中量化的过程，可见比较器的优劣直接影响着模数转换器的性能。 在我们的设计中采用的是电压比较器，常见的比较器在电路结构，电性能方面与运算放大器基本相同。可以说比较器的设计基本上相当于一个开环的放大器。它属于一种非线性的模拟电路，也就是说比较器不是纯粹的模拟或数字电路，它的输入和输出之间并不存在线性关系。 实际上，比较器的输出由低电平转换到高电平时，或者从高电平转换到低电平时，需要一定的时间（决定电压比较器的响应），其次由于比较器的增益是有限的，并且存在失调电压，因此它的输入端将出现不确定的电压，该不确定电压将直接影响到电压比较器的灵敏度（对输入端电压判别的灵敏度）。电压比较器的开环增益越高，失调电压越小，则其不确定电压越小，即灵敏度越高。 左端的恒流源电路时产生一个30uA的电流，然后通过电流镜镜像到比较器的内部。（3）参数设定： 左上方的PMOS的W/L为4.5/1，然后对称的两个PMOS的W/L也为4.5/1，中间两个对称的NMOS的W/L为3/1，左下方两个对称的NMOS的W/L为4.5/1，右上方的PMOS的W/L为38/1，右下方的NMOS的W/L为35/1，左端的电容为0.03pF，右端的为3pF（经检验电容可以去掉），Vdd电源电压为2.5V。其中恒流源电路产生30uA的电流，比较器后面的两个反相器用以拉高输出的高电平和降低输出的低电平。 （4）仿真网表：见附页！ （5）仿真结果： 说明：精度仿真结果表明比较器的分辨率可以达到4mV，输出高电平为2.5V，低电平为0V，延迟时间约为48nS，不过因为指标要求频率为100KHz，所以可以达到要求。（外置恒流源的比较器分辨率可以达到2mV，延迟时间约为157ns） 动态仿真结果将一正弦信号和一不确定信号进行比较，说明比较器能够实现此功能。不过将恒流源集成到比较器的动态比较结果不如外置恒流源效果好。 1：精度仿真结果2：动态仿真结果 （6）版图： 下图为静态比较器的版图，在比较器的输出后增加了两个反相器，能够修正比较器的输出电平为高2.5v，低0v。版图中器件的参数在上文中已经给出，在版图中删除了输出和地之间的 一个3pF 的电容，经验证对电路没有影响，版图中的电容为0.3pF，根据CMOS 工艺中无源器件性能总结得出mos 电容的范围约为 2.7fF/um 2，那么经计算，0.3pF 的电容面积为10.54um*10.54um=111.0916um 2,版图的总面积约为34um*16um=518um 2。所有的硅栅的长度都是 0.24um。 ? 子模块2：采样保持电路(S/H) （1）电路结构： （2）工作原理： 采样保持电路的电路结构为：传输门开关，采样电容器，保持电路。其中保持电路为电压跟随器，当开关导通的时候，通过外加信号给电容充电，断开后由于电容无法放电，将继续保持原来的电压，这个电压被电压跟随器保持下来，这样的结构就构成了采样保持电路。 采样保持电路的传输门电路如下： 传输门为低电平导通，原理为：分别由Nmos 和Pmos 的源和漏链接传输门的两端，然后Nmos 和Pmos 的栅极分别加载上相反的电压，当Nmos 加高电平，Pmos 加低电平的时候，传输门导通，当Nmos 加低电平，Pmos 加高电平的时候，传输门关闭。 同时用Nmos 和Pmos 来做传输门可以减少传输中的阈值损失。 传输门开关采样电容电压跟随器 采样保持电路使用了电压跟随器，即上图中的运放的（in-）端口直接连入（OUT）。 在电压跟随器中，各器件的参数与上面的运放参数相同。 （3）参数设定： 传输门部分的PMOS和NMOS的尺寸完全一致，为15/1（版图中为2/1，后文会给出说明，此处的长宽比对传输门的性能没有影响），采样电容为1pF，电压跟随器部分的上方三个PMOS 的尺寸分别为：15/1，15/1，94/1；中间的两个NMOS的尺寸都是3/1；下方的三个NMOS的尺寸分别为4.5/1，4.5/1，14/1.电压跟随器中的两个电容都是3pF。 （4）仿真网表：见附页！ （5）仿真结果： 说明：三组信号分别为开关信号（方波），输入信号（正弦波）和输出信号，如图，当开关信号为低电平时进行采样，当开关信号为高电平时为保持状态。采样频率较高，几乎没有延迟，完全可以达到要求。 （6）版图： 图片：采样保持电路版图（文件链接：SH/SH/SH.tdb） 这个版图的设计是之前设计的，没有考虑电容的大小，除电容外，其他器件都是实际尺寸， 在下面的版图中，电容的尺寸都是严格计算出来的。 电容的面积和电容值的换算在上文中已经给出，上图中三个电容的电容值分别为1pF，3pF，3pF，其中1pF 的电容为采样电容，电容的面积分别为：19.2um*19.2um=368.94um 2，和 33.4um*33.4um=1115.56um 2。所有硅栅的长度均为0.24um，其中传输门部分的NMOS 和PMOS 的尺寸完全相同，均为2/1，电压跟随器部分三个PMOS 的尺寸分别为15/1，15/1，94/1.中间两个NMOS 的尺寸均为3/1，下面三个NMOS 的尺寸分别为4.5/1，4.5/1和14/1。版图的面积大约为113um*37um=4181um 2。 ? 子模块3：数模转换器DAC （1）电路结构：电路原理图： 电路图： （2）工作原理： 采用的电荷按比例缩放的DAC中并没有清零开关，如果输出接到比较器那么电容在通断的过程中会自动放电清零，也就是说，输出端是一个封闭的区域的电荷量是不会变化的，产生的电压完全是外部因素产生的感应电压。 （3）参数设定： 双向传输门中使用的PMOS和NMOS的所有参数均一样，长宽比为2/1，八组电容的电容值是依次按比例增加的，剩余的一个电容的电容值和八组电容中最小的一个相等，因为DAC的输出电压为0~2.5V，所以V'ref可以连接到GND，Vref可以连接到Vdd，调节Vref和V'ref可以调节DAC的输出范围和精度，比如，V'ref加载1V，Vref加载2V，那么输出电压为1~3V。（4）仿真网表：见附页！ （5）仿真结果： 右图为DAC高四位的仿真图，阶 梯状的波形为输出波形，其余的 波形为高四位的控制方波，方波 的周期按比例增加。 输出电压的跨度为1/16Vdd 左图为DAC低四位的仿真图， 因为是低四位，所以最高输出 电压仅为电源电压的1/16，其 余波形为低四位的控制方波， 周期依次比高四位减半。 输出电压的跨度为1/256Vdd 图中的输出不是一条斜线，而是因为太密集造成的，如果分开来看的话，就是前两图中的高四位和低四位的仿真图. （6）版图： 下面的版图的电容是按比例增加的，但和电路图中的电容值不匹配，在附页中的ADC总版图中， 所有的电容值和电容面积都是匹配的。 所有的双向传输门中的NMOS和PMOS的尺寸均为0.72um/0.72um（1/1），其中单位电容的面积为0.48um*0.48um=0.2304um2，【根据公式C=（（εox*A）/t ox），εox为二氧化硅的介电常数，约为3.45*10-5pF/um，A为电容两极板间面积，t ox为介质厚度，在此工艺中约为200*10-8m】计算得电容值约为3.9744pf，版图中的九组电容分别为16个单位电容并联，8个单位电容并联，4个单位电容并联，2个单位电容并联，1个单位电容，2个单位电容串联，4个单位电容串联，8个单位电容串联，8个单位电容串联。 因为设计的DAC的输出电压为0~2.5v，所以Vbias1=0v=GND，Vbias2-vbias1=2.5v=Vdd，这样的话版图的左端可以用左边深色的部分来代替。 DAC版图的面积约为：63.96um*48.84um=3123.8um2。 本图解释的内容被删除的部分是因为计算错误，所以这个本图仅仅提供演示，在ADC总版图的设计中电容采用了实际尺寸，传输门的排列和版图设计也有所不同。详情请参见附页。 ? 子模块4：其他子模块（如：MOS开关、两相不交叠时钟、运算放大器、偏置电路、逻辑门电路等等） （1）电路结构： 图a：mos 开关图b：双向传输门（单刀双掷开关） 1.MOS 开关 电路如图a 所示：K 为控制开关，此电路为低电平导通。 2.双向传输门（单刀双掷开关） 电路图如图b 所示：根据电路的功能可以更改其端口，比如将OUT 改为In 端口，in1和in2端口改位OUT1和OUT2. 3.两项不交叠时钟电路图如下所示： 因为我们的设计采用了静态比较器，所以两项不交叠时钟在设计中没有使用，总版图中也没有给出。 4.运算放大器 （2）工作原理： 传输门的工作原理，Pmos管可以很好的传输高电平，Nmos管可以很好的传输低电平，如果仅仅是传输高电平和低电平，那么可以考虑只采用一P管或者一个N管，在采样保持电路中使用的传输门要传输的电压是不确定的，所以同时采用PMOS和NMOS，这样可以减少传输时的阈值损失。 双向传输门与传输门的工作原理一致。 在两项不交叠时钟中，采用了很多非门，非门的作用可以调整时钟的波形，使时钟的上升时间和下降时间变小。 在运放的电路里面采用了电流镜，电流镜的工作原理为，两个完全匹配的MOS管，当加载在栅极的电压相同的时候，沟道电流也相同，根据这个原理就可以达到镜像的目的。 （3）参数设定： 经过仿真测试，在传输门，双向传输门，和两项不交叠时钟里面，MOS管的尺寸可取的范围很宽，几乎不会影响模块的功能，在传输门中使用的MOS管的尺寸为1/1和2/1，在两项不交叠时钟中采用的MOS管的尺寸为1/1，前文中采样保持电路的电压跟随器就是采用的这里的运放电路，所以内部器件的尺寸完全一致，这里也不在给出。 （4）仿真网表：见附页！ （5）仿真结果： 左图为传输门的仿真图，控制信号为 方波，高电平导通，输入信号为正弦 波，如左图，当方波为高电平的时候， 正弦波被传输了过去，方波为低电平 时电压的下降是因为在仿真时加入 了负载电阻的原因。 左图为双向传输门的仿真图，控制 信号依然为方波，不同的是增加为 两个输入，分别为方波和正弦波， 当控制信号为低电平时方波被传 输过去，当控制信号为高电平时， 正弦波被传输过去。 下图为两项不交叠时钟的仿真结果： 下图为电压跟随器的仿真网表： （6）版图： 传输门的版图： A，B为传输门的两个端口， K为控制信号输入端 这个版图中， MOS管的尺寸为0.72um/0.72um（1/1） 以上的两幅版图均为双向传输门的版图，原理完全一样，只不过尺寸和布局有些不同，左边的版图中MOS管的尺寸为0.72um/0.72um（1/1），右边的版图中MOS管的尺寸为0.48um/0.24um（2/1）。 上面的版图为两项不交叠时钟的版图，版图中MOS管的尺寸为0.72um/0.72um（1/1），因为使用了静态比较器，所以没有用到两项不交叠时钟的电路，此电路仅供参考。 上图为运放的版图，在前文的采样保持电路中出现过， 关于版图中MOS器件不在进行说明了，具体内容请参考前文中的采样保持电路。 ? 子模块5：SAR数字逻辑控制单元 （1）工作原理：实现二进制搜索算法，完成逐次逼近的功能 （2）Verilog网表： 测试模块： `timescale1ns/100ps `include"sar.v" module sartest; reg reset,clk,dcomp; wire en; wire[7:0]dq,dout; wire[3:0]count; always#50clk=~clk; always#130dcomp=~dcomp; initial begin clk=0;dcomp=1;reset=1; #100reset=0; #1000000$stop; end sar m(.reset(reset),.clk(clk),.dcomp(dcomp),.en(en),.dout(dout),.dq(dq)); endmodule 调用模块： 3）仿真结果： 波形输出的时候为了便于查看，将‘clk’端口命名为‘时钟’，‘reset’端口命名为‘复位’，‘dcomp’端口命名为‘比较输出’，‘en’端口命名为‘采样控制’，‘dout’端口命名为‘DAC输入’，‘dq’端口命名为‘ADC输出’，‘count’端口命名为‘计数器’。 仿真图1： 仿真图2： 这两副仿真图除dcomp信号不同外，其他信号均相同，其中CLK为100ns一个周期，两次仿真的dcomp分别为200ns和260ns一个周期，所以，由此可见，模拟输出的结果不同的时候，输出的dq（电压数字码）的输出也是不同的，在仿真波形中出现的en信号为输出信号，用于控制采样保持电路的采样与保持。 数字逻辑的每次循环需要十个工作周期，第一个周期用于初始化数据和控制采样保持电路为保持状态，最后一个周期用于输出结果和控制采样开关的继续采样。中间的周期为八次比较。 5.结论： 关于LVS验证：因为采用的是MOS管电容器，所以在版图生成的网表中，MOS管电容器被生成了源漏相连的mos管，那么带有电容的版图将不能进行LVS验证，所以在我们的设计中，仅将两相不交叠时钟和双向传输门进行了LVS验证。 在比较器的设计中，我们进行了扩展，一种是外置恒流源电路，另一种是将恒流源电路集成到比较器之中，在报告中，使用的是集成了恒流源的比较器版图，两种的区别如下：外置恒流源的比较器分辨率约为2mV，延迟约为157nS，动态比较效果较好；内置恒流源的比较器分辨率约为4mV，延迟约为48nS，动态比较效果不如外置恒流源的比较器。 我们在设计中没有进行功耗的计算，除功耗外，其他技术参数均能很好的达到要求，分辨率8bit，采样频率约为650KHz，电源电压2.5v，工艺技术0.25um，版图面积约为0.18mm2,在我们的设计的传输门均为CMOS传输门，即NMOS和PMOS共同组成的传输门，不过当只传输高电平或者低电平时，可以只使用一个PMOS或者一个NMOS，因为PMOS能够很好的传输高电平，NMOS能够很好的传输低电平。在采样保持电路的尺寸设计中，大多采用的2/1的尺寸，也有使用1/1尺寸的传输门，因为在仿真过程中，尺寸对于传输门性能的影响时微乎其微的。 因为数字逻辑部分的仿真频率可以达到很高，所以SAR ADC的工作频率主要由比较器的比较频率来决定的，因为每工作一个周期要比较八次，如果比较器的延迟时间较长，那么这个时 间将被扩大八倍，很明显的表现出来，使得SAR ADC的工作频率降低，我们比较器采用的时静态比较器，经过一些改进延迟时间约为48ns，那么比较八次所用的时间为1.256us，这样的话，SAR ADC所能达到的频率大约为1900多KHz，可以达到100KHz的设计要求。 在版图设计的电容版图设计过程中，数据的参考为0.8um工艺的数据，其中mos管电容的精度约为2.2~2.7fF/um2，因为我们的设计为0.25um工艺，所以采用的是2.7fF/um2。 6.参考文献： 1.《8位逐次逼近A/D转换器的优化设计》张国成微电子学与固体电子学2007.03 西安理工大学硕士学位论文 2.《CMOS模拟集成电路设计》第二版【美】Phillip E.Allen，Douglas R.Holberg著电 子工业出版社 3.《一种8位高精度、低功耗DAC的设计》黄太平微电子学与固体电子学2005.04 电子科技大学硕士学位论文 4.《一种基于SARADC的低功耗动态比较器研究》高雪莲微电子学与固体电子学 2007.12北京交通大学硕士学位论文 5.《集成电路设计宝典》李桂红谢世健编著电子工业出版社200 6.4图书馆TN402 6.《Tanner Pro集成电路设计与布局实战指导》廖裕平陆瑞强编著科学出版社2004.4 图书馆TN402 比较器仿真网表：（外置恒流源） .lib'mix025_1.l'tt vdd Vdd gnd2.5v//电源电压2.5v vin-in-gnd pwl01.0585u1.0585.01u1.110u1.1 //精度仿真信号in- vin+in+gnd pwl01.065u1.065.01u1.09810u1.098 //精度仿真信号in+ *vin-in-gnd pwl01.25v1us2.0v2.3us2.2v4.5us 1.2v5us1.8v//动态仿真信号in- *vin+in+gnd sin1.251.251500k //动态仿真信号in+ C1N2Gnd0.3pF *C2N4Gnd5pF M3N3in-N1Gnd Nch L=1u W=3u M4N2in+N1Gnd Nch L=1u W=3u M5N5N5Gnd Gnd Nch L=1u W=4.5u M6N1N5Gnd Gnd Nch L=1u W=4.5u M7N4N5Gnd Gnd Nch L=1u W=35u M8N7N4Gnd Gnd Nch L=1u W=15u M9out N7Gnd Gnd Nch L=1u W=15u M10N3N3Vdd Vdd Pch L=1u W=4.5u M11N2N3Vdd Vdd Pch L=1u W=4.5u M12N4N2Vdd Vdd Pch L=1u W=38u M13N7N4Vdd Vdd Pch L=1u W=15u M14out N7Vdd Vdd Pch L=1u W=15u i15Vdd N530uA//电流源30uA .tran10ns10us10ns .print v(in-)v(in+)v(out) .End 比较器仿真网表：（内置恒流源） .lib'mix025_1.l'tt vdd Vdd gnd2.5v vin-in-gnd pwl01.0565u1.0565.01u1.110u1.1 vin+in+gnd pwl01.065u1.065.01u1.09610u1.096 *vin-in-gnd pwl01.25v1us2.0v2.3us2.2v4.5us1.2v 5us1.8v *vin+in+gnd sin1.251.251500k C1N2Gnd0.2pF C2N4Gnd5pF M3N3in-N1Gnd Nch L=1u W=3u M4N2in+N1Gnd Nch L=1u W=3u M5N6N6Gnd Gnd Nch L=1u W=4.5u M6N1N6Gnd Gnd Nch L=1u W=4.5u M7N4N6Gnd Gnd Nch L=1u W=35u M8N7N4Gnd Gnd Nch L=1u W=15u M9out N7Gnd Gnd Nch L=1u W=15u M10N3N3Vdd Vdd Pch L=1u W=4.5u M11N2N3Vdd Vdd Pch L=1u W=4.5u M12N4N2Vdd Vdd Pch L=1u W=38u M13N7N4Vdd Vdd Pch L=1u W=15u M14out N7Vdd Vdd Pch L=1u W=15u M15N6N6Vdd Vdd Pch L=1u W=4.5u .tran110u1n .print v(in+)v(in-)v(out) .End S/H仿真网表： .lib'mix025_1.l'tt vin in Gnd sin1.25v1.25v95k//采样信号Vk k Gnd PULSE(2.5000.1n0.1n1u5u)//开关信号 C1out Gnd3pF C2N7out3pF C3N5Gnd1pF//采样电容 M4N2out N3Gnd Nch L=1u W=3u M5N7N5N3Gnd Nch L=1u W=3u M6N4N4Gnd Gnd Nch L=1u W=4.5u M7N3N4Gnd Gnd Nch L=1u W=4.5u M8out N4Gnd Gnd Nch L=1u W=14u M9N20k Gnd Gnd Nch L=1u W=3u M10in N20N5Gnd Nch L=1u W=3u M11N7N2N1N1Pch L=1u W=15u M12N2N2N1N1Pch L=1u W=15u M13out N7N1N1Pch L=1u W=94u M14N20k N1N1Pch L=1u W=15u M15in k N5N1Pch L=1u W=15u i16N1N430uA//恒流源30uA v17N1Gnd2.5//电源电压VDD2.5V .tran10ns40us10ns .print v(in)v(k)v(out) .end DAC仿真网表： .lib'mix025_1.l'tt vdd vdd gnd2.5v//电源电压2.5V vd1d1gnd pulse(02.501n1n160u320u) vd2d2gnd pulse(02.501n1n80u160u) vd3d3gnd pulse(02.501n1n40u80u) vd4d4gnd pulse(02.501n1n20u40u) vd5d5gnd pulse(02.501n1n10u20u) vd6d6gnd pulse(02.501n1n5u10u) vd7d7gnd pulse(02.501n1n2.5u5u) vd8d8gnd pulse(02.501n1n1.25u2.5u) C1out N600.01pF//电 C2out N20.02pF//容 C3out N490.04pF//按 C4out N460.08pF//比 C5out N430.16pF//例 C6out N400.32pF//增 C7out N370.64pF//加 C8out N341.28pF C9out N360.01pF M10N34d1N36Gnd Nch L=2u W=22u M11N33N58N34Gnd Nch L=2u W=22u M12N58d1Gnd Gnd Nch L=2u W=22u M13N37d2N36Gnd Nch L=2u W=22u M14N33N57N37Gnd Nch L=2u W=22u M15N57d2Gnd Gnd Nch L=2u W=22u M16N40d3N36Gnd Nch L=2u W=22u M17N33N35N40Gnd Nch L=2u W=22u M18N35d3Gnd Gnd Nch L=2u W=22u M19N43d4N36Gnd Nch L=2u W=22u M20N33N38N43Gnd Nch L=2u W=22u M21N38d4Gnd Gnd Nch L=2u W=22u M22N46d5N36Gnd Nch L=2u W=22u M23N33N41N46Gnd Nch L=2u W=22u M24N41d5Gnd Gnd Nch L=2u W=22u M25N49d6N36Gnd Nch L=2u W=22u M26N33N44N49Gnd Nch L=2u W=22u M27N44d6Gnd Gnd Nch L=2u W=22u M28N2d7N36Gnd Nch L=2u W=22u M29N33N47N2Gnd Nch L=2u W=22u M30N47d7Gnd Gnd Nch L=2u W=22u M31N60d8N36Gnd Nch L=2u W=22u M32N33N50N60Gnd Nch L=2u W=22u M33N50d8Gnd Gnd Nch L=2u W=22u M34N36N58N34Vdd Pch L=2u W=22u M35N33d1N34Vdd Pch L=2u W=22u M36N58d1Vdd Vdd Pch L=2u W=22u M37N36N57N37Vdd Pch L=2u W=22u M38N33d2N37Vdd Pch L=2u W=22u M39N57d2Vdd Vdd Pch L=2u W=22u M40N36N35N40Vdd Pch L=2u W=22u M41N33d3N40Vdd Pch L=2u W=22u M42N35d3Vdd Vdd Pch L=2u W=22u M43N36N38N43Vdd Pch L=2u W=22u M44N33d4N43Vdd Pch L=2u W=22u M45N38d4Vdd Vdd Pch L=2u W=22u M46N36N41N46Vdd Pch L=2u W=22u M47N33d5N46Vdd Pch L=2u W=22u M48N41d5Vdd Vdd Pch L=2u W=22u M49N36N44N49Vdd Pch L=2u W=22u M50N33d6N49Vdd Pch L=2u W=22u M51N44d6Vdd Vdd Pch L=2u W=22u M52N36N47N2Vdd Pch L=2u W=22u M53N33d7N2Vdd Pch L=2u W=22u M54N47d7Vdd Vdd Pch L=2u W=22u M55N36N50N60Vdd Pch L=2u W=22u M56N33d8N60Vdd Pch L=2u W=22u M57N50d8Vdd Vdd Pch L=2u W=22u v58N33N362.5v v59N36Gnd0 .tran200n320u200n .print v(out) .end 传输门（ 传输门（MOS MOS开关）的仿真网表：.lib'mix025_1.l'tt vdd Vdd Gnd2.5v vk k Gnd PULSE(02.500.1n0.1n2u4u) va a Gnd sin1.251.25300k M1b N2a Gnd nch L=1u W=1u M2Gnd K N2Gnd nch L=1u W=1u M3b K a Vdd pch L=1u W=1u M4Vdd K N2Vdd pch L=1u W=1u R5b Gnd1000000TC=0.0,0.0//充当负载.tran1n20u0.1n .print v(k)v(a)v(b) .end 双向传输门（单刀双掷开关）的双向传输门（单刀双掷开关）的仿仿真网表： .lib'mix025_1.l'tt vdd vdd gnd2.5v vin1in1gnd sin1.251.25600k vin2in2gnd pulse(02.501n1n0.5u1u) vk k gnd pwl00v5us0v5.001us2.5v10us 2.5v M1out k in1Gnd Nch L=1u W=1u M2in2N7out Gnd Nch L=1u W=1u M3N7k Gnd Gnd Nch L=1u W=1u M4in1N7out Vdd Pch L=1u W=1u M5in2k out Vdd Pch L=1u W=1u M6N7k Vdd Vdd Pch L=1u W=1u .tran1ns10us1ns .print v(k)v(in1)v(in2)v(out) .end 两项不交叠时钟的仿真网表： .lib'mix025_1.l'tt vdd Vdd Gnd2.5v vin in Gnd PULSE(02.500.1n0.1n0.2u0.4u) *vin in Gnd sin1.251.251000k M1N9in Gnd Gnd nch L=1u W=1u M2N4N9Gnd Gnd nch L=1u W=1u M3N14N4Gnd Gnd nch L=1u W=1u M4N79in Gnd Gnd nch L=1u W=1u M5N50N79Gnd Gnd nch L=1u W=1u M6N23N20Gnd Gnd nch L=1u W=1u M7clk N23Gnd Gnd nch L=1u W=1u M8N93N86Gnd N88nch L=1u W=1u M9notclk N93Gnd N95nch L=1u W=1u M10N20N14N69Gnd nch L=1u W=1u M11N86N50N65Gnd nch L=1u W=1u M12N65clk Gnd Gnd nch L=1u W=1u M13N69notclk Gnd Gnd nch L=1u W=1u M14N9in Vdd Vdd pch L=1u W=1u M15N4N9Vdd Vdd pch L=1u W=1u M16N14N4Vdd Vdd pch L=1u W=1u M17N79in Vdd Vdd pch L=1u W=1u M18N50N79Vdd Vdd pch L=1u W=1u M19N23N20Vdd Vdd pch L=1u W=1u M20clk N23Vdd Vdd pch L=1u W=1u M21N93N86Vdd Vdd pch L=1u W=1u M22notclk N93Vdd Vdd pch L=1u W=1u M23N20N14Vdd Vdd pch L=1u W=1u M24N86N50Vdd Vdd pch L=1u W=1u M25N86clk Vdd Vdd pch L=1u W=1u M26N20notclk Vdd Vdd pch L=1u W=1u .tran1n3u0.1n .print v(in)v(clk)v(notclk) .end 运放的仿真网表（电压跟随器的 （电压跟随器的功功能）： .lib'mix025_1.l'tt vin in+Gnd sin1.251.25100k C1out Gnd3pF C2N8out3pF M3N3out N4Gnd nch L=1u W=3u M4N8in+N4Gnd nch L=1u W=3u M5N5N5Gnd Gnd nch L=1u W=4.5u M6N4N5Gnd Gnd nch L=1u W=4.5u M7out N5Gnd Gnd nch L=1u W=14u M8N8N3Vdd Vdd pch L=1u W=15u M9N3N3Vdd Vdd pch L=1u W=15u M10out N8Vdd Vdd pch L=1u W=94u i11Vdd N530uA v12Vdd Gnd2.5 .tran1n15u0.1n .print v(in+)v(out) .end 理解逐次逼近寄存器型ADC：与其它类型ADC 的架构对比 Jul 02, 2009 摘要：逐次逼近寄存器型(SAR)模数转换器(ADC)占据着大部分的中等至高分辨率ADC市场。SAR ADC的采样速率最高可达5Msps，分辨率为8位至18位。SAR架构允许高性能、低功耗ADC采用小尺寸封装，适合对尺寸要求严格的系统。 本文说明了SAR ADC的工作原理，采用二进制搜索算法，对输入信号进行转换。本文还给出了SAR ADC的核心架构，即电容式DAC和高速比较器。最后，对SAR架构与流水线、闪速型以及Σ-Δ ADC进行了对比。 引言 特点。这些特点使该类型ADC具有很宽的应用范围，例如便携/电池供电仪表、笔输入量化器、工业控制和数据/信号采集等。 SAR ADC的架构 尽管实现SAR ADC的方式千差万别，但其基本结构非常简单(见图1)。模拟输入电压(V IN)由采样/保持电路保持。为实现二进制搜索算法，N位寄存器首先设置在中间刻度(即：100 (00) MSB设置为1)。这样，DAC输出(V DAC)被设为V REF/2，V REF是提供给ADC的基准电压。然后，比较判断V IN是小于还是大于V DAC。如果V IN大于V DAC，则比较器输出逻辑高电平或1，N位寄存器的MSB保持为1。相反，如果V IN小于V DAC，则比较器输出逻辑低电平，N位寄存器的MSB清0。随后，SAR控制逻辑移至下一位，并将该位设置为高电平，进行下一次比较。这个过程一直持续到LSB。上述操作结束后，也就完成了转换，N位转换结果储存在寄存器内。 图1. 简单的N位SAR ADC架构 图2给出了一个4位转换示例，y轴(和图中的粗线)表示DAC的输出电压。本例中，第一次比较表明V IN < V DAC。所以，位3置为0。然后DAC被置为01002，并执行第二次比较。由于V IN > V DAC，位2保持为1。DAC置为01102，执行第三次比较。根据比较结果，位1置0，DAC又设置为01012，执行最后一次比较。最后，由于V IN > V DAC，位0确定为1。 图2. SAR工作原理(以4位ADC为例) 注意，对于4位ADC需要四个比较周期。通常，N位SAR ADC需要N个比较周期，在前一位转换完成之前不得进入下一次转换。由此可以看出，该类ADC能够有效降低功耗和空间，当然，也正是由于这个原因，分辨率在14位至16位，速率高于几Msps (每秒百万次采样)的逐次逼近ADC极其少见。一些基于SAR结构的微型ADC已经推向市场。MAX1115/MAX1116和 MAX1117/MAX1118 8位ADC以及分辨率更高的可互换产品MAX1086和MAX1286 (分别为10位和12位)，采用微小的SOT23封装，尺寸只有3mm x 3mm。12位MAX11102采用3mm x 3mm TDFN封装或3mm x 5mm μMAX?封装。 SAR ADC的另一个显著的特点是：功耗随采样速率而改变。这一点与闪速ADC或流水线ADC 逐次逼近寄存器型ADC设计报告 组员（学号）：刘秀春20083511 贾明20083431 李强20083444 王紫彤20083526 专业（年级）：集成电路设计2008级 课程名称：数模混合集成电路设计 提交日期：2011年12月22日 一、组员分工： 序 号 组 员 承 担 工 作 1 刘秀春 比较器、SAR （设计，仿真，电路图，版图） 2 贾明 采样保持电路、时钟（设计，仿真，电路图，版图） 3 李强 DAC （设计，仿真，电路图，版图） 4 王紫彤 MOS 开关、运算放大电路（设计，仿真，电路图，版图） 二、项目设计要求： 设计一个12bit 逐次逼近寄存器型模数转换器SAR ADC 三、项目参数要求： 分 辨 率 12bit 采样频率 100KHz 功 耗 < 2mW 电源电压 2.5V 面 积 < 3mm 2 工作温度 0~80℃ 工艺技术 0.25um 四、项目设计内容： 1. 逐次逼近寄存器型模数转换器（SAR ADC ）整体结构： 2. 逐次逼近寄存器型模数转换器（SAR ADC ）的特点及应用： 特点：中级转换速度，低功耗，高精度，小尺寸 Analog In S/H DAC SAR LOGIC V DAC V COMP Vin SAR REGISTER COMPARE 图1 逐次逼近寄存器型模数转换器工作原理框图 应用：便携式仪表、笔输入量化器，工业控制和数据/信号采集器等 3. 逐次逼近寄存器型模数转换器（SAR ADC）工作原理： SAR ADC其基本结构如图1所示，包括采样保持电路(S/H)、比较器(COMPARE)、数/模转换器(DAC)、逐次逼近寄存器(SAR REGISTER)和逻辑控制单元(SAR LOGIC)。模拟输入电压V IN由采样保持电路采样并保持，为实现二进制搜索算法，首先由SAR LOGIC控制N位寄存器设置在中间刻度，即令最高有效位MSB为“1”电平而其余位均为“0”电平，此时数字模拟转换器DAC输出电压V DAC为0.5V REF，其中V REF为提供给ADC的基准电压。由比较器对V IN和V DAC进行比较，若V IN>V DAC，则比较器输出“1”电平，N位寄存器的MSB保持“1”电平；反之，若V IN 习题一 1，微型计算机控制系统的硬件由哪几部分组成？各部分的作用是什么？ 答：CPU，接口电路及外部设备组成。 CPU，这是微型计算机控制系统的核心，通过接口它可以向系统的各个部分发出各种命令，同时对被控对象的被控参数进行实时检测及处理。 接口电路，微机和生产对象之间进行信息交换的桥梁和纽带。 外部设备：这是实现微机和外界进行信息交换的设备 2，微型计算机控制系统软件有什么作用？说出各部分软件的作用。 答：软件是指能够完成各种功能的计算机程序的总和。整个计算机系统的动作，都是在软件的指挥下协调进行的，因此说软件是微机系统的中枢神经。就功能来分，软件可分为系统软件、应用软件 1)系统软件：它是由计算机设计者提供的专门用来使用和管理计算机的程序。对用户来说，系统软件只是作为开发应用软件的工具，是不需要自己设计的。 2)应用软件:它是面向用户本身的程序，即指由用户根据要解决的实际问题而编写的各种程序。 3，常用工业控制机有几种？它们各有什么用途？ 4，操作指导、DDC和SCC系统工作原理如何？它们之间有何区别和联系？ 答：(1)操作指导控制系统：在操作指导控制系统中，计算机的输出不直接作用于生产对象，属于开环控制结构。计算机根据数学模型、控制算法对检测到的生产过程参数进行处理，计算出各控制量应有的较合适或最优的数值，供操作员参考，这时计算机就起到了操作指导的作用。 (2)直接数字控制系统(DDC系统)：DDC(Direct Digital Control)系统就是通过检测元件对一个或多个被控参数进行巡回检测，经输入通道送给微机，微机将检测结果与设定值进行比较，再进行控制运算，然后通过输出通道控制执行机构，使系统的被控参数达到预定的要求。DDC系统是闭环系统，是微机在工业生产过程中最普遍的一种应用形式。 (3)计算机监督控制系统(SCC系统)：SCC(Supervisory Computer Control)系统比DDC系统更接近生产变化的实际情况，因为在DDC系统中计算机只是代替模拟调节器进行控制，系统不能运行在最佳状态，而SCC系统不仅可以进行给定值控制，并且还可以进行顺序控制、最优控制以及自适应控制等SCC是操作指导控制系统和DDC系统的综合与发展。 5，说明嵌入式系统与一般微型计算机扩展系统的区别。 答：嵌入式计算机一般没有标准的硬件配置。嵌入式系统可采用多种类型的处理器和处理器结构。软硬件协同设计采用统一的工具描述，可合理划分系统软硬件，分配系统功能，在性能、成本、功耗等方面进行权衡折衷，获取更优化的设计。嵌入式系统多为低功耗系统。简单地说，就是嵌入式系统和微型计算机的扩展标准不大一样。 6，PLC控制系统有什么特点？ 答：（1）可靠性高。由于PLC大都采用单片微型计算机，因而集成度高，再加上相应的保护电路及自诊断功能，因而提高了系统的可靠性。 （2）编程容易。PLC的编程多采用继电器控制梯形图及命令语句，其数量比微型机指令要少得多，除中、高档PLC外，一般的小型PLC只有16条左右。由于梯形图形象而简单，因而编程容易掌握、使用方便，甚至不需要计算机专门知识，就可进行编程。 （3）组合灵活。由于PLC采用积木式结构，用户只需要简单地组合，便可灵活地改变控制系统的功能和规模，因此，可适用于任何控制系统。 （4）输入/输出功能模块齐全。PLC的最大优点之一，是针对不同的现场信号，均有相应的模块可与工业现场的器件直接连接，并通过总线与CPU主板连接。 山东理工大学成人高等教育微机原理复习题 一、单项选择题 1．用得最多的一种A/D转换方法是。 A.双积分式A/D转换 B.逐次逼近式A/D转换 C.计数式A/D转换 D.用软件和D/A转换器实现 2．段地址和偏移地址为126DH:3000H的存储单元的物理地址是。 A. 156D0H B. 426DH C. 3126DH D. 426D0H 3．USB总线的连接器为芯连接器。 A．4 B．5 C．9 D.15 4．8253的工作方式有。 A.六种 B.三种 C.四种 D.五种 5．8251中使用的内部时钟频率是波特率的。 A.1倍、8倍、16倍 B. 1倍、16倍、32倍 C. 1倍、8倍、32倍 D. 1倍、16倍、64倍 6．INTR信号的含义是。 A.CPU允许外设提出中断请求信号 B.接口向CPU发出的中断请求信号 C.中断禁止信号 D.中断允许信号 7．8086处理器有20条地址线．可寻址访问的内存空间为。 A．1K B．64K C．640K D．1M 8．由8086处理器组成的PC机的数据线是。 A．8条单向线 B．16条双向线 C．8条双向线 D．16条单向线9．8086处理器的一个典型总线周期需要个T状态。 A．1 B．2 C．3 D．4 10．8288的作用是提供的信号。 A．地址总线 B．数据总线 C．对存储器和I/O的读写命令 D．INTR 11．在8086/8088系统中，内存中采用分段结构，段与段之间是。 A．分开的 B．连续的 C．重叠的 D．都可以 12．计算机的存储器采用分级存储体系的主要目的是。 A．解决存储容量、价格和存取速度间的矛盾 B．减小机箱体积 C．便于系统升级 D．便于读写信息 13．系统总线又称为，这是指模块式微处理机机箱内的底版总线。 A、主板总线 B、内总线 C、片内总线 D、局部总线 14．目前市场上出售的台式PC机中Pentium 4微处理器的主频一般为__________ A、0.5GHz左右 B、1GHz左右 C、3GHz左右 D、5GHz以上 15. 按诺依曼结构理论，下面哪个不是计算机组成部分：__________ A、运算器 B、控制器 C、打印机 D、复印机 16．程序设计人员不能直接使用的寄存器是__________ A、通用寄存器 B、指令指针寄存器 C、标志寄存器 D、段寄存器17． Pentium微处理器的结构之所以称为超标量结构,是因为下面哪一种原因? __________ A、Pentium微处理器不仅能进行32位运算,也能进行64位运算 B、Pentium微处理器内部含有多条指令流水线和多个执行部件 C、数据传输速度很快,每个总线周期最高能传送4个64位数据 AD转换的基本原理和技术（逐次逼近型） 1、转换方式 直接转换ADC 2.电路结构 逐次逼近ADC包括n位逐次比较型A/D转换器如图1所示。它由控制逻辑电路、时序产生器、移位寄存器、D/A转换器及电压比较器组成。 图1逐次比较型A/D转换器框图 3、工作原理 逐次逼近转换过程和用天平称物重非常相似。天平称重物过程是，从最重的砝码开始试放，与被称物体行进比较，若物体重于砝码，则该砝码保留，否则移去。再加上第二个次重砝码，由物体的重量是否大于砝码的重量决定第二个砝码是留下还是移去。照此一直加到最小一个砝码为止。将所有留下的砝码重量相加，就得此物体的重量。仿照这一思路，逐次比较型 A/D转换器，就是将输入模拟信号与不同的参考电压作多次比较，使转换所得的数字量在数值上逐次逼近输入模拟量对应值。对11.10.1的电路，它由启动脉冲启动后，在第一个时钟脉冲作用下，控制电路使时序产生器的最高位置1，其他位置0，其输出经数据寄存器将1000……0，送入D/A转换器。输入电压首先与D/A器输出电压（VREF/2）相比较，如v1≥VREF/2，比较器输出为1，若vI 一、逐次逼近式AD转换器与计数式A/D转换类似，只是数字量由“逐次逼近寄存器SAR” 产生。SAR使用“对分搜索法”产生数字量，以8位数字量为例，SAR首先产生8位数字量的一半，即10000000B,试探模拟量Vi的大小，若Vo>Vi，清除最高位，若Vo 模数转换器(ADC)的几种主要类型 现在的软件无线电、数字图像采集都需要有高速的A/D采样保证有效性和精度，一般的测控系统也希望在精度上有所突破，人类数字化的浪潮推动了A/D转换器不断变革，而A/D转换器是人类实现数字化的先锋。A/D转换器发展了30多年，经历了多次的技术革新，从并行、逐次逼近型、积分型ADC，到近年来新发展起来的∑-Δ型和流水线型ADC，它们各有其优缺点，能满足不同的应用场合的使用。 逐次逼近型、积分型、压频变换型等，主要应用于中速或较低速、中等精度的数据采集和智能仪器中。分级型和流水线型ADC主要应用于高速情况下的瞬态信号处理、快速波形存储与记录、高速数据采集、视频信号量化及高速数字通讯技术等领域。此外，采用脉动型和折叠型等结构的高速ADC，可应用于广播卫星中的基带解调等方面。∑-Δ型ADC主应用于高精度数据采集特别是数字音响系统、多媒体、地震勘探仪器、声纳等电子测量领域。下面对各种类型的ADC作简要介绍。 1．逐次逼近型 逐次逼近型ADC是应用非常广泛的模/数转换方法，它包括1个比较器、1个数模转换器、1个逐次逼近寄存器（SAR）和1个逻辑控制单元。它是将采样输入信号与已知电压不断进行比较，1个时钟周期完成1位转换，N位转换需要N个时钟周期，转换完成，输出二进制数。这一类型ADC的分辨率和采样速率是相 互矛盾的，分辨率低时采样速率较高，要提高分辨率，采样速率就会受到限制。 优点：分辨率低于12位时，价格较低，采样速率可达1MSPS；与其它ADC相比，功耗相当低。 缺点：在高于14位分辨率情况下，价格较高；传感器产生的信号在进行模/数转换之前需要进行调理，包括增益级和滤波，这样会明显增加成本。 2．积分型ADC 积分型ADC又称为双斜率或多斜率ADC，它的应用也比较广泛。它由1个带有输入切换开关的模拟积分器、1个比较器和1个计数单元构成，通过两次积分将输入的模拟电压转换成与其平均值成正比的时间间隔。与此同时，在此时间间隔内利用计数器对时钟脉冲进行计数，从而实现A/D转换。 积分型ADC两次积分的时间都是利用同一个时钟发生器和计数器来确定，因此所得到的D表达式与时钟频率无关，其转换精度只取决于参考电压VR。此外，由于输入端采用了积分器，所以对交流噪声的干扰有很强的抑制能力。能够抑制高频噪声和固定的低频干扰（如50Hz或60Hz），适合在嘈杂的工业环境中使用。这类ADC主要应用于低速、精密测量等领域，如数字电压表。 优点：分辨率高，可达22位；功耗低、成本低。 逐次逼近型AD ————————————————————————————————作者：————————————————————————————————日期： 逐次逼近型ADC 其工作原理可用天平秤重过程作比喻来说明。若有四个砝码共重15克，每个重量分别为8、4、2、1克。设待秤重量Wx = 13克，可以用下表步骤来秤量： 首先把待称重的重物放在托盘上，在另外一边的托盘上首先放上8克的砝码，8克砝码小于待测物体总重13克，所以保留该砝码； 第二步将4克砝码放在托盘上，砝码总重为8+4=12克，小于待测物体总重，所以也保留； 第三步将2克砝码放在托盘上，砝码总重为8+4+2=14克，大于待测物体总重，所以将2克砝码撤除； 第四步将1克砝码放在托盘上，砝码总重为13克，等于待测物体总重，所以保留； 最后得到待测物体为13克。 AD的转换过程与上述过程类似，每次加载砝码的过程受到一个时钟 脉冲CP的控制，在AD中不存在砝码，而是采用DA转换器的输出做为上面例子中砝码的重量，而比较器就是天平。其工作流程框图如下图所示： 今以四位逐次逼近型ADC为例(设输入电压Ux=5.52 V，D/A转换器的参考电压UR=－8 V)，分析其转换过程。 第一个脉冲CP到来时，使逐次逼近寄存器的最高位d3置1，其余位为0，即寄存器状态d3d2d1d0=1000,由式(9.4.1)得D/A转换器的输出电压为 因Uo<Ux，故比较器输出低电平，d3位置的1被保留。 第二个脉冲CP到来时，使逐次逼近寄存器的次高位d2置1，后两位为0，即寄存器状态d3d2d1d0=1100,此时D/A转换器的输出电压 逐次逼近型模数转换器基本原理 逐次逼近型模数转换器一般由顺序脉冲发生器、逐次逼近寄存器、数模转换器和电压比较器等几部分组成，其原理框图如图11-3所示。 图11-3 逐次逼近型模数转换器的原理框图 转换开始前先将所有寄存器清零。开始转换以后，时钟脉冲首先将寄存器最高位置成1，使输出数字为100…0。这个数码被数模转换器转换成相应的模拟电 压，送到比较器中与进行比较。若＞，说明数字过大了，故将最高位的 1清除；若＜，说明数字还不够大，应将最高位的1保留。然后，再按同 样的方式将次高位置成1，并且经过比较以后确定这个1是否应该保留。这样逐位比较下去，一直到最低位为止。比较完毕后，寄存器中的状态就是所要求的数字量输出。 可见逐次逼近转换过程与用天平称量一个未知质量的物体时的操作过程一样，只不过使用的砝码质量一个比一个小一半。 能实现图11-3所示方案的电路很多。图11-4所示电路是其中的一种，这是 一个四位逐次逼近型模数转换器。图中四个JK触发器～组成四位逐次逼 近寄存器；5个D触发器～接成环形移位寄存器(又称为顺序脉冲发生器)， 它们和门～一起构成控制逻辑电路。 图11-4 四位逐次逼近型模数转换器 现分析电路的转换过程。为了分析方便，设D/A转换器的参考电压为=+8 V，输入的模拟电压为=4.52 V。 转换开始前，先将逐次逼近寄存器的四个触发器～清零，并把环形计数器的状态置为00001。 第1个时钟脉冲C的上升沿到来时，环形计数器右移一位，其状态变为10000。 由于，均为0，于是触发器被置1，和被置0。 所以，这时加到D/A转换器输入端的代码为1000，D/A转换器的输出电压为 和在比较器中比较，由于＜，所以比较器的输出电压为。 第2个时钟脉冲C的上升沿到来时，环形计数器又右移一位，其状态变为 01000。这时由于，，均为0，于是触发器的1保留。 与此同时，的高电平将触发器置1。所以，这时加到D/A转换器输入端的 代码为1100，D/A转换器的输出电压为 和在比较器中比较，由于＞，所以比较器的输出电压为。 第3个时钟脉冲C的上升沿到来时，环形计数器又右移一位，其状态变为 00100。这时由于，，均为0，于是触发器的1保留， 而被置0。与此同时，的高电平将置1。所以，这时加到D/A转换器输入端的代码为1010，D/A转换器的输出电压为 和在比较器中比较，由于＞，所以比较器的输出电压为。 第4个时钟脉冲C的上升沿到来时，环形计数器又右移一位，其状态变为00010。 这时由于，，均为0，于是触发器、的状态保持不变， 而触发器被置0。与此同时，的高电平将触发器置1。所以，这时加到 高等教育出版社--微型计算机控制技术(潘新民-王燕芳)课后答案 习题一 1，微型计算机控制系统的硬件由哪几部分组成？各部分的作用是什么？ 答：CPU，接口电路及外部设备组成。 CPU，这是微型计算机控制系统的核心，通过接口它可以向系统的各个部分发出各种命令，同时对被控对象的被控参数进行实时检测及处理。 接口电路，微机和生产对象之间进行信息交换的桥梁和纽带。 外部设备：这是实现微机和外界进行信息交换的设备2，微型计算机控制系统软件有什么作用？说出各部分软件的作用。 答：软件是指能够完成各种功能的计算机程序的总和。整个计算机系统的动作，都是在软件的指挥下协调进行的，因此说软件是微机系统的中枢神经。就功能来分，软件可分为系统软件、应用软件 1)系统软件：它是由计算机设计者提供的专门用来使用和管理计算机的程序。对用户来说，系统软件只是作为开发应用软件的工具，是不需要自己设计的。 2)应用软件:它是面向用户本身的程序，即指由用户根据要解决的实际问题而编写的各种程序。 3，常用工业控制机有几种？它们各有什么用途？ 4，操作指导、DDC和SCC系统工作原理如何？它们之间有何区别和联系？ 答：(1)操作指导控制系统：在操作指导控制系统中，计算机的输出不直接作用于生产对象，属于开环控制结构。计算机根据数学模型、控制算法对检测到的生产过程参数进行处理，计算出各控制量应有的较合适或最优的数值，供操作员参考，这时计算机就起到了操作指导的作用。 (2)直接数字控制系统(DDC系统)：DDC(Direct Digital Control)系统就是通过检测元件对一个或多个被控参数进行巡回检测，经输入通道送给微机，微机将检测结果与设定值进行比较，再进行控制运算，然后通过输出通道控制执行机构，使系统的被控参数达到预定的要求。DDC系统是闭环系统，是微机在工业生产过程中最普遍的一种应用形式。 (3)计算机监督控制系统(SCC系统)：SCC(Supervisory Computer Control)系统比DDC系统更接近生产变化的实际情况，因为在DDC系统中计算机只是代替模拟调节器进行控制，系统不能运行在最佳状态，而SCC系统不仅可以进行给定值控制，并且还可以进行顺序控制、最优控制以及自适应控制等SCC是操作指导控制系统和DDC系统的综合与发展。 5，说明嵌入式系统与一般微型计算机扩展系统的区别。答：嵌入式计算机一般没有标准的硬件配置。嵌入式系统可采用多种类型的处理器和处理器结构。软硬件协同设计采用统一的工具描述，可合理划分系统软硬件，分配系统功能，在性能、成本、功耗等方面进行权衡折衷，获取更优化的设 电力系统微机继电保护 1.微机保护的硬件系统由哪几部分组成?并就各部分的功能、组成进行描述？（10分） 答案：微机保护是由一台计算机和相应的软件（程序）来实现各种复杂功能的继电保护装置。微机保护的特性主要是由软件决定的，具有较大的灵活性，不同原理的保护可以采用通用的硬件。 微机保护包括硬件和软件两大部分。硬件一般包括以下三大部分： (1)模拟量输入系统(或称数据采集系统)，包括电压形成、模拟滤波、采样保持、多路转换以及模数转换等功能，完成将模拟输入显准确地转换为所需的数字量。 (2)CPU主系统，包括微处理器(MPU)、只读存储器(EPROM)、随机存取存储器(RAM)以及定时器等。MPU执行存放在EPROM中的程序，对由数据采集系统输入至RAM 区的原始数据进行分析处理，以完成各种继电保护的功能。 (3)开关量(或数字量)输入/输出系统，由若干并行接口适配器、光电隔离器件及有触点的中间继电器等组成，以完成各种保护的出口跳闸、信号警报、外部触点输入及人机对话等功能。 微机保护软件是根据继电保护的需要而编制的计算机程序2.解释逐次逼近型A/D转换器的工作原理，参考逐次逼近中 二分搜索法原理，设计一个16位无符号数开平方的算法？（10分） 答案：逐次逼近ADC包括n位逐次比较型A/D转换器如下图所示。它由控制逻辑电路、时序产生器、移位寄存器、D/A 转换器及电压比较器组成。 其转换过程中的逐次逼近就是按照对分比较或者对分搜索的原理进行的。其信号转换的工作原理如下：在启动信号控制下，首先置数控制逻辑给逐次逼近寄存器最高位Dn-1置1，其它位都清0。寄存器的这个内容，经过DAC转换成模拟量Vc，约为满量程电压的一半，与输入的模拟量Vx进行比较，由电压比较器输出结果。如果Vx≥Vc，则电压比较器输出0，同时说明寄存器中的数字量偏小，应该保留Dn- 1=1；相反，如果Vx 摘要：首先介绍一种新型的多通道高分辨率AD7656型模，数转换器的功能和性能，详细描述它在并行接口模式下的工作方式和原理。然后介绍AD7656在信号采集系统中的应用，给出设计方案和电路。 关键词：ADC；AD7656；信号采集；应用 1 引言 美国模拟器件公司(ADI)发布了一种创新的半导体制造工艺，这种工艺技术是将高电压半导体工艺与亚微米CMOS和互补双极型工艺相结合，并将该工艺命名为iCMOS(工业CMOS)。使诸如工厂自动化和过程控制等高电压应用在性能、设计和节省成本方面均得到极大提升。iCMOS能把更多的信号链路功能集成在一个尺寸比以前小很多的芯片内，并且不牺牲性能，将数字逻辑电路与高速模拟电路集成在一起，并且采用前所未有的小尺寸封装，提供更高的性能和更低的功耗。AD7656就是采用iC-MOS工艺制造的，是高集成度、6通道16-bit逐次逼近(SAR)型ADC，内含1个2.5V基准电压源和基准缓冲器。该器件的功耗比最接近的同类双极型ADC降低了60％。AD7656在每通道250kS／s采样速率下的精度(±4LSB最大值积分线性误差)是同类产品的2倍。基于iCOMS技术制造的ADC可以满足工业领域对高分辨率、多通道、高转换速率和低功耗的要求。 2 AD7656的特性及引脚功能 2.1 AD7656的特性 图1示出AD7656的功能框图。AD7656的主要特性如下： ●6通道16-bit逐次逼近型ADC； ●最大吞吐率为250kS／s； ●AVcc范围为4.75V-5.25V； ●低功耗：在供电电压为5V、采样速率为250kS／s时的功耗为160mW； ●宽带宽输入：输入频率为50kHz时的信噪比(SNR)为85dB； ●片上有2.5V基准电压源和基准缓冲器； ●有并行和串行接口； ●与SPI／QSPI／μWire／DSP兼容的高速串行接口； ●可通过引脚或软件方式设定输入电压范围(±10V，±5V)； ●采用iCMOS工艺技术； ●64引脚QFP。 2.2 AD7656的引脚功能 REFCAPA、REFCAPB、REFCAPC是参考电压引脚，这几个引脚应该接去耦电容器来减小每1个ADC通道参考缓冲器的衰减。 V1一V6是模拟输入1-6引脚，它们是模拟前端输入，对应通道的输入范围取决于RANGE 引脚的定义。 AGND是模拟地，所有的模拟输入信号和外部参考信号都要用AGND。 DVcc是5V数字电源端。 VDRIVE是逻辑电源输入，该引脚的电压取决于内部参考电压，应接10μF或100μF的去耦电容器。 DGND是数字地，它是数字电路的参考点。 AVcc是模拟电压输入(4.5V-5.5V)，它只给ADC的内核供电。 CONVSTA／B／C是转换使能逻辑输入，每对有其相关的CONVST信号，用来启动每对或每4个或6个ADC同步采样。 CS是片选信号，逻辑低电平时使能。 RD是读信号，逻辑低电平时使能。 WR/PEFEN/DIS是写数据/参考使能/非使能。 BUSY是忙信号输出，当转换开始时为高电平，并且在转换结束前一直为高电平。 SER/PAR是串行/并行选择输入信号。低电平时选择并行接口模式，高电平时选择串行接口模式。 DB[0]/SEL A是数据0位／选择输出A路。 DB[1]/SEL B是数据1位/选择输出B路。 DB[2]/SEL C是数据2位/选择输出C路。 DB[3]/DCIN C是数据3位，C路为菊花链式。 DB[4]DCIN B是数据4位/B路为菊花链式。 DB[5]/DCIN A是数据5位/A路为菊花链式。 DB[6]/SCLK是数据6位/串行时钟。 DB[7]/HBEN/DCEN是数据7位/高位使能/菊花链式使能。 DB[8]DOUTA是数据8位/串行数据输出A。 DB[9]/DOUTB是数据9位/串行数据输出B。 DB[10]/DOUTC是数据10位/串行数据输出C。 DB[11]/DGND是数据11位/数字地。 DB[12]、DB[13]、DB[15]是数据12位、数据13位、数据15位。 DB [14]/REFBUFEN/DIS是数据14位/参考缓冲使能(低电平时)/非使能(高电平时)。 RESET是复位信号输入。 逐次逼近式转换原理公司内部档案编码：[OPPTR-OPPT28-OPPTL98-OPPNN08] 一、逐次逼近式AD转换器与计数式A/D转换类似，只是数字量由“逐次逼近寄存器SAR”产生。SAR使用“对分搜索法”产生数字量，以8位数字量为例，SAR首先产生8位数字量的一半，即B,试探模拟量Vi的大小，若Vo>Vi，清除最高位，若Vo (３)在最高位确定后，SAR又以对分搜索法确定次高位，即以低7位的一半y1000000B(y为已确定位) 试探模拟量Vi的大小。在bit6确定后，SAR以对分搜索法确定bit5位，即以低6位的一半yy100000B(y为已确定位) 试探模拟量Vi的大小。重复这一过程，直到最低位bit0被确定。 (4)在最低位bit0确定后，转换结束，“控制电路”发出“转换结束”信号EOC。该信号的下降沿把SAR的输出锁存在“缓冲寄存器”里，从而得到数字量输出。从转换过程可以看出：启动信号为负脉冲有效。转换结束信号为低电平。 ? 我觉得，这有点像数学中的二分法，如给一个数a，先用8'b1000000（设为b）与a相比较，如果a大于b，则保留最高位1，即原来的范围变成了0-7'b1111111（第8位已确认）。之后的过程都是这样，重复执行就可以了。 根据以上理论，举个例子，例如满量程应该是5V，所以，第一次DA输出，输入电压与比较，输入电压大，故而取之间，即最高位保留1。然后在新的范围内取中间电压，即，依此类推。。。。 图片简介: 本技术涉及模数转换技术，尤其涉及一种逐次逼近寄存器型模数转换器，包括取样比较器，数模转换器，控制器，寄存器，存储器，处理器和参考电路，比较器将输入模拟量与每个参考模拟量依次进行比较，并输出反映比较结果的一组组数字信号到存储器中，处理器读取并分析一时间段内的存储器中的数字信号，输出与该时间段对应的分析结果，实现处理器对分析结果的自学习更新过程；控制器从处理器接收分析结果，并根据分析结果改变参考模拟量或改变自身的控制信号，使得逐次逼近寄存器型模数转换器改变搜索策略，减少逼近次数，从而达到降低功耗，加快速度，增大分辨率的目的。 技术要求 1.一种逐次逼近寄存器型模数转换器，其特征在于，包括： 比较器，包括一正相输入端、一反相输入端和一比较输出端； 所述正相输入端用于接收一输入模拟量； 数模转换器，包括一输入引脚、一参考电源引脚和一输出引脚；所述模数转换器通过所 述输出引脚输出多个大小均不相同的参考模拟量； 所述比较器的所述反相输入端与所述数模转换器连接； 所述比较器通过所述反相输入端依次接收每个所述参考模拟量，并将所述输入模拟量与 每个所述参考模拟量依次进行比较，并通过所述比较输出端输出反映比较结果的一数字 信号； 控制器，包括一第一控制输入端，一第二控制输入端，一控制输出端和一信号输出端； 所述控制器的所述第一控制输入端与所述数模转换器的所述输入引脚连接，以接收所述数字信号； 所述控制器的所述第一控制输出端与所述数模转换器的所述输入引脚连接，以将一第一控制信号输出至所述数模转换器中，所述第一控制信号用于控制所述数模转换器输出的所述参考模拟量的大小； 所述控制器的所述信号输出端用于输出所述数字信号； 寄存器，与所述控制器的所述信号输出端连接，用于接收并暂存所述控制器输出的所述数字信号； 存储器，与所述寄存器连接，以从所述寄存器中提取暂存的所述数字信号并存储； 处理器，包括一信号输入口，一第一控制输出口和一第二控制输出口； 所述处理器的所述信号输入口与所述存储器连接，以接收并分析一预设的时间段内的所述数字信号，输出对应的分析结果； 所述处理器的所述第一控制输出口与所述控制器的所述第二控制输入端连接，以将与所述时间段对应的所述分析结果输出至所述控制器内，以实现所述处理器对所述分析结果的自学习更新过程； 参考电路，连接所述处理器的所述第二控制输出口，以接收与所述时间段对应的一第二控制信号； 所述参考电路还与所述数模转换器的所述参考电源引脚连接，以根据所述第二控制信号输出一参考电压至所述数模转换器中； 所述数模转换器对接收到的所述第一控制信号和所述参考电压进行权值计算形成所述参考模拟量。 几种模数转换技术的分析比较 摘要：对几种最为常用的模数转换技术及其特点加以比较，着重介绍最新的模数转换技术——流水线技术；阐述其工作原理、性能特点及其优点，以助于读者更好地选择适合自己设计的模数转换器。 关键词：模数转换闪烁型模数转换器∑-Δ型模数转换器流水线模数转换器 引言 模数转换是将模拟输入信号转换为N位二进制数字输出信号的技术。采用数字信号处理能够方便实现各种先进的自适应算法，完成模拟电路无法实现的功能，因此，越来越多的模拟信号处理正在被数字技术所取代。与之相应的是，作为模拟系统和数字系统之间桥梁的模数转换的应用日趋广泛。为了满足市场的需求，各芯片制造公司不断推出性能更加先进的新产品、新技术，令人目不暇接。本文就几种最为常用的模数转换技术进行分析比较。 1 模数转换技术 模数转换包括采样、保持、量化和编程四个过程。采样就是将一个连续变化的信号x(t)转换成时间上离散的采样信号x(n)。根据奈奎斯特采样定理，对于采样信号x(t)，如果采样频率fs大于或等于2fmax（fmax为x(t)最高频率成分），则可以无失真地重建恢复原始信号x（t）。实际上，由于模数转换器器件的非线性失真，量化噪声及接收机噪声等因素的影响，采样速率一般取fs=2.5fmax。通常采样脉冲的宽度tw是很短的，故采样输出是断续的窄脉冲。要把一个采样输出信号数字化，需要将采样输出所得的瞬时模拟信号保持一段时间，这就是保持过程。量化是将连续幅度的抽样信号转换成离散时间、离散幅度的数字信号，量化的主要问题就是量化误差。假设噪声信号在量化电平中是均匀分布的，则量化噪声均方值与量化间隔和模数转换器的输入阻抗值有关。编码是将量化后的信号编码成二进制代码输出。这些过程有些是合并进行的，例如，采样和保持就利用一个电路连续完成，量化和编码也是在转换过程同时实现的，且所用时间又是保持时间的一部分。实现这些过程的技术有很多，从早在上世纪70年代就出现的积分型到最新的流水线模数转换技术，种类繁多。由于原理的不同，决定了它们性能特点的差别。 1.1 积分型模数转换器 积分型模数转换器称双斜率或多斜率数据转换器，是应用最为广泛的转换器类型。典型的是双斜率转换器，我们就以其为例说明积分型模数转换器的工作原理。双斜率转换器包括两个主要部分：一部分电路采样并量化输入电压，产生一个时域间隔或脉冲序列，再由一个计数器将其转换为数字量输出，如图1所示。 第三章 高精度逐次逼近ADC 设计分析 第二章已经简单介绍了逐次逼近ADC 的原理，尽管其工作原理比较简单，但是具体的实现结构多种多样。其中按照内部DAC 的实现方式大概可以分为电压定标、电流定标和电荷定标三种结构。电压定标DAC 是指基于开关树电阻串分压结构，这种结构在实现较高精度时总的电阻阻值很大，会占用很大面积，所以通常很少用来实现高精度的数模转换。电流定标DAC 是指在Bipolar 工艺中比较常用的R-2R 结构，这种结构避免了电阻比值范围大的缺点。但由于CMOS 工艺中电阻占用面积较大，而且电阻的阻值精确性较双极性工艺低，电阻网络还存在较大的静态功耗，所以在高精度逐次逼近ADC 中也已经很少采用R-2R 结构。电荷定标DAC 是目前最常用的一种结构，它是基于电容阵列电荷再分配实现数模转换。由于CMOS 工艺中电容之间的匹配高于电阻匹配，所以这种结构可以实现较高的精度。另外，由于这种结构是基于开关电容方式，因此不存在静态功耗，所以已经成为目前SAR ADC 的主流结构。因此，本文从电荷再分配DAC 结构讲起，也分析了电阻电容混合结构DAC 结构，并重点介绍了带失调消除技术的高精度比较器的设计以及误差自动校准算法。最后，还对其它影响A/D 转换器的因素如噪声、开关非理想效应作了分析。 3.1 SAR ADC 中的高精度DAC 模块 1975年James L. McCREARY 首次提出将电荷再分配技术[23]应用到逐次逼近ADC 的设计当中，该技术是基于二进制加权电容阵列，利用电容的电荷再分配完成二进制搜索算法，由于该结构功耗小，而且不需要额外的采样保持电路，因而成为了目前逐次逼近ADC 中最常用的一种结构。然而由于在高精度应用中，最低位电容和最高位电容之间存在很大的比值，例如对于12位精度，最大电容和最小电容的比值2048：1，这必然将占用很大的芯片面积。解决这个问题的方法主要有两种，一种是采用分段电容阵列结构，另外一种是采用电阻电容混合结构。 3.1.1 分段电容阵列结构DAC 模块 文献[24]中提出了一种分段电容DAC 结构，该结构中由MSB 电容阵列和LSB 电容阵列通过一个耦合电容s C 级联，其中耦合电容s C 与MSB 电容阵列总电容MSB C 和逐次逼近型ADC
12位逐次逼近寄存器型ADC转换器设计
微型计算机控制技术课后答案分解
微机原理复习题
逐次逼近型AD原理及应用
逐次逼近式AD转换原理
模数转换器(ADC)的几种主要类型
逐次逼近型AD
逐次逼近型模数转换器基本原理
高等教育出版社--微型计算机控制技术(潘新民-王燕芳)课后答案
电力系统微机继电保护自考试题及答案
AD7656型模数转换器在信号采集系统中的应用
逐次逼近式转换原理(终审稿)
逐次逼近寄存器型模数转换器的制作方法
几种模数转换技术的分析比较解读
一种高精度逐次逼近模数转换器的研究与设计_(优选.)
相关主题
文本预览