1、技术指标：
（1）测量范围：低电平<0.8V ，高电平>3.5V ；（2）用2KH Z 的音响表示被测信号为高电平（3）用1200H Z 的音响表示被测信号为低电平；（4）当被测信号在0.8~3.5V 之间时，不发出音响；（5）输入电阻大于20K Ω；（6）工作电源为5V 。 （三）设计提示
1、测试器的原理框图
2、输入电路及逻辑判断电路
输入和逻辑判断电路如图4.2所示，输入电路由R 1和R 2组成。电路的作用是保证测试器输入端悬空时，输入电压既不是高电平，也不是低电平。一般情况下，在输入端悬空时，输入电压V v I 4.1=。根据技术指标要求输入电阻大于20K Ω，因此可得：
从而可确定R 1和R 2阻值。
R 3和R 4的作用是给A1的反相输入端提供一个4V 的电压（高电平的基准）。因此只要保证
3.5v
即可。R 3和R 4取值过大时容易引入干扰，取值过小时则会 图4.2 输入和逻辑判断电路 增大耗电量。工程上一般在几十千欧到几百千欧姆间选取。 R 5为二极管D 1、D 2的限流电阻。D 1、D 2的作用是提供
低电平信号基准，按给定技术指标可取一只锗二极管和一只硅二极管。 3、音响产生电路
图4.3为音响产生电路单元电路图。
图中R 10和R 11的作用与图中的R 3和R 4相同。可参考R 3和R 4取值。三个二极管可选
用锗二极管如2AP9。
根据公式：
212136.02.1ττ+=+=t t
T
V
V R R R CC 4.12
12=+Ω
≥+K R R R R 202
121V V R R R CC 5.34
33
≤+
我们选取ms 5.02=τ
因为292C R =τ 选取F C μ01.02= 从而可以确定R 9阻值。
又因为 图4.3 音响产生电路单元电路图 3121211018.02.136.02.1-?+=+=+=τττt t T 根据给定要求，
161C R =τ（被测信号为高电平）或171C R ='τ（被测信号为低电平）
我们选取F C μ1.01=，由于技术指标中给定被测信号为高电平时，音响频率为1KH Z ，被测信号为低电平时，音响频率为800H Z 。所以在被测信号为高电平时， 因为
所以
32110136.02.1-?=+ττ从而可以确定61R 和τ 图
4.4 扬声器驱动电路
根据低电平时的音响频率值，则可确定R 7阻值。 4、扬声器驱动电路
扬声器驱动电路如图4.4所示。由于驱动电路的工作电源电压比较低，因此对三极管的耐压要求不高。
如可选取3DG12为驱动管。R 为限流电阻，可选取阻值为10 K Ω。 5、设计用仪器设备：
示波器1台，交流毫伏表，数字万用表1块，低频信号发生器，实验面包板或万能板 6、设计用主要器件：
集成运算放大器（如LM324）、三极管、二极管、电容、电阻若干 7、参考书：
[1] 谢自美. 电子线路设计·实验·测试.
华中科技大学出版社，2006
ms
f
T 11==
[2] 金凤莲. 模拟电子技术基础实验及课程设计. 清华大学出版社，2009
（五）设计思考与总结
1、总结放大器的设计方法和运用到的主要知识点。
2、总结放大器主要参数的测试方法。
3、分析信号源内阻对输出波形失真的影响。
4、对测试数据进行误差分析。
1.1 设计的主要目的
1.1.1 学习逻辑信号电平测试器的设计方法；1.1.2 掌握其各单元电路的设计与测试方法；
1.1.3 进一步熟悉电子线路系统的装调技术。
第二章逻辑电平测试器的简单介绍
2.1 大概要求和技术指标
2.1.1 技术指标：
（1）测量范围：低电平<1.2V，高电平>4V；
（2）用2KH Z的音响表示被测信号为高电平；
（3）用1200H Z的音响表示被测信号为低电平；
（4）当被测信号在1.2~4V之间时，不发出音响；
（5）输入电阻大于20KΩ；
（6）工作电源为5V。
2.3 输入电路及逻辑判断电路原理
图2-1为测试输入和逻辑判断电路原理图。
以A1和A2的输出电压均为低电平。当
U1大于U H时，A1输出端U A为高电平，
A2输出端U B为低电平。通过改变R3和
R4的比例图2-2中U1是被测信号。A1
和A2为两个运算放大器。可以看出A1
和A2分别与它们外围电路组成两个电压
比较器。A2的同相端电压为0.8V左右(D1和D2分别为硅和锗二极管)，A1的反相端电压U h由R3和R4的分压决定。当被测电压U1小于0.8V时，A1反相端电压大于同相端电压，使A1输出端U A为低电平(0V)。A2反相端电压小于同相端电压，使它输出端U B为高电平(5V)。当U1在0.8V-Uh之间时，A1同相端电压小于U H，A2同相端电压也小于反相端电压，所可以控制高电平的范围，而通过
改变运算放大器A2同相端电压，可以控制低电平，图中的二极管可以是分压电阻，所以经过分压电阻的调整，该逻辑电平测试器可以测量不同的标准电平。2.4 音调产生电路原理
图2-2为音调产生电路原理图。电路主要由两个运算放大器A3和A4组成。
图2-2 音调产生电路单元电路
下面分三种情况说明电路的工作原理。
2.4.1当U A=U B=0V(低电平)时。
此时由于A和B两点全为低电平，所以二极管D3和D4截止。因A4的反相输入端电压为3.5V，同相端输入电压为电容C2两端的电压U C2，由于时一个随时间按指数规律变化的电压，所以A4输出电压不确定，但这个电压肯定的是大于或等于0V，因此二极管D5也是截止的。由于D3，D4和D5均处于截止状态，电容C1没有充电回路，U C1将保持0V的电压不变，使A3输出为高电平]7[。
2.4.2当U A=5V，U B=0V时
此时二极管D3导通，电容C1通过R6充电，U C1按指数规律逐渐升高，由于A3同相输入端电压为3.5V，所以在U C1达到3.5V之前，A3输出端电压为5V，C2通过R9充电。从图2-3可以看出C1的充电时间常数ι1=C1*R6，C2的充电时间常数ι2=C2(R9+r O3)，其中r O3为A3的输出电阻。假设ι1>ι2，则在C1和C2充电时，当U C1达到3.5V时，U C2已接近稳态时5V。因此在U C1升高到3.5V后，A3同相端电压小于反相端电压，A3输出电压由5V跳变为0V,使C2通过R9和r O3放电，U C2由5V逐渐降低。当U C2降到小于A4反相端电压(3.5V)时，
A 4输出端电压跳变为0V ，二极管D 5导通，C 1通过D 5和A 4的输出电阻放电。因为A 4输出电阻很小，所以U C1将迅速降到0V 左右，这导致A 3反相端电压小于同相端电压，A 3的输出电压又跳变为5V ，C 1再一次充电，如此周而复始，就会在A 3输出端形成矩形脉冲信号。U C1、U C2和U O 的波形如图2-3 所示]8[。
图2-3 U C1、U C2和U O 的波形
由图1-3可以看出A3的输UO 的周期
T=t1+t2 (2-1)
根据一阶电路的响应特点可知，在t 1期间电容C 1充电，U C1(t)=5(1-e 1
ττ
)，在
t 2期间电容C 2放电，U C2(t)=5e
2
τt
-
。根据U C1(t)和U C2(t)的表达式可以分别求出：
u C2
4V
5V
t
4V
t
u C1
t 2
t 1 u 0
t
t 1=-3.0ln 1τ≈1.21τ (2-2)
t 2=-7.0ln 1τ≈0.362τ (2-3)
这就是说只要改变时间常数1τ，2τ即可改变U O 的周期。 2.4.3当U A =0、U B =5V 时
此时电路的工作过程与U A =5V ，U B =0V 时相同，唯一的区别是由于D 4导通D 3截止，U B 高电平通过R 7,D 4向C 1，所以C 1充电时间常数改变了，使U O 的周期会发生相应的变化。
2.5 扬声驱动电路原理
图2.4 扬声器驱动电路
扬声器主要有永久磁铁、线圈、和锥形纸盆组成。强弱按声音变化的电流，使扬声器内电磁铁的磁性忽强忽弱，线圈就向里或外运动，带动纸盆发生震动发出声音。将电能转化为声能，并将它辐射到空气中的一种电声换能器件。电影、电视、广播以及各种需要扬声的场合都需要使用扬声器。扬声器的主要性能指标有：灵敏度、频率响应、额定功率、额定阻抗、指向性以及失真等]9[。
扬声器频率响应，在恒定电压作用下，在参考轴上距参考点一定距离处，扬声器所辐射的声压级随频率变化的特性。频率响应一般是记录在以对数频率刻度为横坐标的图上，即频率响应曲线]10[。
不同规格、口径的扬声器能够发出不同的音调，(不同频率范围的)，不可能全频段都兼顾，所以有高、中、低、音之分。
声音的三要素 ——响度、音调、音品(音色) 响度:声音大小声,与发音体产生的声波振幅有关 音调:声音的高低,与发音体产生的振动频率有关 音品:声音的独特性，与发音体产生的波形有关
本设计就利用了音调的高低与发音体的震动频率有关的原理，根据音响电路中产生的不同频率的方波驱动扬声器发出不同音调声音。
第三章 逻辑电平测试器的设计思路 3.1 集成运算放大器电路设计介绍 3.1.1集成运算放大器LM324
这里主要介绍电路中所用到的集成运算放大器LM324。LM324系列器件为价格便宜的带有真差动输入的四运算放大器。与单电源应用场合的标准运算放大器相比，它们有一些显著优点。该四放大器可以工作在低到3.0伏或者高到32伏的电源下，静态电流为MC1741的静态电流的五分之一。共模输入范围包括负电源，因而消除了在许多应用场合中采用外部偏置元件的必要性。
LM324四运放是集成电路，它采用14脚双列直插塑料封装，外形如图所示。它的内部包含四组形式完全相同的运算放大器，除电源共用外，四组运放相互独立。每一组运算放大器可用图1所示的符号来表示，它有5个引出脚，其中“+”、“-”为两个信号输入端，“V+”、“V -”为正、负电源端，“V o”为输 出端。两个信号输入端中，Vi-(-)为反相输入端，表示运放输出端V o 的信号与该输入端的位相反；Vi+(+)为同相输入端，表示运放输出端V o 的信号 与该输入端的相位相同，如图3-1，LM324的引脚排列见图3-2。
由于LM324四运放电路具有电源电压范围宽，静态功耗小，可单电源使用，价格低廉等优点，因此被广泛应用在各种电路中。
3.1.2 比较器
当去掉运放的反馈电阻时,或者说反馈电阻趋于无穷大时(即开环状态),理论上认为运放的开环放大倍数也为无穷大(实际上是很大,如LM324运放开环放大 倍数为100dB ，既10万倍)。此时运放便形成一个电压比较器，其输出如不
图3-1放大器
图 3-2放大器引脚图
是高电平(V+)，就是低电平(V-或接地)。当正输入端电压高于负输入端电压时，运放输出低电平。
图3-3比较器电路设计
附图中使用两个运放组成一个电压上下限比较器，电阻R1、R1组成分压电路，为运放A1设定比较电平U1；电阻R2、R2组成分压电路，为运放A2设定比较电平U2。输入电压U1同时加到A1的正输入端和A2的负输入端之间，当Ui >U1时，运放A1输出高电平；当Ui
3.2 输入和逻辑判断电路的设计
输入和逻辑判断电路如图3-4所示，输入电路由R 1和R 2组成。电路的作用是保证测试器输入端悬空时，输入电压既不是高电平，也不是低电平。一般情况下，在输入端悬空时，输入电压V v I 4.1 。根据技术指标要求输入电阻大于20K
Ω，因此可得：
从而可确定R 1和R 2阻值。 可解得： R 1=71k Ω R 2=27.6k Ω 取联系值：
R 1=75k Ω R 2=30k Ω 图3-4 输入和逻辑判断单元电路 R 3和R 4的作用是给A1的反相输入端提供一个 3.5V 的电压（高电平的基准）。因此只要保证
即可。
R3和R4取值过大时容易引入干扰，取值过小时 则会增大耗电量。工程上一般在几十千欧到几百千欧姆间选取。因此选取R4=68k Ω， 可得到：R3≥29k Ω,取R3=30k Ω。
R5为二极管D1、D2的限流电阻。D1、D2的作用是提供低电平信号基准，按给定技术指标可取一只锗二极管和一只硅二极管。 可取：R5=10kΩ
3.3 音响产生电路的设计
图3-5为音响产生电路单元电路图。
图中R10和R11的作用与图中的R3和R4相同。 可参考R3和R4取值。三个二极管可选用锗二 极管如2AP9。根据公式： 212136.02.1ττ+=+=t t T 我们选取 ms 5.02=τ
因为292C R =τ 选取 F C μ01.02=
V
V R R R CC 4.12
12=+Ω
≥+K R R R R 202
121V
V R R R CC 44
33≤+
从而可以确定R9阻值，有： R9=
2
2
C τ=
0.01uF
0.5ms =50kΩ
又因为：
3121211018.02.136.02.1-?+=+=+=τττt t T 图3-5音响产生电路单元电路图 根据给定要求，
161C R =τ（被测信号为高电平）或 171C R ='τ（被测信号为低电平） 我们选取F C μ1.01=，由于技术指标中给定被测信号为高电平时，音响频率为1KHZ ，被测信号为低电平时，音响频率为800HZ 。所以在被测信号为高电平时， 因为
所以 32110136.02.1-?=+ττ
从而可以确定61R 和τ 1.21τ+0.362τ=1*103-
1.21τ+0.18*103-=1*103- 得 1τ≈0.68ms R6=
1
1
C τ=
6
3
10
*1.010*68.0--kΩ 图3-6扬声器驱动电路
所以 R6=6.8kΩ
根据低电平时的音响频率值，则可确定R7的值勤为9.1kΩ。
3.4 扬声器驱动电路的设计
扬声器驱动电路如图3-6所示。由于驱动电路的工作电源电压比较低，因此对三极管的耐压要求不高。
如可选取3DG12为驱动管。R 为限流电阻，可选取阻值为10 K Ω。 在上一级的音频产生电路中，高电平会使其产生1kHz 的方波，低电平会使其产生800Hz 的方波，经过驱动管3DG12后驱动扬声器发声，使之发出不同音调的声音。
3.5元器件的选择
选取标称值，即元件库里所有的实际元件，按最接近的值选取。即：
ms
f
T 11
==
R1=75KΩ，R2=30KΩ R3=30KΩ，R4=68KΩ R5=68KΩ， R6=13KΩ
R7=6.8KΩ， R8=8.9KΩ R9=9.1KΩ， R10=5KΩ C
1=0.1uf ， C
2
=0.01uf
运算放大器：LM324 二极管：2AP9，普通锗、硅二极管各一个三极管：8050 万能板一块、导线若干
3.6 整体电路的设计
3-7声调提示的逻辑电平测试器的整机电路
图3-7为声调提示的逻辑电平测试器的整机电路整机电路由三部分组成：输入与逻辑判断电路、音响产生电路、扬声器驱动电路组成。
UI测试点的接入口，接入被测量，被测电压与图中U1、U2的基准电压比较，其中U1为高电平标准，U2为低电平标准]12[。以上设计均为将U1设定为4V，U2设定为1,2V。此两点的电压采用的是分压发控制，可采用可变式电阻分压，即可控制不同标准电平。若以TTL (VCC：5V：VIH>=2V；VIL<=1.2V)电平为例，则设置U1=2V，U2=1.2V。通过控制此处即可控制该测试器的测量标准。
其中的音调产生电路主要产生对应高低电平的两种不同频率的方波，方波的频率与电平的高低无关，只于电路中充电、放电电路中的电阻、电容的大小有关，
控制充放电电路中R、C的大小可以控制扬声器产生不同的音调。
该整机电路用到了四个LM324运算放大器，刚好一片LM324集成运放芯片。
第四章对逻辑电平测试器的检测和调试
4.1 检验电路各部分是否导通
按照电路图连接仿真电路，如图4-1所示,由于在仿真过程中，观察到电容C1之充电不能放电，是因为比较电压过高，为此我在比较电压器加上了一个分压电路，可以保证C1能放电，同时有发现输出频率不满足要求，所以又把R7和R8的电阻值减小，就满足了频率在高电平是为1KHz，在低电平是为800Hz
图4-1
4.2 调试及测定主要参数
改变输入逻辑信号的大小：
4.2.1当输入的被测逻辑电平信号为12，大于4V时的波形：
（1）输出信号U0的波形如图4-2所示。
图4-2
（2）音响电路的信号波形如图4-3所示，其信号周期是1.025ms，其频率为2Khz，符合设计要求。
图4-3
（3）C1的充放电波形图如图4-4所示。符合设计要求，其充电按时间常数充电，放电由于放电电路电阻很小瞬间放电，所得波形为图4-4所示。
图4-4
4.2.2输入的被测逻辑电平信号为2,3V，大于1.2V小于当4V时的波形：（1）输出信号U0的波形如图4-5所示。是没有波动的信号。
图4-5
（2）音响电路的信号波形和C1充电放电波形如图4-6所示，C1没有没有充放电，音响信号也是没有波动，所以符合设计要求。
图4-6
4.2.3当输入的被测逻辑电平信号为0.3V，小于1.2V时的波形：
（1）输出信号U0的波形如图4-7所示，是有波动的信号。
图4-7
（2）音响电路的信号波形和C1充电放电波形如图4-8所示，C1没有没有充放电，音响信号也是没有波动，所以符合设计要求。其周期为1.23ms,说以频率在1200H左右符合设计要求。
图 4-8
4.3记录参数并总结分析
由测试结果可知：
（1）、当输入的被测逻辑电平信号为5V，大于3.5V时的波形时：
输出信号U0的波形是有波动的信号。音响电路信号波形的周期是1.025ms，其频率为1Khz。此时C1的充电按时间常数充电，放电由于放电电路电阻很小瞬间放电，符合设计要求。（2）、当输入的被测逻辑电平信号为2.3V，大于1.2V小于当4V时的波形时：
输出信号U0的波形是没有波动的信号。此时音响电路的信号波形和C1充电放电波形都没有波动，符合设计要求。
（3）、当输入的被测逻辑电平信号为0.3V小于1.2V时的波形时：
输出信号U0的波形是有波动的信号。音响电路的信号波形的周期为1.23ms,其频率为1200HZ左右。此时C1有充放电，符合设计要求。
满足下面的输入输出关系，所以设计是成功的。
输入、输出状态关系
输入U1（V A）U2（V B）
Vi V L Vi>V H>V L高低 第五章设计总结 这学期刚接触《模拟电子技术》这本书，也是在这学期的试验中对Protel 这个仿真软件有了初步的了解。因为都是刚学，没有任何的基础可言，也没有什么捷径能走，所以对这门课程和这个实用的软件还存在很多的不理解的地方。恰好，这次的课程设计给了我们一次实践的机会。通过这次的课程设计让我们对课本的理论知识有了更深一步的了解和理解，同时也提高了我们的自主创新和自我设计能力。 音调的产生是通过产生的方波和扬声器产生振动，才发出声音，这是我上网查过才知道的。同时，在不断的查资料书籍中，我们知道了逻辑测试器的工作原理、输入电路及判断电路和原理、单调产生电路原理和扬声器的原理，再结合所学的模电知识，画出了电路原理图。在这次的设计过程中我完成了对声调提示的逻辑电平测试器的原理的熟悉，对各单元及整机电路的设计，以及电路中使用的元器的选型，同时在图书管和电子数据库中收集到大量的资料，给电路设计，元器件选型，以及后面写论文提供足够的参考材料。最后通过不断的尝试、计算和调试测出了电路中和各参数，成功进行了仿真。 在这次的设计过程中最大的体会就是要考虑问题要全面，因为一个小小的差错都会导致测试的失败，不能得出正确的电路。还有就是要有团队协作精神，三个人要进行合理的分工，有问题大家一起讨论。当然牢固的知识是最重要，这次设计需要我们对知识有较全面的认识，这样才可能设计出来符合要求的原理图。这次实验使我对信号和模拟电路有了更进一步的了解，对模拟电路有了更深的兴趣，看着一个个的元器件在自己的努力下变成一个具有特定功能的仪器时，有很大的成就感，以后还会继续努力！致谢 在为期一个星期的课程设计期间，我们小组互相讨论，共同研究，和各方面的努力，最终使得设计及论文能顺利完成。在论文即将完成之际，我觉得有必要感谢老师和身边同学给予的支持、关心和帮助，正是他们的支持，深深地感染和鼓励着我们，为我们提供了条件，为我们的设计的顺利完成提供了保证。虽然测试不是很顺利，但在困难面前我们能即时地相互探讨找出事故原因并解决这充分体现了我们的团队精神，所以我也很感谢我的队友。在以后的人生中，我们仍将不断学习，相信这次设计是我们人生中一笔宝贵的财富，我们将更有信心向未来迈进！ 常用电平及接口电平 目录 一.常用逻辑电平标准 (3) 1.1 COMS电平 (4) 1.2 LVCOMS电平 (5) 2.1 TTL电平 (5) 2.2 LVTTL电平 (5) 3.1 LVDS电平 (6) 4.1 PECL(VCC=5V)/LVPECL(VCC=3.3V)电平 (7) 5.1 CML电平 (7) 6.1 VML电平 (7) 7.1 HSTL电平 (8) 7.2 SSTL电平 (8) 二．常用接口电平标准 (9) 1. RS232、RS485、 RS422 (9) 2 DDR1 ,DDR2,DDR3 (10) 3 PCIE2. 0、PCIE3.0 (11) 4 USB2.0, USB3.0 (13) 5 SATA2.0, SATA3.0 (14) 6 GTX高速接口 (14) 一.常用逻辑电平标准 附图1： 附图2： 附图3： 附图4： 1.1 COMS电平 电平参数条件最大值典型值最小值单位备注电源电压（VCC） 5.5 5 4.5 V 输入高压（VIH） 3.5 V 输入低压（VIL) 1.5 V 输出高压（VOH) 4.44 V 输出低压（VOL）0.5 V 共模电压（VT） 2.5 V 传输延迟时间(25-50ns) 最高速率 耦合方式 1.2 LVCOMS电平 LVCOMS电平参数条件最大值典型值最小值单位备注电源电压（VCC） 3.6 3.3 2.7 V 输入高压（VIH）0.7VCC V 输入低压（VIL) 0.2VCC V 输出高压（VOH) VCC-0.1 V 输出低压（VOL）0.1 V 共模电压（VT）0.5VCC V 最高速率 耦合方式 2.1 TTL电平 电平参数条件最大值典型值最小值单位备注电源电压（VCC） 5.5 5 4.5 V 输入高压（VIH） 2 V 输入低压（VIL) 0.8 V 输出高压（VOH) 2.4 V 输出低压（VOL）0.5 V 共模电压（VT） 1.5 V 传输延迟时间(5-10ns)， 最高速率 耦合方式 2.2 LVTTL电平 电平参数条件最大值典型值最小值单位备注 几种常用逻辑电平电路的特点及应用 2007-08-13 来源: 作者: LVDS(Low Voltage Differential Signal)低电压差分信号、ECL(EmitterCoupled Logic)即射极耦合逻辑、CML电平等各种逻辑电平的特点以及接口应用。 在通用的电子器件设备中，TTL和CMOS电路的应用非常广泛。但是面对现在系统日益复杂，传输的数据量越来越大，实时性要求越来越高，传输距离越来越长的发展趋势，掌握高速数据传输的逻辑电平知识和设计能力就显得更加迫切了。 1 几种常用高速逻辑电平 1.1LVDS电平 LVDS（Low V oltage Differential Signal）即低电压差分信号，LVDS接口又称RS644总线接口，是20世纪90年代才出现的一种数据传输和接口技术。 LVDS的典型工作原理如图1所示。最基本的LVDS器件就是LVDS驱动器和接收器。LVDS的驱动器由驱动差分线对的电流源组成，电流通常为3.5 mA。LVDS 接收器具有很高的输入阻抗，因此驱动器输出的大部分电流都流过100 Ω的匹配电阻，并在接收器的输入端产生大约350 mV的电压。当驱动器翻转时，它改变流经电阻的电流方向，因此产生有效的逻辑“1”和逻辑“0”状态。 图1LVDS驱动器与接收器互连示意 LVDS技术在两个标准中被定义：ANSI/TIA/EIA644 (1995年11月通过)和IEEE P1596.3 (1996年3月通过)。这两个标准中都着重定义了LVDS的电特性，包括：①低摆幅（约为350 mV）。低电流驱动模式意味着可实现高速传输。ANSI/TIA/EIA644建议了655 Mb/s的最大速率和1.923 Gb/s的无失真通道上的理论极限速率。 ②低压摆幅。恒流源电流驱动，把输出电流限制到约为3.5 mA左右，使跳变期间的尖峰干扰最小，因而产生的功耗非常小。这允许集成电路密度的进一步提高，即提高了PCB板的效能，减少了成本。 ③具有相对较慢的边缘速率（dV/dt约为0.300 V/0.3 ns,即为1 V/ns）,同时采用差 RS232、RS485、RS422电平，及常见逻辑电平标准 RS232电平或者说串口电平，有的甚至说计算机电平，所有的这些说法，指得都是计算机9针串口（RS232）的电平，采用负逻辑， －15v ~ －3v 代表1 ＋3v ~ ＋15v 代表0 RS485电平和RS422电平由于两者均采用差分传输（平衡传输）的方式，所以他们的电平方式，一般有两个引脚 A,B 发送端 AB间的电压差 ＋2 ～＋6v 1 －2 ～－6v 0 接收端 AB间的电压差 大于＋200mv 1 小于－200mv 0 定义逻辑1为B>A的状态 定义逻辑0为A>B的状态 AB之间的电压差不小于200mv 一对一的接头的情况下 RS232 可做到双向传输，全双工通讯最高传输速率 20kbps 422 只能做到单向传输，半双工通讯，最高传输速率10Mbps 485 双向传输，半双工通讯, 最高传输速率10Mbps 常见逻辑电平标准 下面总结一下各电平标准。和新手以及有需要的人共享一下^_^. 现在常用的电平标准有TTL、CMOS、LVTTL、LVCMOS、ECL、PECL、LVPECL、RS232、RS485等，还有一些速度比较高的 LVDS、GTL、PGTL、CML、HSTL、SSTL等。下面简单介绍一下各自的供电电源、电平标准以及使用注意事项。 TTL：Transistor-Transistor Logic 三极管结构。 Vcc：5V；VOH>=2.4V；VOL<=0.5V；VIH>=2V；VIL<=0.8V。 因为2.4V与5V之间还有很大空闲，对改善噪声容限并没什么好处，又会白白增大系统功耗，还会影响速度。所以后来就把一部分“砍”掉了。也就是后面的LVTTL。 LVTTL又分3.3V、2.5V以及更低电压的LVTTL(Low Voltage TTL)。 3.3V LVTTL： Vcc：3.3V；VOH>=2.4V；VOL<=0.4V；VIH>=2V；VIL<=0.8V。 2.5V LVTTL： Vcc：2.5V；VOH>=2.0V；VOL<=0.2V；VIH>=1.7V；VIL<=0.7V。 更低的LVTTL不常用就先不讲了。多用在处理器等高速芯片，使用时查看芯片手册就OK了。 TTL使用注意：TTL电平一般过冲都会比较严重，可能在始端串22欧或33欧电阻；TTL电平输入脚悬空时是内部认为是高电平。要下拉的话应用1k以下电阻下拉。TTL输出不能驱动CMOS输入。 CMOS：Complementary Metal Oxide Semiconductor PMOS+NMOS。Vcc：5V；VOH>=4.45V；VOL<=0.5V；VIH>=3.5V；VIL<=1.5V。 相对TTL有了更大的噪声容限，输入阻抗远大于TTL输入阻抗。对应3.3V LVTTL，出现了LVCMOS，可以与3.3V的LVTTL直接相互驱动。 3.3V LVCMOS： Vcc：3.3V；VOH>=3.2V；VOL<=0.1V；VIH>=2.0V；VIL<=0.7V。 2.5V LVCMOS： Vcc：2.5V；VOH>=2V；VOL<=0.1V；VIH>=1.7V；VIL<=0.7V。 CMOS使用注意：CMOS结构内部寄生有可控硅结构，当输入或输入管脚高于VCC一定值(比如一些芯片是0.7V)时，电流足够大的话，可能引起闩锁效应，导致芯片的烧毁。 要了解逻辑电平的内容，首先要知道以下几个概念的含义： 1：输入高电平（Vih）：保证逻辑门的输入为高电平时所允许的最小输入高电平，当输入电平高于Vih时，则认为输入电平为高电平。 2：输入低电平（Vil）：保证逻辑门的输入为低电平时所允许的最大输入低电平，当输入电平低于Vil时，则认为输入电平为低电平。 3：输出高电平（Voh）：保证逻辑门的输出为高电平时的输出电平的最小值，逻辑门的输出为高电平时的电平值都必须大于此Voh。 4：输出低电平（Vol）：保证逻辑门的输出为低电平时的输出电平的最大值，逻辑门的输出为低电平时的电平值都必须小于此Vol。 5：阀值电平(Vt)：数字电路芯片都存在一个阈值电平，就是电路刚刚勉强能翻转动作时的电平。它是一个界于Vil、Vih之间的电压值，对于CMOS电路的阈值电平，基本上是二分之一的电源电压值，但要保证稳定的输出，则必须要求输入高电平> Vih，输入低电平 Q/DKBA 深圳市华为技术有限公司技术规范 错误！未定义书签。Q/DKBA0.200.035-2000 逻辑电平接口设计规范 2000-06-20发布 2000-06-20实施深圳市华为技术有限公司发布 本规范起草单位：各业务部、研究技术管理处硬件工程室。 本规范主要起草人如下：赵光耀、钱民、蔡常天、容庆安、朱志明，方光祥、王云飞。 在规范的起草过程中，李东原、陈卫中、梅泽良、邢小昱、李德、梁军、何其慧、甘云慧等提出了很好的建议。在此，表示感谢！ 本规范批准人：周代琪 本规范解释权属于华为技术有限公司研究技术管理处硬件工程室。 本规范修改记录： 目录 1、目的 5 2、范围 5 3、名词定义 5 4、引用标准和参考资料 6 5、TTL器件和CMOS器件的逻辑电平8 5.1：逻辑电平的一些概念8 5.2：常用的逻辑电平9 5.3：TTL和CMOS器件的原理和输入输出特 性9 5.4：TTL和CMOS的逻辑电平关系10 6、TTL和CMOS逻辑器件12 6.1：TTL和CMOS器件的功能分类12 6.2：TTL和MOS逻辑器件的工艺分类特点13 6.3：TTL和CMOS逻辑器件的电平分类特点13 6.4：包含特殊功能的逻辑器件14 6.5：TTL和CMOS逻辑器件的选择15 6.6：逻辑器件的使用指南15 7、TTL、CMOS器件的互连17 7.1：器件的互连总则17 7.2：5V TTL门作驱动源20 7.3：3.3V TTL/CMOS门作驱动源20 7.4：5V CMOS门作驱动源20 7.5：2.5V CMOS逻辑电平的互连20 8、EPLD和FPGA器件的逻辑电平21 8.1：概述21 8.2：各类可编程器件接口电平要求21 8.3：各类可编程器件接口电平要求21 8.3.1：EPLD/CPLD的接口电平21 8.3.2：FPGA接口电平25 9、ECL器件的原理和特点35 9.1：ECL器件的原理35 9.2：ECL电路的特性36 9.3：PECL/LVPECL器件的原理和特点37 9.4：ECL器件的互连38 9.4.1：ECL器件和TTL器件的互连38 9.4.2：ECL器件和其他器件的互连39 9.5：ECL器件的匹配方式39 9.6：ECL器件的使用举例41 9.6.1：SYS100E111的设计41 9.6.2：SY100E57的设计42 9.1：ECL电路的器件选择43 9.2：ECL器件的使用原则43 各种逻辑电平标准 在通用的电子器件设备中，TTL和CMOS电路的应用非常广泛。但是面对现在系统日益复杂，传输的数据量越来越大，实时性要求越来越高，传输距离越来越长的发展趋势，掌握高速数据传输的逻辑电平知识和设计能力就显得更加迫切了。 5V TTL和5V CMOS逻辑电平是通用的逻辑电平。·3.3V及以下的逻辑电平被称为低电压逻辑电平，常用的为LVTTL电平。·低电压的逻辑电平还有2.5V和1.8V两种。·ECL/PECL和LVDS是差分输入输出。·RS-422/485和RS-232是串口的接口标准，RS-422/485是差分输入 常用电平标准 现在常用的电平标准有TTL、CMOS、LVTTL、LVCMOS、ECL、PECL、LVPECL、RS232、RS485等，还有一些速度比较高的LVDS、GTL、PGTL、CML、HSTL、SSTL 等。下面简单介绍一下各自的供电电源、电平标准以及使用注意事项。 TTL：Transistor-Transistor Logic 三极管结构。 Vcc：5V；VOH>=2.4V；VOL<=0.5V；VIH>=2V；VIL<=0.8V。 因为2.4V与5V之间还有很大空闲，对改善噪声容限并没什么好处，又会白白增大系统功耗，还会影响速度。所以后来就把一部分“砍”掉了。也就是后面的LVTTL。 LVTTL又分3.3V、2.5V以及更低电压的LVTTL(Low Voltage TTL)。 3.3V LVTTL： Vcc：3.3V；VOH>=2.4V；VOL<=0.4V；VIH>=2V；VIL<=0.8V。 2.5V LVTTL： Vcc：2.5V；VOH>=2.0V；VOL<=0.2V；VIH>=1.7V；VIL<=0.7V。 更低的LVTTL不常用。多用在处理器等高速芯片，使用时查看芯片手册就OK了。 TTL使用注意：TTL电平一般过冲都会比较严重，可能在始端串22欧或33欧电阻； TTL电平输入脚悬空时是内部认为是高电平。要下拉的话应用1k以下电阻下拉。TTL输出不能驱动CMOS输入。 CMOS：Complementary Metal Oxide Semiconductor PMOS+NMOS。 Vcc：5V；VOH>=4.45V；VOL<=0.5V；VIH>=3.5V；VIL<=1.5V。 相对TTL有了更大的噪声容限，输入阻抗远大于TTL输入阻抗。对应3.3V LVTTL，出现了LVCMOS，可以与3.3V的LVTTL直接相互驱动。 常用逻辑电平简介（转载） 逻辑电平有：TTL、CMOS、LVTTL、LVCMOS、ECL、PECL、LVDS、GTL、BTL、ETL、GTLP；RS232、RS422、RS485等。 图1－1：常用逻辑系列器件 TTL：Transistor-Transistor Logic CMOS：Complementary Metal Oxide Semicondutor LVTTL：Low Voltage TTL LVCMOS：Low Voltage CMOS ECL：Emitter Coupled Logic， PECL：Pseudo/Positive Emitter Coupled Logic LVDS：Low Voltage Differential Signaling GTL：Gunning Transceiver Logic BTL：Backplane Transceiver Logic ETL：enhanced transceiver logic GTLP：Gunning Transceiver Logic Plus TI的逻辑器件系列有：74、74HC、74AC、74LVC、74LVT等 S - Schottky Logic LS - Low-Power Schottky Logic CD4000 - CMOS Logic 4000 AS - Advanced Schottky Logic 74F - Fast Logic ALS - Advanced Low-Power Schottky Logic HC/HCT - High-Speed CMOS Logic BCT - BiCMOS Technology AC/ACT - Advanced CMOS Logic FCT - Fast CMOS Technology ABT - Advanced BiCMOS Technology LVT - Low-Voltage BiCMOS Technology LVC - Low Voltage CMOS Technology LV - Low-Voltage CBT - Crossbar Technology ALVC - Advanced Low-Voltage CMOS Technology AHC/AHCT - Advanced High-Speed CMOS CBTLV - Low-Voltage Crossbar Technology ALVT - Advanced Low-Voltage BiCMOS Technology AVC - Advanced Very-Low-Voltage CMOS Logic TTL器件和CMOS器件的逻辑电平 ：逻辑电平的一些概念 要了解逻辑电平的内容，首先要知道以下几个概念的含义： 1：输入高电平（Vih）：保证逻辑门的输入为高电平时所允许的最小输入高电平，当输入电平高于Vih时，则认为输入电平为高电平。 2：输入低电平（Vil）：保证逻辑门的输入为低电平时所允许的最大输入低电平， 几种常用逻辑电平电路的特点及应用 发布时间：2005-12-25 来源：应用领域：邮电 ONT face=Verdana> 引言 在通用的电子器件设备中，TTL和CMOS电路的应用非常广泛。但是面对现在系统日益复杂，传输的数据量越来越大，实时性要求越来越高，传输距离越来越长的发展趋势，掌握高速数据传输的逻辑电平知识和设计能力就显得更加迫切了。 1 几种常用高速逻辑电平 1.1LVDS电平 LVDS（Low Voltage Differential Signal）即低电压差分信号，LVDS接口又称RS644总线接口，是20世纪90年代才出现的一种数据传输和接口技术。 LVDS的典型工作原理如图1所示。最基本的LVDS器件就是LVDS驱动器和接收器。LVDS的驱动器由驱动差分线对的电流源组成，电流通常为3.5 mA。LVDS接收器具有很高的输入阻抗，因此驱动器输出的大部分电流都流过100 Ω的匹配电阻，并在接收器的输入端产生大约350 mV的电压。当驱动器翻转时，它改变流经电阻的电流方向，因此产生有效的逻辑“1”和逻辑“0”状态。 LVDS技术在两个标准中被定义：ANSI/TIA/EIA644 (1995年11月通过)和IEEE P1596.3 (1996年3月通过)。这两个标准中都着重定义了LVDS的电特性，包括： ①低摆幅（约为350 mV）。低电流驱动模式意味着可实现高速传输。 ANSI/TIA/EIA644建议了655 Mb/s的最大速率和1.923 Gb/s的无失真通道上的理论极限速率。 ②低压摆幅。恒流源电流驱动，把输出电流限制到约为3.5 mA左右，使跳变期间的尖峰干扰最小，因而产生的功耗非常小。这允许集成电路密度的进一步提高，即提高了PCB 板的效能，减少了成本。 ③具有相对较慢的边缘速率（dV/dt约为0.300 V/0.3 ns,即为1 V/ns）,同时采用差分传输形式，使其信号噪声和EMI都大为减少，同时也具有较强的抗干扰能力。 所以，LVDS具有高速、超低功耗、低噪声和低成本的优良特性。 LVDS的应用模式可以有四种形式： ①单向点对点（point to point），这是典型的应用模式。 ②双向点对点（point to point），能通过一对双绞线实现双向的半双工通信。可以由标准的LVDS的驱动器和接收器构成；但更好的办法是采用总线LVDS驱动器，即BLVDS,这是为总线两端都接负载而设计的。 ③多分支形式(multidrop)，即一个驱动器连接多个接收器。当有相同的数据要传给多个负载时，可以采用这种应用形式。④多点结构（multipoint）。此时多点总线支持多个驱动器，也可以采用BLVDS驱动器。它可以提供双向的半双工通信，但是在任一时刻， 1X9非对称： 应用领域： 视频光端机，各类光纤监控系统。 视频信号（高速）采用PECL电平，控制信号84M以下（低速）采用TTL电平，155M以上采用PECL 电平 ECL电路是射极耦合逻辑，ECL电路的最大 优点是具有相当高的速度这种电路的平均延迟时间可达几个毫微秒甚至亚毫微秒数 量级,这使得ECL集成电路在高速和超高速数字系统中充当无以匹敌的角色。 各种电平标准的讨论（TTL，ECL，PECL，LVDS、CMOS、CML.......）已有 601 次阅读2008-9-24 14:30|个人分类:网摘－技术活儿 ECL电路是射极耦合逻辑（Emitter Couple Logic）集成电路的简称与TTL电路 不同，ECL电路的最大特点是其基本门电路工作在非饱和状态所以，ECL 电路的最大 优点是具有相当高的速度这种电路的平均延迟时间可达几个毫微秒甚至亚毫微秒数 量级,这使得ECL集成电路在高速和超高速数字系统中充当无以匹敌的角色。 ECL电路的逻辑摆幅较小（仅约 0.8V ，而 TTL 的逻辑摆幅约为 2.0V ），当 电路从一种状态过渡到另一种状态时，对寄生电容的充放电时间将减少，这也是 ECL电路具有高开关速度的重要原因。但逻辑摆幅小，对抗干扰能力不利。 由于单元门的开关管对是轮流导通的，对整个电路来讲没有“截止”状态，所 以单元电路的功耗较大。 从电路的逻辑功能来看， ECL 集成电路具有互补的输出，这意味着同时可以获 得两种逻辑电平输出，这将大大简化逻辑系统的设计。 ECL集成电路的开关管对的发射极具有很大的反馈电阻，又是射极跟随器输出， 故这种电路具有很高的输入阻抗和低的输出阻抗。射极跟随器输出同时还具有对逻 辑信号的缓冲作用。 在通用的电子器件设备中，TTL和CMOS电路的应用非常广泛。但是面对现在系统日益复杂，传输的数据量越来越大，实时性要求越来越高，传输距离越来越长的发展趋势，掌握高速数据传输的逻辑电平知识和设计能力就显得更加迫切了。 1 几种常用高速逻辑电平 1.1LVDS电平 LVDS（Low Voltage Differential Signal）即低电压差分信号，LVDS 接口又称RS644总线接口，是20世纪90年代才出现的一种数据传输和接口技术。 LVDS的典型工作原理如图1所示。最基本的LVDS器件就是LVDS驱动器和接收器。LVDS的驱动器由驱动差分线对的电流源组成，电流通常为3.5 mA。LVDS接收器具有很高的输入阻抗，因此驱动器输出的大部分电流都流过100 Ω的匹配电阻，并在接收器的输入端产生大约350 mV的电压。当驱动器翻转时，它改变流经电阻的电流方向，因此产生有效的逻辑“1”和逻辑“0”状态。 常用电平标准的讨论 （TTL，ECL，PECL，LVDS、CMOS、CML, GTL, HSTL, SSTL） 部分资料上说它们的逻辑标准,门限都是一样的,就是供电大小不同,这两种电平 的区别就是这些么? 是否LVTTL电平无法直接驱动TTL电路呢? 另外,"因为2.4V与5V之间还有很大空闲，对改善噪声容限并没什么好处，又会白白增大系统功耗，还会影响速度。" 中,关于改善噪声容限和系统功耗部分大家还有更深入的解释么? 简单列个表把 Voh Vol Vih Vil Vcc TTL 2.4 0.4 2.0 0.8 5 CMOS 4.44 0.5 3.5 1.5 5 LVTTL 2.4 0.4 2.0 0.8 3.3 LVCMOS 2.4 0.5 2.0 0.8 3.3 SSTL_2 1.82 0.68 1.43 1.07 2.5 根据上表所示，LVTTL可以驱动TTL，至于噪声，功耗问题小弟就不理解了，希望高手赐教！ TTL 和LVTTL 的转换电平是相同的, TTL 产生于1970 年代初, 当时逻辑电路的电源电压标准只有5V 一种, TTL 的高电平干扰容限比低电平干扰容限大. CMOS 在晚十几年后才形成规模生产, 转换电平是电源电压的一半. 1990 年代才产生了3.3V/2.5V 等不同的电源标准, 于是重新设计了一部分TTL 电路成 为LVTTL. LVTTL TTL 和LVTTL 的转换电平是相同的, TTL 产生于1970 年代初, 当时逻辑电路的电源电压标准只有5V 一种, TTL 的高电平干扰容限比低电平干扰容限大. CMOS 在晚十几年后才形成规模生产, 转换电平是电源电压的一半. 1990 年代才产生了3.3V/2.5V 等不同的电源标准, 于是重新设计了一部分TTL 电路成 为LVTTL. ECL电路是射极耦合逻辑（Emitter Couple Logic）集成电路的简称与TTL电路不同，ECL电路的最大特点是其基本门电路工作在非饱和状态所以，ECL电路的最大优点是具有相当高的速度这种电路的平均延迟时间可达几个毫微秒甚至亚毫微秒数量级,这使得ECL集成电路在高速和超高速数字系统中充当无以匹敌的角色。 ECL电路的逻辑摆幅较小（仅约 0.8V ，而 TTL 的逻辑摆幅约为 2.0V ），当电路从一种状态过渡到另一种状态时，对寄生电容的充放电时间将减少，这也是 ECL电路具有高开关速度的重要原因。但逻辑摆幅小，对抗干扰能力不利。 常见逻辑电平标准 下面总结一下各电平标准。和新手以及有需要的人共享一下^_^. 现在常用的电平标准有TTL、CMOS、LVTTL、LVCMOS、ECL、PECL、LVPECL、RS232、RS485等，还有一些速度比较高的 LVDS、GTL、PGTL、CML、HSTL、SSTL等。下面简单介绍一下各自的供电电源、电平标准以及使用注意事项。 TTL：Transistor-Transistor Logic 三极管结构。 Vcc：5V；VOH>=2.4V；VOL<=0.5V；VIH>=2V；VIL<=0.8V。 因为2.4V与5V之间还有很大空闲，对改善噪声容限并没什么好处，又会白白增大系统功耗，还会影响速度。所以后来就把一部分“砍”掉了。也就是后面的LVTTL。 LVTTL又分3.3V、2.5V以及更低电压的LVTTL(Low Voltage TTL)。 3.3V LVTTL： Vcc：3.3V；VOH>=2.4V；VOL<=0.4V；VIH>=2V；VIL<=0.8V。 2.5V LVTTL： Vcc：2.5V；VOH>=2.0V；VOL<=0.2V；VIH>=1.7V；VIL<=0.7V。 更低的LVTTL不常用就先不讲了。多用在处理器等高速芯片，使用时查看芯片手册就OK了。TTL使用注意：TTL电平一般过冲都会比较严重，可能在始端串22欧或33欧电阻；TTL电平输入脚悬空时是内部认为是高电平。要下拉的话应用1k以下电阻下拉。TTL输出不能驱动CMOS输入。 CMOS：Complementary Metal Oxide Semiconductor PMOS+NMOS。 Vcc：5V；VOH>=4.45V；VOL<=0.5V；VIH>=3.5V；VIL<=1.5V。 相对TTL有了更大的噪声容限，输入阻抗远大于TTL输入阻抗。对应3.3V LVTTL，出现了LVCMOS，可以与3.3V的LVTTL直接相互驱动。 3.3V LVCMOS： Vcc：3.3V；VOH>=3.2V；VOL<=0.1V；VIH>=2.0V；VIL<=0.7V。 2.5V LVCMOS： Vcc：2.5V；VOH>=2V；VOL<=0.1V；VIH>=1.7V；VIL<=0.7V。 CMOS使用注意：CMOS结构内部寄生有可控硅结构，当输入或输入管脚高于VCC一定值(比如一些芯片是0.7V)时，电流足够大的话，可能引起闩锁效应，导致芯片的烧毁。 ECL：Emitter Coupled Logic 发射极耦合逻辑电路(差分结构) Vcc=0V；Vee：-5.2V；VOH=-0.88V；VOL=-1.72V；VIH=-1.24V；VIL=-1.36V。 R S232、R S485、R S422电平，及常见逻辑电平标准 RS232电平或者说串口电平，有的甚至说计算机电平，所有的这些说法，指得都是计算机9针串口（RS232）的电平，采用负逻辑， －15v ~ －3v 代表1 ＋3v ~ ＋15v 代表0 RS485电平和RS422电平由于两者均采用差分传输（平衡传输）的方式，所以他们的电平方式，一般有两个引脚 A,B 发送端 AB间的电压差 ＋2 ～＋6v 1 －2 ～－6v 0 接收端 AB间的电压差 大于＋200mv 1 小于－200mv 0 定义逻辑1为B>A的状态 定义逻辑0为A>B的状态 AB之间的电压差不小于200mv 一对一的接头的情况下 RS232 可做到双向传输，全双工通讯最高传输速率 20kbps 422 只能做到单向传输，半双工通讯，最高传输速率10Mbps 485 双向传输，半双工通讯, 最高传输速率10Mbps 常见逻辑电平标准 下面总结一下各电平标准。和新手以及有需要的人共享一下^_^. 现在常用的电平标准有TTL、CMOS、LVTTL、LVCMOS、ECL、PECL、LVPECL、RS232、RS485等，还有一些速度比较高的 LVDS、GTL、PGTL、CML、HSTL、SSTL等。下面简单介绍一下各自的供电电源、电平标准以及使用注意事项。 TTL：Transistor-Transistor Logic 三极管结构。 Vcc：5V；VOH>=2.4V；VOL<=0.5V；VIH>=2V；VIL<=0.8V。 因为2.4V与5V之间还有很大空闲，对改善噪声容限并没什么好处，又会白白增大系统功耗，还会影响速度。所以后来就把一部分“砍”掉了。也就是后面的LVTTL。 LVTTL又分3.3V、2.5V以及更低电压的LVTTL(Low Voltage TTL)。 3.3V LVTTL： Vcc：3.3V；VOH>=2.4V；VOL<=0.4V；VIH>=2V；VIL<=0.8V。 2.5V LVTTL： Vcc：2.5V；VOH>=2.0V；VOL<=0.2V；VIH>=1.7V；VIL<=0.7V。 更低的LVTTL不常用就先不讲了。多用在处理器等高速芯片，使用时查看芯片手册就OK了。 TTL使用注意：TTL电平一般过冲都会比较严重，可能在始端串22欧或33欧电 阻；TTL电平输入脚悬空时是内部认为是高电平。要下拉的话应用1k以下电阻下拉。TTL输出不能驱动CMOS输入。 1.0 常用的电平标准有:TTL、CMOS、LVTTL、LVCMOS、ECL、PECL、LVPECL、RS232、RS485等，还 有一些速度比较高的LVDS、GTL、PGTL、CML、HSTL、SSTL等。各自的供电电源、电平标准以及使用注意事项: 1.1 TTL：Transistor-Transistor Logic 三极管结构。 Vcc：5V；VOH>=2.4V；VOL<=0.5V；VIH>=2V；VIL<=0.8V。 因为2.4V与5V之间还有很大空闲，对改善噪声容限并没什么好处，又会白白增大系统功耗，还会 影响速度。所以后来就把一部分“砍”掉了。也就是后面的LVTTL。 1.2 LVTTL又分3.3V、 2.5V以及更低电压的LVTTL(Low Voltage TTL)。 3.3V LVTTL：Vcc：3.3V；VOH>=2.4V；VOL<=0.4V；VIH>=2V；VIL<=0.8V。 2.5V LVTTL：Vcc：2.5V；VOH>=2.0V；VOL<=0.2V；VIH>=1.7V；VIL<=0.7V。 更低的LVTTL不常用就先不讲了。多用在处理器等高速芯片，使用时查看芯片手册就OK了。 TTL使用注意： A.> TTL电平一般过冲都会比较严重，可能在始端串22欧或33欧电阻； B.> TTL电平输入脚悬空时是内部认为是高电平。要下拉的话应用1k以下电阻下拉。 C.> TTL输出不能驱动CMOS输入。 1.3 CMOS：Complementary Metal Oxide Semiconductor PMOS NMOS。 Vcc：5V；VOH>=4.45V；VOL<=0.5V；VIH>=3.5V；VIL<=1.5V。 相对TTL有了更大的噪声容限，输入阻抗远大于TTL输入阻抗。对应3.3V LVTTL，出现了LVCMOS ，可以与3.3V的LVTTL直接相互驱动。 3.3V LVCMOS：Vcc：3.3V；VOH>=3.2V；VOL<=0.1V；VIH>=2.0V；VIL<=0.7V。 2.5V LVCMOS：Vcc：2.5V；VOH>=2V；VOL<=0.1V；VIH>=1.7V；VIL<=0.7V。 CMOS使用注意： A. CMOS结构内部寄生有可控硅结构，当输入或输入管脚高于VCC一定值(比如一些芯片是 0.7V )时，电流足够大的话，可能引起闩锁效应，导致芯片的烧毁。 1.4 ECL：Emitter Coupled Logic 发射极耦合逻辑电路(差分结构) Vcc=0V；Vee：-5.2V；VOH=-0.88V；VOL=-1.72V；VIH=-1.24V；VIL=-1.36V。 速度快，驱动能力强，噪声小，很容易达到几百M的应用。但是功耗大，需要负电源。为简化电源 ，出现了PECL(ECL结构，改用正电压供电)和LVPECL。 PECL：Pseudo/Positive ECL ,Vcc=5V；VOH=4.12V；VOL=3.28V；VIH=3.78V；VIL=3.64V LVPELC：Low Voltage PECL,Vcc=3.3V；VOH=2.42V；VOL=1.58V；VIH=2.06V；VIL=1.94V ECL、PECL、LVPECL使用注意：不同电平不能直接驱动。中间可用交流耦合、电阻网络或专用芯片 进行转换。以上三种均为射随输出结构，必须有电阻拉到一个直流偏置电压。(如多用于时钟的LVPECL： 直流匹配时用130欧上拉，同时用82欧下拉；交流匹配时用82欧上拉，同时用130欧下拉。但两种 方式工作后直流电平都在1.95V左右。) 1.5 前面的电平标准摆幅都比较大，为降低电磁辐射，同时提高开关速度又推出LVDS电平标准。 LVDS：Low Voltage Differential Signaling 差分对输入输出，内部有一个恒流源3.5-4mA，在差分线上改变方向来表示0和1。通过外部的100欧 匹配电阻(并在差分线上靠近接收端)转换为±350mV的差分电平。 LVDS使用注意：可以达到600M以上，PCB要求较高，差分线要求严格等长，差最好不超过 10mil(0.25mm )。100欧电阻离接收端距离不能超过500mil，最好控制在300mil以内。 1.6 下面的电平用的可能不是很多，篇幅关系，只简单做一下介绍。 常见逻辑电平标准 现在常用的电平标准有TTL、CMOS、LVTTL、LVCMOS、ECL、PECL、LVPECL、RS232、RS485等，还有一些速度比较高的LVDS、GTL、PGTL、CML、HSTL、SSTL等。下面简单介绍一下各自的供电电源、电平标准以及使用注意事项。 TTL：Transistor-Transistor Logic 三极管结构。 Vcc：5V；VOH>=2.4V；VOL<=0.5V；VIH>=2V； VIL<=0.8V。 因为2.4V与5V之间还有很大空闲，对改善噪声容限并没什么好处，又会白白增大系统功耗，还会影响速度。所以后来就把一部分“砍”掉了。也就是后面的LVTTL。 LVTTL又分3.3V、2.5V以及更低电压的LVTTL(Low Voltage TTL)。 3.3V LVTTL： Vcc：3.3V；VOH>=2.4V；VOL<=0.4V；VIH>=2V； VIL<=0.8V。 2.5V LVTTL： Vcc：2.5V；VOH>=2.0V；VOL<=0.2V；VIH>=1.7V； VIL<=0.7V。 更低的LVTTL不常用就先不讲了。多用在处理器等高速芯片，使用时查看芯片手册就OK了。 TTL使用注意：TTL电平一般过冲都会比较严重，可能在始端串22欧或33欧电阻； TTL电平输入脚悬空时是内部认为是高电平。要下拉的话应用1k以下电阻下拉。TTL输出不能驱动CMOS输入。 CMOS：Complementary Metal Oxide Semiconductor PMOS+NMOS。 Vcc：5V；VOH>=4.45V；VOL<=0.5V；VIH>=3.5V； VIL<=1.5V。 相对TTL有了更大的噪声容限，输入阻抗远大于TTL输入阻抗。对应3.3V LVTTL，出现了LVCMOS，可以与3.3V的LVTTL直接相互驱动。 3.3V LVCMOS： Vcc：3.3V；VOH>=3.2V；VOL<=0.1V；VIH>=2.0V； VIL<=0.7V。 一些电平标准 现在常用的电平标准有TTL、CMOS、LVTTL、LVCMOS、ECL、PECL、LVPECL、RS232、RS485等，还有一些速度比较高的LVDS、GTL、PGTL、CML、HSTL、SSTL等。下面简单介绍一下各自的供电电源、电平标准以及使用注意事项。 TTL：Transistor-Transistor Logic 三极管结构。 Vcc：5V；VOH>=2.4V；VOL<=0.5V；VIH>=2V；VIL<=0.8V。 因为2.4V与5V之间还有很大空闲，对改善噪声容限并没什么好处，又会白白增大系统功耗，还会影响速度。所以后来就把一部分“砍”掉了。也就是后面的LVTTL。 LVTTL又分3.3V、2.5V以及更低电压的LVTTL(Low Voltage TTL)。 3.3V LVTTL： Vcc：3.3V；VOH>=2.4V；VOL<=0.4V；VIH>=2V；VIL<=0.8V。 2.5V LVTTL： Vcc：2.5V；VOH>=2.0V；VOL<=0.2V；VIH>=1.7V；VIL<=0.7V。 更低的LVTTL不常用就先不讲了。多用在处理器等高速芯片，使用时查看芯片手册就OK了。 TTL使用注意：TTL电平一般过冲都会比较严重，可能在始端串22欧或33欧电阻； TTL电平输入脚悬空时是内部认为是高电平。要下拉的话应用1k以下电阻下拉。TTL输出不能驱动CMOS输入。 CMOS：Complementary Metal Oxide Semiconductor PMOS+NMOS。 Vcc：5V；VOH>=4.45V；VOL<=0.5V；VIH>=3.5V；VIL<=1.5V。 相对TTL有了更大的噪声容限，输入阻抗远大于TTL输入阻抗。对应3.3V LVTTL，出现了LVCMOS，可以与3.3V 的LVTTL直接相互驱动。 3.3V LVCMOS： Vcc：3.3V；VOH>=3.2V；VOL<=0.1V；VIH>=2.0V；VIL<=0.7V。 2.5V LVCMOS： Vcc：2.5V；VOH>=2V；VOL<=0.1V；VIH>=1.7V；VIL<=0.7V。 CMOS使用注意：CMOS结构内部寄生有可控硅结构，当输入或输入管脚高于VCC一定值(比如一些芯片是0.7V)时，电流足够大的话，可能引起闩锁效应，导致芯片的烧毁。 ECL：Emitter Coupled Logic 发射极耦合逻辑电路(差分结构) Vcc=0V；Vee：-5.2V；VOH=-0.88V；VOL=-1.72V；VIH=-1.24V；VIL=-1.36V。 速度快，驱动能力强，噪声小，很容易达到几百M的应用。但是功耗大，需要负电源。为简化电源，出现了PECL(ECL结构，改用正电压供电)和LVPECL。 PECL：Pseudo/Positive ECL Vcc=5V；VOH=4.12V；VOL=3.28V；VIH=3.78V；VIL=3.64V LVPELC：Low Voltage PECL Vcc=3.3V；VOH=2.42V；VOL=1.58V；VIH=2.06V；VIL=1.94V ECL、PECL、LVPECL使用注意：不同电平不能直接驱动。中间可用交流耦合、电阻网络或专用芯片进行转换。以上三种均为射随输出结构，必须有电阻拉到一个直流偏置电压。(如多用于时钟的LVPECL：直流匹配时用130欧上拉，同时用82欧下拉；交流匹配时 用82欧上拉，同时用130欧下拉。但两种方式工作后直流电平都在1.95V左右。) 前面的电平标准摆幅都比较大，为降低电磁辐射，同时提高开关速度又推出LVDS电平标准。 LVDS：Low Voltage Differential Signaling 差分对输入输出，内部有一个恒流源3.5-4mA，在差分线上改变方向来表示0和1。通过外部的100欧匹配电阻(并在差分线上靠近接收端)转换为±350mV的差分电平。 LVDS使用注意：可以达到600M以上，PCB要求较高，差分线要求严格等长，差最好不超过10mil(0.25mm)。100欧电阻离接收端距离不能超过500mil，最好控制在300mil以内。 常用逻辑电平简介（转载） 逻辑电平有:TＴL、CＭOS、LＶTTL、LＶCMＯS、ＥCL、PＥCL、LVＤS、GTＬ、ＢＴＬ、ＥTL、GTLP;RS２32、RS4２2、RS4８5等。图1－１：常用逻辑系列器件TＴL:Ｔｒaｎsisｔｏr-Transiｓtor LoｇiｃCＭＯS：Ｃｏmple ｍeｎtary MetａｌOｘiｄe Semiｃondｕtor ＬVＴＴL:LｏｗVoltａgeＴTL LVCMOＳ：Low Ｖoltage CMOS ECL:Eｍitｔｅr Couｐled Lｏgiｃ,?PECＬ：Pseuｄｏ／Posiｔｉve ＥｍitteｒＣoupleｄLogic LVDS：LoｗＶolｔａgｅＤifｆerenｔial ＳignalinｇGＴL：Gｕnnｉng Transceivｅr LｏgiｃＢTL: Backplane ＴｒanｓcｅiveｒLogi ｃEＴL：enｈaｎced tｒansceivｅr logiｃGTLＰ:Gunniｎg Transceiver Ｌogic Plus ?TI的逻辑器件系列有:74、74HC、７４AC、74LVＣ、７４LVT等S －Ｓchoｔtky Ｌoｇic LS - Low-Ｐower Schottky Logic ?CD４００0 - CＭOS Ｌｏgic 4000 AS - Aｄvａｎced ＳchｏtｔkｙLogic 7４F - ＦaｓｔＬoｇic ＡLS - Advancｅd Loｗ-Powｅr Scｈoｔｔky Ｌｏgｉc HC/HCＴ-High－Sｐeed ＣMＯS Lｏgic BCT - BiＣMOS Technolｏgy ?AC/ACT-Ａｄvanced ＣMOＳＬｏgiｃ?ＦCT －FasｔＣMOＳＴechnｏlｏｇy ?ABT-Adｖanｃed ＢiCMOＳTechｎology ＬＶＴ- Low-Volｔage BiCMOＳTeｃｈnology ＬVC－Low Voltａｇe CMOS T ｅcｈnｏｌogy ?LV - Low-Voｌｔagｅ CＢT －Cｒossbａr Technolｏgy ALVC - ＡｄvanceｄＬｏw-VoltaｇｅCMOS Technolｏgy ＡHC／AHCＴ- ＡdvaｎceｄHiｇh-SpeeｄCMOＳＣBTLV - Low－Volｔａge Crosｓbａr Tｅchｎoｌｏｇy AＬＶT - Advaｎｃed Loｗ-Vｏlｔａge BiCＭOS TecｈｎologｙＡVＣ-Adｖaｎｃｅd Veｒy-Low－Ｖｏlｔａge CＭＯS Logic TTＬ器件和CＭＯＳ器件的逻辑电平：逻辑电平的一些概念要了解逻辑电平的内容，首先要知道以下几个概念的含义:1：输入高电平(Ｖiｈ):保证逻辑门的输入为高电平时所允许的最小输入高电平，当输入电平高于Vih时,则认为输入电平为高电平。 2:输入低电平（Ｖｉl）：保证逻辑门的输入为低电平时所允许的最大输入低电平, 3:输出高电平(Voｈ)：保证当输入电平低于Vｉl时,则认为输入电平为低电平。? 逻辑门的输出为高电平时的输出电平的最小值,逻辑门的输出为高电平时的电平 4：输出低电平(Ｖol)：保证逻辑门的输出为低电平时的值都必须大于此Ｖoh。? 输出电平的最大值，逻辑门的输出为低电平时的电平值都必须小于此Vol。 5:阀值电平（Vt)：数字电路芯片都存在一个阈值电平，就是电路刚刚勉强能翻转动作时的电平。它是一个界于Vil、Vih之间的电压值,对于CＭＯＳ电路的阈值电平,基本上是二分之一的电源电压值,但要保证稳定的输出,则必须要求输入 高电平> Ｖiｈ，输入低电平常用电平及接口电平
几种常用逻辑电平电路的特点及应用
RS232、RS485、RS422电平-及常见逻辑电平标准
解逻辑电平知识集合
华为逻辑电平接口设计规范
各种逻辑电平标准
常用逻辑电平简介讲解学习
几种常用逻辑电平电路的特点及应用
各种逻辑电平介绍
常用电平标准的讨论(TTL,ECL,PECL,LVDS,CMOS,CML,GTL,HSTL,SSTL)
常用逻辑电平标准总结归纳
RSRSRS电平及常见逻辑电平标准
FPGA常用电平标准
常见逻辑电平标准
几种常见电平
常用逻辑电平简介
相关主题
文本预览