当前位置：文档之家› 四位电子密码锁设计

四位电子密码锁设计

高级电子线路实验报告

题目：基于FPGA的四位电子密码锁设计院（系）：信息与通信学院

专业：

学生姓名：

学号：

2015 年 6 月18 日

基于FPGA的的四位电子密码锁设计

摘要

本文主要介绍了一种运用可编程逻辑器件（FPGA）技术来编程实现电子密码锁的设计方法。在整个系统设计实现中采用FPGA器件作为控制器，继而了解密码锁系统的总体流程、各个模块的功能与接口的分配。基于FPGA，使用VHDL语言编写模块程序，再通过Quartus II 集成开发环境下进行设计、综合与仿真。要求用Verilog HDL语言实现系统中的各个模块功能，并且能够仿真，验证本次设计四位密码锁的功能。每按下一个数字键，就输入一个数值，并显示该数值，当按下密码更改键时会将目前的数字设定成新的密码。当按下激活电锁键的时候可以将密码锁上锁。当按下解除电锁键时会检查输入的密码是否正确，密码正确即开锁。电子密码锁由键盘扫描模块、分频模块、密码计数模块、比较器模块、存储模块、显示模块和控制模块七大部分组成。通过硬件描述，验证了整个设计的正确性以及系统的完整性。

关键词：可编程逻辑器件；电子密码锁；硬件描述；时序仿真

引言

本设计利用QuartusⅡ工作平台硬件描述语言，设计一种电子密码锁，并通过用FPGA 芯片实现。用VHDL语言使用自顶向下的方法对系统进行了描述，并在FPGA芯片上实现。设计充分利用了FPGA的资源可编程特性，可高效率的对系统进行升级与改进。设计的密码锁可设置任意密码，比一般的四位密码锁具有更高的安全可靠性，因此，采用FPGA 开发的数字系统,不仅具有很高的工作可靠性,其升级与改进也极其的方便，应用前景十分宽广。

随着人们生活水平的提高和安全意识的加强，对安全的要求也就越来越高，因此导致了电子行业的蓬勃发展。随着电子技术的发展，各类电子产品应运而生，电子密码锁就是其中之一。

在安全技术防范领域，具有防盗报警功能的电子密码锁逐渐代替传统的机械式密码锁，克服了机械式密码锁密码量少、安全性能差的缺点，使密码锁无论在技术上还是在性能上都获得了大大的提高。随着大规模集成电路技术的发展，特别是单片机的问世，出现了带微处理器的智能密码锁，它除具有电子密码锁的功能外，还引入了智能化管理、专家分析系统等功能，从而使密码锁具有很高的安全性、可靠性，应用日益广泛。

1 总体方案设计

1.1 方案论证

方案一：采用数字电路控制。利用数字逻辑电路，实现对锁的电子控制，突破了传统的机械锁的单一性、保密性低、易撬性的缺点，数字电子密码锁具有保密性高、使用灵活性好、安全系数高的优点。虽然采用数字密码锁电路的好处是设计简单，但是由于其实纯电路实际，在系统运行时，延时会比较严重。

方案二：通过单片机实现。现在一种新的方案就是采用一种以AT89S51为核心的单片机控制方案。虽然有灵活的设计和丰富的IO端口，但是单片机运行的缺点是程序运行时容易出现跑飞现象。

通过以上比较显然单片机方案有较大的活动空间，不但能实现所要求的功能，而且能在很大程度上扩大功能，并可以方便的对系统进行升级。但是由于所学知识不能将其有效运用，现有环境不能满足，而且以单片机为核心的密码锁有一定的不足之处，在运行时会产生PC指针错误，因此提出了第三种方案。

方案三：利用FPGA设计数字密码锁。FPGA即现场可编程门阵列，它是在PAL、GAL、EPLD等可编程器件的基础上进一步发展的产物，是一种超大规模集成电路，具有对电路可重配置能力。通常FPGA都有着上万次的重写次数，也就是说现在的硬件设计和软件设计一样灵活、方便。相对于基于单片机技术的电子密码锁，用FPGA器件来构成系统，可

靠性提高，并且由于FPGA具有的现场可编程功能，使得电子密码锁的更改与升级更为方便简单。

通过以上比较描述，本设计采用基于FPGA的数字密码设计方案。

1.2 基于FPGA的数字密码锁系统流程图

根据所要实现的数字密码锁的功能，设计出所要完成的的系统流程，系统设计的流程图如3.1所示。

图3.1详细的描述了一个数字密码锁所要完成的功能，开始时，首先要对密码锁系统进行复位初始化，将所要设置的密码首先存入到存储模块当中。然后进行键盘输入，键盘输入分为密码输入和功能输入，如果是密码输入就要把输入的密码与预置的密码进行比较，如果相同则开锁，不相同则报警，而其中密码的个数由计数器限制；如果是功能输入，则看是什么功能，本设计主要设计了四个功能：设置密码键、退出键、清零键和关锁键，密码锁会根据所要求的功能进行相应的操作。如果是其他的不与功能相对应的键输入，密码锁将进行系统复位初始化阶段，重新开始操作。

图3.1系统流程图

3.3 基于FPGA的数字密码锁总体框图

通过数字密码锁系统结构的分析，我们知道通用的数字密码锁主要由八个部模块组成：分频模块、键盘扫描模块、比较模块、计数模块、寄存模块、存储模块、显示模块和控制模块。根据系统流程图的设计以及各个模块之间的逻辑关系将得到系统总体框图,如图3.2所示。

图3.2数字电子密码锁系统总体框图

键盘扫描模块：设定数字键0—9，以及功能键；

分频模块：设定系统时钟CLK的频率，对其分频，分别作为按键检测时钟和LED控制器扫描时钟；

密码计数模块：统计所输密码位数；

比较器模块：比较所输两数是否相等；

比较结果寄存器模块：存储比较器模块的结果；

存储模块：存储所设置的密码；

显示模块：显示所输数字；

控制模块：根据分析的数字密码结果，控制单元的算法。

2 系统详细设计

2.1 分频模块设计

分频模块的主要功能是所给频率转化成系统所需频率。通常数字电路中的分频操作是采用计数来进行。就是利用一个自由计数器来产生各种需要的频率，也就是先建立一个N 位计数器，N的大小根据电路的需求来决定，N的值越大，电路可以分频的次数就越多，这样就可以获得更大的频率变化，以便提供多种不同频率的时钟信号。本密码系统所设计的分频模块是执行十分频功能的模块，其目的是为了得到频率为时钟频率十分之一的clk_scan。主要程序如下所示。

if(clk'event and clk='1') then

if(cnt=cnt'high)then

cnt <= 0;

else

cnt <= cnt+1;

end if;

process(cnt,clk)

begin

if(clk'event and clk='1')then

if(cnt>cnt'high/2)then

clk_scan<='1';

else

clk_scan<='0';

end if;

end process;

分频模块源代码编译后所生成的示意图如图4.1所示。

图4.1分频模块示意图

分频模块的输入输出管脚及代表的意义如下表所示。

表4.1 分频模块输入输出变量定义

源程序编译以后，建立仿真波形，所得功能仿真波形如图4.2所示。

图4.2 分频模块功能仿真波形图

图中输入的时钟频率clk 是1亿赫兹(1/10ns)，经过程序编译以后，输出的波形是clk_scan 为1千万赫兹(1/10ns)，符合十分频的要求。

2.2 键盘扫描模块设计

行列式键盘又叫做矩阵式键盘【4】。用带有I/O 口的线组成行列结构，按键设置在行列的交点上。本次试验用到的是4×4的行列结构键盘，可以构成16个按键。这样，当按键数量平方增长是，I/O 口只是线性增长，这样就可以节省I/O 口。行列式键盘的原理如图4.3所示。

key_col{0..3} 上拉电阻

图 4.3 行列式键盘的原理

按键设置在行列线交叉点，行、列线分别连接到按键开关的两端。列线通过上拉电阻接+5V 的电压，即列线的输出被嵌位在高电平状态。

判断按键中有无键按下时通过行线输入扫描信号，然后从列线读取到状态实现的。其

方法是依次给行线送低电平，检查列线的输入。如果列线信号全为高电平，则代表低电平所在的行中无按键按下；如果列线有输入为低电平，则低电平信号所在的行和出现低电平的列的交点处有按键按下。部分程序如下所示。

process(temp,scan_en)

begin if scan_en = '0' then

case temp is

when "11101110" => key_code_reg<="00000";

key_out_reg <="0000000000000001" ;

temp_num <='1'; temp_function<='0';

when "11101101" => key_code_reg<="00001";

key_out_reg <="0000000000000010" ;

temp_num <='1';

temp_function<='0';

when "11101011" => key_code_reg<="00010";

key_out_reg <="0000000000000100" ;

temp_num <='1';temp_function<='0';

…

设行扫描信号为key_row{3…0}，列线按键输入信号key_col{0..3}与按键位置的关系如表4.2所示。

表4.2 行扫描信号、列线按键输入信号与按键位置的关系

键盘扫描模块源代码编译后所生成的示意图如图4.4所示。

图4.4键盘扫描模块示意图

键盘扫描模块的输入输出管脚及代表的意义如下图所示。

表4.3键盘扫描模块输入输出变量定义

源程序编译以后，建立仿真波形，所得功能仿真波形如图4.5所示。

图4.5 键盘扫描模块功能仿真波形图

在图5.5中，键盘扫描的列输入为1011，行输出为1011，由图5.3可得，此时按下的键应该是功能键A 键，因此key_func 、key_press 变为高电平，key_num 为低电平，而

以one-hot码（独热码）编码的key_out输出为0000010000000000，符合源程序逻辑。

2.3 比较模块

比较模块的主要功能是比较输入的密码和预置的开锁密码是否一致。部分程序如下所示。

if en='1' then

if(a=b)then

y<='1';

else

y<='0';

end if;

else

y<='Z';

end if;

比较模块源代码编译后所生成的示意图如图4.6所示。

图4.6 比较模块示意图

比较模块的输入输出管脚及代表的意义如下图所示。

表4.4 比较模块输入输出变量定义

源程序编译以后，建立仿真波形，所得功能仿真波形如图4.7所示。

图4.7 比较模块功能仿真波形图

如图4.7中，当输入输入a为5、b为9时，说明输入的密码与预置密码不一样，此时输出y变为低电平；当输入a、b都为4时，说明输入的密码与密码锁系统初始化时的密码相同，此时输出y变为高电平，符合源程序逻辑。

2.4 计数模块

本计数器模块设计的是一个加减计数器，带有清零端，模值为4。当up_down[1..0]为“10”时，执行的是加计数；当up_down[1..0]为“01”时，执行的是减计数。部分程序如下所示，本程序执行的是加计数情况下的计数情况。

if up_down="10" then

empty<='0';

if num="100" then

num<="100";full<='1';carry<='1';

elsif num="011" then

num<="100";full<='1';carry<='0';

else

num<=num+1；full<='0';carry<='0';

end if；

计数模块源代码编译后所生成的示意图如图4.8所示。计数器的作用有两个：（1）输出作为存储器的地址输入；（2）计数满指示送给控制模块，表示密码长度是否满足。

图4.8 计数模块示意图

计数模块的输入输出管脚及代表的意义如下图所示。

表4.5 计数模块输入输出变量定义

源程序编译以后，建立仿真波形，所得功能仿真波形如图4.9所示。

图4.9 计数模块功能仿真波形图

在图4.9前面一部分，up_down[1..0]为“10”，此时进行加计数，来一个时钟加一次，加到4以后，已满，一直保持为4，直到up_down[1..0]变为“01”时，变为减计数，来一个时钟减一次，直到为0保持。 2.5 显示模块

显示模块的主要功能是显示所输入的密码。本模块设计的是一个可以左右移位的移位显示器，左右移动由left_right[1..0]来控制，当left_right[1..0]为10时为左移，当left_right[1..0]为01时为右移。部分程序如下所示。 if clr='1' then for i in 0 to (m-1) loop shift_memory(i)<=(others=>'0'); end loop; elsif rising_edge(clk) then if left_right="10" and full/='1' then

shift_memory(0)<='1'& din;

for i in 1 to (m-1) loop

shift_memory(i)<=shift_memory(i-1);

end loop;

elsif left_right="01" and empty/='1' then

shift_memory(m-1)<=(others=>'0');

for i in (m-1) downto 1 loop

shift_memory(i-1)<=shift_memory(i);

end loop;

end if;

经源代码编译以后生成的显示模块示意图如图4.10所示。

图4.10 显示模块示意图

显示模块的输入输出管脚及代表的意义如下图所示。

表4.6 显示模块输入输出变量定义

源程序编译以后，建立仿真波形，所得功能仿真波形如图4.11所示。

图4.11 显示模块功能仿真波形图

如图4.11所示，当left_right[1..0]为10时，每按下一个数字键，输入一个数值，就在数码管reg0上显示该数值，并将以前已经输入的数据依序左移一个数字位置。当full 为高电平时，reg0不再移入新的数字。当left_right[1..0]为01时，将reg5~reg0所显示数值依序右移，最高位移入0。

2.6 存储模块

在数字密码锁中，密码存储模块是它的密码规定电路，其主要功能是存储预置的开锁密码。密码存储模块的地址选择信号由计数器模块电路来进行选择。部分程序如下所示。

process(wr,ld,addr1,datain)

begin if wr='1' then

rom0(addr1) <= datain;

elsif ld='1' then

for i in 0 to (m-1) loop

rom1(i)<=rom0(i);

end loop;

end if;

end process;

process(rd,sel,addr1)

begin

if addr1>0 and addr1<7 then

if rd='1' and sel='0' then

dataout <= rom0(addr1);

elsif rd='1' and sel='1' then

dataout <= rom1(addr1);

else

dataout <= (others=>'Z');

end if;

else

dataout <= (others=>'Z');

end if;

end process;

比较存储模块源代码编译后所生成的示意图如图4.12所示。

图4.12 存储模块示意图

存储模块的输入输出管脚及代表的意义如下图所示。

表4.7 存储模块输入输出变量定义

源程序编译以后，建立仿真波形，所得功能仿真波形如图4.13所示。

图4.13 存储模块功能仿真波形图

当wr 为高电平时，将datain 所输入的数据存储到rom0中addr 所对应的位置；当sel 为低电平时，从rom0中addr 所对应的位置读出数据并输出到dataout 端口；当sel 为高电平时，从rom1中addr 所对应的位置读出数据并输出到dataout 端口。当ld 为高电平时，将rom0中的数据复制到rom1中的对应位置。

2.7 控制模块

控制模块是数字密码锁系统的核心，是本设计中最重要的一部分。它相当于计算机CPU，负责接收从其他模块传来的输入信号，再根据系统的功能产生相应的控制信号送到相应的模块。控制模块源代码编译后所生成的示意图如图5.14所示。

图5.14 控制模块示意图

控制模块是整个电路的控制中心，主要完成如下功能：

（1）密码核对：在密码更改、开锁之前必须核对密码；

（2）密码变更：按下此键将目前输入的密码作为新密码；

（3）激活电锁：上锁，上锁之前必须设定密码；

（4）解除电锁：检查输入的密码是否正确，正确才能开锁；

（5）报警：当输入的密码错误时，密码锁报警。

下表显示的是控制模块的输入输出管脚，以及每个管脚的意义。

表4.8 控制模块输入输出变量定义

控制模块主要由状态机电路组成，采用有效状态机设计【5】，将系统分为10个状态机，即空闲状态（idle）、第一次密码输入状态（firstcode）、第二次密码输入状态（secondcode）、密码输入状态（firstcode）、戴锁状态（firstcode）、关锁状态（firstcode）、消除状态（firstcode）、密码输入状态（firstcode）、输入完成状态（firstcode）和报警状态（firstcode）输入状态。

密码锁上电复位后，可进行密码设置，当第一次输入密码以后，led所显示数码逐位左移，第一次密码输入完成后f_end为高。若第二次所设密码和第一次所设的密码一致，s_end为高。此后h_code始终为高，代表密码锁内已经存有密码。此时密码锁处于开锁状态，set_lock为低。最后按下F（关锁键），进入关锁状态，set_lock输出高电平。

假设密码已经设置好，按下错误密码确认后，set_alarm输出为高，报警。按下清零键C清除报警状态。

若要修改之前所设置的密码，可在开锁状态下按下A（设置密码键），此时f_end与s_end均为低电平。若要重设密码，第一次输入完成后f_end变为高，第二次所设密码与第一次一致时， s_end输出为高。同时，控制模块ld端输出一个正脉冲，将新密码设定密码锁中。在修改密码过程中，若按下B（退出键），则可退出密码设置状态，原先所设密码保持不变。

源程序编译以后，建立仿真波形，所得功能仿真波形如图5.15所示。

图4.15 控制模块功能仿真波形图

3 系统顶层模块设计

3.1 顶层原理图

在Quartus II环境下通过对数字密码锁分频模块、键盘扫描模块、计数模块、比较模块、比较结果寄存器模块、存储模块、显示模块和控制模块的VHDL源程序进行编译得到各个模块的实体图，然后把各个模块的实体图按对应接口连接起来，再加上时钟信号、上电复位信号、列密码输入等输入信号及一系列的输出信号，就可以得到顶层实体原理图【6】，如图5.1、5.2所示。

图5.1 顶层原理图

图5.2 顶层原理图

3.2顶层原理图仿真

如图5.3所示，密码锁上电复位后，可进行密码设置，图中第一次所输密码为“5678”，

led所显示数码逐位左移，第一次密码输入完成后f_end为高。第二次所设密码也为“5678”，第二次密码输入完且两次密码一致，s_end为高。此后h_code始终为高，代表密码锁内已经存有密码。此时密码锁处于开锁状态，set_lock为低。最后按下F（关锁键），进入关锁状态，set_lock输出高电平。

图5.3 顶层原理图仿真波形图

如图5.4所示，此时密码已经设置为“5678”，按下错误密码“1”确认后，set_alarm 输出为高，报警。按下清零键C清除报警状态，然后输入正确密码“5678”并确认后即开锁。

图5.4 顶层原理图仿真波形图

如图5.5所示，若要修改之前所设置的密码，可在开锁状态下按下A（设置密码键），此时f_end与s_end均为低电平。图中重设密码为“1234”，第一次输入完成后f_end 变为高。第二次所设密码也为“1234”，两次密码一致，则s_end输出为高。同时，控制模块ld端输出一个正脉冲，将新密码设定密码锁中。

四位数字密码锁

数字电路基础实验设计报告班级：521 姓名：李世龙学号：2010052106 设计题目：四位数字密码锁指导老师：张光普

四位密码锁一设计任务：通过组合逻辑电路来实现四位密码锁功能。当输入正确的密码时LED灯亮但蜂鸣器不响，输入错误密码时ＬＥＤ灯不亮但蜂鸣器响。当关闭密码锁开关时无论输入什么样的密码LED灯都亮蜂鸣器都响。密码的输入由开关的闭合与断开控制高低电平进行密码的输入。二设计原理：开关J1，J2, J3，J4通过接低电平或者接入高电平进行密码的输入，J5为密码锁的开关当它接入高低电平来控制密码锁是否工作。其他的门电路来实现密码锁转换功能。

真值表 J5 J1 J2 J3 J4 ＬＥＤBUZZE R 0 ×××× 1 1 1 0 0 0 0 0 1 1 0 0 0 1 0 1 1 0 0 1 0 0 1 1 0 0 1 1 ０１ 1 0 1 0 0 0 1 1 0 1 0 1 0 1 1 0 1 1 0 0 1 1 0 1 1 1 0 1 1 1 0 0 0 0 1 1 1 0 0 1 0 1 1 1 0 1 0 0 1 1 1 0 1 1 0 1 1 1 1 0 0 １０ 1 1 1 0 1 0 1 1 1 1 1 0 0 1 1 1 1 1 1 0 1 三测量和调试结果：当J5接入电平密码锁处于非工作状态无论输入密码是什么ＬＥＤ灯都会亮起，蜂鸣器会一直响。当Ｊ５接入高电平时密码锁处于正常工作状态，当输入正确的密码１１００时即Ｊ１，Ｊ２接入高电平Ｊ３，Ｊ４接入低电平时ＬＥＤ灯会亮但蜂鸣器不会响，当输入其他密码时均为错误密码ＬＥＤ灯不亮蜂鸣器会响。按照设计原理图接好电路后发现输入正确的密码LED灯会亮，但输入错误的密码和密码锁处于非工作状态时蜂鸣器不响。通过对电路的检查发现蜂鸣器的正负接反了重新改正电路，电路正常工作设计任务完成四参考文献

根据VHDL的电子密码锁的设计

《E D A仿真与实践实习》学院：信息科学与工程学院课题名称：硬件描述语言设计 ——基于VHDL的电子密码锁的设计班级：学生：学号：指导教师：

1 引言在日常的生活和工作中, 住宅与部门的安全防范、单位的文件档案、财务报表以及一些个人资料的保存多以加锁的办法来解决。若使用传统的机械式钥匙开锁，人们常需携带多把钥匙, 使用极不方便, 且钥匙丢失后安全性即大打折扣。随着科学技术的不断发展，人们对日常生活中的安全保险器件的要求越来越高。为满足人们对锁的使用要求，增加其安全性，用密码代替钥匙的密码锁应运而生。基于EDA技术设计的电子密码锁。以其价格便宜、使用方便、安全性高、成本低、功耗低、易操作等优点，受到了人们的普遍关注。而以可编程逻辑器件(FBDA)为设计载体，以硬件描述语言(VHDL)为主要表达方式，以QuartusⅡ5.1开发软件等为设计工具设计的电子密码锁，由于其能够实现密码输入、密码校验、密码设置和更改等功能，因此，能够满足社会对安全防盗的需求。本设计的各个模块由相应的VHDL程序具体实现，并在QuartusⅡ5.1环境下进行了整体电路的模拟仿真，最终实现“密码锁控制器设计”的要求。 2 设计内容和要求 2.1 设计内容：题目：电子密码锁内容：设计一个4位串行数字锁。 (1)开锁代码为4位二进制，当输入代码的位数与锁内给定的密码一致，且按规定程序开锁时，方可开锁，并点亮一个指示灯。否则进入“错误”状态，并发出报警信号。 (2)锁内的密码可调，且预置方便，保密性好。 (3)串行数字锁的报警由点亮一个灯，直到按下复位开关，报警才停下。此时，数字锁又自动等待下一个开锁状态。要求： (1)通过查阅相关技术资料，详细描述电子密码锁的基本原理。 (2)编写电子密码锁的Verilog HDL或VHDL程序，并仿真编译下载验证。 (3)给出完整的系统顶层模块图与波形仿真图。

电子密码锁报告

基于单片机控制的电子密码锁设计者：张雪贵指导老师：李峥淮北煤炭师范学院物理与电子信息学院 06电子信息工程 2009年6月

基于单片机的电子密码锁一设计任务设计一个利用AT89S52单片机控制的电子密码锁，该电子密码功能包括16个密码输入，密码输入过程中清除输入，密码正确和错误分别用蜂鸣器提示，输入错误密码超次锁定，密码修改，12864LCD 显示菜单实现多功能等等。二总体方案设计与实现电子密码锁系统核心用AT89S52单片机控制，密码输入按键为4*4矩阵键盘16个按键实现密码输入，外加独立按键实现清除，确定和液晶反白控制。密码存储电路利用AT24C02芯片，该芯片可以实现掉电存储，而且数据可保留时间长，与单片机连接简单。报警电路利用三极管驱动小型蜂鸣器实现，通过给蜂鸣器送不同频率的电平信号实现不同声音报警。LCD用12864字符型液晶实现，通过单行反白实现菜单，加强液晶显示内容及添加系统功能。另外，电磁锁电路暂时利用发光二极管代替，用发光二极管的亮灭和蜂鸣器的响声来指示电磁锁的开关。图1 系统原理框图图2系统总体原理电路图三硬件电路的功能单元设计（一）单片机最小系统

其原理图如图1所示图3 单片机最小系统模块单片机采用AT89S52单片机, AT89S52是一种低功耗、高性能CMOS8位微控制器，具有8K在系统可编程Flash存储器，与工业80C51产品指令各引脚完全兼容。单片机最小系统主要有两块组成，其一为晶振起振电路，其二为复位电路。在此，我们采用按键手动复位，相对来讲，这种复位方式更加方便人性化，不必要切断电源即可对系统进行复位。（二）开锁电路通过单片机送给开锁执行机构，电路驱动电磁锁吸合，从而达到开锁的目的。其原理如图2 所示。图4 开锁电路原理当用户输入的密码正确单片机便输出开门信号，送到开锁驱动电路，然后驱动电磁锁，达到开门的目的。在此为节省成本考虑，我们用二极管代替电磁锁，将一切在LCD上面显示，并且利用蜂鸣器和二极

基于FPGA的四位电子密码锁设计与实现专业综合实训报告

基于FPGA的四位电子密码锁设计与实现摘要：针对于传统密码锁安全性能低及可靠性差等问题,立足于芯片中数据存储的保密性,运用EDA技术自顶向下的设计方法,提出了基于FPGA的四位电子密码锁的设计与实现方法,所设计的四位电子密码锁具有解锁、密码修改、报警提示及液晶显示功能。设计分析与仿真结果表明,基于FPGA所设计的四位电子密码锁保密性更高、灵活性更好,使得数据存储的整体可靠性增强,为提高数据的保密性提供了新的解决方案。关键词：密码锁;FPGA;保密性;EDA技术; Design and Implementation of 4-Bit Electronic Cipher Lock Based on FPGA WANG Guo-qiang LI Shang-fu WANG Fei XIE Li-li WANG Qin SUN Bai School of Electronic Engineering,Heilongjiang University; Abstract： Traditional lock faces safety problem of low performance and poor reliability. Based on the data stored in the chip of confidentiality,and using EDA technology top-down design approach,we proposed the design and implementation of a 4-bit FPGA-based electronic lock,which provides unlock,passwordchange,alarm and LCD functions.Design analysis and simulation results show that the designed FPGA-based electronic lock provides better confidentiality,flexibility and reliability for data storage.This approach provides a novel solution for improving data confidentiality. Keyword： Coded lock;FPGA;Confidentiality;EDA technology; 0 引言随着时代的发展,人们生活水平逐步提高,同时安全意识也日益增强,如何实现家庭防盗这一问题就尤其突出。传统的机械锁由于其构造简单,锁芯直接外露,导致被撬的事情比比皆是。因此,随着电子技术工业的发展,数字电子技术已经深入到人们的日常生活中,层出不穷的电子产品也向着高端方向发展,电子密码锁也就应运而生,在生活安全领域,具有防盗、报警功能的电子密码锁完全打破了机械密码锁的密码量少和安全性差的缺点[1]。电子密码锁的复杂性,需要设计专门的电子电路和技术,许多相关研究机构和组织的科研人员进行了大量研究。目前该领域的研究主要集中在如何使电子密码锁体积缩小、可靠性

(完整word版)6位电子密码锁设计

电子信息工程《专业基础课程设计》研究报告电子密码锁设计学生姓名：学生学号：指导教师：所在学院：专业班级：中国·大庆 2015年 6 月

信息技术学院课程设计任务书学院专业级，学号姓名一、课程设计课题：电子密码锁设计二、课程设计工作日自年月日至年月日三、课程设计进行地点：信息技术学院 321 四、程设计任务要求： 1.课题来源: 教师下发。 2.目的意义:设计一个电子密码锁。 3.基本要求: （1）设计6位电子密码锁，当输入正确密码时，输出开锁信号，用相应的发光二极管点亮表示开锁和关锁；（2）密码可以修改；（3）从第一个按钮触动后15秒内若锁未打开，则电路进入自锁状态，并进行声、光报警。课程设计评审表

目录 1 设计任务要求 (1) 2 方案比较 (1) 3单元电路设计 (2) 4元件选择 (6) 5整体电路 (8) 6说明电路工作原理 (9) 7 困难问题及解决措施 (10) 8 总结与体会 (10) 9 致谢 (11) 10参考文献 (12)

1设计任务要求 (1)设计6位电子密码锁，当输入正确密码时，输出开锁信号，用相应的发光二极管点亮表示开锁和关锁；(2)密码可以修改； (3一个按钮触动后15秒内若锁未打开，则电路进入自锁状态，并进行声、光报警。 1.1 设计概述通过本次设计掌握数字电路系统设计的方法，熟悉电子密码锁设计相关硬件的使用，了解电子密码锁的系统构成，利用数字门电路实现电子密码锁的设计与实现，可以加深自己对所学专业的认识，关联知识，增强自己的动手能力，积累实践经验，为以后的工作打好基础。通过本次设计掌握数字电路系统设计的方法，熟悉电子密码锁设计相关硬件的使用，了解电子密码锁的系统构成，利用数字门电路实现电子密码锁的设计与实现，可以加深自己对所学专业的认识，关联知识，增强自己的动手能力，积累实践经验，为以后的工作打好基础。 2方案比较 2.1.1 方案选择本方案是用按键式的输入方式输入密码，然后预设密码由74HC160和BCD数码管显示，而输入密码则由4508和BCD数码管显示，密码比较由异或门器件来实现，定时装置由555定时图2方案二原理框图

四位电子密码锁.

专业工程设计说明书题目：4位电子密码锁设计院（系）：电子工程与自动化学院专业：测控技术与仪器（卓越）学生姓名：蔡伟航学号：1200820206 指导教师：黄源 2015年1月16日

锁是置于可启闭的器物上,用以关住某个确定的空间范围或某种器具的,必须以钥匙或暗码打开的扣件。锁具发展到现在已有若干年的历史了，人们对它的结构、机理也研究得很透彻。随着社会科技的进步，锁已发展到了密码锁、磁性锁、电子锁、激光锁、声控锁等等。当今安全信息系统应用越来越广泛，特别在保护机密、维护隐私和财产保护方面起到重大作用，而基于电子密码锁的安全系统是其中的组成部分，因此研究它具有重大的现实意义。本设计由主控芯片51单片机，单片机时钟电路，矩阵键盘，数码管的动态显示，报警电路和开锁电路组成。单片负责控制整个系统的执行过程。关键词：AT89S51、时钟电路、矩阵键盘、数码管的动态显示、报警电路，开锁电路。

引言 (1) 1课程设计题目 (1) 2 系统设计 (2) 2.1 总的系统设计结构图 (2) 2.2系统硬件设计 (2) 3 AT89S52最小系统设计 (3) 3.1 时钟电路设计 (3) 3.2 复位电路设计 (4) 4 键盘及显示报警电路的硬件设计 (5) 4.1 矩阵键盘电路设计 (5) 4.2 显示电路硬件设计 (5) 4.3 继电器驱动电路及报警电路设计 (6) 4.3.1继电器简介 (6) 4.3.2 固态继电器驱动电路设计 (7) 4.3.3报警提示电路 (7) 5 系统软件设计 (8) 5.1主程序模块 (9) 5.2密码比较判断模块 (9) 5.3键盘扫描模块 (9) 5.4修改密码模块 (10) 5.5数码管液晶显示模块 (11) 6 总体调试 (11) 7 总结 (12) 参考文献 (13) 附录 (14)

51单片机电子密码锁设计(包含原理图,电路设计,c语言程序)

电子密码锁设计 1．实验任务根据设定好的密码，采用二个按键实现密码的输入功能，当密码输入正确之后，锁就打开，如果输入的三次的密码不正确，就锁定按键3秒钟，同时发现报警声，直到没有按键按下3种后，才打开按键锁定功能；否则在3秒钟内仍有按键按下，就重新锁定按键3秒时间并报警。 2．电路原理图图4.32.1 3．系统板上硬件连线（1）．把“单片机系统”区域中的P0.0/AD0用导线连接到“音频放大模块”区域中的SPK IN端子上；（2）．把“音频放大模块”区域中的SPK OUT端子接喇叭和；（3）．把“单片机系统”区域中的P2.0/A8－P2.7/A15用8芯排线连接到“四路静态数码显示”区域中的任一个ABCDEFGH端子上；（4）．把“单片机系统“区域中的P1.0用导线连接到“八路发光二极管模块”区域中的L1端子上；

（5）．把“单片机系统”区域中的P3.6/WR、P3.7/RD用导线连接到“独立式键盘” 区域中的SP1和SP2端子上； 4．程序设计内容（1）．密码的设定，在此程序中密码是固定在程序存储器ROM中，假设预设的密码为“12345”共5位密码。（2）．密码的输入问题：由于采用两个按键来完成密码的输入，那么其中一个按键为功能键，另一个按键为数字键。在输入过程中，首先输入密码的长度，接着根据密码的长度输入密码的位数，直到所有长度的密码都已经输入完毕；或者输入确认功能键之后，才能完成密码的输入过程。进入密码的判断比较处理状态并给出相应的处理过程。（3）．按键禁止功能：初始化时，是允许按键输入密码，当有按键按下并开始进入按键识别状态时，按键禁止功能被激活，但启动的状态在3次密码输入不正确的情况下发生的。 5．C语言源程序 #include unsigned char code ps[]={1,2,3,4,5}; unsigned char code dispcode[]={0x3f,0x06,0x5b,0x4f,0x66, 0x6d,0x7d,0x07,0x7f,0x6f,0x00,0x40}; unsigned char pslen=9; unsigned char templen; unsigned char digit; unsigned char funcount; unsigned char digitcount; unsigned char psbuf[9]; bit cmpflag; bit hibitflag; bit errorflag; bit rightflag; unsigned int second3; unsigned int aa; unsigned int bb; bit alarmflag; bit exchangeflag; unsigned int cc; unsigned int dd; bit okflag; unsigned char oka; unsigned char okb; void main(void) {