组合逻辑电路中的竞
争冒险
目录
摘要 1
关键词 (1)
Abstract (1)
Key words (1)
1 引言 (1)
2 竞争冒险现象及产生的原因 (1)
2.1竞争冒险现象 (1)
2.2竞争冒险现象产生的原因 (2)
2.3竞争冒险的危害 (2)
2.4竞争冒险的分类 (2)
2.4.1静态冒险 (2)
2.4.2动态冒险 (2)
3竞争冒险的判断 (2)
3.1代数法 (2)
3.2卡诺图法 (3)
3.3仿真法和实验法 (4)
3.4通过实验判断竞争冒险现象 (4)
3.4.1实验分析 (6)
3.4.2实验总结 (7)
4竞争冒险的消除方法 (7)
4.1增加冗余项法 (7)
4.2消除互补项法 (7)
4.3接入滤波电容 (7)
4.4引入选通脉冲 (8)
4.5引入封锁脉冲 (8)
4.6采用可靠性编码 (8)
4.7输出加D触发器 (8)
5实际应用中竞争冒险的敏感度问题 (8)
6总结 (8)
致谢 10
参考文献 (10)
组合逻辑电路中的竞争冒险
网络工程专业学生郭翔
指导教师吴俊华
摘要：在组合逻辑电路中，当输入信号改变状态时，输出端可能出现由于竞争冒险而产生的干扰脉冲信号，如果负载是对干扰脉冲信号十分敏感的电路，有可能引起电路的误动作，因此应该采取措施消除竞争冒险。从理论上分析了组合逻辑电路竞争冒险的产生，及其判断和消除的方法，其产生原因包括：门电路开关电平的时间差和门电路延迟时间。竞争冒险可以通过代数法、卡诺图法、仿真法和实验法进行判断，采用引入选通脉冲、引入封锁脉冲、增加冗余项、接入滤波电容等手段以消除竞争冒险。
关键词：组合逻辑电路竞争冒险干扰消除门电路
Competitive Adventure in Assembled Logical Circuit
Student Majoring in Network Engineering Guo Xiang
Tutor Wu Junhua
Abstract: The disturbance pulse caused by competition and adventure may be emerged in the out put terminal of assembled logic circuit when the statement of input signals changes. The misact caused by the disturbance may appear if the load is very sensitive to the pulse. So the measures should be taken to eliminate the competition and adventure. The reasons of competition and adventure in assembled logic circuit are analyzed and the judging and eliminating method are provided in the paper. The interval between on/off levels in a gate circuit and the delay time of gate circuits is resulted in by competitive adventure. Competitive adventure can be detected by a circuit’s logical function, listing the truth table of circuit in sequence and testing the circuit. The methods of exerting gating pulse and blocking pulse, transforming function of a circuit, and adding redundancy product term, parallel connection capacitance at the output terminal, etc are applied to eliminate competitive adventure.
Key words: Assembled logic circuit; Competition and adventure; Disturbance eliminating; Gate circuits
1引言
数字电路分为组合逻辑电路和时序逻辑电路两大类，是电子技术的重要组成部分，掌握数字电路的基本知识是设计计算机控制系统的基础。计算机控制系统性能优劣的重要指标是其稳定性、可靠性和抗干扰性，这在很大程度上取决于构成其系统的基本部件的性能。组合逻辑电路中的门电路由于其本身的结构和工作情况，常常会发生竞争冒险现象。因此，在组合逻辑电路的分析和设计中，仅研究输入与输出之间的稳定关系是不够的，还应考虑信号在电路中传输的时延问题，事实上，信号经过任何逻辑门与导线时都会产生时间的延迟，该时间的延迟会使数字系统的操作速度下降，引起电路中波形参数变坏，产生竞争冒险现象，而竞争与冒险现象将会直接影响电路工作的可靠性和稳定性，甚至可能会导致整个数字系统的逻辑紊乱和错误动作。因此在组合逻辑电路中竞争与冒险的判别和消除对于保证电路正常工作具有至关重要的意义[1]。
2 竞争冒险现象及产生的原因
2.1竞争冒险现象
在组合逻辑电路中，所有的逻辑门都存在传输延迟时间，所有的信号也都有上升时间和下降时间，另外，信号经导线传输也需要时间，因此当输入信号改变状态时，输出端可能出现虚假信号即出现过渡干扰脉冲，这种现象称之为组合逻辑电路中的竞争冒险。
2.2竞争冒险现象产生的原因
在没有考虑信号通过导线和逻辑门的传输延迟时间的理想情况下，门电路的输入与输出为稳定状态。但实际情况是信号通过导线和门电路时，都存在时间延迟；信号发生变化时也有一定的上升时间或下降时间。这样，同一个门的一组输入信号，由于它们在此前通过不同数目的门，经过不同长度导线的传输，到达门电路输入端的两个信号，同时向相反的逻辑电平跳变(一个从1变为0，另一个从0变为1)，而变化时间有差异的现象称为竞争。在组合逻辑电路中，当输入信号的状态改变时，输出端可能会出现不正常的干扰信号，使电路产生错误的输出，这种现象称为竞争冒险。对于同一个门电路来说，当有两个输入信号同时向两个相反的逻辑状态变化时，由于两个输入信号到达开门、关门电平的时间不同，就有可能在电路的输出端产生干扰脉冲。可见，门电路存在延迟时间是组合逻辑电路产生竞争冒险现象的根本原因[2]。
2.3竞争冒险的危害
在组合逻辑电路中，如果由于竞争冒险而产生干扰脉冲，势必会对敏感负载产生不良影响，甚至导致误操作，如干扰脉冲可以使寄存器产生误操作，丢失储存的数码，还可以使计数器产生错误计数等等[3]。
2.4竞争冒险的分类
根据胃险的情形可分为静态冒险和动态冒险。
2.4.1静态冒险
如果一个组合电路输入有变化时，输出不应发生变化的情况下，出现一次瞬间的错误变化就叫做静态冒险，而输出稳态值为“l ”的情况下出现负向尖峰脉冲称为“0”型冒险。如果输出稳态值为“0”的情况下出现正向尖峰脉冲称为“1”型冒险。
2.4.2动态冒险
动态冒险是指当输入有变化时，输出应有变化，但输出在变化的过程中出现短暂的错误。
3竞争冒险的判断
3.1代数法
在输出逻辑函数表达式中，若某个变量同时以原变量和反变量两种形式出现，就具备了竞争条件。将其余变量取固定值0或1，若存在A A F +=，则有可能在A 发生变化时，产生偏“1”冒险。若存在A A F ?=，则有可能在A 发生变化时，产生偏“0”冒险
[4]。
(1) 以偏“1”冒险为例说明如下：
令C B AC B A F ++=
由于式中变量A 和C 同时以原变量和反变量两种形式出现，则A 和C 都具备了竞争条件。
当B=C=1时，A A F +=，则A 发生变化时会产生偏“1”冒险。
当A=B=1时，C C F +=，则C 发生变化时会产生偏“1”冒险。
(2)以偏“0”冒险为例说明如下：
令))()((C B C A B A F +++=由于式中变量A 和B 同时以原变量和反变量两种形式出现，则A 和B 都具备了竞争条件。
当B=C=0 时，A A F ?=，则A 发生变化时会产生偏“0”冒险。
当A=C=0 时，B B F ?=，则B 发生变化时会产生偏“0”冒险。
这种方法虽然简单，但局限性太大，因为多数情况下都有两个以上输入变量同时改变状态的可能性。如果输入变量的数目很多，就更难于从逻辑函数式上简单地找出所有产生竞争冒险现象的情况。
3.2卡诺图法
第一步，画出逻辑函数对应的卡诺图。
第二步，在卡诺图上画卡诺圈，如果逻辑函数是与或表达式，那么卡诺圈圈1方格，且1代表原变量，0代表反变量，每个卡诺圈对应逻辑函数中的一个与项。如果逻辑函数是或与表达式，那么卡诺圈圈0方格，且1代表反变量，0代表原变量，每个卡诺圈对应逻辑函数中的一个或项。
第三步，在卡诺图中寻找相切的卡诺圈(即两个卡诺圈之间存在不被同一卡诺圈包含的相邻最小项)，如果存在，则该逻辑函数对应的电路在卡诺圈相切处存在冒险，且圈1方格的为偏“1”冒险，圈0方格的为偏“0”冒险。
(1)以与或表达式为例说明如下：
令 C B AC B A F ++=
由函数表达式可得卡诺图，并可以画出相应的卡诺圈，如图1所示。
图1 函数的卡诺图
由图1可以看出，B A 和AC 两个卡诺圈相切，相切处B=C=1，所以当B=C=1 时，A 发生变化时会产生偏“1”冒险。同样C B 和AC 两个卡诺圈相切，相切处A=B=1，所以当A=B=时，C 发生变化时会产生偏“1”冒险。和代数法得出的结论相同。
(2)以或与表达式为例说明如下： 令))()((B C C A B A F +++=由函数表达式可得卡诺图，并可以画出相应的卡诺
圈，如图2 所示。
图2 函数的卡诺图 由图2可以看出，A + B 和C A +两个卡诺圈相切，相切处B=C=0，所以当B=C=0时，A 发生变化时会产生偏“0”冒险。同样A + B 和C B +两个卡诺圈相切，相切处A=C=0，所以当A=C=0时，B 发生变化时会产生偏“0”冒险。和代数法得出的结论相同。
这种方法适合于输入变量为多变量的情况。
3.3仿真法和实验法
代数法和卡诺图法都比较简单，但不适用于多个变量输入的情况，因此可以采用计算机软件仿真法来判断，例如Multisim 、MAX + plusll 等软件都能有效地检测出电路中存在的竞争冒险现象。而由于电路本身存在的误差等问题，还需要进一步通过实验的段来判断是否存在竞争冒险，该方法虽然繁琐，但可靠性高，是电路设计的必经阶段。
以上几种方法虽然提供了检查各种电路竞争冒险的途径，但即使用计算机辅助分析手段检查过的电路，往往也还需要经过实验的方法检验，才能最终确定电路是否存在竞争冒险现象。因为在用计算机软件模拟数字电路时，只能采用标准化的典型参数，有时还要做一些近似，所以，得到的模拟结果有时和实际电路的工作状态会有差异。因此，只有实验检查的结果才能得出最终的结论[5]。
3.4通过实验判断竞争冒险现象
判断在图3所示的电路中是否存在竞争冒险现象，并用实验验证。
图3电路输出的逻辑函数式可写为C A AB Y +=。在此表达式中，当B=C=1时，A A Y +=，即门电路G4的输入信号为A 、A ，根据竞争冒险的判断方法代数法和卡诺图法可知，在电路的输出端应有竞争冒险现象出现。下面分析几种实验方法的实验结果。
A+B C
B +
C A +G3 1 &
G1 B
A C G2 & & Y G4
组合逻辑电路的分析（大题）一．目的 由逻辑图得出逻辑功能 二．方法（步骤） 1．列逻辑式： 由逻辑电路图列输出端逻辑表达式； （由输入至输出逐级列出） 2．化简逻辑式： 代数法、卡诺图法； （卡诺图化简步骤保留） 3．列真值表： 根据化简以后的逻辑表达式列出真值表；4．分析逻辑功能(功能说明)： 分析该电路所具有的逻辑功能。 （输出与输入之间的逻辑关系）； （因果关系） （描述函数为1时变量取值组合的规律） 技巧：先用文字描述真值表的规律（即叙述函数值为1时变量组合所有的取值），然后总结归纳电路实现的具体功能。
5．评价电路性能。三．思路总结： 组合逻辑 电路逻辑表达式最简表达式真值表逻辑功能化简 变换 四．注意： 关键：列逻辑表达式； 难点：逻辑功能说明 1、逻辑功能不好归纳时，用文字描述真值表的规律。（描述函数值为1时变量组合所有的取值）。 2、常用的组合逻辑电路。 （1）判奇（偶）电路； （2）一致性（不一致性）判别电路； （3）相等（不等）判别电路； （4）信号有无判别电路； （5）加法器（全加器、半加器）； （6）编码器、优先编码器； （7）译码器； （8）数值比较器； （9）数据选择器； （10）数据分配器。
3、多输出组合逻辑电路判别： 1）2个输出时考虑加法器:2输入半加；3输入全加。 2)4输出时考虑编码器：4输入码型变换；编码器。 五．组合逻辑电路分析实例 例1 电路如图所示，分析电路的逻辑功能。 A B Y 解： （1）写出输出端的逻辑表达式：为了便于分析可将电路自左至右分三级逐级写出Z1、Z2、Z3和Y的逻辑表达式为：
组合逻辑电路中的竞争与冒险 前面分析组合逻辑电路时,都没有考虑门电路的延迟时间对电路产生的影响。实际上, 从信号输入到稳定输出需要一定的时间。由于从输入到输出的过程中, 不同通路上门的级数不同, 或者门电路平均延迟时间的差异, 使信号从输入经不同通路传输到输出级的时间不同。由于这个原因, 可能会使逻辑电路产生错误输出,通常把这种现象称为竞争冒险。 竞争:在组合逻辑电路中, 某个输入变量通过两条或两条以上途径传到输出门的输入端, 由于每条途径的延迟时间不同帮到达输出门的时间就有先有后, 这种现象称为竞争。 冒险:是指数字电路中, 某个瞬间出现了非预期信号的现象, 即某一瞬间数字电路出现了违背真值表所规定的逻辑电平。这样就出现了不该出现的尖脉冲, 一、 竞争冒险的概念及其产生的原因 以图示电路为例可看出, 大多数组合电路都存在竞争, 但所有竞争不一定都产生错误的干扰脉冲。竞争是产生冒险的必然条件, 而冒险并非竞争的必然结果。由以上分析可知, 只要两个互补的信号送入同一门电路, 就可能出现竞争冒险。因此把冒险现象分为两种: 1. “ 0”型冒险
A A +冒险在理想情况下输出电平为“ 1” , 由于竞争输出产生低电平窄脉冲。 A A ?冒险在理想情况下输出电平为“ 0” ,由于竞争输出产生高电平窄脉冲。 二、竞争冒险的判断方法 判断竞争冒险是否存在的方法很多,最常见的方法有: 1.代数法 在逻辑函数表达式中, 是否存在某变量的原变量和反变量。若去掉其他变量得到 A A Y +=,电路有可能产生“ 0”冒险;若得到 A A Y ?=,则可能产生“ 1” 冒险。 2.卡诺图法 画出逻辑函数的卡诺图, 当卡诺图中两个合并最小项圈相切, 即两个合并最小项圈相邻—有相邻项, 各合并最小项圈各自独立—不相交时, 这个逻辑函数有可能出现冒险现象。 三、消除竞争冒险的方法 1.修改逻辑设计 (1代数法 ①逻辑变换消去互补量 ((C A B A Y ++=当 B =C=0时, A A Y ?=, 存在竞争冒险。若将逻辑函数表达式进行逻辑变换,则 BC B A AC Y ++=,这时消去了 A A ?互补量,从而不会产生竞争冒险。②增加乘积项 C A AB Y +=当 B=C=1时, A A Y +=,存在竞争冒险。若增加乘积项 BC , 则 BC C A AB Y ++=,消除了竞争冒险。 (2卡诺图法 将卡诺图中相切的圈用一个多余的圈连接起来,即可消除冒险现象。
第七章门电路与组合逻辑电路 习题一 一、选择题 1. 三态门输出高阻状态时，是正确的说法。 A.用电压表测量指针不动 B.相当于悬空 C.电压不高不低 D.测量电阻指针不动 2. 以下电路中可以实现“线与”功能的有。 A.与非门 B.三态输出门 C.集电极开路门 D.漏极开路门 3．以下电路中常用于总线应用的有。 A.T S L门 B.O C门 C.漏极开路门 D.C M O S与非门 4．逻辑表达式Y=A B可以用实现。 A.正或门 B.正非门 C.正与门 D.负或门 5．T T L电路在正逻辑系统中，以下各种输入中相当于输入逻辑“1”。 A.悬空 B.通过电阻 2.7kΩ接电源 C.通过电阻 2.7kΩ接地 D.通过电阻510Ω接地 6．对于T T L与非门闲置输入端的处理，可以。 A.接电源 B.通过电阻3kΩ接电源 C.接地 D.与有用输入端 并联 7．要使T T L与非门工作在转折区，可使输入端对地外接电阻R I。 A.＞R O N B.＜R O F F C.R O F F＜R I＜R O N D.＞R O F F 8．三极管作为开关使用时，要提高开关速度，可。 A.降低饱和深度 B.增加饱和深度 C.采用有源泄放回路 D.采用抗饱和三极管 9．C M O S数字集成电路与T T L数字集成电路相比突出的优点是。 A.微功耗 B.高速度 C.高抗干扰能力 D.电源范围宽 10．与C T4000系列相对应的国际通用标准型号为。 A.C T74S肖特基系列 B.C T74L S低功耗肖特基系列 C.C T74L低功耗系列 D.C T74H高速系列 二、判断题（正确打√，错误的打×） 1．TTL与非门的多余输入端可以接固定高电平。（） 2．当TTL与非门的输入端悬空时相当于输入为逻辑1。（） 3．普通的逻辑门电路的输出端不可以并联在一起，否则可能会损坏器件。（） 4．两输入端四与非门器件74LS00与7400的逻辑功能完全相同。（） 5．CMOS或非门与TTL或非门的逻辑功能完全相同。（）
第九章 门电路及组合逻辑电路 一、填空题 1、模拟信号的特点是在 和 上都是 变化的。（幅度、时间、连续） 2、数字信号的特点是在 和 上都是 变化的。（幅度、时间、不连续） 3、数字电路主要研究 与 信号之间的对应 关系。（输出、输入、逻辑） 4、最基本的三种逻辑运算是 、 、 。（与、或、非） 5、逻辑等式三个规则分别是 、 、 。（代入、对偶、反演） 6、逻辑函数常用的表示方法有 、 和 。（真值表、表达式、卡诺图、逻辑图、波形图五种方法任选三种即可） 7、半导体二极管具有 性，可作为开关元件。（单向导电） 8、半导体二极管 时，相当于短路； 时，相当于开路。（导通、截止） 9、半导体三极管作为开关元件时工作在 状态和 状态。（饱和、截止） 10、在逻辑门电路中，最基本的逻辑门是 、 和 。（与门、或门、非门） 11、与门电路和或门电路具有 个输入端和 个输出端。（多、一） 12、非门电路是 端输入、 端输出的电路。（单、单） 13、根据逻辑功能的不同特点，逻辑电路可分为两大类： 和 。（组合逻辑电路、时序逻辑电路） 14、组合逻辑电路主要是由 、 和 三种基本逻辑门电路构成的。（与门、或门、非门） 15、（1）2(10011011)(= 8)(= 16) 答：233、9B （2）16()(AE = 2)(= 8) 答：10101110、256 （3）()125(10= 2) （4）()375.13(10= 2) 答：（1）1111101（2）1101.011 二、判断题 1、十进制数74转换为8421BCD 码应当是BCD 8421)01110100(。 （√） 2、十进制转换为二进制的时候，整数部分和小数部分都要采用除2取余法。（╳） 3、若两个函数相等，则它们的真值表一定相同；反之，若两个函数的真值表完全相同，则这两个函数未必相等。（╳）
实验题目：组合电路中的竞争和冒险 姓名:班级:学号: 实验时间: 一．实验目的： 1、观察组合电路中的竞争与冒险现象，了解竞争冒险的实验原理 2、了解消除竞争与冒险的方法 二．实验仪器及器件： 1、实验箱、万用表、示波器 2、74LS00，74LS20 三．实验原理： 1、竞争冒险的原理 （1）竞争: 在组合逻辑电路中，某个输入变量通过两条或两条以上的途径传到输出端，由于每条途径延迟时间不同，到达输出门的时间就有先有后，这种现象称为竞争。 （2）冒险：信号在器件内部通过连线和逻辑单元时，都有一定的延时。延时的大小与连线的长短和逻辑单元的数目有关，同时还受器件的制造工艺、工作电压、温度等条件的影响。信号的高低电平转换也需要一定的过渡时间。由于存在这两方面因素，多路信号的电平值发生变化时，在信号变化的瞬间，组合逻辑的输出有先后顺序，并不是同时变化，往往会出现一些不正确的尖峰信号，这些尖峰信号称为"毛刺"。如果一个组合逻辑电路中有"毛刺"出现，就说明该电路存在冒险。 （3）竞争冒险产生原因：由于延迟时间的存在，当一个输入信号经过多条路径传送后又重新会合到某个门上，由于不同路径上门的级数不同，或者门电路延迟时间的差异，导致到达会合点的时间有先有后，从而产生瞬间的错误输出。 （4）竞争与冒险的关系：有竞争不一定会产生冒险，但有冒险就一定有竞争。 2、冒险现象的判别 Y=A?A’可能出现1型冒险 Y=A+A’可能出现0型冒险 3、消除竞争冒险的方法 （1）利用冗余项法： 利用冗余项消除毛刺有2 种方法：代数法和卡诺图法法: a、代数法，在产生冒险现象的逻辑表达式上，加上冗余项或乘上冗余因子； b、卡诺图法，将卡诺图中相切的圈用一个多余的圈连接起来。 （2）选通法: 在电路中加入选通信号，在输出信号稳定后，选通允许输出，从而产生正确输出。 滤出法: 由于冒险脉冲是一个非常窄的脉冲，可以在输出端接一个几百微法的电容将其滤出掉。 （3）常用消除方法： 1、接入滤波电容Cf； 2、引入选通脉冲； 3、修改逻辑设计； 4、.利用可靠性编码； 5、引入封锁脉冲。
组合逻辑电路中的竞 争冒险
目录 摘要 1 关键词 (1) Abstract (1) Key words (1) 1 引言 (1) 2 竞争冒险现象及产生的原因 (1) 2.1竞争冒险现象 (1) 2.2竞争冒险现象产生的原因 (2) 2.3竞争冒险的危害 (2) 2.4竞争冒险的分类 (2) 2.4.1静态冒险 (2) 2.4.2动态冒险 (2) 3竞争冒险的判断 (2) 3.1代数法 (2) 3.2卡诺图法 (3) 3.3仿真法和实验法 (4) 3.4通过实验判断竞争冒险现象 (4) 3.4.1实验分析 (6) 3.4.2实验总结 (7) 4竞争冒险的消除方法 (7) 4.1增加冗余项法 (7) 4.2消除互补项法 (7) 4.3接入滤波电容 (7) 4.4引入选通脉冲 (8) 4.5引入封锁脉冲 (8) 4.6采用可靠性编码 (8) 4.7输出加D触发器 (8) 5实际应用中竞争冒险的敏感度问题 (8) 6总结 (8) 致谢 10 参考文献 (10)
组合逻辑电路中的竞争冒险 网络工程专业学生郭翔 指导教师吴俊华 摘要：在组合逻辑电路中，当输入信号改变状态时，输出端可能出现由于竞争冒险而产生的干扰脉冲信号，如果负载是对干扰脉冲信号十分敏感的电路，有可能引起电路的误动作，因此应该采取措施消除竞争冒险。从理论上分析了组合逻辑电路竞争冒险的产生，及其判断和消除的方法，其产生原因包括：门电路开关电平的时间差和门电路延迟时间。竞争冒险可以通过代数法、卡诺图法、仿真法和实验法进行判断，采用引入选通脉冲、引入封锁脉冲、增加冗余项、接入滤波电容等手段以消除竞争冒险。 关键词：组合逻辑电路竞争冒险干扰消除门电路 Competitive Adventure in Assembled Logical Circuit Student Majoring in Network Engineering Guo Xiang Tutor Wu Junhua Abstract: The disturbance pulse caused by competition and adventure may be emerged in the out put terminal of assembled logic circuit when the statement of input signals changes. The misact caused by the disturbance may appear if the load is very sensitive to the pulse. So the measures should be taken to eliminate the competition and adventure. The reasons of competition and adventure in assembled logic circuit are analyzed and the judging and eliminating method are provided in the paper. The interval between on/off levels in a gate circuit and the delay time of gate circuits is resulted in by competitive adventure. Competitive adventure can be detected by a circuit’s logical function, listing the truth table of circuit in sequence and testing the circuit. The methods of exerting gating pulse and blocking pulse, transforming function of a circuit, and adding redundancy product term, parallel connection capacitance at the output terminal, etc are applied to eliminate competitive adventure. Key words: Assembled logic circuit; Competition and adventure; Disturbance eliminating; Gate circuits 1引言 数字电路分为组合逻辑电路和时序逻辑电路两大类，是电子技术的重要组成部分，掌握数字电路的基本知识是设计计算机控制系统的基础。计算机控制系统性能优劣的重要指标是其稳定性、可靠性和抗干扰性，这在很大程度上取决于构成其系统的基本部件的性能。组合逻辑电路中的门电路由于其本身的结构和工作情况，常常会发生竞争冒险现象。因此，在组合逻辑电路的分析和设计中，仅研究输入与输出之间的稳定关系是不够的，还应考虑信号在电路中传输的时延问题，事实上，信号经过任何逻辑门与导线时都会产生时间的延迟，该时间的延迟会使数字系统的操作速度下降，引起电路中波形参数变坏，产生竞争冒险现象，而竞争与冒险现象将会直接影响电路工作的可靠性和稳定性，甚至可能会导致整个数字系统的逻辑紊乱和错误动作。因此在组合逻辑电路中竞争与冒险的判别和消除对于保证电路正常工作具有至关重要的意义[1]。 2 竞争冒险现象及产生的原因 2.1竞争冒险现象
第三章组合逻辑电路 基本要求： 熟练掌握组合逻辑电路的分析方法；掌握组合逻辑电路的设计方法；理解全加器、译码器、编码器、数据选择器、数据比较器的概念和功能，并掌握它们的分析与实现方法；了解组合逻辑电路中的险象 本章主要内容：组合逻辑电路的分析方法和设计方法。 本章重点： 组合逻辑电路的分析方法 组合逻辑电路的设计方法 常用逻辑部件的功能 本章难点： 组合逻辑电路的设计 一、组合逻辑电路的特点 若一个逻辑电路，在任一时刻的输出仅取决于该时刻输入变量取值组合，而与电路以前的状态无关，则电路称为组合逻辑电路（简称组合电路）。可用一组逻辑函数描述。 组合电路根据输出变量分为单输出组合逻辑电路和多输出组合逻辑电路。 注意：1.电路中不存在输出端到输入端的反馈通路。 2.电路不包含记忆元件。 3.电路的输出状态只由输入状态决定。 二、组合逻辑电路的分析方法 分析的含义：给出一个组合逻辑电路，分析它的逻辑功能。 分析的步骤: 1.根据给出的逻辑电路图，逐级推导，得到输出变量相对于
输入变量的逻辑函数。 2.对逻辑函数化简。 3.由逻辑函数列出对应的真值表。 4.由真值表判断组合电路的逻辑功能。 三、组合电路的分析举例 １、试分析图3-1所示的单输出组合逻辑电路的功能 解：（1）由G1、G2、G3各个门电路的输入输出关系，推出整个电路的表达式： Z1=ABC F=Z1+Z2 （2）对该逻辑表达式进行化简： （3）根据化简后的函数表达式，列出真值表3-1。 （4）从真值表中可以看出：当A、B、C三个输入一致时（或者全为“0”、或者全为“1”），输出才为“1”，否则输出为“0”。所以，这个组合逻辑电路具有检测“输入不一致”的功能，也称为“不一致电路”。
一、简答题 1、什么是触发器的空翻现象？简述造成空翻现象的原因。 答：如果在一个时钟脉冲的高电平作用下，触发器的状态发生了两次或两次以上的翻转，这叫做“空翻”。 由于是电平触发，在CP=1期间，数据输入端如果连续发生变化，触发器也连续随着变化，直到CP由1变0才停止，造成空翻现象的原因是触发器电平触发。 2.简述时序逻辑电路分析的步骤。 答：（1）观察电路，确定电路类型；是同步时序电路还是异步时序电路；是Mealy 型时序电路还是Moore型时序电路。 （2）根据电路写出各触发器驱动方程及时钟方程（即各触发器的CP信号表达式，如果是同步时序电路，则可不写时钟方程（因为每个触发器均接同一个脉冲源，来一个时钟脉冲，每个触发器同时变化）。 （3）将各触发器的驱动方程带入触发器的特性方程，写出各个触发器次态 1 n Q的逻辑 表达式（即状态方程）。 （4）根据电路写出输出逻辑表达式（输出方程）。 （5）推出时序逻辑电路的状态转换真值表、状态转换图及时序图（又称波形图）。 （6）总结和概括这个时序电路的逻辑功能。 3.最小项的性质。 答：（1）任何一组变量取值下，只有一个最小项的对应值为1； （2）任何两个不同的最小项的乘积为0； （3）任何一组变量取值下，全体最小项之和为1。 4.组合电路产生竞争冒险的原因及常用的消除竞争冒险的方法。 答：在组合电路中，当逻辑门有两个互补输入信号同时向相反状态变化时，输出端可能产生过渡干扰脉冲的现象。常用的消除竞争冒险的方法有：输入端加滤波电容、加封锁或选通脉冲、修改逻辑设计等。 5.简述时序逻辑电路与组合逻辑电路的异同。 答：时序逻辑电路是一种任意时刻的输出不仅取决于该时刻电路的输入，而且还与电路过去的输入有关的逻辑电路。因此，时序逻辑电路必须具备输入信号的存储电路，以便此信号在下一时刻其作用。组合逻辑电路在某一时刻的输出只取决于该时刻逻辑电路的输出，与过去的历史情况无关。因此，不需用存储电路记忆过去的输入，只有门电路就可构成。6.简述触发器的基本性质。 答：每个触发器有两个互非的输出端Q和Q,且有以下两个基本性质： （1）触发器有两个稳定的工作状态 一个是“1”态，即输出端Q=1，Q=0；另一个是“0”态，即输出端Q=0，Q=1。在没有外界信号作用时，触发器维持原有的稳定状态不变。 （2）两个稳定的工作状态相互转变 在外界信号作用下，触发器可以从一个稳定状态翻转为另一个稳定状态。所谓“稳定”的状态，是指没有外界信号作用时，触发器电路中电流和电压均维持恒定数值。 7.逻辑函数的表示方法有哪几种？
第九章门电路及组合逻辑电路 一、填空题 1、 模拟信号的特点是在 ______ 和 ______ 上都是 __________ 变化的。（幅度、时间、连续） 2、 数字信号的特点是在 ______ 和 ______ 上都是 __________ 变化的。（幅度、时间、不连续） 3、 数字电路主要研究 ______ 与 ______ 信号之间的对应 ________ 关系。（输出、输入、逻辑） 4、 最基本的三种逻辑运算是 _______ 、 ________ 、 _________ 。（与、或、非） 5、 逻辑等式三个规则分别是 _______ 、 ________ 、 _________ 。（代入、对偶、反演） 6 逻辑函数常用的表示方法有 _________ 、 ________ 和 __________ o （真值表、表达式、卡诺图、逻 辑图、波形图五种方法任选三种即可） 7、 半导体二极管具有 ______ 性，可作为开关元件。（单向导电） 8、 半导体二极管 __________ 时，相当于短路； ______ 时，相当于开路。（导通、截止） 9、 半导体三极管作为开关元件时工作在 __________ 状态和 ___________ 状态。（饱和、截止） 10、 在逻辑门电路中，最基本的逻辑门是 _____ 、 ______ 和 ______ o （与门、或门、非门） 11、 与门电路和或门电路具有 _____ 个输入端和 _____ 个输出端。（多、一） 12、 非门电路是 ___ 端输入、 _______ 端输出的电路。（单、单） 13、 根据逻辑功能的不同特点，逻辑电路可分为两大类： _________ 和 ________ 。（组合逻辑电路、 、判断题 1、十进制数74转换为8421BC ［码应当是（01110100） 8421 BCD 。 （V ） 2、 十进制转换为二进制的时候，整数部分和小数部分都要采用除 2取余法。（X ） 3、 若两个函数相等，贝尼们的真值表一定相同；反之，若两个函数的真值表完全相同，贝U 这两个 函数未必相等。（X ） 4、 证明两个函数是否相等，只要比较它们的真值表是否相同即可。 （V ） 时序逻辑电路） 14、组合逻辑电路主要是由 ____ 、 ____ 和 15、 (1) (10011011)2 ( )8 ( (2) (AE )16 ( ) 2 ( )8 (3) (125)10 ( ) 2 (4) (13.375)10 ( ）2 答：（1） _三种基本逻辑门电路构成的。（与门、或门、非门） ）16 答：233、9B 答：10101110 256 1111101 （2） 1101.011
第五章组合逻辑电路 内容提要 【熟悉】组合逻辑电路的特点(功能、结构) 【掌握】组合逻辑电路的一般分析方法和设计方法 【熟悉】常见的五种组合逻辑电路【掌握】中规模集成组合逻辑电路的应用(扩展与实现组合逻辑函数) 【了解】组合逻辑电路中的竞争和险象一．一．网上导学 二．二．本章小结 三．三．典型例题 四．四．习题答案 网上导学 一. 一. 组合逻辑电路的特点:p123 功能：输出仅取决于该时刻的输入而与电路原状态无关(无记忆功能)； 结构(无记忆元件,无反馈环路). 二. 二. 组合逻辑电路的一般分析方法(组合逻辑电路图→求解逻辑功能): 组合逻辑电路图→列出逻辑函数表达式(迭代法,由输入逐级向后推) →求标准表达式或简化的表达式(转换或化简) →列出相应的真值表→判断电路功能。例5.2.1(异或门) P124 分析图5.3.3逻辑电路 1.1. 迭代法求输出逻辑表达式,如图： 图中,C=,D=AB,用迭代法求出电路输出逻辑表达式 F= 2.列出真值表(表5.2.1, P125) 分析真值表可知该电路是一个异或门 例2. 试分析下面电路 1.由上图可知 E=AB，D=AC，G=BC，迭代法得 F=E+D+G=AB+AC+BC 2. 列出相应的真值表 由真值表可以看出,该逻辑电路是一个三人多数表决电路。
三. 三. 组合逻辑电路的一般设计方法： 根据设计要求(要实现的逻辑功能)→画出逻辑电路图. 设计要求→列出真值表(确定输入、输出变量及它们的逻辑关系) →化简写出简化的逻辑表达式(→或转换成逻辑器件所需的表达形式)→画出逻辑图。例5.3.1(多数表决器) P125。 举例：设计一个一位加法器(半加器)电路. 1.1. 该电路有两个输入An、Bn和二个输出Sn和 , 2. 由真值表写出逻辑表达式(化简或转换,本题无) Sn=, =An*Bn 3.3. 画出逻辑图 四.组合逻辑电路中的竞争和险象：P126~P129 竞争：因门电路的传输时延而造成多路信号由于经过不同路径产生的时差现象；险象：由竞争产生的错误输出；检查(产生条件：输入存在互补变化；消除：添加冗余项. 竞争(B=0) *消除方法：参考例5.4.3(P128) 四. 四. 常见的五种组合逻辑电路：p129-p141 着重于其功能和输出与输入的对应逻辑关系. 1.1. 编码：将输入信号转换成对应的数码信号； 编码器：互斥输入，方块图、逻辑图P130 功能表见表5.5.1(P129) 优先编码，方块图、逻辑图、功能表P131； 2.2. 译码：将输入的码组翻译变换成对应的输出信号,是编码的逆过 程； 译码器：二进制译码器, 方块图、逻辑图； 功能表见表5.5.3(P133) 数字显示译码器： 功能表见表5.5.5(P133) 七段显示十进制数字 十进制数字显示p133；十进制数码显示
第十六章 门电路和组合逻辑电路 一 选择题 1、下列逻辑表达式正确的是（ ）。 .0A A A += .11B A ?= .C A AB A B +=+ .D A AB AB += 2、时序逻辑电路中，以下说法正确的是（ ）。 A 、电路中任意时刻的输出只取决于当时的输入信号，与电路原来的 状态无关。 B 、电路中任意时刻的输出不仅与当时的输入信号有关，同时还取决于 电路原来的状态。 C 、电路中任意时刻的输出只取决于电路原来的状态，与当时的输入 信号无关。 D 、以上均不正确。 3、数据选择器的地址输入端有2个时，最多可以有（ ）个数据信号 输入。 A 、1 B 、2 C 、4 D 、8 4、数据选择器的地址输入端有3个时，最多可以有（ ）个数据信号输入。 A 、4 B 、6 C 、8 D 、16 5、组合逻辑电路中，以下说法正确的是（ ）。 A 、电路中任意时刻的输出只取决于当时的输入信号，与电路原来的状态无关。 B 、电路中任意时刻的输出不仅与当时的输入信号有关，同时还取决于电路原来的状态。 C 、电路中任意时刻的输出只取决于电路原来的状态，与当时的输入信号无关。 D 、以上均不正确。 6、下列几种TTL 电路中，输出端可实现线与功能的电路是（ ）。 A 、或非门 B 、与非门 C 、异或门 D 、OC 门 7、数据选择器有10个数据信号输入端时，至少得有（ ）个地址输入端。 A 、2 B 、3 C 、4 D 、5 8、以下哪个电路不是组合逻辑电路（ ）。 A 、编码器 B 、计数器 C 、译码器 D 、加法器
9、下列逻辑表达式正确的是（ ）。 .0A A A += .11B A ?= .C A AB A B +=+ .D A AB AB += 10、衡量集成逻辑电路优劣的因数是用它的：（ ） A ．增益×带宽； B ．传输延迟时间×功耗； C ．扇出系数×传输延迟时间； D ．噪声容限×功耗。 11、以下诸论述中，唯一正确的是：（ ） A ．可以用OC 门构成电平变换电路； B ．ECL 门电路主要用于集成度要求高的场合； C ．CM0S 器件不可以和TTL 器件兼容； D ．CMOS 器件的电源电压使用范围特别小，对电源的准确性要求严格． 12、集成门电路（不论是与、或、与非…等）的输入端若超过了需要，则这些多余的输入端应按哪种方式去处置才是正确的？（ ） A ．让它们开路； B ．让它们通过电阻接最高电平（例如电源电压）； C ．让它们接地，或接电源的最低电平； D ．让它们和使用中的输入端并接。 13、 以下表达式中符合逻辑运算法则的是（ ） A.C ·C=C 2 B.1+1=10 C.0<1 D.A+1=1 14、 当逻辑函数有n 个变量时，共有（ ）个变量取值组合？ A. n B. 2n C. n 2 D. 2n 15、. 逻辑函数的表示方法中具有唯一性的是（ ） A .真值表 B.表达式 C.逻辑图 D.卡诺图 16、F=A B +BD+CDE+A D=（ ） A.D B A + B.D B A )(+ C.))((D B D A ++ D.))((D B D A ++ 二 填空题 1.电子电路按功能可分为 电路和 电路。 2.根据电路的结构特点及其对输入信号响应规则的不同，数字电路可分为 和 。 3.数字电路的分析方法主要用 、功能表、 、波形图。 4.数字信号是一系列时间和数值都 的信号。 5.在数字电路中有两种数字逻辑状态分别是逻辑 和逻辑 。 6.逻辑函数F=)(B A A ⊕⊕ =
1. 什么是竞争冒险？ 信号在通过连线和逻辑单元时，都有一定的延时。延时的大小与连线的长短和逻辑单元的数目有关，同时还受器件的制造工艺、工作电压、温度等条件的影响。信号的高低电平转换也需要一定的过渡时间。由于存在这两方面因素，多路信号的电平值发生变化时，在信号变化的瞬间，组合逻辑的输出有先后顺序，并不是同时变化,成为“竞争”；往往导致出现一些不正确的尖峰信号，这些尖峰信号称为"毛刺"。 如果一个组合逻辑电路中有"毛刺"出现，就说明该电路存在“冒险”。冒险是由变量的竞争引起的。冒险又分为逻辑冒险和功能冒险。 简言之：在组合逻辑中，由于门的输入信号通路中经过了不同的延时，导致到达该门的时间不一致叫竞争，竞争产生冒险。 2. 竞争冒险产生的原因？（1）根本原因：延迟（2）详细分析： 竞争冒险的产生受到四个要素的制约，即：时间延迟、过渡时间、逻辑关系和延迟信号相位。 [1]时间延迟，即信号在传输中受路径、器件等因素影响，输入端信号间出现的时间差异 [2]过渡时间，即脉冲信号状态不会发生突变，必须经历一段极短的过渡时间 [3]逻辑关系，即逻辑函数式 [4]延迟信号相位，即延迟信号状态间的相位关系，涵盖延迟信号同相位和延迟信号反相位两个方面。延迟信号状态变化相同的则是延迟信号同相位，反之则是反相位。 时间延迟和过渡时间要素是竞争冒险的产生原因，逻辑关系和延迟信号相位要素是竞争冒险的产生机制。由原因和机制，构成竞争冒险的产生条件。当电路满足产生条件时，则一定产生毛刺。 3. 如何判断有竞争冒险？ 3.1 逻辑冒险的判断方法有两种： 1). 代数法： 在逻辑函数表达式中，若某个变量同时以原变量和反变量两种形式出现，例如：逻辑函数在一定条件下可简化为Y=A+A反或Y=A*A反就具备了竞争条件。去掉其余变量（也就是将其余变量取固定值0或1），留下有竞争能力的变量，如果表达式为F=A+A~(用A~表示A的反变量，以下同)，就会产生0型冒险(F应该为1而实际却为0)；如果表达式为F=AA~,就会产生1型冒险。例：表达式 F=AB+CB~,当A=C=1时，F=B+B~，在B发生跳变时，可能出现0型冒险。 2). 卡诺图法：将函数填入卡诺图，按照函数表达式的形式圈好卡诺圈。 A\BC| 00 01 11 10 ----------------------- 0 | 0 0 0 1 1 | 0 1 1 1 F=AC+BC~的卡诺图（将101和111的1圈一起，010和110的1圈一起）通过观察发现，这两个卡诺圈相切。则函数在相切处两值间跳变时发生逻辑冒险。（前提是这两个卡诺圈没有被其他卡诺圈包围） 3.2 功能冒险的判断： 功能冒险是当多个输入信号同时变化的瞬间，由于变化快慢不同而引起的冒险。 卡诺图法：依然用上面的卡诺图，按同样函数圈好。举例F=AC+BC~中，ABC从111变为
20章 组合电路 20-0XX 选择与填空题 20-1XX 画简题 20-2XX 画图题 20-3XX 分析题 20-XX 设计题 十二、[共8分]两个输入端的与门、 或门和与非门的输入波形如图 12 所示， 试画出其输出信号的波形。 解： 设与门的输出为F 1， 或门的输出为F 2，与非门的输出为F 3，根据逻辑关系其输出波形如图所示。 20-0XX 选择与填空题 20-001试说明能否将与非门、或非门、异或门当做反相器使用？如果可以，其他输入端应如何连接？ 答案 与非门当反相器使用时，把多余输入端接高电平 或非门当反相器使用时，把多余输入端接低电平 A B F 1F 2F 3 (a) (b)
异或门当反相器使用时，把多余输入端接高电平 20-002、试比较TTL 电路和CMOS 电路的优、缺点。 答案 COMS 电路抗干扰能力强，速度快，静态损耗小，工作电压范围宽， 有取代TTL 门电路的趋势。 20-003简述二极管、三极管的开关条件。 答案 二极管：加正向电压导通，相当于开关闭合；反向电压截止，相当于 开关断开。三极管：U BE <0V 时，三极管可靠截止，相当于开关断开； i B 》I BS 时，三极管饱和，相当于开关闭合。 20-0004、同或运算关系，当两输入不相等时，其输出为1；异或运算关系，当两输入相等时，其输出为0； 20-0005、 若各门电路的输入均为A 和B ，且A=0，B=1；则与非门的输出为 _________,或非门的输出为___ ___,同或门的输出为__ __。 20-0006、逻辑代数中有3种基本运算： 、 和 。 A. 或非，与或，与或非 B. 与非，或非，与或非 C. 与非，或，与或 D. 与，或，非 20-0007、逻辑函数有四种表示方法，它们分别是（ ）、（ ）、（ ）和（ ）。 20-0008、将2004个“1”异或起来得到的结果是（ ）。 20-0009、是8421BCD 码的是（ ）。 A 、1010 B 、0101 C 、1100 D 、1101 2）、和逻辑式BC A A + 相等的是（ ）。 A 、ABC B 、1+B C C 、A D 、BC A + 3）、二输入端的或非门，其输入端为A 、B ，输出端为Y ,则其表达式 Y= （ ）。 A 、A B B 、AB C 、B A + D 、A+B
组合逻辑电路的分析与设计 实验报告 院系：电子与信息工程学院班级：电信13-2班 组员姓名: 一、实验目的 1、掌握组合逻辑电路的分析方法与测试方法。 2、掌握组合逻辑电路的设计方法。 二、实验原理 通常逻辑电路可分为组合逻辑电路和时序逻辑电路两大类。电路在任何时刻，输出状态只取决于同一时刻各输入状态的组合，而与先前的状态无关的逻辑电路称为组合逻辑电路。 1.组合逻辑电路的分析过程，一般分为如下三步进行：①由逻辑图写输出端的逻辑表达式；②写出真值表；③根据真值表进行分析，确定电路功能。 2.组合逻辑电路一般设计的过程为图一所示。 图一组合逻辑电路设计方框图 3.设计过程中，“最简”是指按设计要求，使电路所用器件最少，器件的种类最少,而且器件之间的连线也最少。 三、实验仪器设备 数字电子实验箱、电子万用表、74LS04、74LS20、74LS00、导线若干。 74LS00 74LS04 74LS20 四、实验内容及方法
1 、设计4线-2线优先编码器并测试其逻辑功能。 数字系统中许多数值或文字符号信息都是用二进制数来表示，多位二进制数的排列组合叫做代码，给代码赋以一定的含义叫做编码。 (1)4线-2线编码器真值表如表一所示 4线-2线编码器真值表 (2)由真值表可得4线-2线编码器最简逻辑表达式为 Y=((I0′I1′I2I3′)′(I0′I1′I2′I3)′)′ 1 Y=((I0′I1I2′I3′)′(I0′I1′I2′I3)′)′ (3)由最简逻辑表达式可分析其逻辑电路图 4线-2线编码器逻辑图 （4）按照全加器电路图搭建编码器电路，注意搭建前测试选用的电路块能够正常工作。 （5）验证所搭建电路的逻辑关系。 I=1 1Y0Y=0 0 1I=1 1Y0Y=0 1 I=1 1Y0Y=1 0 3I=1 1Y0Y=1 1 2 2、设计2线-4线译码器并测试其逻辑功能。 译码是编码的逆过程，它能将二进制码翻译成代表某一特定含义的号.(即电路的某种状态)，具有译码功能的逻辑电路称为译码器。 （1）2线-4线译码器真值表如表二所示
实验十七竞争冒险 一、实验目的 通过实验观察组合电路中存在的竟争冒险现象，学会用实验手段消除责争冒险对电路 的影响． 二、实验内容 1．八位串行奇仍校验电路竞争冒险现象的观察及消除。 图17．1所示电路为八位串行奇偶校验电路。 图17．1八位串行奇、偶校验电路 按图接线。 测试电路的逻辑功能。a．b…g，h分别接逻辑开关K1；～K9，z接发光二级管显示。改变K1～K8的状态．观察并记录Z的变化。
（注：时间关系，仅列举几个有代表性的结果。其中以开关闭合表示“1”，开关断开表示“0”.） K1K2K3K4K5K6K7K8Z 000000001 000000010 000000111 000001110 000011111 000111110 001111111 011111110 111111111 表 由表可以看出每一次开关的断开和闭合都影响发光二极管的状态。
a接脉冲．b．c··h接高电平．用示波器观察并记录a和y湍的波形测出信号经七级异或门的延迟时间。
由上图可以看出，延迟时间为20ms a和h端接同一脉冲．b．c··g为高电平．观察并记录a和y端的波形。说明y端的
波形有何异常现象 如上图所示输出端y出现了原设计中没有的窄脉冲， 若采用加电容的办法来消除此异常现象．则电容C应接在何处 如图所示，滤波电容C应该与输出端并联. ，若设门的输出电阻R0≈100Ω，估算电容C值的大小测出门电路的阈值电压V T
用实验法测出消除上述异常现象所需的电容值．说明产生误差的原因有哪些 2．组合电路竞争冒险现象的观察及消除 组合电路如图17．2所示。 测试电路功能．结果列成真值表形式。 泪实验法测定．在信号变化过程中．竟争冒险在何处，什么时刻可能出现 用校正项的办法来消除竟争冒险．则电路应怎洋修改画出修改后的电路．并用实验验证之。若改用加滤波电容的办法来消除竞争冒险．则电容C应加在何处其值约为多大试通过实验验证之。
第三章组合逻辑电路的分析和设计 [教学要求] 1.掌握逻辑代数的三种基本运算、三项基本定理、基本公式和常用公式； 2.掌握逻辑函数的公式化简法和卡诺图化简法； 3.了解最小项、最大项、约束项的概念及其在逻辑函数化简中的使用。 4.掌握组合逻辑电路的分析和设计方法； 5.了解组合电路中的竞争和冒险现象、产生原因及消除方法。 [教学内容] 1．逻辑代数的三种基本运算、三项基本定理、基本公式和常用公式 2．逻辑函数的公式化简法和卡诺图化简法 3．最小项、最大项、约束项的概念及其在逻辑函数化简中的使用 4．组合逻辑电路的分析方法 5．组合逻辑电路的设计方法 6．组合电路中的竞争和冒险现象、产生原因及消除方法 组合逻辑电路――在任何时刻，输出状态只决定于同一时刻各输入状态的组合，而和先前状态无关的逻辑电路。 组合逻辑电路具有如下特点： （1）输出、输入之间没有反馈延迟通路； （2）电路中不含记忆单元。 3.1 逻辑代数 逻辑代数是分析和设计逻辑电路不可缺少的数学工具。逻辑代数提供了一种方法，即使用二值函数进行逻辑运算。逻辑代数有一系列的定律和规则，用它们对数学表达式进行处理，可以完成对电路的化简、变换、分析和设计。
一、逻辑代数的基本定律和恒等式 常用逻辑代数定律和恒等式表：P90 加乘非 基本定律 结合律 交换律 分配律 反演律（摩根定律） 吸收律 其他常用恒等式 表中的基本定律是根据逻辑加、乘、非三种基本运算法则，推导出的逻辑运算的一些基本定律。对于表中所列的定律的证明，最有效的方法就是检验等式左边的函数和右边函数的真值表是否吻合。 证明： 证明如下： 二、逻辑代数的基本规则
A A Y 1G 1 2.3 组合逻辑电路的竞争与冒险 本次重点内容： 组合逻辑电路的竞争 组合逻辑电路的冒险 教学过程 一、组合逻辑电路中的竞争冒险 （一） 竞争冒险现象及其产生的原因 1．理想情况： 输入与输出为稳定状态或没有考虑信号通过导线和逻辑门的传输延迟时间。 2．实际情况： 信号通过导线和门电路时，都存在时间延迟tpd 。信号发生变化时也有一定的上升时间tr 或下降时间tf 。 3．竞争： 同一个门的一组输入信号，由于它们在此前通过不同数目的门，经过不同长度导线的传输，到达门输入端的时间会有先有后,这一现象称为竞争。 4．冒险： 逻辑门因输入端的竞争而导致输出产生不应有的尖峰干扰脉冲（又称过渡干扰脉冲）的现象。如下图所示电路中，输出Y=A+ ：
理想情况下的工作波形如图12－6（b ）所示。如考虑到G1门的平均传输延迟时间tpd.时，则工作波形如图12－6（c ）所示。可见，G2门的两个输入信号A 、A 由于传输路径不同，到达G2门的输入端时，A 信号比A 延迟了tpd.。因此，使G2门输出 端出现了很窄的负脉冲。按照设计要求，这个负尖脉冲是不应该出现的，他的出现可能会导致负载电路的错误动作。 在下图（a ）所示电路中，输出Y= A ·A ，如考虑G1门的平均传输延迟时间tpd.时，则在G2输出端出现了不应有的很窄的正尖峰脉冲，如下图（b ） G 1 Y A A A (a)(b) 5、产生竞争冒险的主要原因： 在组合逻辑电路中，当一个门电路如G2输入两个同时向相反方向变化的互补信号时，则在输出端可能会产生不应有的尖峰干扰脉冲。 （二）冒险现象的判别 在组合逻辑电路中，是否存在冒险现象，可通过逻辑函数来判别。如根据组合逻辑电路写出的输出逻辑函数在一定条件下可简化成下列两种形式时，则该组合逻辑电路可能存在冒险现象，即 Y= A ·A ,可能出现1型冒险。 Y= A +A ，可能出现0型冒险。 例：试判别逻辑函数式Y=AC+A B+A C 是否可能出现冒险现象。 解：写出逻辑函数式Y=AC+A B+A C 。
一．目的 由逻辑图得出逻辑功能 二．方法（步骤） 1．列逻辑式： 由逻辑电路图列输出端逻辑表达式； （由输入至输出逐级列出） 2．化简逻辑式： 代数法、卡诺图法； （卡诺图化简步骤保留） 3．列真值表： 根据化简以后的逻辑表达式列出真值表；4．分析逻辑功能(功能说明)： 分析该电路所具有的逻辑功能。 （输出与输入之间的逻辑关系）； （因果关系） （描述函数为1时变量取值组合的规律） 技巧：先用文字描述真值表的规律（即叙述函数值为1时变量组合所有的取值），然后总结归纳电路实现的具体功能。 5．评价电路性能。 三．思路总结：
四．注意： 关键：列逻辑表达式； 难点：逻辑功能说明 1、逻辑功能不好归纳时，用文字描述真值表的规律。（描述函数值为1时变量组合所有的取值）。 2、常用的组合逻辑电路。 （1）判奇（偶）电路； （2）一致性（不一致性）判别电路； （3）相等（不等）判别电路； （4）信号有无判别电路； （5）加法器（全加器、半加器）； （6）编码器、优先编码器； （7）译码器； （8）数值比较器； （9）数据选择器； （10）数据分配器。 3、多输出组合逻辑电路判别： 1）2个输出时考虑加法器:2输入半加；3输入全加。 2)4输出时考虑编码器：4输入码型变换；编码器。
五．组合逻辑电路分析实例 例1 电路如图所示，分析电路的逻辑功能。 A B Y 解： （1）写出输出端的逻辑表达式：为了便于分析可将电路自左至右分三级逐级写出Z 1、Z 2、Z 3和Y 的逻辑表达式为： 321 3121Z Z Y BZ Z AZ Z AB Z ==== （2）化简与变换：将Z 1、Z 2、和Z 3代入到公式Y 中进行公式化简得： B A B A BZ AZ BZ AZ Z Z Z Z Y +=+=+=+==11113232 （3）列出真值表：根据化简以后的逻辑表达式列出真值表如表所示。