第四章 组合逻辑模块及其应用
上一章介绍了组合逻辑电路的分析与设计方法。随着微电子技术的发展，现在许多常用的组合逻辑电路都有现成的集成模块，不需要我们用门电路设计。本章将介绍编码器、译码器、数据选择器、数值比较器、加法器等常用组合逻辑集成器件，重点分析这些器件的逻辑功能、实现原理及应用方法。
4.1 编码器
一． 编码器的基本概念及工作原理
编码——将字母、数字、符号等信息编成一组二进制代码。 例：键控8421BCD 码编码器。
左端的十个按键S 0～S 9代表输入的十个十进制数符号0～9，输入为低电平有效，即某一按键按下，对应的输入信号为0。输出对应的8421码，为4位码，所以有4个输出端A 、B 、C 、D 。
B
C
D
图4.1.1 键控8421BCD 码编码器
由真值表写出各输出的逻辑表达式为：
9898S S S S A =+=
76547654S S S S S S S S B =+++= 76327632S S S S S S S S C =+++= 9753197531S S S S S S S S S S D =++++=
表4.1.1 键控8421BCD 码编码器真值表
画出逻辑图，如图4.1.1所示。
其中GS 为控制使能标志，当按下S 0～S 9任意一个键时，GS =1，表示有信号输入；当S 0～S 9均没按下时，GS =0，表示没有信号输入，此时的输出代码0000为无效代码。
二． 二进制编码器
用n 位二进制代码对2n 个信号进行编码的电路称为二进制编码器。
3位二进制编码器有8个输入端3个输出端，所以常称为8线—3线编码器，其功能真值表见表4.1.2，输入为高电平有效。
表4.1.2 编码器真值表
由真值表写出各输出的逻辑表达式为： 76542I I I I A = 76321I I I I A = 75310I I I I A = 用门电路实现逻辑电路。
A A A 3I 1
I I 17I 4I 60
2I 5
图4.1.2 3位二进制编码器
三． 优先编码器
优先编码器——允许同时输入两个以上的编码信号，编码器给所有的输入信号规定了优先顺序，当多个输入信号同时出现时，只对其中优先级最高的一个进行编码。
74148是一种常用的8线-3线优先编码器。其功能如表4.1.3 所示，其中I 0～I 7为编码输入端，低电平有效。A 0～A 2为编码输出端，也为低电平有效，即反码输出。其他功能：
（1）EI 为使能输入端，低电平有效。
（2）优先顺序为I 7→I 0，即I 7的优先级最高，然后是I 6、I 5、…、I 0。 （3）GS 为编码器的工作标志，低电平有效。 （4）EO 为使能输出端，高电平有效。
表4.1.3 74148优先编码器真值表
其逻辑图如图所示。
7
I EI
I 1I 2I 543I 6I I A
A A 0I （a）
图4.1.3 74148优先编码器的逻辑图
四． 编码器的应用 1．编码器的扩展
集成编码器的输入输出端的数目都是一定的，利用编码器的输入使能端EI 、输出使能端EO 和优先编码工作标志GS ，可以扩展编码器的输入输出端。
图4.1.4所示为用两片74148优先编码器串行扩展实现的16线—4线优先编码器。
1X 2X X 560
X 7X X 3X X 4X 14915X 8
13X X 10X X 1112X X Y 0Y 1Y 2Y EO
图4.1.4 串行扩展实现的16线—4线优先编码器
它共有16个编码输入端，用X 0～X 15表示；有4个编码输出端，用Y 0～Y 3表示。片1为低位片，其输入端I 0～I 7作为总输入端X 0～X 7；片2为高位片，其输入端I 0～I 7作为总输入端X 8～X 15。两片的输出端A 0、A 1、A 2分别相与，作为总输出端Y 0、Y 1、Y 2，片2的GS 端作为总输出端Y 3。片1的输出使能端EO 作为电路总的输出使能端；片2的输入使能端EI 作为电路总的输入使能端，在本电路中接0，处于允许编码状态。片2的输出使能端EO 接片的输入使能端EI ，控制片1工作。两片的工作标志GS 相与，作为总的工作标志GS 端。
电路的工作原理为：当片2的输入端没有信号输入，即X 8～X 15全为1时，GS 2=1（即Y 3=1），
EO 2=0（即EI 1=0），片1处于允许编码状态。设此时X 5=0，则片1的输出为A 2A 1A 0=010，由于片2输出A 2A 1A 0=111，所以总输出Y 3Y 2Y 1Y 0=1010。
当片2有信号输入，EO 2=1（即EI 1=1），片1处于禁止编码状态。设此时X 12=0（即片2的I 4=0），则片2的输出为A 2A 1A 0=011，且GS 2=0。由于片1输出A 2A 1A 0=111，所以总输出Y 3Y 2Y 1Y 0=0011。
2．组成8421BCD 编码器
图4.1.5所示是用74148和门电路组成的8421BCD 编码器，输入仍为低电平有效，输出为8421DCD 码。工作原理为：
当I 9、I 8无输入（即I 9、I 8均为高平）时，与非门G 4的输出Y 3=0，同时使74148的EI =0，允许74148工作，74148对输入I 0～I 7进行编码。如I 5=0，则A 2A 1A 0=010，经门G 1、G 2、G 3处理后，Y 2Y 1Y 0=101，所以总输出Y 3Y 2Y 1Y 0=0101。这正好是5的842lBCD 码。
当I 9或I 8有输入（低电平）时，与非门G 4的输出Y 3=1，同时使74148的EI =1，禁止74148工作，使A 2A 1A 0=111。如果此时I 9=0，总输出Y 3Y 2Y 1Y 0=1001。如果I 8=0，总输出Y 3Y 2Y 1Y 0=1000。正好是9和8的842lBCD 码。
I I 457I 162I I I 0
3I I I 98
I
图4.1.5 74148组成8421BCD 编码器
4.2 译码器
一． 译码器的基本概念及工作原理
译码器——将输入代码转换成特定的输出信号。
假设译码器有n 个输入信号和N 个输出信号，如果N =2n ，就称为全译码器，常见的全译码器有2线—4线译码器、3线—8线译码器、4线—16线译码器等。如果N ＜2n ，称为部分译码器，如二一十进制译码器（也称作4线—10线译码器）等。
下面以2线—4线译码器为例说明译码器的工作原理和电路结构。 2线—4线译码器的功能如表4.2.1 所示。
表4.2.1 2线—4线译码器功能表
由表4.2.1可写出各输出函数表达式：
B A EI Y =0 B A EI Y =1 B A EI Y =2 AB EI Y =3
用门电路实现2线—4线译码器的逻辑电路如图4.2.1所示。
A B
Y Y Y Y
图4.2.1 2线—4线译码器逻辑图
二． 集成译码器 1.二进制译码器74138
74138是一种典型的二进制译码器，其逻辑图和引脚图如图4.2.2所示。它有3个输入端A 2、A 1、A 0，8个输出端Y 0~Y 7，所以常称为3线—8线译码器，属于全译码器。输出为低电平有效，G 1、G 2A 和G 2B 为使能输入端。
Y Y Y Y Y Y Y Y A 0A 1A 2
G 1G 2A G 2B
（a）
图4.2.2 74138集成译码器逻辑图 表4.2.2 3线—8线译码器74138功能表
2.8421BCD 译码器7442（自学）
三． 译码器的应用 1．译码器的扩展
利用译码器的使能端可以方便地扩展译码器的容量。图4.2.4所示是将两片74138扩展为4线—16线译码器。
其工作原理为：当E ＝1时，两个译码器都禁止工作，输出全1；当E ＝0时，译码器工作。这时，如果A 3=0，高位片禁止，低位片工作，输出Y 0～Y 7由输入二进制代码A 2A l A 0决定；如果A 3=1，低位片禁止，高位片工作，输出Y 8～Y 15由输入二进制代码A 2A l A 0决定。从而实现了4线—16线译码器功能。
2A
A 0
1A 3
A Y Y Y Y Y Y Y Y 91410Y Y Y Y 12Y 13Y 11Y Y
图4.2.4 两片74138扩展为4线—16线译码器
2．实现组合逻辑电路
由于译码器的每个输出端分别与一个最小项相对应，因此辅以适当的门电路，便可实现任何组合逻辑函数。
例4.2.1 试用译码器和门电路实现逻辑函数
AC BC AB L ++=
解：（1）将逻辑函数转换成最小项表达式，再转换成与非—与非形式。
ABC C AB C B A BC A L +++==m 3+m 5+m 6+m 7
=????7653
m m m m
（2）该函数有三个变量，所以选用3线—8线译码器74138。
用一片74138加一个与非门就可实现逻辑函数L ，逻辑图
如图4.2.5所示。
例4.2.2 某组合逻辑电路的真值表如表4.2.4所示，试用译码器和门电路设计该逻辑电路。
解：（1）写出各输出的最小项表达式，再转换成与非—
与非形式。
ABC C B A C B A C B A L +++=74217421m m m m m m m m ???=+++= C AB C B A BC A F ++=6
53653m m m m m m ??=++=
C AB C B A C B A C B A G +++=6
4206420m m m m m m m m ???=+++=
（2）选用3线—8线译码器74138。设A =A 2、B =A 1、C =A 0。将L 、F 、G 的逻辑表达式与74138的输出表达式相比较，有：
7421Y Y Y Y L ???=
6
53Y Y Y F ??=
6
420Y Y Y Y G ???=
用一片74138加三个与非门就可实现该组合逻辑电路，逻辑图
如图4.2.6所示。
图4.2.6 例4.2.2逻辑图
F G L
1G 0A 74138
G 2A 2B 12A G A Y 1Y Y Y 2Y Y Y 73Y 4560
A
B
C
1
L 图4.2.5 例4.2.1逻辑图
表4.2.4 例4.2.2 的真值表
可见，用译码器实现多输出逻辑函数时，优点更明显。
3．构成数据分配器
数据分配器——将一路输入数据根据地址选择码分配给多路数据输出中的某一路输出。 它的作用与图4.2.7所示的单刀多掷开关相似。
由于译码器和数据分配器的功能非常接近，所以译码器一个很重要的应用就是构成数据分配器。也正因为如此，市场上没有集成数据分配器产品，只有集成译码器产品。当需要数据分配器时，可以用译码器改接。
例4.2.3 用译码器设计一个“1线-8线”数据分配器。
图4.2.8 用译码器构成数据分配器
四．数字显示译码器
0Y Y 1Y 23Y 4Y Y 5Y 67Y A A A 2102A G G 12B G 74183D 100D 1D 2D 3D D 45D D 6
D 7ê?3??Yêyêyê?è??
Yμ??·????D?o?D n位地址选择信号0
D 1D 2D …
n -1数据分配器示意图
图4.2.7数
数据据
输
输出
入
在数字系统中，常常需要将数字、字母、符号等直观地显示出来，供人们读取或监视系统的工作情况。能够显示数字、字母或符号的器件称为数字显示器。
在数字电路中，数字量都是以一定的代码形式出现的，所以这些数字量要先经过译码，才能送到数字显示器去显示。这种能把数字量翻译成数字显示器所能识别的信号的译码器称为数字显示译码器。
常用的数字显示器有多种类型。
按显示方式分，有字型重叠式、点阵式、分段式等。
按发光物质分，有半导体显示器，又称发光二极管(LED )显示器、荧光显示器、液晶显示器、气体放电管显示器等。
目前应用最广泛的是由发光二极管构成的七段数字显示器。 1．七段数字显示器原理
七段数字显示器就是将七个发光二极管（加小数点为八个）按一定的方式排列起来，七段a 、b 、c 、d 、e 、f 、g （小数点DP ）各对应一个发光二极管，利用不同发光段的组合，显示不同的阿拉伯数字。
图4.2.9 七段数字显示器及发光段组合图 （a ）显示器 （b ）段组合图
按内部连接方式不同，七段数字显示器分为共阴极和共阳极两种。
图4.2.10 半导体数字显示器的内部接法 （a ）共阳极接法 （b ）共阴极接法
半导体显示器的优点是工作电压较低（1.5～3V ）、体积小、寿命长、亮度高、响应速度快、工作可靠性高。缺点是工作电流大，每个字段的工作电流约为10mA 左右。
d c DP C O M
e O M
COM a b c d e f g DP
b c d a g f e 3A A 2A 1A 0
7448LT
RBI
BI/RBO
2．七段显示译码器7448
七段显示译码器7448是一种与共阴极数字显示器配合使用的集成译码器，它的功能是将输入的4位二进制代码转换成显示器所需要的七个段信号a～g。
表4.2.6为它的逻辑功能表。a～g为译码输出端。另外，它还有3个控制端：试灯输入端LT、灭零输入端RBI、特殊控制端BI/RB O。其功能为：
（1）正常译码显示。LT=1，BI/RBO=1时，对输入为十进制数l～15的二进制码（0001～1111）进行译码，产生对应的七段显示码。
（2）灭零。当输入RBI =0，而输入为0的二进制码0000时，则译码器的a～g输出全0，使显示器全灭；只有当RBI =1时，才产生0的七段显示码。所以RBI称为灭零输入端。
（3）试灯。当LT=0时，无论输入怎样，a～g输出全1，数码管七段全亮。由此可以检测显示器七个发光段的好坏。LT称为试灯输入端。
（4）特殊控制端BI/RBO。BI/RBO可以作输入端，也可以作输出端。
作输入使用时，如果BI=0时，不管其他输入端为何值，a～g均输出0，显示器全灭，。因此BI称为灭灯输入端。
作输出端使用时，受控于RBI。当RBI=0，输入为0的二进制码0000时，RBO=0，用以指示该片正处于灭零状态。所以，RBO又称为灭零输出端。
将BI/RBO和RBI配合使用，可以实现多位数显示时的“无效0消隐”功能。
在多位十进制数码显示时，整数前和小数后的0是无意义的，称为“无效0”。在图4.2.12所示的多位数码显示系统中，就可将无效0灭掉。从图中可见，由于整数部分7448除最高位的RBI接0、最低位的RBI接1外，其余各位的RBI均接受高位的RBO
输出信号。所以整数部分只有在高位是0，而且被熄灭时，低位才有灭零输入信号。同理，小数部分除最高位的RBI接1、最低位的RBI接0外，其余各位均接受低位的RBO输出信号。所以小数部分只有在低位是0、而且被熄灭时，高位才有灭零输入信号。从而实现了多位十进制数码显示器的“无效0消隐”功能。
表4.2.6 七段显示译码器7448的逻辑功能表
4.3 数据选择器
4.3.1 数据选择器的基本概念及工作原理
数据选择器——根据地址选择码从多路输入数据中选择一路，送到输出。它的作用与图4.3.1所示的单刀多掷开关相似。
常用的数据选择器有4选1、8选1、16选1等多种类型。下面以4选1为例介绍数据选择器的基本功能、工作原理及设计方法。
四选一数据选择器的功能如表4.3.1 所示。
表4.3.1 4选1数据选择器功能表
A RBO 0A 32a?-g
RBI
A 1A A RBO 0A 32a?-g
RBI
A 1A 1
A RBO a?-g
A RBO A A 0
12A 32a?-g
RBI
3RBI
A A 10A 2031RBO
A A A 1A 23a?-g
0RBI A A 1A a?-g
RBI 02A 3RBO
RBI 30
A
RBO A A A 2a?-g 10
D 1
D Y n??μ??·????D?o?D 2-1êy?Y?????÷ê?òaí?ê??Y?
Yê?êyêy
í
?4.3.13?
è??
-n
根据功能表，可写出输出逻辑表达式
G D A A D A A D A A D A A Y ?+++=)(301201101001
由逻辑表达式画出逻辑图如图4.3.2所示。
D A 0123D 1
0A D D G Y
图4.3.2 4选1数据选择器的逻辑图
二．集成数据选择器
74151是一种典型集成8选1数据选择器，其逻辑图和引脚图如图4.3.3所示。它有8个数据输入端D 0~D 7，3个地址输入端A 2、A 1、A 0，2个互补的输出端Y
和Y ，1个使能输入端G ，使能端G 仍为低电平有效。74151的功能表如表4.3.2所示。
三．数据选择器的应用 1．数据选择器的通道扩展 作为一种集成器件，最大规模的数据选择器是16选1。如果需要更大规模的数据选择器，可进行通道扩展。
用两片74151和3个门电路组成的16选1的数据选择器电路如图4.3.4所示。
D 12435D D 2A 3D 0
D D 13D 2D D 14118
19101A 615A A 70
图4.3.4 用两片74151组成的16选1数据选择器的逻辑图
2．实现组合逻辑函数
（1）当逻辑函数的变量个数和数据选择器的地址输入变量个数相同时，可直接用数据选择器来实现逻辑函数。
例4.3.1 试用8选1数据选择器74151实现逻辑函数 AC BC AB L ++=
解法1：①将逻辑函数转换成最小项表达式
ABC C AB C B A BC A L +++==m 3+m 5+m 6+m 7
②将输入变量接至数据选择器的地址输入端，即A =A 2，B =A 1，C =A 0。输出变量接至数据选择器的输出端，即L =Y 。将逻辑函数L 的最小项表达式与74151的功能表相比较，显然，L 式中出现的最小项，对应的数据输入端应接1，L 式中没出现的最小项，对应的数据输入端应接0。即D 3=D 5=D 6=D 7=1；D 0=D 1=D 2=D 4=0。
③画出连线图如图4.3.5所示。
解法2：①作出逻辑函数L 的真值表如表4.3.3所示。
②将输入变量接至数据选择器的地址输入端，即A =A 2，B =A 1，C =A 0。输出变量接至数据选择器的输出端，即L =Y 。将真值表中L 取值为1的最小项所对应的数据输入端接1，L 取值为0的最小项，对应的数据输入端接0。即D 3=D 5=D 6=D 7=1；D 0=D 1=D 2=D 4=0。
③画出连线图如图4.3.5所示。
L 0
1
图4.3.5 例4.3.1逻辑图
（2）当逻辑函数的变量个数大于数据选择器的地址输入变量个数时，不能用前述的简单办法。应分离出多余的变量，把它们加到适当的数据输入端。
例4.3.2 试用4选1数据选择器实现逻辑函数： AC BC AB L ++= 解：①由于函数L 有三个输入信号A 、B 、C ， 而4选1仅有两个地址端A 1和A 0，所以选A 、B 接到地址输入端，且A =A 1，B =A 0。
②将C 加到适当的数据输入端。 ③画出连线图如图4.3.6所示。
4.4 数值比较器
C
图4.3.6 例4.3.2逻辑图
一． 数值比较器的基本概念及工作原理
数值比较器——对两个位数相同的二进制整数进行数值比较并判定其大小关系。 1．1位数值比较器
1位数值比较器的功能是比较两个1位二进制数A 和B 的大小，比较结果有三种情况，即：A ＞B 、A ＜B 、A ＝B 。其真值表如表4.4.1所示。 由真值表写出逻辑表达式：
F A ＞B =B A F A ＜B =B A
F A ＝B =AB B A
由以上逻辑表达式可画出逻辑图如图4.4.1所示。
表4.4.1 1位数值比较器真值表
2．考虑低位比较结果的多位比较器
1位数值比较器只能对两个1位二进制数进行比较。而实用的比较器一般是多位的，而且考虑低位的比较结果。下面以2位为例讨论这种数值比较器的结构及工作原理。
2位数值比较器的真值表如表4.4.2所示。其中A 1、B 1、A 0、B 0为数值输入端，I A ＞B 、I A ＜
B 、I A ＝B 为级联输入端，是为了实现2位以上数码比较时，输入低位片比较结果而设置的。F A ＞B 、F A ＜B 、F A ＝B 为本位片三种不同比较结果输出端。
表4.4.2 2位数值比较器的真值表
A
B
A￡?B F A￡?B F A￡?B F í?4.4.1 1??êy?μ±è???÷μ????-í?
由此可写出如下逻辑表达式：
F A ＞B ＝（A 1＞B 1）+（A 1＝B 1)?(A 0＞B 0）+（A 1＝B 1)?(A 0＝B 0)?I A ＞B F A ＜B ＝（A 1＜B 1＝+（A 1＝B 1）?(A 0＜B 0＝+（A 1＝B 1）?(A 0＝B 0)?I A ＜B
F A ＝B ＝（A 1＝B 1)?(A 0＝B 0)?I A ＝B
根据表达式画出逻辑图如图4.4.2所示。图中用了两个l 位数值比较器，分别比较（A 1、B 1）和（A 0、B 0），并将比较结果作为中间变量，这样逻辑关系比较明确。
F A ＜B
A ＞B
F A ＝B
F A A F F A B A 1B A
图4.4.2 2位数值比较器逻辑图
三． 集成数值比较器及其应用
1．集成数值比较器7485
7485是典型的集成4位二进制数比较器。其真值表如表4.4.3所示，电路原理与图4.4.2所示的2位二进制数比较器完全一样。 2．集成数值比较器的应用 （1）单片应用。
一片7485可以对两个4位二进制数进行比较，此时级联输入端I A ＞B 、I A ＜B 、I A ＝B 应分别接0、0、1。当参与比较的二进制数少于4位时，高位多余输入端可同时接0或1。 （2）数值比较器的位数扩展。
（a ）串联扩展方式，如图4.4.4所示。
A 0B 0A 1B 1A 2B 2A 3B 3F A ＞B F A ＜B
A ＜B
I A ＞B
I A ＝B
F A ＝B
I
7485（1）
A 0B 01A 1B A 2B 2
3A 3B A ＞B F A ＜B F I A ＜B A ＞B
I A ＝B
F I A ＝B
7485（2）
F A ＞B
F F A ＝B
A ＜B
2B B 0A A 32130
1B A A B 6B B 4A A 765745B A A B 0
01
图4.4.4 采用串联方式组成的8位数值比较器
原则上讲，按照上述级联方式可以扩展成任何位数的二进制数比较器。但是，由于 这种级联方式中比较结果是逐级进位的，工作速度较慢。级联芯片数越多，传递时间越长，工作速度越慢。因此，当扩展位数较多时，常采用并联方式。
（b ）并联扩展方式。
I 0A B A ＞B F A A ＝B 1F A ＜B
A ＜
B 2I A B 332A ＞B
A ＝B
B I B 17485A 0
B 1B 30
0B A 31B A 2A A 2F
图4.4.5所示是采用并联方式用5片7485组成的16位二进制数比较器。将16位按高低位次序分成4组，每组用1片7485进行比较，各组的比较是并行的。将每组的比较结果再经1片7485进行比较后得出比较结果。这样总的传递时间为两倍的7485的延迟时间。若用串联方式，则需要4倍的7485的延迟时间。
A 03A 3A
B 2A B 1B B 0
21I I A￡?B
A￡?B
I A￡?B A￡?B F A￡?B F 100
7485￡¨4￡?A A￡?B I A￡?B A￡?B
I B I 331B 0
A A￡?
B B 0F A 01A￡?B
B 7485￡¨3￡?12A 0F 20
12B A F 11I 20I 030B A￡?B B 2A A￡?B B F 1F 01A￡?B A B 0A￡?B
A￡?B
B F A I A￡?B A￡?B
32B A￡?B
I 0
30A￡?B A￡?B B A 7485￡¨1￡?I A 3A 7485￡¨2￡?I 1
A 2
B 1
A A 33A￡?
B I I F 1A 2I 0
00B F A A￡?B
1A￡?B
07485￡¨5￡?B B A￡?B A￡?B
F A￡?B F F F A￡?B A￡?B
A￡?B 0
A 0B B 4
4A 8
A B 8A 12
B 12
图4.4.5 采用并联方式组成的16位数值比较器
4.5 加法器
一．加法器的基本概念及工作原理 1．半加器
半加器的真值表如表4.5.1所示。表中的A 和B 分别表示被加数和加数输入，S 为本位和输出，C 为向相邻高位的进位输出。由真值表可直接写出输出逻辑函数表达式:
B A B A B A S ⊕=+= AB
C = 可见，可用一个异或门和一个与门组成半加器，如图4.5.1所示。 如果想用与非门组成半加器，则将上式用代数法变换成与非形式： AB B AB A B A B B A A B B A A B A B A B A B A S ?+?=+++=+++=+=)()( AB B AB A ???= AB AB C == 由此画出用与非门组成的半加器。
表4.5.1 半加器的真值表
A B
C
S
í?4.5.1 óéòì?ò??oíó???×é3éμ?°??ó?÷
A
B
S
C
A B
S C
??
CO
图4.5.2 与非门组成的半加器 图4.5.3 半加器的符号
2．全加器
在多位数加法运算时，除最低位外，其他各位都需要考虑低位送来的进位。全加器就具有这种功能。全加器的真值表如表4.5.2所示。表中的A i 和B i 分别表示被加数和加数输入，C i -1表示来自相邻低位的进位输入。S i 为本位和输出，C i 为向相邻高位的进位输出。
表4.5.2 全加器的真值表
由真值表直接写出S i 和C i 的输出逻辑函数表达式，再经代数法化简和转换得：
1i i i 1i i i 1i i i 1i i i i ----+++=C B A C B A C B A C B A S
1i i i 1i i i 1i i i )()(---⊕⊕=⊕+⊕=C B A C B A C B A
1i i i 1i i i 1i i i 1i i i i ----+++=C B A C B A C B A C B A C
1i-i i i i )C (-⊕+=B A B A
根据（4.5.5）和（4.5.6）式画出全加器的逻辑电路如图4.5.4（a ）所示。图4.5.4（b ）所示为全加器的代表符号。
A B C S i i i
i
i-1
C ??
CO
i i
B A
C i-1
i
C S i CI
(a)
(b)
图4.5.4 全加器 （a ）逻辑图 （b ）符号
二． 多位数加法器
要进行多位数相加，最简单的方法是将多个全加器进行级联，称为串行进位加法器。图4.5.5所示是4位串行进位加法器，从图中可见，两个4位相加数A 3A 2A 1A 0和B 3B 2B 1B 0的各位同时送到相应全加器的输入端，进位数串行传送。全加器的个数等于相加数的位数。最低位全加器的C i -1端应接0。
B i i-1
C A i i S i C 0-1
0A C B 0
S ??
01C i-1S i i A i C C ??
S B A i B 1
1??
S 2B 12
C 2i A C A i C S i-1i i B i-1B S i 3
??
C B C 3A C 3i 2S i A i C 3
图4.5.5 4位串行进位加法器
串行进位加法器的优点是电路比较简单，缺点是速度比较慢。因为进位信号是串行传递，图4.5.5中最后一位的进位输出C 3要经过四位全加器传递之后才能形成。如果位数增加，传输延迟时间将更长，工作速度更慢。
为了提高速度，人们又设计了一种多位数快速进位（又称超前进位）的加法器。所谓快速进位，是指加法运算过程中，各级进位信号同时送到各位全加器的进位输入端。现在的集成加法器，大多采用这种方法。
三．快速进位集成4位加法器74283
74283是一种典型的快速进位的集成加法器。首先介绍快速进位的概念及实现快速进位的思路。
重新写出全加器S i 和C i 的输出逻辑表达式：
1i i i i -⊕⊕=C B A S （4.5.5） 1i-i i i i i )C (-⊕+=B A B A C （4.5.6） 考察进位信号C i 的表达式，可见：
当A i =B i =1时，A i B i =1，得C i =1，即产生进位。所以定义G i =A i B i ，G i 称为产生变量。 当1=⊕i i B A ，则A i B i =0，得C i =C i -1，即低位的进位信号能传送到高位的进位输出端。所以定义i i i B A P ⊕=，P i 称为传输变量。
G i 和P i 都只与被加数A i 和加数B i 有关，而与进位信号无关。 将G i 和P i 代入式（4.5.5）和式（4.5.6），得：
1i i i -⊕=C P S （4.5.7） 1i i i i -+=C P G C （4.5.8） 由式（4.5.8）得各位进位信号的逻辑表达式如下：
1-000C P G C += （4.5.9a ）
1-010110111C P P G P G C P G C ++=+= （4.5.9b ） 1-0120121221222C C P P P G P P G P G P G C +++=+= （4.5.9c ） 1-012301231232332333C P P P P G P P P G P P G P G C P G C ++++=+= （4.5.9d ）
由式（4.5.9）可以看出：各位的进位信号都只与G i 、P i 和C -1有关，而C -1是向最低位的进位信号，其值为0，所以各位的进位信号都只与被加数A i 和加数B i 有关，它们是可以并行产生的，从而可实现快速进位。
根据以上思路构成的快速进位的集成4位加法器74283的逻辑图如图4.5.6所示。
C
3
210
B 3
2
10
-1
S S S 4123567
15
16
GND
74283
（b）
8
9
10
11
12
14
13
C S 30
1S 11B A Vcc C 0S B A 00-1B S A 3
232A B 2（a）
图4.5.6 集成4位加法器74283 （a ）逻辑图 （b ）引脚图
四．集成加法器的应用
1．加法器级联实现多位二进制数加法运算
一片74283只能进行4位二进制数的加法运算，将多片74283进行级联，就可扩展加法运算的位数。用2片74283组成的8位二进制数加法电路如图4.5.7所示。
2．用74283实现余3码到8421BCD 码的转换
一、公式法化简：是利用逻辑代数的基本公式，对函数进行消项、消 因子。常用方法有： ①并项法利用公式AB+AB’=A 将两个与项合并为一个，消去其 中的一个变量。 ②吸收法利用公式A+AB=A 吸收多余的与项。 ③消因子法利用公式A+A’B=A+B 消去与项多余的因子 ④消项法利用公式AB+A’C=AB+A’C+BC 进行配项，以消去更多 的与项。 ⑤配项法利用公式A+A=A，A+A’=1配项，简化表达式。 二、卡诺图化简法 逻辑函数的卡诺图表示法 将n变量的全部最小项各用一个小方块表示，并使具有逻辑相邻性的最小项在几何位置上相邻排列，得到的图形叫做n变量最小项的卡诺图。 逻辑相邻项：仅有一个变量不同其余变量均相同的两个最小项，称为逻辑相邻项。 1.表示最小项的卡诺图 将逻辑变量分成两组，分别在两个方向用循环码形式排列出各组变量的所有取值组合，构成一个有2n个方格的图形，每一个方格对应变量的一个取值组合。具有逻辑相邻性的最小项在位置上也相邻地排列。
用卡诺图表示逻辑函数： 方法一：1、把已知逻辑函数式化为最小项之和形式。 2、将函数式中包含的最小项在卡诺图对应的方格中填 1，其余方格中填 0。 方法二：根据函数式直接填卡诺图。 用卡诺图化简逻辑函数： 化简依据：逻辑相邻性的最小项可以合并，并消去因子。 化简规则：能够合并在一起的最小项是2n个。 如何最简：圈数越少越简；圈内的最小项越多越简。 注意：卡诺图中所有的 1 都必须圈到，不能合并的 1 单独画圈。说明，一逻辑函数的化简结果可能不唯一。 合并最小项的原则： 1）任何两个相邻最小项，可以合并为一项，并消去一个变量。2）任何4个相邻的最小项，可以合并为一项，并消去2个变量。3）任何8个相邻最小项，可以合并为一项，并消去3个变量。 卡诺图化简法的步骤： 画出函数的卡诺图; 画圈（先圈孤立1格；再圈只有一个方向的最小项（1格）组合）；画圈的原则：合并个数为2n；圈尽可能大（乘积项中含因子数最少）；圈尽可能少（乘积项个数最少）；每个圈中至少有一个最小
第8章 §8.5 逻辑代数公式化简习题2 1 第8章 §8.5 逻辑代数公式化简习题2 （一）考核内容 1、第8章掌握逻辑运算和逻辑门；掌握复合逻辑运算和复合逻辑门；掌握逻辑函数的表示方法；掌握逻辑代数的基本定理和常用公式；掌握逻辑函数的化简方法。 8.6 逻辑函数的化简 8.6. 1 化简的意义 1、所谓化简就是使逻辑函数中所包含的乘积项最少，而且每个乘积项所包含的变量因子最少，从而得到逻辑函数的最简与–或逻辑表达式。 逻辑函数化简通常有以下两种方法： （1）公式化简法 又称代数法，利用逻辑代数公式进行化简。它可以化简任意逻辑函数，但取决于经验、技巧、洞察力和对公式的熟练程度。 （2）卡诺图法 又称图解法。卡诺图化简比较直观、方便，但对于5变量以上的逻辑函数就失去直观性。 2、逻辑函数的最简形式 同一逻辑关系的逻辑函数不是唯一的，它可以有几种不同表达式，异或、与或、与或非—非、与非—与非、或与非、与或非、或非—或非。 一个逻辑函数的表达式可以有与或表达式、或与表达式、与非-与非表达式、或非-或非表达式、与或非表达式5种表示形式。 （1）与或表达式：AC B A Y += （2）或与表达式：Y ))((C A B A ++= （3）与非-与非表达式：Y AC B A ?= （4）或非-或非表达式：Y C A B A +++= （5）与或非表达式：Y C A B A += 3、公式化简法 （1）、并项法：利用公式A B A AB =+，把两个乘积项合并起来，消去一个变量。 例题1： B B A A B =+= （2）、吸收法：利用公式 A A B A =+，吸收掉多余的乘积项。 例题2：E B D A AB Y ++= B A E B D A B A +=+++= （3）、消去法：利用公式B A B A A +=+，消去乘积项中多余的因子。 例题3：AC AB Y += C B A A C B A ++=++= （4）、配项消项法：利用公式C A AB BC C A AB +=++，在函数与或表达式中加上多余的项— —冗余项，以消去更多的乘积项，从而获得最简与或式。 例题4： B A C AB ABC Y ++=
《数字电路逻辑设计》练习题 ---------- 逻辑函数及其化简 一. 用公式证明下列各等式。 1.()= D = +BC+BCD = +D= AB AC B C D AB AC D AB AC B CD AB AC AB AC +++=+++++++原式左边右边 2. A +BC (1+D)++BC =++BC=++BC =BC+BC=+BC=A C A B C D A BC A C A B A C A B A C B A A ?+?+??=+?????原式左边（）右边 3. BCD BCD ACD+ABC +A BCD +BC +BCD BC +BD =BCD+A BCD BCD+BCD +ABC +BC +ACD =BCD+A BCD+BD+BC +ACD =BCD+ACD+BCD+BD+BC =BCD+ACD+BD+DC+BC =BCD+BD+DC+BC =C D+B + B D+C =BC+BD+BC= D D BC D D D D D D ++???=+?+???????原式左边（）（）右边 4. AB B+D CD+BC+A BD+A+CD=1=AB B+D CD BC+A BD A+C+D =AB+ B+D+CD)(B+C C D =(B+C +C D =BC+BD+CD+C+D=1=????????原式左边（）++(B+D)）+ 右边 二. 写出下列各逻辑函数的最小项表达式及其对偶式、 反演式 的最小项表达式 1. F=ABCD+ACD+BD =m m(0,1,2,3,5,7,8,9,10,13) F*=m(2,5,6,7,8,10,12,13,14,15) ∑=∑∑（4,6,11,12,14,15）F 2. F=AB+AB+BC =m m(0,1,6) F*=m(1,6,7) ∑=∑∑（2,3,4,5,7）F 3. F=AB+C BD+A D =m m(023******* ) F*=m(34511121315) B C +?++∑=∑∑（1,5,6,7,8,9,13,14,15） F ，，，，，，，，，，，， 三. 用公式法化简下列各式 1. F=ABC+A CD+AC =A(BC+C)+A CD=AC AB A CD =C(AD)AB=AC+CD+AB A ??++?++ 2. F=AC D+BC+BD+AB+AC+B C =AC D+BC+BD+AB+AC+BC+B C =AC D+BC+AC+B =AD+C+B ????? 3. F=(A+B)(A+B+C)(A+C)(B+C+D)F*= AB+ABC+AC+BCD = AB+AC+BCD=AB+AC F=(F*)*=(A+B)(A+C)=AC+AB ∴ 4. F=AB+A B BC+B C AB+A B BC+B C AB+A B BC+B C A B C A A F C AB BC C AB B C C ???=?+?=?+?+=++?+=+?+ 5. F=AC+B ()()()()C B AC AC F A C B C ABC ABC AB A C BC C ABC ABC AB C A B C AC BC ++=++++=+?++++=+=+=+ 四. 用图解法化简下列各函数。 1. F=ABC+A CD+AC ?
逻辑函数的化简方法 一、教学时数：30分钟 授课类型：理论课 二、教学目的、要求： 通过介绍、讲解逻辑函数化简方法中的公式法，让学生能够运用 公式法来化简逻辑函数。 三、教学重点：公式法中的并项法、吸收法、消去法、配项消项法 四、教学难点：配项消项法 五、教学方法：采用通过师生互动的方法让学生回答问题，上讲台解答题目的方法，让学生参与进来课堂教学中来。 六、教学内容: （一）回顾常用的公式与两个重要规则：（3分钟） 通过提问让大家回顾上节课的知识，并将重点部分展示出来。为了节省时 间，这部分的内容用PPT 展示。 1、德 摩根定理： 2、 A B A AB =+ 3、 A A B A =+ 4、B A B A A +=+ 5、C A AB BC C A AB +=++ 6、AB B A B A B A +=+ 7、C A B A C A AB +=+ 8、代入规则:在任何逻辑等十种，如果等式两边所有出现某一变量的地方， 都代之以一个函数，则等式仍然成立。 B A B A +=?B A B A ?=+
9、反演规则：对于任意一个函数表达式Y,如果将Y 中所有的“.”换成“+”，“+”换成“.”；“0”换成“1”， “1”换成“0”；原变量换成反变量，反变量换成原变量，那么所得到的表达式就是Y 的反函数Y 。（反演规则很有用，但在这一节我们主要用德 摩根定理） (二)介绍逻辑函数的各种最简式：（3分钟） 将各种类型的逻辑函数最简式在PPT 中展示出来，让学生思考他们是属于哪种最简式。 （最简与非与非式）（最简与或式） C A AB Z C A AB Z =+= （最简与或非式） （最简或非或非式）（最简或与式）C A B A Z C A B A Z C A B A Z +=+++=++=) )(( （三）运用公式法的四种方法来化简逻辑函数（19分钟） 将前三道例题在PPT 中展示出来，请学生上讲台到黑板上解答题目。（4分钟） 由三道例题引出前三种方法，在引出第四种方法（15分钟） 1、并项法：利用公式 A B A AB =+，把两个乘积项合并起来，消去一 个变量。 例题1： B B A AB =+= 2、吸收法：利用公式A AB A =+，吸收掉多余的乘积项。 例题2：E B D A AB Y ++=
1.2逻辑函数的化简方法 一、教学时数：30分钟授课类型：理论课 二、教学目的、要求： 通过介绍、讲解逻辑函数化简方法中的公式法，让学生能够运用公式法来化简逻辑函数。 三、教学重点：公式法中的并项法、吸收法、消去法、配项消项法 四、教学难点：配项消项法 五、教学方法：采用通过师生互动的方法让学生回答问题，上讲台解答题目的方法，让学生参与进来课堂教学中来。 六、教学内容: （一）回顾常用的公式与两个重要规则：（3分钟） 通过提问让大家回顾上节课的知识，并将重点部分展示出来。为了节省时间，这部分的内容用PPT 展示。 1、德摩根定理： 2、 A B A AB =+ 3、 A A B A =+ 4、B A B A A +=+ 5、C A AB BC C A AB +=++ 6、AB B A B A B A +=+ 7、C A B A C A AB +=+ 8、代入规则:在任何逻辑等十种，如果等式两边所有出现某一变量的地方，都代之以一个函数，则等式仍然成立。 B A B A +=?B A B A ?=+
9、反演规则：对于任意一个函数表达式Y,如果将Y 中所有的“.”换成“+”，“+”换成“.”；“0”换成“1”，“1”换成“0”；原变量换成反变量，反变量换成原变量，那么所得到的表达式就是Y 的反函数Y 。（反演规则很有用，但在这一节我们主要用德摩根定理） (二)介绍逻辑函数的各种最简式：（3分钟） 将各种类型的逻辑函数最简式在PPT 中展示出来，让学生思考他们是属于哪种最简式。 （三）运用公式法的四种方法来化简逻辑函数（19分钟） 将前三道例题在PPT 中展示出来，请学生上讲台到黑板上解答题目。（4分钟） 由三道例题引出前三种方法，在引出第四种方法（15分钟） 1、并项法：利用公式 A B A AB =+，把两个乘积项合并起来，消去一个变量。 例题1：B A C AB ABC Y ++= 2、吸收法：利用公式A AB A =+，吸收掉多余的乘积项。 例题2：E B D A AB Y ++= 3、消去法：利用公式 B A B A A +=+，消去乘积项中多余的因子。 例题3：BD A C AB Y ++= 4、配项消项法：利用公式C A AB BC C A AB +=++，在函数与或表达式中加上多余的项——冗余项，以消去更多的乘积项，从而获得最简与或式。（常称之为冗余定理） 例题4：C B C A C B C A Y +++=（加上乘积项B A ） （四）重点、难点巩固：（4分钟） 加强练习：DEF E B ACEF BD C A AB D A AD Y +++++++=
第2章逻辑函数及其化简 内容提要 本章是数字逻辑电路的基础，主要内容包含： （1）基本逻辑概念，逻辑代数中的三种基本运算（与、或、非）及其复合运算（与非、或非、与或非、同或、异或等）。 （2）逻辑代数运算的基本规律（变量和常量的关系、交换律、结合律、分配律、重叠律、反演律、调换律等）。 （3）逻辑代数基本运算公式及三个规则（代入规则、反演规则和对偶规则）。 （4）逻辑函数的五种表示方法（真值表法、表达式法、卡诺图法、逻辑图法及硬件描述语言）及其之间关系。本章主要讲述了前三种。（5）逻辑函数的三种化简方法（公式化简法、卡诺图法和Q–M法）。教学基本要求 要求掌握： （1）逻辑代数的基本定律和定理。 （2）逻辑问题的描述方法。 （3）逻辑函数的化简方法。 重点与难点 本章重点： （1）逻辑代数中的基本公式、基本定理和基本定律。 （2）常用公式。 （3）逻辑函数的真值表、表达式、卡诺图表示方法及其相互转换。
（4）最小项和最大项概念。 （5）逻辑函数公式化简法和卡诺图化简法。主要教学内容 2.1 逻辑代数中的三种基本运算和复合运算2.1.1 三种基本运算 2.1.2 复合运算 2.2 逻辑代数运算的基本规律 2.3 逻辑代数的常用运算公式和三个规则2. 3.1 逻辑代数的常用运算公式 2.3.2 逻辑代数的三个规则 2.4 逻辑函数及其描述方法 2.4.1 逻辑函数 2.4.2 逻辑函数及其描述方法 2.4.3 逻辑函数的标准形式 2.4.4 逻辑函数的同或、异或表达式 2.5 逻辑函数化简 2.5.1 公式法化简 2.5.2 卡诺图化简
2.1 逻辑代数中的三种基本运算和复合运算 2.1.1 三种基本运算 1. 与运算（逻辑乘） 2. 或运算（逻辑加） 3. 非运算（逻辑非） 2.1.2 复合运算 1. 与非运算 与非运算是与运算和非运算的组合，先进行与运算，再进行非运算。 2. 或非运算
逻辑函数的公式化简方 法 Document serial number【KK89K-LLS98YT-SS8CB-SSUT-SST108】
1.2逻辑函数的化简方法 一、教学时数：30分钟授课类型：理论课 二、教学目的、要求： 通过介绍、讲解逻辑函数化简方法中的公式法，让学生能够运用公式法来化简逻辑函数。 三、教学重点：公式法中的并项法、吸收法、消去法、配项消项法 四、教学难点：配项消项法 五、教学方法：采用通过师生互动的方法让学生回答问题，上讲台解答题目的方法，让学生参与进来课堂教学中来。 六、教学内容: （一）回顾常用的公式与两个重要规则：（3分钟） 通过提问让大家回顾上节课的知识，并将重点部分展示出来。为了节省时间，这部分的内容用PPT 展示。 1、德摩根定理： 2、A B A AB =+ 3、 A A B A =+ 4、B A B A A +=+ 5、C A AB BC C A AB +=++ 6、AB B A B A B A +=+ 7、C A B A C A AB +=+ 8、代入规则:在任何逻辑等十种，如果等式两边所有出现某一变量的地方，都代之以一个函数，则等式仍然成立。 9、反演规则：对于任意一个函数表达式Y,如果将Y 中所有的“.”换成“+”， “+”换成“.”；“0”换成“1”，“1”换成“0”；原变量换成反变量，反变量换成B A B A +=?B A B A ?=+
原变量，那么所得到的表达式就是Y 的反函数Y 。（反演规则很有用，但在这一节我们主要用德摩根定理） (二)介绍逻辑函数的各种最简式：（3分钟） 将各种类型的逻辑函数最简式在PPT 中展示出来，让学生思考他们是属于哪种最简式。 （三）运用公式法的四种方法来化简逻辑函数（19分钟） 将前三道例题在PPT 中展示出来，请学生上讲台到黑板上解答题目。（4分钟） 由三道例题引出前三种方法，在引出第四种方法（15分钟） 1、并项法：利用公式A B A AB =+，把两个乘积项合并起来，消去一个变量。 例题1：B A C AB ABC Y ++= 2、吸收法：利用公式A AB A =+，吸收掉多余的乘积项。 例题2：E B D A AB Y ++= 3、消去法：利用公式 B A B A A +=+，消去乘积项中多余的因子。 例题3：BD A C AB Y ++= 4、配项消项法：利用公式C A AB BC C A AB +=++，在函数与或表达式中加上多余的项——冗余项，以消去更多的乘积项，从而获得最简与或式。（常称之为冗余定理） 例题4：C B C A C B C A Y +++=（加上乘积项B A ） （四）重点、难点巩固：（4分钟） 加强练习：DEF E B ACEF BD C A AB D A AD Y +++++++= （五）布置作业：（1分钟） 通过布置习题，让学生在课后通过习题巩固知识。 课本习题：题1.9（9）、（10） 黑板板书：
第 2 章 逻辑代数和逻辑函数化简 基本概念：逻辑代数是有美国数学家 George Boole 在十九世纪提出 , 因此也称 布尔代数 , 是分析和设计数字逻辑电路的数学工具。 也叫开关代数， 是研究只用 0 和 1 构成的数字系统的数学。 基本逻辑运算和复合逻辑运算 基本逻辑运算：“与”、“或”、“非”。 复合逻辑运算：“与非”、“或非”、“与或非”、“异 或”、“同或”等。 A B 基本逻辑运算 ～ 220V F 1. “与”运算①逻辑含义：当决定事件成立的所有条件全部具 备时，事件才会发生。 ②运算电路：开关 A 、B 都闭合，灯 F 才亮。 ③表示逻辑功能的方法： 真值表 A B F 灯 F 的状态代表 开关 A 、B 的状态代 0 0 表输入： 0 1 0 输出： 1 0 0 “ 0”表示亮； “0”表示断开； 1 1 1 表达式： F A B = ? 逻辑符号： A & FA FA F B B B 国家标准 以前的符号 欧美符号 功能说明： 有 0 出 0，全 1 出 1。 在大规模集成电路可编程逻辑器件中的表示符号： A B A B A B & F F F
通过“ ?”接入到此线上的输入信号都是该与门的一个输入端。推广：当有 n 个变量时： F=A 1A 2 A 3 ? ? ? A n “与”运算的几个等式： 0?0=0，0?1=0， 1?1=1 A?0=0（0-1 律）， A?1=A （自等律），A?A=A （同一律）， A?A?A=A （同一律）。 2. “或”运算①逻辑含义：在决定事件成立的所有条件中，只 要具备一个，事件就会发生。 A ②运算电路： 开关 A 、B 只要闭合一个，灯 F 就亮。 B ～220V F ③表示逻辑功能的方法： 逻辑功能： 有 1 出 1，全 0 出 0。 真值表：（略） 表达式： F=A+B 逻辑符号： A ≥ 1 F A FA F B + B B 国家标准 以前的符号 欧美符号 推广：当有 n 个变量时： F=A 1+A 2+ A 3+? ? ? +A n “或”运算的几个等式： 0+0=0，0+1=1， 1+1=1 A+0=A （自等律） A+1=1（ 0-1 律），A+A=A （同一律）。 上次课小结：与、或的功能、表达式等，几个等式。 3．“非”运算 ①逻辑含义：当决定事件的条件具备时， 事件不 发生；当条件不具备时，事件反而发生了。 R ②运算电路：开关 A 闭合，灯 F 不亮。 ～ 220V A F ③表示逻辑功能的方法： 逻辑功能： 入 0 出 1，入 1 出 0。 真值表：（略） 表达式： F= A
1.2逻辑函数的化简方法 一、教学时数：30分钟 授课类型：理论课 二、教学目的、要求： 通过介绍、讲解逻辑函数化简方法中的公式法，让学生能够运用公式法来化简逻辑函数。 三、教学重点：公式法中的并项法、吸收法、消去法、配项消项法 四、教学难点：配项消项法 五、教学方法：采用通过师生互动的方法让学生回答问题，上讲台解答题目的方法，让学生参与进来课堂教学中来。 六、教学内容: （一）回顾常用的公式与两个重要规则：（3分钟） 通过提问让大家回顾上节课的知识，并将重点部分展示出来。为了节省时间，这部分的内容用PPT 展示。 1、德 摩根定理： 2、 A B A AB =+ 3、 A A B A =+ 4、B A B A A +=+ 5、C A AB BC C A AB +=++ 6、AB B A B A B A +=+ 7、C A B A C A AB +=+ 8、代入规则:在任何逻辑等十种，如果等式两边所有出现某一变量的地方，都代之以一个函数，则等式仍然成立。 9、反演规则：对于任意一个函数表达式Y ,如果将Y 中所有的“.”换成“+”，B A B A +=?B A B A ?=+
“+”换成“.”；“0”换成“1”， “1”换成“0”；原变量换成反变量，反变量换成原变量，那么所得到的表达式就是Y 的反函数Y 。（反演规则很有用，但在这一节我们主要用德 摩根定理） (二)介绍逻辑函数的各种最简式：（3分钟） 将各种类型的逻辑函数最简式在PPT 中展示出来，让学生思考他们是属于哪种最简式。 （最简与非与非式）（最简与或式） C A AB Z C A AB Z =+= （最简与或非式） （最简或非或非式）（最简或与式）C A B A Z C A B A Z C A B A Z +=+++=++=) )(( （三）运用公式法的四种方法来化简逻辑函数（19分钟） 将前三道例题在PPT 中展示出来，请学生上讲台到黑板上解答题目。（4分钟） 由三道例题引出前三种方法，在引出第四种方法（15分钟） 1、并项法：利用公式 A B A AB =+，把两个乘积项合并起来，消去一 个变量。 例题1：B A C AB ABC Y ++= B B A AB =+= 2、吸收法：利用公式A AB A =+，吸收掉多余的乘积项。 例题2：E B D A AB Y ++= B A E B D A B A +=+++=
第十章 数字逻辑基础 补充：逻辑函数的卡诺图化简法 1．图形图象法：用卡诺图化简逻辑函数，求最简与或表达式的方法。卡诺图是按一定 规则画出来的方框图。 优点：有比较明确的步骤可以遵循，结果是否最简，判断起来比较容易。 缺点：当变量超过六个以上，就没有什么实用价值了。 公式化简法优点：变量个数不受限制 缺点：结果是否最简有时不易判断。 2．最小项 （1）定义：是一个包括所有变量的乘积项，每个变量均以原变量或反变量的 形式出现一次。 注意：每项都有包括所有变量，每个乘积它中每个变量出现且仅出项1次。 如：Y=F （A ，B ） （2个变量共有4个最小项B A B A B A AB ） Y=F （A ，B ，C ） （3个变量共有8个最小项C B A C B A C B A BC A C B A C B A C AB ABC ） 结论： n 变量共有2n 个最小项。 三变量最小项真值表 （2）最小项的性质 ①任一最小项，只有一组对应变量取值使其值为1： ②任意两个最小项的乘种为零； ③全体最小项之和为1。 （3）最小项的编号：把与最小项对应的变量取值当成二进制数，与之相应的十进制数，就是该最小项的编号，用m i 表示。 3．最小项表达式——标准与或式 任何逻辑函数都可以表示为最小项之和的形式——标准与或式。而且这种形式是惟一的，即一个逻辑函数只有一种最小项表达式。 例1．写出下列函数的标准与或式：Y=F(A,B,C)=AB+BC+CA 解：Y=AB(C +C)+BC(A +A)+CA(B +B) =ABC C B A ABC BC A ABC C AB +++++ =ABC C B A BC A C AB +++ =3567m m m m +++ 例2.写出下列函数的标准与或式：C B AD AB Y ++=
逻辑函数的卡诺图化简法 逻辑函数的卡诺图化简法 由前面的学习得知，利用代数法可以使逻辑函数变成较简单的形式。但要求熟练掌握逻辑代数的基本定律，而且需要一些技巧，特别是经化简后得到的逻辑表达式是否是最简式较难确定。运用卡诺图法可以较简便的方法得到最简表达式。但首先需要了解最小项的概念。 一、最小项的定义及其性质 1.最小项的基本概念 由A、B、C三个逻辑变量构成的许多乘积项中有八个 被称为A、B、C的最小项的乘积项，它们的特点是 1. 每项都只有三个因子 2. 每个变量都是它的一个因子 3. 每一变量或以原变量(Ａ、Ｂ、Ｃ)的形式出现，或以反（非）变量(Ａ、Ｂ、Ｃ)的形式出现，各出现一次 一般情况下，对ｎ个变量来说，最小项共有2n个，如n＝3 时，最小项有23＝8个
2.最小项的性质 为了分析最小项的性质，以下列出３个变量的所有最 小项的真值表。 由此可见，最小项具有下列性质： （1）对于任意一个最小项，只有一组变量取值使得它的值为1，而在变量取其他各组值时，这个最小项的值都是0。 （2）不同的最小项，使它的值为1的那一组变量取值也不同。 （3）对于变量的任一组取值，任意两个最小项的乘积为0。 （4）对于变量的任一组取值，全体最小项之和为1。 3.最小项的编号 最小项通常用mi表示，下标i即最小项编号，用十进制数表示。以ABC为例，因为它和011相对应，所以就称ABC 是和变量取值011相对应的最小项，而011相当于十进制中的3，所以把ABC记为m3 按此原则，3个变量的最小项
二、逻辑函数的最小项表达式 利用逻辑代数的基本公式，可以把任一个逻辑函数化成一种典型的表达式，这种典型的表达式是一组最小项之和，称为最小项表达式 。下面举例说明把逻辑表达式展开为最小项表达式的方法。例如，要将化成最小项表达式,这时可利用的基本运算关系, 将逻辑函数中的每一项都化成包含所有变量A、B、C的项，然后再用最小项下标编号来代表最小项，即 又如，要将化成最小项表达式，可经下列几步： （1）多次利用摩根定律去掉非号，直至最后得到一个只在单个变量上有非号的表达式； （2）利用分配律除去括号，直至得到一个与或表达式； （3）在以上第5个等式中，有一项AB不是最小项（缺少变量C），可用乘此项，正如第6个等式所示。 由此可见，任一个逻辑函数都可化成为唯一的最小项表达式。
逻辑函数的化简方法 一、教学时数：30分钟授课类型：理论课 二、教学目的、要求： 通过介绍、讲解逻辑函数化简方法中的公式法，让学生能够运用公式法来化简逻辑函数。 三、教学重点：公式法中的并项法、吸收法、消去法、配项消项法 四、教学难点：配项消项法 五、教学方法：采用通过师生互动的方法让学生回答问题，上讲台解答题目的方法，让学生参与进来课堂教学中来。 六、教学内容: （一）回顾常用的公式与两个重要规则：（3分钟） 通过提问让大家回顾上节课的知识，并将重点部分展示出来。为了节省时间，这部分的内容用PPT 展示。 1、德摩根定理： 2、A B A AB =+ 3、 A A B A =+ 4、B A B A A +=+ 5、C A AB BC C A AB +=++ 6、AB B A B A B A +=+ 7、C A B A C A AB +=+ 8、代入规则:在任何逻辑等十种，如果等式两边所有出现某一变量的地方，都代之以一个函数，则等式仍然成立。 9、反演规则：对于任意一个函数表达式Y,如果将Y 中所有的“.”换成“+”，“+”换成“.”；“0”换成“1”，“1”换成“0”；原变量换成反变量，反变量换成原变量，那么所B A B A +=?B A B A ?=+
得到的表达式就是Y 的反函数Y 。（反演规则很有用，但在这一节我们主要用德摩根定理） (二)介绍逻辑函数的各种最简式：（3分钟） 将各种类型的逻辑函数最简式在PPT 中展示出来，让学生思考他们是属于哪种最简式。 （三）运用公式法的四种方法来化简逻辑函数（19分钟） 将前三道例题在PPT 中展示出来，请学生上讲台到黑板上解答题目。（4分钟） 由三道例题引出前三种方法，在引出第四种方法（15分钟） 1、并项法：利用公式A B A AB =+，把两个乘积项合并起来，消去一个变量。 例题1：B A C AB ABC Y ++= 2、吸收法：利用公式A AB A =+，吸收掉多余的乘积项。 例题2：E B D A AB Y ++= 3、消去法：利用公式 B A B A A +=+，消去乘积项中多余的因子。 例题3：BD A C AB Y ++= 4、配项消项法：利用公式C A AB BC C A AB +=++，在函数与或表达式中加上多余的项——冗余项，以消去更多的乘积项，从而获得最简与或式。（常称之为冗余定理） 例题4：C B C A C B C A Y +++=（加上乘积项B A ） （四）重点、难点巩固：（4分钟） 加强练习：DEF E B ACEF BD C A AB D A AD Y +++++++= （五）布置作业：（1分钟） 通过布置习题，让学生在课后通过习题巩固知识。 课本习题：题（9）、（10） 黑板板书：
用Multisim进行逻辑函数式的化简一、实验目的 （1）学习使用电子设计仿真软件Multisim （2）学习使用Multisim中“逻辑转换器”完成逻辑函数化简与变换 二、实验要求 逻辑函数式Y已知，用Multisim将下逻辑函数式Y化为最简与或的形式。 逻辑函数式Y如下面所示： ∑58,57,52,51,42,41,36,29,24,23,20,19,15,14,12,9,8m Y=（A, B, C, D, E, F）=() ()50,49,35,34,33,22,21,6,3d+ 三、实验仪器 计算机一台 四、实验原理 逻辑函数的表示方法和化简方法 五、实验内容 1、打开软件的步骤 （1）开始运行Multisim软件，如下图（1）所示：
（2）找到逻辑转换器，图标“”如下图（2）箭头所示： (3) 找到逻辑转换器“XLC1”后，点击鼠标左键，将它拖放在中间 部分那里，如下图（3）所示： 图（3）
（4）接着，在上图（3）的图标中，用鼠标左键双击两次，打开逻辑转换器，图下图（4）所示： 图（4） 2、实验的步骤： （1）因为题目中，Y的逻辑函数式： ∑58,57,52,51,42,41,36,29,24,23,20,19,15,14,12,9,8m Y=（A, B, C, D, E, F）=() ()50,49,35,34,33,22,21,6,3d+ 所以在图（4）的逻辑转换器中，点选A、B、C、D、E、F按钮，图下图（5）红色的矩形框所示： 图（5）
（2）将逻辑函数式Y中的约束项和无关项的最小编号分别填到上图的“？”中，其中m中的有数字的，用“1”代替“？”，在d 中数字的用“x”代替“？”，其余的用“0”代替“？”。填入 逻辑转换器后，如下图所示（6）红色的圈中所示： 图（6） （3）然后点击逻辑转换器操作窗口右半部分上边的第二个按钮如下图（7）红色椭圆圈所示，即可完成从逻辑式的转换，如下图（7）中红色方框中所示： 图（7） Y(A、B、C、D、E、F) =A'B'CD'E'F'+A'B'CD'E'F+A'B'CDE'F'+A'B'CDEF'+A'B'CDEF+A'BC'D 'EF+A'BC'DE'F'+A'BC'DEF+A'BCD'E'F'+A'BCDE'F+AB'C'DE'F'+AB'C D'E'F+AB'CD'EF'+ABC'D'EF+ABC'DE'F'+ABCD'E'F+ABCD'EF'
《数字电路逻辑设计》练习题 ---------- 逻辑函数及其化简 一. 用公式证明下列各等式。 1.()= D = +BC+BCD = +D= AB AC B C D AB AC D AB AC B CD AB AC AB AC +++=+++++++原式左边右边 2. A +BC (1+D)++BC =++BC=++BC =BC+BC=+BC=A C A B C D A BC A C A B A C A B A C B A A ?+?+??=+?????原式左边（）右边 3. BCD BCD ACD+ABC +A BCD +BC +BCD BC +BD =BCD+A BCD BCD+BCD +ABC +BC +ACD =BCD+A BCD+BD+BC +ACD =BCD+ACD+BCD+BD+BC =BCD+ACD+BD+DC+BC =BCD+BD+DC+BC =C D+B + B D+C =BC+BD+BC= D D BC D D D D D D ++???=+?+???????原式左边（）（）右边 4. AB B+D CD+BC+A BD+A+CD=1=AB B+D CD BC+A BD A+C+D =AB+ B+D+CD)(B+C C D =(B+C +C D =BC+BD+CD+C+D=1=????????原式左边（）++(B+D)）+ 右边 二. 写出下列各逻辑函数的最小项表达式及其对偶式、 反演式 的最小项表达式 1. F=ABCD+ACD+BD =m m(0,1,2,3,5,7,8,9,10,13) F*=m(2,5,6,7,8,10,12,13,14,15) ∑=∑∑（4,6,11,12,14,15）F 2. F=AB+AB+BC =m m(0,1,6) F*=m(1,6,7) ∑=∑∑（2,3,4,5,7）F 3. F=AB+C BD+A D =m m(023******* ) F*=m(34511121315) B C +?++∑=∑∑（1,5,6,7,8,9,13,14,15） F ，，，，，，，，，，，， 三. 用公式法化简下列各式 1. F=ABC+A CD+AC =A(BC+C)+A CD=AC AB A CD =C(AD)AB=AC+CD+AB A ??++?++ 2. F=AC D+BC+BD+AB+AC+ B C =AC D+BC+BD+AB+AC+BC+B C =AC D+BC+AC+B =AD+C+B ????? 3. F=(A+B)(A+B+C)(A+C)(B+C+D)F*= AB+ABC+AC+BCD = AB+AC+BCD=AB+AC F=(F*)*=(A+B)(A+C)=AC+AB ∴ 4. F=AB+A B BC+B C AB+A B BC+B C AB+A B BC+B C A B C A A F C AB BC C AB B C C ???=?+?=?+?+=++?+=+?+ 5. F=AC+B ()()()()C B AC AC F A C B C ABC ABC AB A C BC C ABC ABC AB C A B C AC BC ++=++++=+?++++=+=+=+ 四. 用图解法化简下列各函数。 1. F=ABC+A CD+AC ?
一、章节名称： 3.2逻辑函数的卡诺图化简法 二、教学目的与要求： 1. 掌握卡诺图基本概念及基本知识 2. 掌握逻辑函数卡诺化简法 3. 掌握具有约束条件的逻辑函数化简法 三、教学重点与难点： 重点：卡诺图化简法。 难点：合并最小项规律，具有约束条件的逻辑函数化简法。 四、教学手段： 板书与多媒体课件演示结合 五、教学方法： 课堂讲授、提问和讨论 六、教学过程： （一）复习与导入： 1、逻辑代数的三个规则。 2、逻辑代数的化简。 （二）新课讲授： 3.2逻辑函数的卡诺图化简法 一、逻辑函数的最小项及其性质 1、最小项的定义 对于N个变量，如果P是一个含有N个因子的乘积项，而在P中每一个变量都以原变量或反变量的形式出现一次，且仅出现一次，那么就称P是N个变量的一个最小项。 2个最因为每个变量都有以原变量和反变量两种可能的形式出现，所以N个变量有N 小项。 2、最小项的性质 P24表-16列出了三个变量的全部最小项真值表。由表可以看出最小项具有下列性质：性质1：每个最小项仅有一组变量的取值会使它的值为“1”，而其他变量取值都使它的值为“0”。 性质2：任意两个不同的最小项的乘积恒为“0”。 性质3：全部最小项之和恒为“1”。 由函数的真值可以很容易地写出函数的标准与或式，此外，利用逻辑代数的定律、公式，可以将任何逻辑函数式展开或变换成标准与或式。
例： C B A B C A C AB ABC B B AC A A BC C C AB AC BC AB Y +++=+++++=++=) ()()( 例： C AB ABC C B A C B A C C AB C B A C B A AB C B A B A AB C B A AB AB C B A AB AB C B A AB Y +++=+++=+++=+??=+++=++=)())(()( 3、 最小项编号及表达式 为便于表示，要对最小项进行编号。编号的方法是：把与最小项对应的那一组变量取值组合当成二进制数，与其对应的十进制数，就是该最小项的编号。 在标准与或式中，常用最小项的编号来表示最小项。如： ABC C AB C B A BC A Y +++=常写成7653),,(m m m m C B A F Y +++==或∑=m Y )7,6,5,3( 二、逻辑函数的卡诺图表达法 1、 逻辑变量卡诺图 卡诺图也叫最小项方格图，它将最小项按一定的规则排列成方格阵列。根据变量的数目N ，则应有n 2个小方格，每个小方格代表一个最小项。 卡诺图中将N 个变量分成行变量和列变量两组，行变量和列变量的取值，决定了小方格的编号，也即最小项的编号。行、列变量的取值顺序一定要按格雷码排列。P26列出了二变量、三变量和四变量的卡诺图。 卡诺图的特点是形象地表达了各个最小项之间在逻辑上的相邻性。图中任何几何位置相邻的最小项，在逻辑上也是相邻的。 所谓逻辑相邻，是指两个最小项只有一个是互补的，而其余的变量都相同， 所谓几何相邻，不仅包括卡诺图中相接小方格的相邻，方格间还具有对称相邻性。对称相邻性是指以方格阵列的水平或垂直中心线为对称轴，彼此对称的小方格间也是相邻的。 卡诺图的主要缺点是随着变量数目的增加，图形迅速复杂化，当逻辑变量在五个以上时，很少使用卡诺图。 2、 逻辑函数卡诺图 用卡诺图表示逻辑函数就是将函数真值表或表达式等的值填入卡诺图中。 可根据真值表或标准与或式画卡诺图，也可根据一般逻辑式画卡诺图。若已知的是一般的逻辑函数表达式，则首先将函数表达式变换成与或表达式，然后利用直接观察法填卡诺图。观察法的原理是：在逻辑函数与或表达式中，凡是乘积项，只要有一个变量因子为0时，该乘积项为0；只有乘积项所有因子都为1时，该乘积项为1。如果乘积项没有包含全部变量，无论所缺变量为1或者为0，只要乘积项现有变量满足乘积项为1的条件，该乘积项即为1。 例1： 可写成
逻辑代数化简练习 一、选择题 1.以下表达式中符合逻辑运算法则的是。 A.C·C=C2 B.1+1=10 C.0<1 D.A+1=1 2. 逻辑变量的取值１和０可以表示：。 A.开关的闭合、断开 B.电位的高、低 C.真与假 D.电流的有、无 3. 当逻辑函数有n个变量时，共有个变量取值组合？ A. n B. 2n C. n2 D. 2n 4. 逻辑函数的表示方法中具有唯一性的是。 A .真值表 B.表达式 C.逻辑图 D.卡诺图 5.F=A B+BD+CDE+A D= 。 A.D A+ B.D B )( + D.) (D A+ A+ D B + B D A) (+ C.) B (D )( 6.逻辑函数F=) ⊕ = 。 A⊕ (B A A.B B.A C.B A⊕ A⊕ D.B 7．求一个逻辑函数F的对偶式，可将F中的。 A .“·”换成“+”，“+”换成“·” B.原变量换成反变量，反变量换成原变量 C.变量不变 D.常数中“0”换成“1”，“1”换成“0” E.常数不变 8．A+BC= 。 A .A+ B B.A+ C C.（A+B）（A+C） D.B+C 9．在何种输入情况下，“与非”运算的结果是逻辑0。 A．全部输入是0 B.任一输入是0 C.仅一输入是0 D.全部输入是1 10．在何种输入情况下，“或非”运算的结果是逻辑0。 A．全部输入是0 B.全部输入是1 C.任一输入为0，其他输入为1 D.任一输入为1 二、判断题（正确打√，错误的打×） 1．逻辑变量的取值，１比０大。（）。 2．异或函数与同或函数在逻辑上互为反函数。（）。 3．若两个函数具有相同的真值表，则两个逻辑函数必然相等。（）。 4．因为逻辑表达式A+B+AB=A+B成立，所以AB=0成立。（） 5．若两个函数具有不同的真值表，则两个逻辑函数必然不相等。（） 6．若两个函数具有不同的逻辑函数式，则两个逻辑函数必然不相等。（） 7．逻辑函数两次求反则还原，逻辑函数的对偶式再作对偶变换也还原为它本身。（）
第2章 逻辑代数和逻辑函数化简 基本概念：逻辑代数是有美国数学家George Boole 在十九世纪提出,因此也称布尔代数,是分析和设计数字逻辑电路的数学工具。也叫开关代数，是研究只用0和1构成的数字系统的数学。 基本逻辑运算和复合逻辑运算 基本逻辑运算：“与”、“或”、“非”。 复合逻辑运算：“与非”、“或非”、“与或非”、“异或”、“同或”等。 基本逻辑运算 1.“与”运算 ①逻辑含义：当决定事件成立的所有条件全部具备时，事件才会发生。 ②运算电路：开关A 、B 都闭合，灯F 才亮。 ③表示逻辑功能的方法： 真值表 表达式：F =A ?B 逻辑符号： 开关A 、B 的状态代表输入： 灯F 的状态代表输出：
功能说明：有0出0，全1出1。 在大规模集成电路可编程逻辑器件中的表示符号： 通过“?”接入到此线上的输入信号都是该与门的一个输入端。 推广：当有n个变量时：F=A1A2A3???A n “与”运算的几个等式： 0?0=0，0?1=0，1?1=1 A?0=0（0-1律），A?1=A（自等律），A?A=A（同一律），A?A?A=A （同一律）。 2.“或”运算 ①逻辑含义：在决定事件成立的所有条件 中，只要具备一个，事件就会发生。 ②运算电路：开关A、B只要闭合一个， 灯F就亮。 ③表示逻辑功能的方法： 逻辑功能：有1出1，全0出0。
真值表：（略） 表达式：F=A+B 逻辑符号： 推广：当有n个变量时：F=A1+A2+ A3+???+A n “或”运算的几个等式： 0+0=0，0+1=1，1+1=1 A+0=A（自等律）A+1=1（0-1律），A+A=A（同一律）。 上次课小结：与、或的功能、表达式等，几个等式。 3．“非”运算 ①逻辑含义：当决定事件的条件具备时， 事件不发生；当条件不具备时，事件反而发 生了。 ②运算电路：开关A闭合，灯F不亮。