学号09700227
单片机原理及应用
设计说明书
3位数显频率计数器
起止日期：2012 年12 月24日至2013 年12月28日
学生扬
班级09电信2班
成绩
指导教师(签字)
电子与信息工程系
2013年12月28日
目录
第一章：设计背景及要求 (1)
1.1数字频率计数器的背景及意义 (1)
1.2设计要求 (1)
第二章：设计原理及总体方案 (1)
2.1频率计的基本原理 (1)
2.2 方案的确定 (2)
第三章：硬件设计 (3)
3.1 主控单元 (3)
3.2 频率采集 (7)
3.3显示单元 (7)
3.4原理图设计 (9)
第四章：软件设置 (9)
4.1设计流程 (9)
4.2程序设计 (10)
第五章：仿真设计及结果 (14)
5.1源程序编译及结果 (14)
5.2原理图绘制 (14)
5．3仿真结果 (15)
第六章：总结及体会 (15)
第一章：设计背景及要求
1.1数字频率计数器的背景及意义
在现代社会中，随着电子工业的发展，能够精确测量各种设备仪器中电路的频率、电压、电流等参数已越来越重要。而传统的电子测量仪器中，示波器在进行频率测量时测量精度较低，误差较大。频谱仪可以准确的测量频率并显示被测信号的频谱，但测量速度较慢，无法实时快速的跟踪捕捉到被测信号频率的变化。正是由于频率计能够快速准确的捕捉到被测信号频率的变化，因此，频率计拥有非常广泛的应用围。
在生产制造企业中，频率计被广泛的应用在生产线的生产测试中。频率计能够快速的捕捉到晶体振荡器输出频率的变化，用户通过使用频率计能够迅速的发现有故障的晶振产品，确保产品质量。在计量实验室中，频率计被用来对各种电子测量设备的本地振荡器进行校准。在无线通讯测试中，频率计既可以被用来对无线通讯基站的主时钟进行校准，还可以被用来对无线电台的跳频信号和频率调制信号进行分析。我所设计的三位数显频率计数器，是基于ATMEL公司的AT89S51单片机，通过其T0与T1的定时与计数功能，来测量输入信号的频率，并通过六位动态数码管显示出来，并且尽可能使用最少的元器件，在满足性能要求的前提下，尽量节省成本，以期最大的性价比。
1.2设计要求
(1) 基于AT89S51单片机，设计一个精确测量输入信号频率的频率计数器
(2)能够精确测量频率围在0Hz—250kHz之间的输入信号
(3) 测量误差不超过±1Hz
(4) 使用六位数码管显示测量结果
(5) 在满足性能的前提下，尽可能使用最少的、最廉价的元器件
第二章：设计原理及总体方案
2.1频率计的基本原理
频率计的基本原理是用一个频率稳定度高的频率源作为基准时钟，对比测量其他信号的频率。通常情况下计算每秒待测信号的脉冲个数，此时我们称闸门时间为1秒。闸门时间也可以大于或小于一秒。闸门时间越长，得到的频率值就越准确，但闸门时间越长则每测一次频率的间隔就越长。闸门时间越短，测的频率值刷新就越快，但测得的频率精度就受影响。测量一个信号的频率有两种方法：第一种是计时法，用基准信号去测量被测信号的高电平持续的时间，然后转换成被测信号的频率。第二种是计数法，计算在基准信号高电平期间通过的被测信号个数。根据设计要求测量0HZ~250KHZ的正弦信号，首先要将正弦信号通过过零比较转换成方波信号，然后变成测量方波信号。如果用第一种方法，当信号频率超过1KHZ的
时候测量精度将超出测量精度要求，所以当被测信号的频率高于1KHZ的时候需要将被测信号进行分频处理。如果被测信号频率很高需要将被测信号进行多次分频直到达到设计的精度要求。数字频率计是一种应用很广泛的仪器电子，在广泛的应用领域，到处可见到处理离散信息的数字电路。随着数字电路制造工业的进步，使得系统设计人员能在更小的空间实现更多的功能，从而提高系统可靠性和速度。本论文设计采用AT89C51单片机为控制器件来制作一个0HZ~250KHZ的频率计，并将所需得到的频率通过数码管显示出来。根据设计要求用单片机的部T0产生基准信号，由INTO输入被测信号，通过定时方式计算被测信号的持续时间。通过单片机计算得出结果，最后通过数码管显示测量结果。系统的原理框图如图2-1所示。
图2-1 数字频率计系统框图
2.2 方案的确定
系统采用MCS—51系列单片机AT89S51作为控制核心，门控信号由AT89S51部的计数定时器产生，单位为1μs。由于单片机的计数频率上限较低(12MHZ晶振时约500KHZ)，所以需对高频被测信号进行硬件分频处理，AT89S51则完成运算、控制及显示功能。由于使用了单片机，使整个系统具有极为灵活的可编程性，能方便地对系统进行功能扩展与改进。原理图如图2-2
计数器对输入的信号经行计数，其最大计数值为fOSC/24,当fOSC=12MHz时，T0的最大计数频率为500kHz。由于信号的频率就是每秒钟信号脉冲的个数，于是我让T1工作在定时状态下，定时时间为1秒。每定时1秒钟到，就停止T0的计数，然后从T0的计数单元中读取计数的数值，即完成了信号频率的测量。最后通过三位数码管显示出频率值。
由于要尽可能的使用最少的元件，在满足设计要求的前提下，我尽可能的减少了元器件的使用。将被
测信号不加任何处理，直接输入单片机的T0口。而将被测信号经行放大整形、倍频锁相等处理就不再进行了。这样做会使该频率计在测量信号频率时产生精度误差，但能够满足设计要求。
第三章：硬件设计
3.1 主控单元
主控单元主要是AT89C51单片机系统，采用12MHZ的晶振频率。单片机的P3.2口接被处理后的被测信号，P0口接LED显示器的数据输入端，ALE，RD，WR，P0.0，P0.1通过外接控制电路接数码管显示器的控制端。单片机系统的电路如图3-1所示。
图3-1 单片机系统
AT89S51是一个低功耗，高性能CMOS 8位单片机，片含4k Bytes ISP(In-system programmable)的可反复擦写1000次的Flash只读程序存储器，器件采用ATMEL公司的高密度、非易失性存储技术制造，兼容标准MCS-51指令系统及80C51引脚结构，芯片集成了通用8位中央处理器和ISP Flash存储单元，功能强大的微型计算机的AT89S51可为许多嵌入式控制应用系统提供高性价比的解决方案。AT89S51具有如下特点：40个引脚，4k Bytes Flash片程序存储器，128 bytes的随机存取数据存储器（RAM），32个外部双向输入/输出（I/O）口，5个中断优先级2层中断嵌套中断，2个16位可编程定时计数器,2个全双工串行通信口，看门狗（WDT）电路，片时钟振荡器。此外，AT89S51设计和配置了振荡频率可为0Hz并可通过软件设置省电模式。空闲模式下，CPU暂停工作，而RAM定时计数器，串行口，外中断系统可继续工作，掉电模式冻结振荡器而保存RAM的数据，停止芯片其它功能直至外中断激活或硬件复位。同时该芯片还具有PDIP、TQFP 和PLCC等三种封装形式，以适应不同产品的需求。
AT89S51单片机部结构如下图：
图3-2 单片机部结构图
图3-3 单片机引脚图
管脚说明：
VCC：供电电压。
GND：接地。
P0：P0口为一个8位漏级开路双向I/O口，每脚可吸收8TTL门电流。当P1口的管脚第一次写1时，被定义为高阻输入。P0能够用于外部程序数据存储器，它可以被定义为数据/地址的第八位。在FIASH编程时，P0 口作为原码输入口，当FIASH进行校验时，P0输出原码，此时P0外部必须被拉高。
P1：P1口是一个部提供上拉电阻的8位双向I/O口，P1口缓冲器能接收输出4TTL门电流。P1口管脚写入1后，被部上拉为高，可用作输入，P1口被外部下拉为低电平时，将输出电流，这是由于部上拉的缘故。在FLASH编程和校验时，P1口作为第八位地址接收。
P2：P2口为一个部上拉电阻的8位双向I/O口，P2口缓冲器可接收，输出4个TTL门电流，当P2口被写“1”
时，其管脚被部上拉电阻拉高，且作为输入。并因此作为输入时，P2口的管脚被外部拉低，将输出电流。这是由于部上拉的缘故。P2口当用于外部程序存储器或16位地址外部数据存储器进行存取时，P2口输出地址的高八位。在给出地址“1”时，它利用部上拉优势，当对外部八位地址数据存储器进行读写时，P2口输出其特殊功能寄存器的容。P2口在FLASH编程和校验时接收高八位地址信号和控制信号。