实验一TTL集成逻辑门参数测试
学号：2010300784 姓名：张腾班级：03051001
一、实验目的：
（1）掌握各种TTL门电路的逻辑功能。
（2）掌握验证逻辑门电路功能的方法。
（3）掌握空闲输入端的处理方法。
二、实验设备：
数字电路实验箱，74LS00，双踪示波器
三、实验原理：
门电路是数字逻辑电路的基本组成单元，门电路按逻辑功能可分为与门、或门、非门、与非门、或非门、异或门等。按电路的结构组成不同，可分为分立元件门电路、CMOS集成门电路、TTL集成门电路等。集成门电路通常封装在集成芯片内，一般有双列直插和表面贴装两种封装形式。实验中常用的是双列直插式。每个集成电路都有自己的代号，与代号对应的名称形象地说明了集成电路的用途。
四、实验内容：
1、在74LS00芯片中选一个与非门，输入端通过逻辑电路开关接高、低电平，输出端接示波器。输入不同信号组合，在表1.1中记录相应结果。
2、用与非门实现与逻辑、或逻辑和异或逻辑。其中A为脉冲输入，B为数字开关输入。F输出接示波器。
○1F=AB ○2F=A+B ○3F=A○+B
五、实验结果：
1、表1.1
输入输出
A B Y
0 0 1
0 1 1
1 0 1
1 1 0
2、○1F=AB=AB?
VCC
5V
74LS00D
1A 1B 1Y 2A 2B 2Y G N D 3Y
3B 3A 4Y 4B 4A V C C A B
F
B=1
B=0
○
2F=A+B=1A ??B ?1 A
F
A
VCC
5V U274LS00D
1A 1B 1Y 2A 2B 2Y G N D 3Y
3B 3A 4Y 4B 4A V C C A
B
F
B=1
B=0
○
3F=A ○+B=A AB ??B?AB A
A
F
F
5V
U274LS00D
1A 1B 1Y 2A 2B 2Y G N D 3Y
3B 3A 4Y 4B 4A V C C A B
F
B=1
B=0
A
A
F F
实验1 TTL集成门电路逻辑变换 一、实验目的 （1）掌握各种TTL门电路的逻辑功能。 （2）掌握验证逻辑门电路功能的方法。 （3）掌握空闲输入端的处理方法。 二、实验设备 （1）数字电路实验箱 （2） 74LS00集成门电路 三、实验原理 门电路是数字逻辑电路的基本组成单元，门电路按逻辑功能可分为与门、或门、非门及与非门、或非门、异或门等。按电路结构组成的不同，可分为分立元件门电路、CMOS集成门电路、TTL集成门电路等。集成门电路通常封装在集成芯片内，一般有双列直插和表面贴装两种封装形式。实验中常用的封装形式为双列直插式。每个集成电路都有自己的代号，与代号对应的名称形象地说明了集成电路的用途。如74LS00是二输入端四与非门，它说明了这个集成电路中包含了四个二输入端的与非门。 四、实验内容 （1）测试74LS00四个与非门逻辑功能是否正常。用MULTISIM软件仿真之后，搭接实际电路图测试。 （2）用与非门实现“与”逻辑，用MULTISIM软件仿真之后，搭接实际电路图测试。
（3）用与非门实现“或”逻辑，用MULTISIM软件仿真之后，搭接实际电路图测试。 （4）用与非门实现“异或”逻辑，用MULTISIM软件仿真之后，搭接实际电路图测试。
五、实验结果 通过计算机仿真和搭建实际的电路图可得如下的真值表。 （1）测试74LS00四个与非门逻辑功能
（2）用与非门实现“与”逻辑 （3）用与非门实现“或”逻辑
（4）用与非门实现“异或”逻辑 思考题:用与非门实现 Y=AB+AC+BC,创建逻辑测试电路,记录测试真值表. (做了的同学请将电路图和真值表记在实验报告中.) （1）电路图如下：
数字逻辑电路 实验报告 指导老师: 班级: 学号: 姓名： 时间： 第一次试验一、实验名称：组合逻辑电路设计
二、试验目的： 1、掌握组合逻辑电路的功能测试。 2、验证半加器和全加器的逻辑功能。 3、、学会二进制数的运算规律。 三、试验所用的器件和组件： 二输入四“与非”门组件3片，型号74LS00 四输入二“与非”门组件1片，型号74LS20 二输入四“异或”门组件1片，型号74LS86 四、实验设计方案及逻辑图： 1、设计一位全加/全减法器，如图所示： 电路做加法还是做减法是由M决定的，当M=0时做加法运算，当M=1时做减法运算。当作为全加法器时输入信号A、B和Cin分别为加数、被加数和低位来的进位，S 为和数，Co为向上的进位；当作为全减法时输入信号A、B和Cin分别为被减数，减数和低位来的借位，S为差，Co为向上位的借位。 （1）输入/输出观察表如下： （2）求逻辑函数的最简表达式 函数S的卡诺图如下：函数Co的卡诺如下： 化简后函数S的最简表达式为： Co的最简表达式为：
（3）逻辑电路图如下所示： 2、舍入与检测电路的设计： 用所给定的集成电路组件设计一个多输出逻辑电路，该电路的输入为8421码，F1为“四舍五入”输出信号，F2为奇偶检测输出信号。当电路检测到输入的代码大于或等于5是，电路的输出F1=1;其他情况F1=0。当输入代码中含1的个数为奇数时，电路的输出F2=1，其他情况F2=0。该电路的框图如图所示： （1）输入/输出观察表如下： B8 B4 B2 B1 F2 F1 0 0 0 0 0 0 0 0 0 1 1 0 0 0 1 0 1 0 0 0 1 1 0 0 0 1 0 0 1 0 0 1 0 1 0 1 0 1 1 0 0 1 0 1 1 1 1 1 1 0 0 0 1 1 1 0 0 1 0 1 1 0 1 0 0 1 1 0 1 1 1 1 1 1 0 0 0 1 1 1 0 1 1 1
数电实验4 一.实验目的 熟悉用仿真法研究数字电路实验的过程,实现一个彩灯控制电路。 熟练使用VHDL语言 二.实验设备 1.Quartus开发环境 2.ED0开发板 三.实验内容 1、彩灯控制电路要求控制4个彩灯； 2、两个控制信号： K1K0= 00 灯全灭 01 右移，循环显示 10 左移，循环显示 11 灯全亮 3.彩灯正常工作的同时，四个七段数码管循环显示第一个同学的学号后四位一秒，第二个同学的学号后四位一秒，全黑一秒。 四.实验原理 1.彩灯控制电路的程序如下： LIBRARY IEEE; USE IEEE.std_logic_1164.ALL; USE IEEE.std_logic_ARITH.ALL; USE IEEE.std_logic_UNSIGNED.ALL; ENTITY led IS port( clk:in std_logic; data_in:IN STD_LOGIC_VECTOR(1 DOWNTO 0); data_out:out std_logic_vector(3 downto 0); data_out1,data_out2,data_out3,data_out4:out std_logic_vector(6 downto 0)); END led; ARCHITECTURE control OF led IS CONSTANT m : INTEGER:= 25000000; BEGIN PROCESS(data_in,clk) V ARIABLE cout : INTEGER:=0; V ARIABLE i : INTEGER:=0; BEGIN IF clk'EVENT AND clk='1' THEN cout:=cout+1; --计数器+1 i:=i+1; --计数器+1
实验二组合逻辑电路的设计 一、实验目的 1.掌握组合逻辑电路的设计方法及功能测试方法。 2.熟悉组合电路的特点。 二、实验仪器及材料 a) TDS-4数电实验箱、双踪示波器、数字万用表。 b) 参考元件：74LS86、74LS00。 三、预习要求及思考题 1．预习要求： 1）所用中规模集成组件的功能、外部引线排列及使用方法。 2) 组合逻辑电路的功能特点和结构特点. 3) 中规模集成组件一般分析及设计方法. 4）用multisim软件对实验进行仿真并分析实验是否成功。 2.思考题 在进行组合逻辑电路设计时，什么是最佳设计方案 四、实验原理 1．本实验所用到的集成电路的引脚功能图见附录 2.用集成电路进行组合逻辑电路设计的一般步骤是： 1）根据设计要求，定义输入逻辑变量和输出逻辑变量，然后列出真值表； 2）利用卡络图或公式法得出最简逻辑表达式，并根据设计要求所指定的门电路或选定的门电路，将最简逻辑表达式变换为与所指定门电路相应的形式； 3）画出逻辑图； 4）用逻辑门或组件构成实际电路，最后测试验证其逻辑功能。 五、实验内容 1．用四2输入异或门（74LS86）和四2输入与非门（74LS00）设计一个一位全加器。 1）列出真值表,如下表2-1。其中A i、B i、C i分别为一个加数、另一个加数、低位向本位的进位；S i、C i+1分别为本位和、本位向高位的进位。 A i B i C i S i C i+1 0 0 0 0 0 0 0 1 1 0 0 1 0 1 0 0 1 1 0 1 1 0 0 1 0 1 0 10 1 1 1 00 1 1 1 1 1 1 2）由表2-1全加器真值表写出函数表达式。
广东海洋大学学生实验报告书（学生用表） 实验名称 课程名称 课程号 学院(系) 专业 班级 学生姓名 学号 实验地点 实验日期 实验4 计数器及其应用 一、实验目的 1、熟悉中规模集成计数器的逻辑功能及使用方法 2、掌握用74LS161构成计数器的方法 3、熟悉中规模集成计数器应用 二、实验原理 计数器是典型的时序逻辑电路，它是用来累计和记忆输入脉冲的个数．计数是数字系统中很重要的基本操作，集成计数器是最广泛应用的逻辑部件之一。计数器种类较多，按构成计数器中的多触发器是否使用一个时钟脉冲源来分，有同步计数器和异步计数器；根据计数制的不同，可分为二进制计数器、十进制计数器和任意进制计数器；根据计数的增减趋势，又分为加法、减法和可逆计数器。还有可预置数和可编程序功能计数器等。本实验主要研究中规模十进制计数器74LS161的功能及应用。 1、中规模集成计数器 74LS161 是四位二进制可预置同步计数器，由于它采用4 个主从JK 触发器作为记忆单元，故又称为四位二进制同步计数器，其集成芯片管脚如图1所示： 管脚符号说明：电源正端Vcc ，接+5V ；异步置零（复位）端Rd ；时钟脉冲CP ；预置数控制端 A 、B 、C 、D ；数据输出端 QA 、QB 、QC 、QD ；进位输出端 RCO ：使能端EP ，ET ；预置端 LD ； 图1 74LS161 管脚图 GDOU-B-11-112
该计数器由于内部采用了快速进位电路，所以具有较高的计数速度。各触发器翻转是靠时钟脉冲信号的正跳变上升沿来完成的。时钟脉冲每正跳变一次，计数器内各触发器就同时翻转一次，74LS161的功能表如表1所示： 表1 74LS161 逻辑功能表 2、实现任意进制计数器 由于74LS161的计数容量为16，即计16个脉冲，发生一次进位，所以可以用它构成16进制以内的各进制计数器，实现的方法有两种：置零法（复位法）和置数法（置位法）。 (1) 用复位法获得任意进制计数器假定已有N进制计数器，而需要得到一个M进制计数器时，只要M＜N，用复位法使计数器计数到M时置“0”，即获得M进制计数器。 (2) 利用预置功能获M进制计数器置位法与置零法不同，它是通过给计数器重复置入某个数值的的跳越N-M个状态，从而获得M进制计数器的，如图所法。置数操作可以在电路的任何一个状态下进行。这种方法适用于有预置功能的计数器电路。图2是上述二种方法的原理示意图。 图2(a) 图2(b) 三、实验内容与步骤 1、测试74LS161的逻辑功能。 2、在熟悉74LS161逻辑功能的基础上，利用74LS161设计9进制计数器。 附图74ls00和74ls20
数电实验2 一．实验目的 1.学习并掌握硬件描述语言（VHDL 或 Verilog HDL）；熟悉门电路的逻辑功能，并用硬件描述语言实现门电路的设计。 2.熟悉中规模器件译码器的逻辑功能，用硬件描述语言实现其设计。 3.熟悉时序电路计数器的逻辑功能，用硬件描述语言实现其设计。 4.熟悉分频电路的逻辑功能，并用硬件描述语言实现其设计。 二.实验设备 1.Quartus开发环境 2.ED0开发板 三.实验内容 要求1：编写一个异或门逻辑电路，编译程序如下。 1）用 QuartusII 波形仿真验证； 2）下载到DE0 开发板验证。 要求2：编写一个将二进制码转换成 0-F 的七段码译码器。 1）用 QuartusII 波形仿真验证； 2）下载到 DE0 开发板，利用开发板上的数码管验证。 要求3：编写一个计数器。 1）用QuartusII 波形仿真验证； 2）下载到 DE0 开发板验证。 要求4：编写一个能实现占空比 50%的 5M 和50M 分频器即两个输出，输出信号频率分别为 10Hz 和 1Hz。 1）下载到 DE0 开发板验证。（提示：利用 DE0 板上已有的 50M 晶振作为输入信号，通过开发板上两个的 LED 灯观察输出信号）。 2）电路框图如下： 扩展内容：利用已经实现的 VHDL 模块文件，采用原理图方法，实现 0-F 计数自动循环显示，频率 10Hz。（提示：如何将 VHDL 模块文件在逻辑原理图中应用，参考参考内容 5） 四.实验原理 1.实验1实现异或门逻辑电路，VHDL源代码如下： LIBRARY IEEE; USE IEEE.STD_LOGIC_1164.ALL;
HUBEI NORMAL UNIVERSITY 电工电子实验报告 电路设计与仿真—Multisim 课程名称 逻辑门电路 实验名称 2009112030406 陈子明 学号姓名 电子信息工程 专业名称 物理与电子科学学院 所在院系 分数
实验逻辑门电路 一、实验目的 1、学习分析基本的逻辑门电路的工作原理； 2、学习各种常用时序电路的功能； 3、了解一些常用的集成芯片； 4、学会用仿真来验证各种数字电路的功能和设计自己的电路。 二、实验环境 Multisim 8 三、实验内容 1、与门电路 按图连接好电路，将开关分别掷向高低电平，组合出（0,0）（1，0）（0,1）（1，1）状态，通过电压表的示数，看到与门的输出状况，验证表中与门的功能： 结果：（0,0）
（0,1） （1,0） （1，1） 2、半加器 （1）输入/输出的真值表
输入输出 A B S(本位和（进位 数）0000 0110 1010 1101 半加器测试电路： 逻辑表达式：S= B+A=A B；=AB。 3、全加器 （1）输入输出的真值表 输入输出
A B (低位进 位S（本位 和） （进位 数） 0 0 0 0 0 00110 01010 01101 10010 10101 11001 11111（2）逻辑表达式：S=i-1；C i=AB+C i-1（A B） （3）全加器测试电路：
4、比较器 （1）真值表 A B Y1(A>B Y2(A Y3(A=B 0 0 0 0 1 0 1 0 1 0 1 0 1 0 0 1 1 0 0 1 （2）逻辑表达式： Y1=A;Y2=B;Y3=A B。 （3）搭接电路图，如图： 1位二进制数比较器测试电路与结果：
实验一门电路逻辑功能及测试 一、实验目得 1、熟悉门电路逻辑功能。 2、熟悉数字电路学习机及示波器使用方法。 二、实验仪器及材料 1、双踪示波器 2、器件 ７4LＳ00 二输入端四与非门２片 7４ＬS20 四输入端双与非门1片 ７４ＬS8６二输入端四异或门1片 74LS０4 六反相器1片 三、预习要求 1、复习门电路工作原理相应逻辑表达示。 2、熟悉所有集成电路得引线位置及各引线用途。 ３、了解双踪示波器使用方法。 四、实验内容 实验前按学习机使用说明先检查学习机就是否正常,然后选择实验用得集成电路，按自己设计得实验接线图接好连线,特别注意Vcc及地线不能接错。线接好后经实验指导教师检查无误方可通电。试验中改动接线须先断开电源,接好线后在通电实验。 1、测试门电路逻辑功能。 （1）选用双输入与非门74ＬＳ20一只，插入面包板,按图 连接电路,输入端接S1~Ｓ4(电平开关输入插口),输 出端接电平显示发光二极管(D1～D８任意一个）。 （2)将电平开关按表1、1置位,分别测出电压及逻辑状态。(表1、１)
2、异或门逻辑功能测试 (1)选二输入四异或门电路74LS86,按图接线,输入端１﹑2﹑4﹑5接电平开关,输出端Ａ﹑B﹑Ｙ接电平显示发光二极管。 (2)将电平开关按表1、２置位，将结果填入表中。 表1、2 3、逻辑电路得逻辑关系
(1)选用四二输入与非门74LS0０一只,插入面包板，实验电路自拟。将输入输出逻辑关系分 别填入表1、3﹑表1、4。 (２）写出上面两个电路得逻辑表达式。 表1、３ Y=A ⊕B 表1、4 Y=A ⊕B Ｚ=AB 4、逻辑门传输延迟时间得测量 用六反相器(非门)按图1、5接线,输80KHz 连续脉冲,用双踪示波器测输入，输出相位差,计算每个门得平均传输延迟时间得ｔｐd 值 : tpd ＝０、２μｓ/6=1/30μｓ 5、利用与非门控制输出。 选用四二输入与非门74LS00一只,插入面包板，输入接任一电平开关，用示波器观察Ｓ对输出脉冲得控制作用: 一端接高有效得脉冲信号,另一端接控制信号。只有控制信号端为高电平时,脉冲信号才能通过。这就就是与非门对脉冲得控制作用。 6.用与非门组成其她门电路并测试验证 (1)组成或非门。 用一片二输入端与非门组成或非门 Y = Ａ+ B = A ? Ｂ 画出电路图,测试并填表1、5 中。 表1、5 图如下： （2）组成异或门 ① 将异或门表达式转化为与非门表达式。 A ⊕B=｛[(ＡＡ)＇B]'［Ａ( B Ｂ）＇]}＇ ② 画出逻辑电路图。 ③ 测试并填表1、6。表1、6
大连外国语大学软件学院 1数字逻辑电路概述 数字逻辑是数字电路逻辑设计的简称，其内容是应用数字电路进行数字系统逻辑设计。电子数字计算机是由具有各种逻辑功能的逻辑部件组成的，这些逻辑部件按其结构可分为组合逻辑电路和时序逻辑电路。组合逻辑电路是由与门、或门和非门等门电路组合形成的逻辑电路;时序逻辑电路是由触发器和门电路组成的具有记忆能力的逻辑电路。有了组合逻辑电路和时序逻辑电路，再进行合理的设计和安排，就可以表示和实现布尔代数的基本运算。 数字逻辑电路有易于集成、传输质量高、有运算和逻辑推理能力等优点，因此被广泛用于计算机、自动控制、通信、测量等领域。一般家电产品中，如定时器、告警器、控制器、电子钟表、电子玩具等都要用数字逻辑电路。 （阐述数字逻辑的现状、目的、意义、功能、方法及作用）2第一种数字逻辑电路 方法原理及功能 数据选择器又称为多路开关，是一种重要的组合逻辑器件，它可以实现从多路数据中选择任何一路数据输出，选择的控制由专门的端口编码决定，称为地址码，数据选择器可以完成很多的逻辑功能，例如函数发生器、桶形移位器、并串转换器、波形产生器等。 1、与非门实现二选一数据选择器： 用一种74SL153及门电路设计实现一位全加器，输入用三个单刀双掷开关分别代表A、B、C，输出用两个指示灯分别代表L1、L1。 设计过程与结果（描述方法的操作过程和结果，配截图详细介绍） 在元件库中单击TTL，再单击74LS系列，选中74LS153D。
仿真结果实际结果 L 1 亮单独打开开关A，B，C时； L1灯泡亮 L 2 亮任意打开两个开关； 灯泡L2亮
L 1 和 L 2 都 亮 同时打开开关A,B,C时； 灯泡L1，L2同时亮。 心得体会 经过许多次的失败，在不断尝试中选择一个适合的方式去解决问题，加强对电路的 理解。通过该实验可以培养我们的动手能力和对数字电路的理解。经检验，符合真值表， 达到数据选择的作用。74ls153为双四选一数据选择器，几多一个非门和或门可以组成 数据比较器。能更好的掌握相关芯片的知识，了解其用途。 失败电路一： 失败电路二：
数字电路实验报告
实验一 组合逻辑电路分析 一．试验用集成电路引脚图 74LS00集成电路 74LS20集成电路 四2输入与非门 双4输入与非门 二．实验内容 1.实验一 自拟表格并记录: 2.实验二 密码锁的开锁条件是：拨对密码，钥匙插入锁眼将电源接通，当两个条件同时满足时，开锁信号为“1”，将锁打开。否则，报警信号为“1”，则接通警铃。试分析密码锁的密码ABCD 是什么？ X1 2.5 V A B C D 示灯：灯亮表示“1”，灯灭表示“0” ABCD 按逻辑开关，“1”表示高电平，“0”表示低电平
ABCD 接逻辑电平开关。 最简表达式为：X1=AB ’C ’D 密码为： 1001 A B C D X1 X2 A B C D X1 X2 0 0 0 0 0 1 1 0 0 0 0 1 0 0 0 1 0 1 1 0 0 1 1 0 0 0 1 0 0 1 1 0 1 0 0 1 0 0 1 1 0 1 1 0 1 1 0 1 0 1 0 0 0 1 1 1 0 0 0 1 0 1 0 1 0 1 1 1 0 1 0 1 0 1 1 0 0 1 1 1 1 0 0 1 0 1 1 1 1 1 1 1 1 1 三.实验体会： 1.分析组合逻辑电路时，可以通过逻辑表达式，电路图和真值表之间的相互转换来到达实验所要求的目的。 2.这次试验比较简单，熟悉了一些简单的组合逻辑电路和芯片 ，和使用仿真软件来设计和构造逻辑电路来求解。 实验二 组合逻辑实验（一） 半加器和全加器 一．实验目的 1. 熟悉用门电路设计组合电路的原理和方法步骤 二．预习内容 1. 复习用门电路设计组合逻辑电路的原理和方法步骤。 2. 复习二进制数的运算。 3. 用“与非门”设计半加器的逻辑图。 4. 完成用“异或门”、“与或非”门、“与 非”门设计全加器的逻辑图。 5. 完成用“异或”门设计的3变量判奇 电路的原理图。 三．元 件参考 U1A 74LS00D U1B 74LS00D U1C 74LS00D U1D 74LS00D U2A 74LS00D U2B 74LS00D U2C 74LS00D U3A 74LS20D X1 2.5 V X2 2.5 V VCC 5V A Ｂ Ｃ D
数电逻辑门电路实验报告 篇一：组合逻辑电路实验报告 课程名称：数字电子技术基础实验指导老师：樊伟敏 实验名称：组合逻辑电路实验实验类型：设计类同组学生姓名：__________ 一、实验目的和要求（必填）二、实验内容和原理（必填）三、主要仪器设备（必填）五、实验数据记录和处理七、讨论、心得 一．实验目的 1.加深理解全加器和奇偶位判断电路等典型组合逻辑电路的工作原理。 2.熟悉74LS00、74LS11、74LS55等基本门电路的功能及其引脚。 3.掌握组合集成电路元件的功能检查方法。 4.掌握组合逻辑电路的功能测试方法及组合逻辑电路的设计方法。 二、主要仪器设备 74LS00（与非门） 74LS55（与或非门） 74LS11（与门）导线电源数电综合实验箱 三、实验内容和原理及结果 四、操作方法和实验步骤 六、实验结果与分析（必填）
实验报告 (一) 一位全加器 1.1 实验原理：全加器实现一位二进制数的加法，输入有被加数、加数和来自相邻低位的进位；输出有全加和与向高位的进位。 1.2 实验内容：用 74LS00与非门和 74LS55 与或非门设计一个一位全加器电路，并进行功能测试。 1.3 设计过程：首先列出真值表，画卡诺图，然后写出全加器的逻辑函数，函数如下： Si = Ai ?Bi?Ci-1 ；Ci = Ai Bi +(Ai?Bi)C i-1 异或门可通过Ai ?Bi?AB?AB,即一个与非门； （74LS00），一个与或非门（74LS55）来实现。Ci = Ai Bi +(Ai?Bi)C 再取非，即一个非门（ i-1 ?Ai Bi +(Ai?Bi)C i-1 ，通过一个与或非门Ai Bi +(Ai?Bi)C i-1 ，
实验10 1、结果：同时显示012345 代码： LIBRARY IEEE; USE IEEE.STD_LOGIC_1164.ALL; ENTITY sweep IS PORT( clk,clr:IN STD_LOGIC; --clk输入时钟；clr状态清零 a:OUT STD_LOGIC_VECTOR (6 DOWNTO 0); --输出数码管相同段 sweep:OUT STD_LOGIC_VECTOR (5 DOWNTO 0) --输出cat（数码管选通控制信号）端); END sweep; ARCHITECTURE sweep_arch OF sweep IS SIGNAL sweep_arc:STD_LOGIC_VECTOR (5 DOWNTO 0); --声明内部信号（选通控制信号）SIGNAL b:STD_LOGIC_VECTOR (6 DOWNTO 0); --声明内部信号（相同段信号） BEGIN PROCESS(sweep_arc) BEGIN IF (clk'event and clk='1') THEN IF clr='0' THEN --状态清零 sweep_arc <="011111" ; b <="0000000"; ELSE case sweep_arc IS --选通控制信号 WHEN"011111" => sweep_arc <="111110"; WHEN"111110" => sweep_arc <="111101"; WHEN"111101" => sweep_arc <="111011"; WHEN"111011" => sweep_arc <="110111"; WHEN"110111" => sweep_arc <="101111"; WHEN"101111" => sweep_arc <="011111"; WHEN OTHERS => sweep_arc <="011111"; END CASE; CASE sweep_arc IS --相同段信号 WHEN"011111" => b <="1011011"; WHEN"101111" => b <="0110011"; WHEN"110111" => b <="1111001"; WHEN"111011" => b <="1101101"; WHEN"111101" => b <="0110000"; WHEN"111110" => b <="1111110";
实验一门电路逻辑功能及测试 一、实验目的 1、熟悉门电路逻辑功能。 2、熟悉数字电路学习机及示波器使用方法。 二、实验仪器及材料 1、双踪示波器 2、器件 74LS00 二输入端四与非门 2片 74LS20 四输入端双与非门 1片 74LS86 二输入端四异或门 1片 74LS04 六反相器 1片 三、预习要求 1、复习门电路工作原理相应逻辑表达示。 2、熟悉所有集成电路的引线位置及各引线用途。 3、了解双踪示波器使用方法。 四、实验内容 实验前按学习机使用说明先检查学习机是否正常，然后选择实验用的集成电路，按自己设计的实验接线图接好连线，特别注意Vcc及地线不能接错。线接好后经实验指导教师检查无误方可通电。试验中改动接线须先断开电源，接好线后在通电实验。 1、测试门电路逻辑功能。 （1）选用双输入与非门74LS20一只，插入面包板，按图 连接电路，输入端接S1~S4(电平开关输入插口)，输 出端接电平显示发光二极管（D1~D8任意一个）。 （2）将电平开关按表1.1置位，分别测出电压及逻辑状态。（表1.1）
2、异或门逻辑功能测试 （1）选二输入四异或门电路74LS86，按图接线，输入端1﹑2﹑4﹑5接电平开关，输出端A﹑B﹑Y接电平显示发光二极管。 （2）将电平开关按表1.2置位，将结果填入表中。 表 1.2 3、逻辑电路的逻辑关系 （1）选用四二输入与非门74LS00一只，插入面包板，实验电路自拟。将输入输出逻辑关系分别填入表1.3﹑表1.4。
（2）写出上面两个电路的逻辑表达式。 表1.3 Y=A ⊕B 表1.4 Y=A ⊕B Z=AB 4、逻辑门传输延迟时间的测量 用六反相器（非门）按图1.5接线，输80KHz 连续脉冲，用双踪示波器测输入，输出相位差，计算每个门的平均传输延迟时间的tpd 值 ： tp d=0.2μs/6=1/30μs 5、利用与非门控制输出。 选用四二输入与非门74LS00一只，插入面包板，输入接任一电平开关，用示波器观察S 对输出脉冲的控制作用: 一端接高有效的脉冲信号，另一端接控制信号。只有控制信号端为高电平时，脉冲信号才能通过。这就是与非门对脉冲的控制作用。 6．用与非门组成其他门电路并测试验证 （1）组成或非门。 用一片二输入端与非门组成或非门 Y = A + B = A ? B 画出电路图，测试并填表1.5 中。 表1.5 图如下： （2）组成异或门 ① 将异或门表达式转化为与非门表达式。 A ⊕B={[(AA)'B]'[A(BB)']}' ② 画出逻辑电路图。 ③ 测试并填表1.6。 表1.6 输入 输出 A B Y 0 1 0 1 0 1 0 0 1 1 A B Y 0 0 0 0 1 1 1 0 1 1 1
班级：姓名: 学号： 实验报告（一）TTL集成逻辑门的逻辑功能与参数测试1．测试TTL集成与非门74LS20的逻辑功能，测试结果记录如下表： 输入输出 An Bn Cn Dn Yn 1 1 1 1 0 1 1 1 1 0 1 1 1 1 0 1 1 1 1 0 2. 74LS20主要参数的测试 I CCL （mA） I CCH （mA） I il (mA) I OL （mA） N O= iL OL I I 3. 电压传输特性测试 V i(V) 0 0.4 0.7 0.9 1.0 1.1 1.2 1.3 1.4 2.0 3.0 4.0 … V O(V) 4.画出实测的电压传输特性曲线，并从中读出各有关参数值。
实验报告（二）CMOS 电路 1．用所给的集成电路（CD4007）实现F=ABC ,将实验结果填入真值表中，并测出高、低电平（真值表自拟，测试步骤自拟）。 2. 用所给的集成电路实现F=C B A ++（真值表自拟，测试步骤自拟）。 3. 用所给的集成电路，构成图2-2反相器。 （a ）测最大灌电流I OL (V OL =0.1V ,接通图2-2中的虚线框①)。 （b ）测最大拉电流I OH (V OH =4.9V,断开虚线框①，接通虚线框②。 4. 构成如图2-3所示的反相器，测最大灌电流I OL 。
实验报告（三）组合逻辑电路实验分析与设计(1) 写出由与非门组成的半加器电路的逻辑表达式 (2) 根据表达式列出真值表，并画出卡诺图判断能否简化 A B Z1 Z2 Z3 S C 0 0 0 1 1 0 1 1 实验： 1.测试由与非门组成的半加器电路的逻辑功能 A B S C 0 0 0 1 1 0 1 1 2.测试用异或门74LS86和与非门74LS00组成的半加器的逻辑功能 A B S C 0 0 0 1 1 0 1 1
实验三组合逻辑电路设计（含门电路功能测试）
一、实验目的 1.掌握常用门电路的逻辑功能 2.掌握小规模集成电路设计组合逻辑电路的方法 3.掌握组合逻辑电路的功能测试方法 二、实验设备与器材 Multisim 、74LS00 四输入2与非门、示波器、导线 三、实验原理 TTL集成逻辑电路种类繁多，使用时应对选用的器件做简单逻辑功能检查，保证实验的顺利进行。 测试门电路逻辑功能有静态测试和动态测试两种方法。静态测试时，门电路输入端加固定的高（H）、低电平，用示波器、万用表、或发光二极管（LED）测出门电路的输出响应。动
态测试时，门电路的输入端加脉冲信号，用示波器观测输入波形与输出波形的同步关系。 下面以74LS00为例，简述集成逻辑门功能测试的方法。74LS00为四输入2与非门，电路图如3-1所示。74LS00是将四个二输入与非门封装在一个集成电路芯片中，共有14条外引线。使用时必须保证在第14脚上加+5V电压，第7脚与底线接好。 整个测试过程包括静态、动态和主要参数测试三部分。 表3-1 74LS00与非门真值表 1.门电路的静态逻辑功能测试 静态逻辑功能测试用来检查门电路的真值表，确认门电路的逻辑功能正确与否。实验时，可将74LS00中的一个与非门的输入端A、B分别作为输入逻辑变量，加高、低电平，观测输出电平是否符合74LS00的真值表（表3-1）描述功能。 测试电路如图3-2所示。试验中A、B输入高、低电平，由数字电路实验箱中逻辑电平产生电路产生，输入F可直接插至逻辑电平只是电路的某一路进行显示。
仿真示意 2.门电路的动态逻辑功能测试 动态测试用于数字系统运行中逻辑功能的检查，测试时，电路输入串行数字信号，用示波器比较输入与输出信号波形，以此来确定电路的功能。实验时，与非门输入端A加一频率为
数字逻辑与数字系统设计实验报告 ——D、JK触发器与广告流水灯异步时序电路 VHDL语言仿真 学院电子工程学院 班级卓越001012班 学号00101201 姓名冉艳伟 实验时间2012.4.20
一．实验目的 1.了解集成触发器的工作原理。 2.对Quartus II 软件使用操作有初步的了解，能用该软件进行简单的VHDL语言编程与功能仿真 3、掌握VHDL设计实体的基本结构及文字规则。 二．实验仪器 1.计算机一台 2.万用表一块 3.直流稳压电源一台 4.数字电路实验板一台（含cyclone—II FPGA芯片） 5.数据下载线，JTAG连接线若干 三．实验内容 用VHDL代码输入的方法设计以下三个电路功能，并进行全程编译，执行功能和时序仿真。 1.用VHDL语言描述D触发器功能。 2.用VHDL语言描述JK触发器功能。 3.用VHDL语言描述以下功能： 用双D触发器74LS74和与非门74LS00设计一个广告流水灯同步时序电路，广告流水灯有四个灯，这四个灯始终是一暗三明且暗灯循环右移，其状态图如图5-11所示，图中¤表示灯亮，◎表示灯暗。
四．实验数据记录与处理 1. D触发器 1）VHDL语言 library ieee; use ieee.std_logic_1164.all; entity Dflipflop is port(D,clock :in std_logic; Q :out std_logic); end Dflipflop; architecture behavior of Dflipflop is begin Process (clock) begin if clock'event and clock='1' then Q<=D; end if; end process; end behavior;
姓名：xxxxxxxxxxxxxxx学号：xxxxxxxxxx . 学院：计算机与电子信息学院专业：计算机类. 班级：xxxxxxxxxxxxxxxxxx时间：2019年10月18 日. 指导教师：xxxxxxxx .实验名称：基本逻辑门实验 一、实验目的 1、掌握芯片的使用方法； 2、学会使用万用表检测电路； 3、熟悉数字电路实验箱及仿真软件的使用方法。 二、实验原理 门电路是一种开关电路，它每组门电路具有一个或多个输入端，只有一个输出端，当一个或多个输入端有信号时其输出端才有信号，门电路在满足一定条件时，按照一定规律输出信号，起着开关作用。基本门电路采用与门、或门和非门三种，也可以将其组合构成其它的门电路，如与非门、或非门等。 与非门的逻辑功能：当所有的输入端均为高电平时，输出为低电平；一个或一个以上的输入端为低电平时，输出为高电平。对于74LS00的两个输入端口的与非门有4种输入情况（二进制00-11），实际上只要对输入的00，01，10，11，四种进行测试就可以判断其逻辑功能是否正常。 在测试时，为了方便起见，也可以将输入低电平端接地，输入高电平端悬空，但在复杂的数字电路系统中，当输入信号少于与非门的输入端信号的个数时，为了避免干扰，对于TTL电路而言，通常将多余的输入端接入高电平或与该门有信号的输入端并联使用。 三、实验设备及器件 1、数字逻辑试验箱一个； 2、万用表一个； 3、元器件：74LS00、74LS20芯片各一个。 四、实验内容
1、实验内容1：测试74LS00的输入与输出之前的逻辑关系，记录表1-1输出电压及逻辑状态。 2、实验内容2：测试74SL20的输入和输出之间的逻辑关系，记录表2-1输出电压及逻辑状态。 3、实验内容3：电压传输特性测试，电路按图3-1连接，按表3-1所列输入电压值，逐点的进行测量，各输入电压通过调节电位器W获得，将测试结果在表3-1中记录，并根据实测数据做出电压传输特性曲线。 五、实验过程 1、实验内容1：测试74LS00的输入与输出之前的逻辑关系，记录表1-1输出电压及逻辑状态 （1）实验设计思路：利用芯片74LS00测试与非门输入与输出之间的关系，其中通过控制两个芯片管脚的0-1状态确定输入电平，通过观察小灯泡是否发光判断输出的逻辑状态，最后通过万用表直接测出输出电压的值并记录。 （2）元器件管脚图及功能说明： 图1-1 芯片74LS00是2输入四与非门
数电实验报告(含实验内容) 班级：专业：姓名：学号：实验一用与非门构成逻辑电路 一、实验目的 1、熟练掌握逻辑电路的连接并学会逻辑电路的分析方法 2、熟练掌握逻辑门电路间的功能变换和测试电路的逻辑功能 二、实验设备及器材 KHD-2 实验台 集成 4 输入2 与非门74LS20 集成 2 输入4 与非门74LS00 或CC4011 三、实验原理 本实验用的逻辑图如图 2-1 所示 图1-1 图1-1 四、实验内容及步骤 1、用与非门实现图1-1电路，测试其逻辑功能，将结果填入表1-1中，并说明该电路的逻辑功能。 2、用与非门实现图1-1电路，测试其逻辑功能，将结果填入表1-2中，并说明该电路的逻辑功能。 3、用与非门实现以下逻辑函数式，测试其逻辑功能，
将结果填入表1-3中。 Y(A,B,C)=A’B+B’C+AC 班级：专业：姓名：学号：五、实验预习要求 1、进一步熟悉 74LS00、74LS20 和CC4011 的管脚引线 2、分析图 1-1 (a)、的逻辑功能，写出逻辑函数表达式，并作出真值表。 六、实验报告 1、将实验数据整理后填入相关的表格中 2、分别说明各逻辑电路图所实现的逻辑功能 A B C Z A B C Y 表1-1 表1-2 A B C Y 表1-3 班级：专业：姓名：学号：实验二组合逻辑电路的设计与测试 一、实验目的 1、掌握组合逻辑电路的设计与测试方法 2、进一步熟悉常用集成门电路的逻辑功能及使用 二、实验设备及器材 KHD-2 实验台 4 输入2 与非门74LS20 2 输入4 与非门74LS00 或CC4011
三、实验原理 使用中、小规模集成电路来设计组合电路是最常见的逻辑电路的设计方式。设计组合电路的一般步骤如图2-1 所示。 图 2-1 组合逻辑电路设计流程图 根据设计任务的要求建立输入、输出变量，并列出真值表。然后用逻辑代数或卡诺图化简法求出简化的逻辑表达式。并按实际选用逻辑门的类型修改逻辑表达式。根据简化后的逻辑表达，画出逻辑图，用标准器件构成逻辑电路。最后，用实验来验证设计的正确性。 四、实验内容及步骤 1、用与非门设计一个数码转换电路，将一个三位二进制码转换成3 位格雷码。即当输入信号为三位二进制代码时其输出为相应的3 位格雷码。要求： 1）分析逻辑功能，作出真值表，写出逻辑表达式。 班级：专业：姓名：学号： 2）简化逻辑表达式，画出逻辑图 3）按逻辑图连接逻辑电路并测试其逻辑功能。 2、用与非门设计一个一位的数值比较器，即比较两个1 位的二进制数A、B 的大小，假定当A>B 时，1 号灯亮，AB 时，1 号灯亮，A数电实验报告(2013年开始新)
河 北 科 技 大 学 实 验 报 告 级 专业 班 学号 年 月 日 姓 名 同组人 指导教师 张敏 实验名称 实验二 基本门电路逻辑功能的测试 成 绩 实验类型 验证型 批阅教师 一、实验目的 （1）掌握常用门电路的逻辑功能，熟悉其外形及引脚排列图。 （2）熟悉三态门的逻辑功能及用途。 （3）掌握TTL 、CMOS 电路逻辑功能的测试方法。 二、实验仪器与元器件 （1）直流稳压电源 1台 （2）集成电路 74LS00 四2输入与非门 1片 74LS86 四2输入异或门 1片 74S64 4-2-3-2输入与或非门 1片 74LS125 四总线缓冲门（TS ） 1片 CD4011 四2输入与非门 1片 三、实验内容及步骤 1．常用集成门电路逻辑功能的测试 在数字实验板上找到双列直插式集成芯片74LS00和74LS86。按图进行连线。测试各电路的逻辑功能，并将输出结果记入表中。 门电路测试结果 2．测试与或非门74S64的逻辑功能 在实验板上找到芯片74S64，实现Y AB CD ＝＋的逻辑功能。 Y Y &
3．用与非门组成其他逻辑门电路 （1）用与非门组成与门电路 按图接线，按表测试电路的逻辑功能。根据测得的真值表，写出输出Ｙ的逻辑表达式。 真值表 逻辑表达式： （2）用与非门组成异或门电路 按图接线，将测量结果记入表中，并写出输出Y 的逻辑表达式。 真值表 逻辑表达式： 真值表 4．三态门测试 （1）三态门逻辑功能测试 三态门选用 74LS125将测试结果记入表中。 （2）按图接线。将测试结果记录表中。 真值表
4–46
实验2 组合逻辑电路（半加器全加器及逻辑运算） 一、实验目的 1.掌握组合逻辑电路的功能测试。 2.验证半加器和全加器的逻辑功能。 3.学会二进制数的运算规律。 二、实验仪器及材料 1.Dais或XK实验仪一台 2.万用表一台 3.器件：74LS00 三输入端四与非门3片 74LS86 三输入端四与或门1片 74LS55 四输入端双与或门1片 三、预习要求 1.预习组合逻辑电路的分析方法。 2.预习用与非门和异或门构成的半加器、全加器的工作原理。 3.学习二进制数的运算。 四、实验内容 1.组合逻辑电路功能测试。 图2－1 ⑴用2片74LS00组成图2－1所示逻辑电路。为便于接线和检查，在图中要注明芯片编号及各引脚对应的编号。 ⑵图中A、B、C接电平开关，Y1、Y2接发光管显示。 ⑶按表2－1要求，改变A、B、C的状态填表并写出Y1、Y2逻辑表达式。 ⑷将运算结果与实验比较。
(5)实验过程及实验图： 1）连线图： 2）实验图：
(6)实验总结： 用两片74ls00芯片可实现如图电路功能 2.测试用异或门（74LS86）和与非门组成的半加器的逻辑功能。 根据半加器的逻辑表达式可知，半加器Y是A、B的异或，而进位Z是A、B相与， 故半加器可用一个集成异或门和二个与非门组成如图2－2。 图2－2 ⑴在实验仪上用异或门和与门接成以上电路。A、B接电平开关S，Y、Z接电平显示。 ⑵按表2－2要求改变A、B状态，填表。 1）管脚图：
2）实验图 （4）实验总结：用异或门（74LS86）和与非门可组成半加器 3.测试全加器的逻辑功能。 ⑴写出图2－3电路的逻辑表达式。 ⑵根据逻辑表达式列真值表。 ⑶根据真值表画逻辑函数SiCi的卡诺图。
实验六：计数器及其应用 一． 实验目的： 1. 熟悉常用中规模计数器的逻辑功能。 2. 掌握时序电路一般设计方法。 3. 能够应用时序电路解决实际问题。 二． 实验设备： 数字电路试验箱，数字双踪示波器，函数信号发生器，74LS161，,74LS00及Multisim 仿真软件。 三． 实验原理： 计数是一种最简单基本运算，计数器在数字系统中主要是对脉冲的个数进行计数，以实现测量、计数和控制的功能，同时兼有分频功能。计数器按计数进制有：二进制计数器，十进制计数器和任意进制计数器；按计数单元中触发器所接收计数脉冲和翻转顺序分有：异步计数器，同步计数器；按计数功能分有：加法计数器，减法计数器，可逆（双向）计数器等。 目前，TTL 和CMOS 电路中计数器的种类很多，大多数都具有清零和预置功能，使用者根据器件手册就能正确地运用这些器件。实验中用到异步清零同步置数四位二进制计数器74LS161。 74LS161为异步清零计数器，即端输入低电平，不受CP 控制，输出端立即全部为“0”。74LS161具有同步置数功能，在端无效时，端输入低电平，在时钟共同作用下，CP 上跳后计数器状态等于预置输入 ， 即同步预置功能。和都无效，T 或P 任意一个为低电平，计数器处于保持状态，即输出状态不变。只有四个控制输入都为高电平，计数器才实现16加法计数。74LS161引脚排列如图（1）所示，表（1）为它的功能表。 图（1） r C r C D L 3210D D D D r C D L
1 0 ↑ D C B A 1 0 1 0 1 1 1 ↑ 表（1） 四．实验内容： 1.用74LS161和74LS00实现两种置数方式的十进制计数。 (1)异步置数法： 利用芯片的预置功能，可以实现M=10进制计数器，M=16-N=10，其中N=6(二 进制为0110)为预置数。将0110送到输入端D3D2D1D0，计数器开始从0110 开始计数，在CP脉冲下一直计数到1111，此时，从进位端Qc输出1，经 非门送到Ld端，呈置数状态。还可以将D3D2D1D0全部接地，当输出值为 1001(十进制的9)时，两个输出端Q3和Q0经与非门送到Ld端，呈置数状 态。第二种方式的电路连接如下图上半部分： (2)同步清零法： 当计数器计数到1010(十进制10)的时候，Q3和Q1经与非门输出，使复位 端Cr为0，从而计数器从执行计数变为复位状态，其电路连接如上图下半 部分： 2.用74LS161和74LS00实现两种级联方式24进制计数。 因为M=24>16，所以才用两片74LS161计数器级联实现24进制计数。使第一片 计数器连接成异步置数法的10进制计数器，当Q3和Q1经与非门输出0时，