多晶硅刻蚀特性的研究
随着硅珊MOS器件的出现，多晶硅渐渐成为先进器件材料的主力军。文章主要对多晶硅刻蚀的特性进行研究，希望能够给相关人士一定的借鉴。
标签：多晶硅；刻蚀；研究
1 硅和多晶硅刻蚀的介绍
硅栅（Poly Gate）的干法刻蚀：
随着晶体管尺寸的不断缩小对硅栅的刻蚀就越具有挑战性。因为受到光刻线宽的限制，为达到最后的CD线宽要求往往需要先对光阻进行缩小处理，然后进一步往下刻蚀。BARC打开后，再以光阻为阻挡层将TEOS打开。接着把剩余的光阻去除，再以TEOS作为阻挡层对硅栅进性刻蚀。为了保护栅极氧化层不被损伤，通常要把硅栅的刻蚀分成几个步骤：主刻蚀、着陆刻蚀和过刻蚀。主刻蚀通常有比较高的刻蚀率但对氧化硅的选择比较小。通过主刻蚀可基本决定硅栅的剖面轮廓和关键尺寸。着陆刻蚀通常对栅极氧化层有比较高的选择比以确保栅极氧化层不被损伤。一旦触及到栅极氧化层后就必须转成对氧化硅选择比更高的过刻蚀步骤以确保把残余的硅清除干净而不损伤到栅极氧化层。
Cl2，HBr，HCl是硅栅刻蚀的主要气体，Cl2和硅反应生成挥发性的SiCl4而HBr和硅反应生成的SiBr4同样具有挥发性。为了避免伤及栅极氧化层，任何带F基的气体如CF4，SF6，NF3都不能在过刻蚀的步骤中使用。
2 硅和多晶硅刻蚀的结构
我们介绍一个Logic刻蚀的程式，刻蚀多晶硅的结构包括PR，SION，Poly，Oxide。多晶硅的线宽要求非常小。如图1所示。
在MOS器件中，掺杂的LPCVD多晶硅是用做栅极的导电材料。掺杂多晶硅线宽决定了有源器件的栅长，并会影响晶体管的性能。因此，CD控制是很关键的。多晶硅栅的刻蚀工艺必须对下层栅氧化层有高的选择比并具有非常好的均匀性和可重复性。同时也要求高度的各向异性，因为多晶硅栅在源/漏的注入过程中起阻挡层的作用。倾斜的侧壁会引起多晶硅栅结构下面部分的掺杂。
刻蚀多晶硅（硅）通常是一个三步工艺过程。这使得在不同的刻蚀步骤中能对各向异性刻蚀和选择比进行优化。这三个步骤是：
（1）第一步是预刻蚀，用于去除自然氧化层、硬的掩蔽层（如SiON）和表面污染物来获得均匀的刻蚀（这减少了刻蚀中作为微掩蔽层的污染物带来的表面缺陷）。
刻蚀简介.txt遇事潇洒一点，看世糊涂一点。相亲是经销，恋爱叫直销，抛绣球招亲则为围标。没有准备请不要开始，没有能力请不要承诺。爱情这东西，没得到可能是缺憾，不表白就会有遗憾，可是如果自不量力，就只能抱憾了。本文由bshxl1贡献 doc文档可能在WAP端浏览体验不佳。建议您优先选择TXT，或下载源文件到本机查看。 等离子刻蚀简介 自 1970 年代以来组件制造首先开始采用等离子刻蚀技术，对于等离子化学新的了解与认知也就蕴育而生。在现今的集成电路制造过程中，必须精确的控制各种材料尺寸至次微米大小且具有极高的再制性，而由于等离子刻蚀是现今技术中唯一能极有效率地将此工作在高良率下完成，因此等离子刻蚀便成为集成电路制造过程中的主要技术之一。等离子刻蚀主要应用于集成电路制程中线路图案的定义，通常需搭配光刻胶的使用及微影技术，其中包括了1) 氮化硅(Nitride)蚀刻：应用于定义主动区；2) 多晶硅化物/多晶硅(Polycide/Poly)刻蚀：应用于定义栅极宽度/长度；3) 多晶硅(Poly)刻蚀：应用于定义多晶硅电容及负载用之多晶硅；4) 间隙壁(Spacer)刻蚀：应用于定义 LDD 宽度；5) 接触窗(Contact) 及引线孔(Via)刻蚀：应用于定义接触窗及引线孔的尺寸大小；6) 钨回刻蚀(Etch Back)：应用于钨栓塞(W-Plug)的形成；7) 涂布玻璃(SOG)回刻蚀：应用于平坦化制程；8) 金属刻蚀：应用于定义金属线宽及线长；接脚(Bonding Pad)刻蚀等。 9) 影响等离子刻蚀特性好坏的因素包括了：1) 等离子刻蚀系统的型态；2) 等离子刻蚀的参数；3) 前制程相关参数，如光刻胶、待刻蚀薄膜的沉积参数条件、待刻蚀薄膜下层薄膜的型态及表面的平整度等。何谓等离子体?基本上等离子体是由部份解离的气体及等量的带正、负电荷粒子所组成，其中所含的气体具高度的活性，它是利用外加电场的驱动而形成，并且会产生辉光放电(Glow Discharge) 现象。刻蚀用的等离子体中，气体的解离程度很低，通常在 10-5-10-1 之间，在一般的等离子体或活性离子反应器中气体的解离程度约为 10-5-10-4，若解离程度到达 10-3-10-1 则属于高密度等离子体。等离子体形成的原理：等离子体的产生可藉由直流(DC)偏压或交流射频(RF)偏压下的电场形成，如图 1-3 所示，而在等离子体中的电子来源通常有二：一为分子或原子解离后所产生的电子，另一则为离子撞击电极所产生的二次电子(Secondary Electron)，在直流(DC)电场下产生的等离子体其电子源主要以二次电子为主，而交流射频(RF)电场下产生的等离子体其电子源则以分子或原子解离后所产生的电子为主。在等离子刻蚀中以直流方式产生辉光放电的缺点包含了：需要较高的功率消耗， 1) 也就是说产生的离子密度低； 2) 须要以离子撞击电极以产生二次电子，如此将会造成电极材料的损耗；3) 所需之电极材料必须为导体。如此一来将不适用于晶圆制程中。在射频放电(RF Discharge)状况下，由于高频操作，使得大部份的电子在半个周期内没有足够的时间移动至正电极，因此这些电子将会在电极间作振荡，并与气体分子产生碰撞。而射频放电所需的振荡频率下限将视电极间的间距、压力、射频电场振幅的大小及气体分子的解离位能等因素而定，而通常振荡频率下限为 50kHz。一般的射频系统所采用的操作频率大都为13.56MHz。相较于直流放电，射频放电具有下列优点：1) 放电的情况可一直持续下去而无需二次电子的发射，当晶圆本身即为电极的一部份时，这点对半导体材料制程就显得十分重要了；由于电子来回的振荡， 2) 因此离子化的机率大为提升，蚀刻速率可因而提升；3) 可在较低的电极电压下操作，以减低电浆对组件所导致之损坏；4) 对于介电质材料同样可以运作。现今所有的等离子体系统皆为射频系统。另外值得一提的是在射频系统中一个重要的参数是供给动力的电极面积与接地电极面积之比。等效电子及离子温度：存在于等离子体中的电场分别施力于带正电荷之离子与代负电荷之电子，F=E*q ，而加速度 a=F/M，由于离子质量远大于电子，因此电子所获得的加速度与速度将远大于离子，以致电子的动能远大于离子，电子与离子间处于一非平衡状态。从气体动力论中，得知 Ekinetic = (3/2) kT，由此可知，等效电子温度远大于等效离子温度，如此可视为“热”电子处于“冷”等
收稿日期:2010-11-03. 材料、结构及工艺 CCD 多晶硅刻蚀技术研究 向鹏飞,袁安波,杨修伟,高建威 (重庆光电技术研究所,重庆400060) 摘 要: CCD 晶硅刻蚀相比于传统CM OS 工艺的多晶硅刻蚀需要多晶硅对氮化硅更高的刻蚀选择比,更长的过刻蚀时间。采用Cl 2+H e,Cl 2+H e+O 2,Cl 2+H e+O 2+H Br 三种工艺气体组分在Lam4420机台进行了多晶硅刻蚀实验,研究了不同气体配比、不同射频功率对刻蚀速率、选择比、条宽、侧壁形貌等参数的影响。通过优化工艺参数,比较刻蚀结果,最终获得了适合于CCD 多层多晶硅刻蚀的工艺条件。 关键词: 多晶硅;刻蚀;选择比;CCD 中图分类号:TN386.5 文献标识码:A 文章编号:1001-5868(2010)06-0885-03 Study on Technology of Poly Etch in C CD XIANG Pengfei,YUAN Anbo,YANG Xiuw ei,GAO Jianw ei (C hongqing Optoelectronics Research Institute,C hongqing 400060,CHN) Abstract: Relative to nor mal CM OS po ly etch process,the techno logy of poly etch in CCD need higher selectiv ity betw een poly and SiN,and mo re over etch tim e.Po ly etch on Lam 4420machine w as perform ed w ith Cl 2+H e,Cl 2+H e+O 2and Cl 2+H e+O 2+H Br as etching gases.The relationship betw een different etching gases,RF pow er and the four par am eters of etch rate,selectivity ,profile and CD bias w as researched.By o ptimizing the ratio of different gases and com paring the different etching results,the optimized etching process for CCD w as obtained. Key words: poly;etch;selectiv ity;CCD 0 引言 CCD 和标准的CM OS 器件一样,都是用多晶硅作为器件的栅极,多晶硅栅的刻蚀是整个CCD 制作中的关键工艺,器件成品率和器件性能都与多晶硅栅的刻蚀工艺有直接的关系。目前多晶硅刻蚀在CM OS 工艺中是很成熟的工艺技术,但CCD 的多晶硅栅刻蚀与CMOS 器件的多晶硅刻蚀相比有较大的不同。因为CCD 多晶硅栅极下的介质层是氮化硅,而且需要3~4次多晶硅栅刻蚀布线以形成交叠,相比于CM OS 工艺中的多晶硅刻蚀需要更高的刻蚀选择比,更长的过刻蚀时间,才能满足CCD 多晶硅栅极刻蚀的要求。本文针对CCD 多晶硅刻蚀在刻蚀选择比、刻蚀形貌、条宽控制等几个方面进行 了研究,找到了满足CCD 多层多晶硅栅布线的多晶硅刻蚀条件。 1 多晶硅刻蚀原理 反应离子刻蚀多晶硅的反应气体是Cl 2,H Br 等气体,反应离子刻蚀主要有化学刻蚀和物理刻蚀两方面的作用。 (1)化学刻蚀(反应刻蚀)。反应气体(Cl 2,H Br)在高频电场中被电离,产生离子、电子、激发原子、游离原子(亦称游离基)等,具有很强的化学活性,可以与处于等离子体中的物质发生如下化学反应[1]:Si+4Cl SiCl 4 ,Si+4Br SiBr 4 。 (2)物理刻蚀(溅射刻蚀)。由于反应离子在电场中获得能量,并且定向移动到硅片表面,形成对硅片物理轰击作用,使原子或分子得到足够的动能离 885 半导体光电 2010年12月第31卷第6期向鹏飞等: CCD 多晶硅刻蚀技术研究
第20卷第6期 半 导 体 学 报 V o l.20,N o.6 1999年6月 CH I N ESE JOU RNAL O F SE M I CONDU CTOR S June,1999 多晶硅薄膜应力特性研究 张国炳 郝一龙 田大宇 刘诗美 王铁松 武国英 (北京大学微电子学研究所 北京 100871) 摘要 本文报道了低压化学气相淀积(L PCVD)制备的多晶硅薄膜内应力与制备条件、退火 ,用XRD、R ED等技术测量分析了多晶硅膜的微结构组成.结果表明,L PCVD制备的多晶硅薄膜具有本征压应力,其内应力受淀积条件、微结 构组成等因素的影响.采用快速退火(R TA)可以使其压应力松弛,减小其内应力,并可使其转 变成为本征张应力,以满足在微机电系统(M E M S)制备中的要求. PACC:6220,7360F,6860 1 引言 多晶硅薄膜由于其特有的导电特性和易于实现自对准工艺的优点,在大规模集成电路(VL S I)的制备中有着广泛的应用.对多晶硅薄膜的导电特性已进行了深入的研究[1].近年来,随着集成电路的发展,特别是微机电系统(M E M S)的兴起,多晶硅膜作为M E M S中的基本结构材料,其机械特性直接影响着器件的性能和稳定性、可靠性. 在M E M S应用中要求多晶硅膜本身具有较小的张应力且膜内有小的应力梯度,如果多晶硅膜内应力过大,会使M E M S结构层形变甚至断裂,造成器件失效.所以,控制制备工艺条件,使其具有较小的张应力,成为M E M S制造工艺中的一个很关键的问题[2,3].本文对L PCVD多晶硅薄膜的应力特性进行了实验研究,主要包括:制备工艺条件、退火温度和时间、掺杂浓度和微结构组成对其应力特性的影响.实验中采用薄膜全场应力测试系统测量薄膜的应力,用X光衍射(XRD)及反射电子衍射(R ED)等技术测量分析了多晶硅膜的微结构组成. 2 实验 2.1 实验样品制备 实验样品采用在N型(100)单晶硅衬底热生长300～500nm厚的Si O2膜;再用低压化学气相淀积生长多晶硅薄膜,工艺条件为:淀积温度分别为575℃和610℃,压力30Pa,硅烷 张国炳 男,1937年出生,教授,从事半导体器件物理及VL S I和M E M S中薄膜结构特性及应用研究 郝一龙 男,1963年出生,副研究员,从事VL S I多层互连技术及M E M S器件和制备工艺研究 1998202213收到,1998208225定稿
硅刻蚀技术简介 在半导体制程中，单晶硅与多晶硅的刻蚀通常包括湿法刻蚀和干法刻蚀，两种方法各有优劣，各有特点。 湿法刻蚀即利用特定的溶液与薄膜间所进行的化学反应来去除薄膜未被光刻胶掩膜覆盖的部分，而达到刻蚀的目的。因为湿法刻蚀是利用化学反应来进行薄膜的去除，而化学反应本身不具方向性，因此湿法刻蚀过程为等向性。湿法刻蚀过程可分为三个步骤：1) 化学刻蚀液扩散至待刻蚀材料之表面；2) 刻蚀液与待刻蚀材料发生化学反应； 3) 反应后之产物从刻蚀材料之表面扩散至溶液中，并随溶液排出。 湿法刻蚀之所以在微电子制作过程中被广泛的采用乃由于其具有低成本、高可靠性、高产能及优越的刻蚀选择比等优点。但相对于干法刻蚀，除了无法定义较细的线宽外，湿法刻蚀仍有以下的缺点：1) 需花费较高成本的反应溶液及去离子水；2) 化学药品处理时人员所遭遇的安全问题；3) 光刻胶掩膜附着性问题；4) 气泡形成及化学腐蚀液无法完全与晶片表面接触所造成的不完全及不均匀的刻蚀。 基于以上种种原因，这里就以下三个方面着重介绍下干法刻蚀。 1、硅等离子体刻蚀工艺的基本原理 干法刻蚀是利用射频电源使反应气体生成反应活性高的离子和电子，对硅片进行物理轰击及化学反应，以选择性的去除我们需要去除的区域。被刻蚀的物质变成挥发性的气体，经抽气系统抽离，最后按照设计图形要求刻蚀出我们需要实现的深度。 干法刻蚀可以实现各向异性，垂直方向的刻蚀速率远大于侧向的。其原理如图所示，生成CF基的聚合物以进行侧壁掩护，以实现各向异性刻蚀。 刻蚀过程一般来说包含物理溅射性刻蚀和化学反应性刻蚀。对于物理溅射性刻蚀就是利用辉光放电，将气体解离成带正电的离子，再利用偏压将离子加速，溅击在被蚀刻物的表面，而将被蚀刻物质原子击出（各向异性）。对于化学反应性刻蚀则是产生化学活性极强的原(分)子团，此原(分)子团扩散至待刻蚀物质的表面，并与待刻蚀物质反应产生挥发性的反应生成物（各向同性），并被真空设备抽离反应腔。 2、硅刻蚀工艺的要求
微电子器件课程设计MOS晶体管击穿特性研究 班级：微电子0901 学号：****** 姓名：*** 指导老师：**** 日期：2012.5.20
一、目的 研究MOSFET漏源极击穿特性，主要包括： 1.验证掺杂浓度对MOSFET漏源极雪崩击穿的影响 2.验证栅氧化层厚度对MOSFET漏源极雪崩击穿的影响 3.介绍源漏穿通穿通 二、工作原理 当V DS增大到漏源击穿电压BV DS的值时，反向偏置的漏PN结会因雪崩倍增效应而发生击穿，或在漏区与源区之间发生穿通。这时I D将迅速上升，如图所示。 通过改变衬底掺杂浓度和栅氧化层厚度，可改变穿电压BVDS的值得到不同的输出特性曲线 三、仿真过程 首先构建NMOS结构 源代码如下： go athena # 网格定义（创建非均匀网格） # Non-Uniform Grid(0.6um x 0.8um) line x loc=0.00 spac=0.10 line x loc=0.20 spac=0.01 line x loc=0.60 spac=0.01 # line y loc=0.00 spac=0.008 line y loc=0.2 spac=0.01 line y loc=0.5 spac=0.05 line y loc=0.8 spac=0.15 #初始衬底参数：浓度、晶向等（浓度1.0e14/cm2晶向100方向） # Initial Silicon Structure with <100> Orientation init silicon c.boron=1.0e16 orientation=100 two.d # 栅极氧化及优化（使氧化层厚度约为100A） # Gate Oxidation diffus time=11 temp=925.727 dryo2 press=0.982979 hcl.pc=3 # 提取栅极厚度
多晶硅刻蚀特性的研究 随着硅珊MOS器件的出现，多晶硅渐渐成为先进器件材料的主力军。文章主要对多晶硅刻蚀的特性进行研究，希望能够给相关人士一定的借鉴。 标签：多晶硅；刻蚀；研究 1 硅和多晶硅刻蚀的介绍 硅栅（Poly Gate）的干法刻蚀： 随着晶体管尺寸的不断缩小对硅栅的刻蚀就越具有挑战性。因为受到光刻线宽的限制，为达到最后的CD线宽要求往往需要先对光阻进行缩小处理，然后进一步往下刻蚀。BARC打开后，再以光阻为阻挡层将TEOS打开。接着把剩余的光阻去除，再以TEOS作为阻挡层对硅栅进性刻蚀。为了保护栅极氧化层不被损伤，通常要把硅栅的刻蚀分成几个步骤：主刻蚀、着陆刻蚀和过刻蚀。主刻蚀通常有比较高的刻蚀率但对氧化硅的选择比较小。通过主刻蚀可基本决定硅栅的剖面轮廓和关键尺寸。着陆刻蚀通常对栅极氧化层有比较高的选择比以确保栅极氧化层不被损伤。一旦触及到栅极氧化层后就必须转成对氧化硅选择比更高的过刻蚀步骤以确保把残余的硅清除干净而不损伤到栅极氧化层。 Cl2，HBr，HCl是硅栅刻蚀的主要气体，Cl2和硅反应生成挥发性的SiCl4而HBr和硅反应生成的SiBr4同样具有挥发性。为了避免伤及栅极氧化层，任何带F基的气体如CF4，SF6，NF3都不能在过刻蚀的步骤中使用。 2 硅和多晶硅刻蚀的结构 我们介绍一个Logic刻蚀的程式，刻蚀多晶硅的结构包括PR，SION，Poly，Oxide。多晶硅的线宽要求非常小。如图1所示。 在MOS器件中，掺杂的LPCVD多晶硅是用做栅极的导电材料。掺杂多晶硅线宽决定了有源器件的栅长，并会影响晶体管的性能。因此，CD控制是很关键的。多晶硅栅的刻蚀工艺必须对下层栅氧化层有高的选择比并具有非常好的均匀性和可重复性。同时也要求高度的各向异性，因为多晶硅栅在源/漏的注入过程中起阻挡层的作用。倾斜的侧壁会引起多晶硅栅结构下面部分的掺杂。 刻蚀多晶硅（硅）通常是一个三步工艺过程。这使得在不同的刻蚀步骤中能对各向异性刻蚀和选择比进行优化。这三个步骤是： （1）第一步是预刻蚀，用于去除自然氧化层、硬的掩蔽层（如SiON）和表面污染物来获得均匀的刻蚀（这减少了刻蚀中作为微掩蔽层的污染物带来的表面缺陷）。
多晶硅电池背表面刻蚀提升性能产线工艺研究 摘要：对比研究了产线上多晶硅太阳电池背表面刻蚀对其光电转换性能的影响。示范性实验结果表明：多晶硅太阳电池背表面刻蚀能够改善其短路电流，从而相应的光电转换效率提升了约0．1％。依据多晶硅太阳电池背表面刻蚀前后的扫描电镜（SEM）形貌、背表面漫反射光谱及完整电池片外量子效率的测试结果，改进的光电转换的原因可能源于背表面刻蚀“镜面”化有利于太阳光子在背表面内反射和改进印刷Al浆与背表面覆盖接触。背表面刻蚀与当前晶硅电池产线工艺兼容，能够提升电池片的光电转换效率，是一种可供选择的产线升级工艺。1 引言 如何提升产线晶硅太阳电池的光电转换效率是当前光伏产业中的一个重要研发课题。基于晶硅太阳电池的整个光电过程，可针对增加电池片对300～1100nm太阳光子的捕获和吸收、降低电池片前后表面复合及减少电池片串并联电阻的电学损失3方面考虑，进行器件结构设计和制备工艺研发，有效地改进电池片光电转换效率。其中，增加电池片对300～1100nm太阳光子的捕获和吸收，需要合理设计电池
片前表面光电结构。 当前工业生产主流晶硅太阳电池产品前表面印有图形 化栅线电极，它将遮挡太阳光子入射到电池片内部，造成反射损失。降低栅线宽度及提高栅线高度的二次印刷技术［1］、减小主栅宽度的多主栅技术［2］均能够有效地降低遮挡面积，减少其光遮挡。另外，未被遮挡的晶体硅在300～1100nm 光谱范围内折射率大，也将造成严重的光反射损失。通过表面织构［3～5］，可有效地降低晶硅表面光反射损失，特别是硅纳米结构［6～9］能够使获得超低光反射率。进一步在微纳织构上及在其表面制作减反射膜［10，11］，引入多次光反射和干涉效应，可进一步降低晶硅表面光反射损失。 另一方面，晶体硅的吸收系数［12，13］在300～1100nm 光谱范围有很大变化，短波太阳光子（300～450nm）和长波太阳光子（850～1100nm）的吸收系数相差数2～3量级，导致各种波长太阳光具有不同的吸收深度。结合晶体硅的吸收系数及工业生产主流晶硅太阳电池产品180μm的厚度，理论计算结果表明，长波太阳光子吸收不完全而入射到晶硅电池背表面，随后被背Al电极吸收损失或内反射回晶硅中再吸收利用。碱或酸制绒工艺中晶硅太阳电池的背表面也被织构化，导致入射到晶硅太阳电池背表面的长波太阳光子在晶硅／Al电极界面多次反射，多次撞击背Al电极而增加背Al 电极对长波光子的吸收，造成光损失。若将晶硅太阳电池背
在半导体制程中，单晶硅与多晶硅的刻蚀通常包括湿法刻蚀和干法刻蚀，两种方法各有优劣，各有特点。 湿法刻蚀即利用特定的溶液与薄膜间所进行的化学反应来去除薄膜未被光刻胶掩膜覆盖的部分，而达到刻蚀的目的。因为湿法刻蚀是利用化学反应来进行薄膜的去除，而化学反应本身不具方向性，因此湿法刻蚀过程为等向性。 湿法刻蚀过程可分为三个步骤：1) 化学刻蚀液扩散至待刻蚀材料之表面；2) 刻蚀液与待刻蚀材料发生化学反应； 3) 反应后之产物从刻蚀材料之表面扩散至溶液中，并随溶液排出。 湿法刻蚀之所以在微电子制作过程中被广泛的采用乃由于其具有低成本、高可靠性、高产能及优越的刻蚀选择比等优点。但相对于干法刻蚀，除了无法定义较细的线宽外，湿法刻蚀仍有以下的缺点：1) 需花费较高成本的反应溶液及去离子水；2) 化学药品处理时人员所遭遇的安全问题；3) 光刻胶掩膜附着性问题；4) 气泡形成及化学腐蚀液无法完全与晶片表面接触所造成的不完全及不均匀的刻蚀。 基于以上种种原因，这里就以下三个方面着重介绍下干法刻蚀。 1、硅等离子体刻蚀工艺的基本原理 干法刻蚀是利用射频电源使反应气体生成反应活性高的离子和电子，对硅片进行物理轰击及化学反应，以选择性的去除我们需要去除的区域。被刻蚀的物质变成挥发性的气体，经抽气系统抽离，最后按照设计图形要求刻蚀出我们需要实现的深度。 干法刻蚀可以实现各向异性，垂直方向的刻蚀速率远大于侧向的。其原理如图所示，生成CF基的聚合物以进行侧壁掩护，以实现各向异性刻蚀。 刻蚀过程一般来说包含物理溅射性刻蚀和化学反应性刻蚀。对于物理溅射性刻蚀就是利用辉光放电，将气体解离成带正电的离子，再利用偏压将离子加速，溅击在被蚀刻物的表面，而将被蚀刻物质原子击出（各向异性）。对于化学反应性刻蚀则是产生化学活性极强的原(分)子团，此原(分)子团扩散至待刻蚀物质的表面，并与待刻蚀物质反应产生
等离子体刻蚀多晶硅 与刻蚀SiO2相同，选择合适的化学物质刻蚀多晶硅也需要考虑到以下几个因素：副产品挥发性、选择比和各向异性。另一个需要考虑的因素是，Si表面普遍存在一层天然氧化层，这一氧化层需要在刻蚀初期，用额外的“穿透”步骤去除。刻蚀多晶硅常采用含氟刻蚀剂，Si和F的化合物SiF4具有很好的挥发性。然而采用SF6、CF4或CF4／O2刻蚀多晶硅时，等离子体中产生的F自由基的浓度很高，而聚合物的生成相对较少，因而刻蚀会倾向于各向同性。上一节我们介绍SiO2的刻蚀时，曾提到降低相关氟的组分并增加碳的组分可以提高刻蚀的各向异性，降低自发刻蚀作用，增强离子诱发的刻蚀作用。添加H2或使用CHF3可以实现这一点。但这样做也会增加SiO2相对于Si的刻蚀速率，因为在Si上会优先生成一层聚合物。这一点对刻蚀SiO2是适用的，但对刻蚀多晶硅并不适用，因为我们要提高刻蚀对下层SiO2的选择性。因而采用含氟物质，难以同时保证各向异性和刻蚀多晶硅对SiO2的选择性。 若对各向异性要求并不高，可以在CF4中加入O2，因O2的加入，Si的刻蚀速率比SiO2的刻蚀速率增加的多，因而刻蚀Si对于SiO2的选择性就提高了，但此时刻蚀会更趋于各向同性。对于氟化物来说，为了兼顾各向异性和选择性，可以在刻蚀过程中改变化学气体。开始时选择刻蚀为各向异性，例如采用CF4／H2混合气体，当刻蚀快结束时，可以提高刻蚀对SiO2的选择性，如可采用CF4／O2混合气体。但这一方法会使多晶硅或多或少地存在钻蚀。 刻蚀多晶硅要同时获得各向异性和良好的选择性，可采用氯化物刻蚀剂。硅同Cl原子生成副产物的挥发性略低于同F原子生成副产物的挥发性，但仍可以接受。氯化物如Cl2，HC1或SiCl4都可以用来刻蚀多晶硅。同采用氟化物刻蚀相比较，氯化物中参与刻蚀的化学物质含量较低，因而对Si的侧向刻蚀相对少一些。同时由于离子轰击的作用，纵向刻蚀速率显著增长。这或者是由于离子轰击作用导致了表面化学键的断裂，或者是由于它增强产物的去除作用。从这点可以看出，采用含氯化合物刻蚀Si，即使没有抗蚀层存在，也可以达到相当好的各向异性，同时刻蚀Si对SiO2的选择性也很高。采用氯化物刻蚀也不易在Si表面形成聚合物抗蚀层，而采用氟化物则不同，Si上易于形成抗蚀层会使选择性有所降低。同时氯化物刻蚀SiO2的速率会很低。如果系统中C的含量较低甚至为零，SiO2的刻蚀速率会显著降低。在SiO2同Cl的刻蚀反应中，碳起着相当重要的作用，碳含量较低时刻蚀作用会得到增强。因此采用氯化物刻蚀剂刻蚀Si，除了刻蚀可以达到各向异性外，对SiO2的选择性也相当高，一般情况下选择性的典型值大于100。加入少量O2，可进一步增强各向异性。O2与硅反应，或与侧壁上吸附的刻蚀副产物反应，生成非聚合物，即SiO2含基的抗蚀层。加入O2也有利于刻蚀时对氧化物的选择性，因为氧气同光刻胶掩膜腐蚀生成的C的含量。在硅片背面加氦气增强热传导作用，保持硅片温度较低，也会通过增强抗蚀层的形成改善各向异性。 氯化物刻蚀剂对掺杂很敏感。高浓度n+掺杂可以将硅刻蚀速率提高到25倍，同时能够增加自发刻蚀和钻蚀的作用。含SiO2的抗蚀层可以阻碍这一作用。氯化物刻蚀多晶硅速率比氯化物慢，也采用两种气体的混合物。加入SF6可以减少边缘沟槽作用。氯化物刻蚀时栅极边缘的沟槽会成为一个问题，下层的栅氧化物会受到损伤。含氯碳氟化合物，如C2Cl2F5，也可用于刻蚀多晶硅，但它对臭氧层有破坏作用，因而不常被采用。 刻蚀多晶硅最常用的刻蚀剂是含溴的化合物。溴是元素周期表中继F和C之后