所谓边沿检测，就是检测输入信号，或者FPGA内部逻辑信号的跳变，即上升沿或者下降沿的检测。这在FPGA电路设计中相当的广泛，几乎每一个稍微完善的工程都会应用到这个思想；
RTL 电路图如下所示：
如此图所示：所谓的信号的上升沿检测是指当Trigger由0变为1时，pos_edge输出为高电平，这种情况下：在时钟上升沿来临之前 posedge =Ｑ0&uTrigger=0
当上升沿来临之后Posedge=1
所谓的信号的下降沿检测是指当Trigger由1变为0时，neg_edge输出为高电平
下面这个分析过程和上升沿分析一样
FPGA设计流程指南 前言 本部门所承担的FPGA设计任务主要是两方面的作用：系统的原型实现和ASIC的原型验证。编写本流程的目的是： ●在于规范整个设计流程，实现开发的合理性、一致性、高效性。 ●形成风格良好和完整的文档。 ●实现在FPGA不同厂家之间以及从FPGA到ASIC的顺利移植。 ●便于新员工快速掌握本部门FPGA的设计流程。 由于目前所用到的FPGA器件以Altera的为主，所以下面的例子也以Altera为例，工具组合为modelsim + LeonardoSpectrum/FPGACompilerII + Quartus，但原则和方法对于其他厂家和工具也是基本适用的。
目录 1. 基于HDL的FPGA设计流程概述 (1) 1.1 设计流程图 (1) 1.2 关键步骤的实现 (2) 1.2.1 功能仿真 (2) 1.2.2 逻辑综合 (2) 1.2.3 前仿真 (3) 1.2.4 布局布线 (3) 1.2.5 后仿真（时序仿真） (4) 2. Verilog HDL设计 (4) 2.1 编程风格（Coding Style）要求 (4) 2.1.1 文件 (4) 2.1.2 大小写 (5) 2.1.3 标识符 (5) 2.1.4 参数化设计 (5) 2.1.5 空行和空格 (5) 2.1.6 对齐和缩进 (5) 2.1.7 注释 (5) 2.1.8 参考C语言的资料 (5) 2.1.9 可视化设计方法 (6) 2.2 可综合设计 (6) 2.3 设计目录 (6) 3. 逻辑仿真 (6) 3.1 测试程序（test bench） (7) 3.2 使用预编译库 (7) 4. 逻辑综合 (8) 4.1 逻辑综合的一些原则 (8) 4.1.1 关于LeonardoSpectrum (8) 4.1.1 大规模设计的综合 (8) 4.1.3 必须重视工具产生的警告信息 (8) 4.2 调用模块的黑盒子（Black box）方法 (8) 参考 (10) 修订纪录 (10)
几种常用边缘检测算法的比较摘要:边缘是图像最基本的特征，边缘检测是图像分析与识别的重要环节。基于微分算子的边缘检测是目前较为常用的边缘检测方法。通过对Roberts，Sobel，Prewitt，Canny 和Log 及一种改进Sobel等几个微分算子的算法分析以及MATLAB 仿真实验对比，结果表明，Roberts，Sobel 和Prewitt 算子的算法简单，但检测精度不高，Canny 和Log 算子的算法复杂，但检测精度较高，基于Sobel的改进方法具有较好的可调性，可针对不同的图像得到较好的效果，但是边缘较粗糙。在应用中应根据实际情况选择不同的算子。 0 引言 边缘检测是图像分析与识别的第一步，边缘检测在计算机视觉、图像分析等应用中起着重要作用，图像的其他特征都是由边缘和区域这些基本特征推导出来的，边缘检测的效果会直接影响图像的分割和识别性能。边缘检测法的种类很多，如微分算子法、样板匹配法、小波检测法、神经网络法等等，每一类检测法又有不同的具体方法。目前，微分算子法中有Roberts，Sobel，Prewitt，Canny，Laplacian，Log 以及二阶方向导数等算子检测法，本文仅将讨论微分算子法中的几个常用算子法及一个改进Sobel算法。 1 边缘检测
在图像中，边缘是图像局部强度变化最明显的地方，它主要存在于目标与目标、目标与背景、区域与区域( 包括不同色彩) 之间。边缘表明一个特征区域的终结和另一特征区域的开始。边缘所分开区域的内部特征或属性是一致的，而不同的区域内部特征或属性是不同的。边缘检测正是利用物体和背景在某种图像特征上的差异来实现检测，这些差异包括灰度、颜色或纹理特征，边缘检测实际上就是检测图像特征发生变化的位置。边缘的类型很多，常见的有以下三种: 第一种是阶梯形边缘，其灰度从低跳跃到高; 第二种是屋顶形边缘，其灰度从低逐渐到高然后慢慢减小; 第三种是线性边缘，其灰度呈脉冲跳跃变化。如图1 所示。 (a) 阶梯形边缘(b) 屋顶形边缘 (b) 线性边缘 图像中的边缘是由许多边缘元组成，边缘元可以看作是一个短的直线段，每一个边缘元都由一个位置和一个角度确定。边缘元对应着图像上灰度曲面N 阶导数的不连续性。如果灰度曲面在一个点的N 阶导数是一个Delta 函数，那么就
4 脉冲信号产生电路 4.1 实验目的 1．了解集成单稳态触发器的基本功能及主要应用。 2．掌握555定时器的基本工作原理及其性能。 3．掌握用555定时器构成多谐振荡器、单稳态触发器的工作原理、设计及调试方法。 4.2 实验原理 1．集成单稳态触发器及其应用 在数字电路的时序组合工作中，有时需要定时、延时电路产生定时、展宽延时等脉冲，专门用于完成这种功能的IC，就是“单稳延时多谐振荡器”，也称“单稳触发器”。其基本原理是利用电阻、电容的充放电延时特性以及电平比较器对充放电电压检测的功能，实现定时或延时，只需按需要灵活改变电阻、电容值大小，就可以取得在一定时间范围的延时或振荡脉冲输出。常用的器件有LS121/122、LS/HC123、LS/HC221、LS/HC423、HC/C4538及CC4528B等。 集成单稳态触发器在没有触发信号输入时，电路输出Q=0，电路处于稳态；当输入端输入触发信号时，电路由稳态转入暂稳态，使输出Q=1；待电路暂稳态结束，电路又自动返回到稳态Q=0。在这一过程中，电路输 出一个具有一定宽度的脉冲，其宽度与电路的外接定时元件C ext 和R ext 的数 值有关。 图4-1
集成单稳态触发器有非重触发和可重触发两种，74LS123是一种双可重触发的单稳态触发器。它的逻辑符号及功能表如图4-1、表4-1所示。 在表4-1中“正”为正脉冲，“负”为负脉冲。 LS/HC123的特点是，复位端CLR也具有上跳触发单稳态过程发生的功能。 在C ext >1000pF时，输出脉冲宽度t w ≈0.45R ext C ext 。 器件的可重触发功能是指在电路一旦被触发（即Q=1）后，只要Q还未恢复到0，电路可以被输入脉冲重复触发，Q=1将继续延长，直至重复触发的最后一个触发脉冲的到来后，再经过一个t w （该电路定时的脉冲宽度）时间，Q才变为0，如图4-2所示： 图4-2 74LS123的使用方法： （1）有A和B两个输入端，A为下降沿触发，B为上升沿触发，只有AB=1时电路才被触发。 （2）连接Q和A或Q与B，可使器件变为非重触发单稳态触发器。 （3）CLR=0时，使输出Q立即变为0，可用来控制脉冲宽度。 （4）按图4-3、3-5-4连接电路，可组成一个矩形波信号发生器，利用开关S瞬时接地，使电路起振。 图4-3 图4-4 2．555时基电路及其应用 555时基电路是一种将模拟功能和数字逻辑功能巧妙地结合在同一硅片上的新型集成电路，又称集成定时器，它的内部电路框图如图4-5所示。 图4-5 电路主要由两个高精度比较器C 1、C 2 以及一个RS触发器组成。比较器 的参考电压分别是2/3V CC 和1/3V CC ，利用触发器输入端TR输入一个小于 1/3V CC 信号，或者阈值输入端TH输入一个大于2/3V CC 的信号，可以使触发 器状态发生变换。CT是控制输入端，可以外接输入电压，以改变比较器的参考电压值。在不接外加电压时，通常接0.01μF电容到地，DISC是放电输入端，当输出端的F=0时，DISC对地短路，当F=1时，DISC对地开路。 R D 是复位输入端，当R D =0时，输出端有F=0。 器件的电源电压V CC 可以是+5V~+15V，输出的最大电流可达200mA，当 电源电压为+5V时，电路输出与TTL电路兼容。555电路能够输出从微秒级到小时级时间范围很广的信号。 （1）组成单稳态触发器 555电路按图4-6连接，即构成一个单稳态触发器，其中R、C是外接定时元件。单稳态触发器的输出脉冲宽度t w ≈1.1RC。 图4-6 （2）组成自激多谐振荡器 图4-7 自激多谐振荡器电路 按图4-7连接，即连成一个自激多谐振荡器电路，此电路的工作过程
2 Quartus II软件的使用、开发板的使用 本章将通过3个完整的例子，一步一步的手把手的方式完成设计。完成这3个设计，并得到正确的结果，将会快速、有效的掌握在Altera QuartusII软件环境下进行FPGA设计与开发的方法、流程，并熟悉开发板的使用。 2.1 原理图方式设计3-8译码器 一、设计目的 1、通过设计一个3-8译码器，掌握祝组合逻辑电路设计的方法。 2、初步了解QuartusII采用原理图方式进行设计的流程。 3、初步掌握FPGA开发的流程以及基本的设计方法、基本的仿真分析方法。 二、设计原理 三、设计内容 四、设计步骤 1、建立工程文件 1）双击桌面上的Quartus II的图标运行此软件。
开始界面 2）选择File下拉菜单中的New Project Wizard，新建一个工程。如图所 示。 新建工程向导
3）点击图中的next进入工作目录。 新建工程对话框 4）第一个输入框为工程目录输入框，用来指定工程存放路径，建议可根据自己需要更改路径，若直接使用默认路径，可能造成默认目录下存放多个工程文件影响自己的设计，本步骤结束后系统会有提示（当然你可不必理会，不会出现错误的）。第二个输入框为工程名称输入框。第三个输入框为顶层实体名称输入框，一般情况下保证工程名称与顶层实体名称相同。设定完成后点击next。
指定工程路径、名称 5）设计中需要包含的其它设计文件，在此对话框中不做任何修改，直接点 击next。 工程所需其它文件对话框
6）在弹出的对话框中进行器件的选择。在Device Family框中选用Cyclone II，然后在Available device框中选择EP2C35F484C8,点击next进入下一步。 器件选择界面 7）下面的对话框提示可以勾选其它的第三方EDA设计、仿真的工具，暂时不作任何选择，在对话框中按默认选项，点击next。
脉冲边缘检测法： Reg[2:0] key_rst; //用来保存按键的值 Reg[2:0] key_rst_r; //用来保存key_rst的值 always @（posedge clk or negedge rst） begin if（！rst）key_rst<=3’b111; else key_rst<={key1,key2,key3};//将三个按键的值都赋给key_rst end always @ (posedge clk or negedge rst) begin if(!rst) key_rst_r<=3’b111; else key_rst_r<=key_rst; end wire[2:0] key_an; assign key_an=key_rst_r&(~key_rst);//实现了记录由低电平按下的目的到此就可以判断有按键按下或有抖动。这两个是那一个到此还不确定。 Reg[2:0] low_sw; Reg[2:0] low_sw_r; Reg[19:0] cnt; always @（posedge clk or negedge rst） begin if(!rst) cnt<=20’d0; else if(key_an) cnt<=20’d0; else cnt<=cnt+1’b1; end always @(posedge clk or negedge clk) begin if(!rst) low_sw<=3’b111; else if(cnt==20’hfffff) low_sw<={key1,key2,key3}; end always @(posedge clk or negedge rst) begin if(!rst) low_sw_r<=3’b111; else low_sw_r<=low_sw; end wire[2:0] led_ctrl assign led_ctrl=low_sw_r&(~low_sw); 到此就可以判断是按键按下还是抖动了，如果led_ctrl=1那就是按键按下了，如果led_ctrl=0，则是抖动。 注：开始时按键接的脚为高电平。当按键按下时按键对应的脚为低电平。
郑州工业应用技术学院 课程设计说明书 题单片机脉冲信号测量 姓名： 院（系）：信息工程学院专业班级：计算 机科学与技术学号： 指导教师： 成绩： 时间：年月日至年月日
摘要 脉冲信号测量仪是一种常用的设备，它可以测量脉冲信号的脉冲宽度，频率等参数，并用十进制数字显示出来。利用定时器的门控信号GATE进行控制可以 实现脉冲宽度的测量。在单片机应用系统中，为了便于对LED显示器进行管理，需要建立一个显示缓冲区。本文介绍了基于单片机AT89C51的脉冲信号参数测量仪的设计。该设计可以对脉冲信号的宽度，频率等参数进行测量。 关键词：脉冲信号；频率；宽度；单片机AT89C51
目录 摘要............................................................... I 目录............................................................... II 第一章技术背景及意义 (1) 第二章设计方案及原理 (2) 第三章硬件设计任务 (3) 第四章软件结论 (12) 第五章参考文献 (13) 第六章附录 (14)
第一章技术背景及意义 单片机微型计算机是微型计算机的一个重要分支，也是颇具生命力的机种。单片机微型计算机简称单片机，特别适用于控制领域，故又称为微控制器。通常，单片机由单块集成电路芯片构成，内部包含有计算机的基本功能部件：中央处理器、存储器和I/O 接口电路等。因此，单片机只需要和适当的软件及外部设备相结合，便可成为一个单片机控制系统。由于单片机稳定可靠、物美价廉、功耗低，所以单片机的应用日益广泛深入，涉及到各行各业，如工业自动化、智能仪表与集成智能传感器、家用电器等领域。单片机应用的意义绝不仅限于它的广阔范围以及带来的经济效益，更重要的意义在于，单片机的应用正从根本上改变着传统的控制系统的设计思想和设计方法。从前必须由模拟电路或数字电路实现的大部分控制功能，现在使用单片机通过软件就能实现了。随着单片机应用的推广普及，单片机控制技术将不断发展，日益完善。因此，本课程设计旨在巩固所学的关于单片机的软件及硬件方面的知识，激发广大学生对单片机的兴趣，提高学生的创造能力，动手能力和将所学知识运用于实践的能力。 中断功能是一种应用比较广泛的功能，它指的是当CPU正在处理某件事情的时候，外部发生了某一件事（如一个电平的变化，一个脉冲沿的发生或定时器计数溢出等）请求CPU迅速去处理，于是，CPU暂时终止当前的工作，转去处理所发生的事件。中断服务处理完该事件以后，再回到原来被中止的地方继续原来的工作，这样的过程称为中断。本文中用到了定时器T0溢出中断，以实现软件延时。脉冲信号测量仪是一种常用的设备，它可以测量脉冲信号的脉冲宽度，脉冲频率等参数。
1. 讲废话 最近闲得蛋疼，翻阅了一下以前的项目笔记，想起去年折腾的一个小玩意儿。记得当时是由于项目需要，boss找到我，说主板上有一个单片机，会发出heartbeat信号（就是MCU等一些芯片的心跳信号，只要芯片活着，就会一直发送固定频率的脉冲出去，如果芯片挂了，heartbeat就一直为0或1），能不能用CPLD判断这个信号是否处于正常状态？（说白了，也就是判断单片机是否还活着）。于是着手研究了一下这个heartbeat信号，用示波器测了一下，是一个标准的脉冲，频率为1HZ，占空比为50%，捯饬了两个小时，给出的解决方案是：每3s钟，计算一次上升沿的个数，如果此数值等于0，则heartbeat信号异常（用0表示），否则heartbeat信号正常（用1表示）。 把这个问题和方案贴出来，一是觉得实用性比较强，以前也没有看到有人做过，二是此解决方案对于其他同类问题有启发作用，只要弄懂此个案，其他问题也会触类旁通，易于解决。 现在给出方案的verilog源码，供大家研究，代码已通过项目验证，可靠好用。 2. 晒干货 ps. 带★号处可根据需要进行修改. /*********************************************************************** ******************* Author: Bob Liu E-mail：shuangfeiyanworld@https://www.doczj.com/doc/9f8449352.html, Device: LCMX0256C-3T100C Tool: Diamond 1.1 Function:判断脉冲输入信号是否正常 Version: 2012-1-11 v1.0 ************************************************************************ ******************/ module pulse_in_status ( input CLK, // 基准时钟,50M input pulse_in, // 被测脉冲 output reg pulse_in_status // 指示被测脉冲正常与否，1表示正常,0异常 ); reg [1 :0] temp; // 电平值寄存器 reg [31:0] CNT,CNT2; reg [3 :0] pos_edge; // 上升沿个数 parameter delay = 50_000;
变频器的电压检测电路（新） ——正弦变频器电压检测实际电路分析 一、电路构成和原理简析 电压检测电路，是变频器故障检测电路中的一个重要组成部分，旨在保障使IGBT 逆变电路的工作电源电压在一特定安全范围以内，若工作电源危及IGBT （包含电源本身的储通电容）器件的安全时，实施故障报警、使制动电路投入工作、停机保护等措施。此外，少数机型还有对输出电压的检测，在一定程度上，起到对IGBT 导通管压降检测的同样作用，取代驱动电路中IGBT 的管压降检测电路。 1、电压检测电路的构成、电压采样方式及故障表现 图1 电路检测电路的构成（信号流程）框图 1、电压检测电路的电压采样形式（前级电路） 1）直接对DC530V 电压采样 78L05C 8 P N 图2 DC530V 电压检测电路之一 直接对P 、N 端DC530V 整流后电源电压进行进行采样，形成电压检测信号。如阿尔法ALPHA2000型变
频器的电压检测电路，如图2所示。 电路中U14线性光耦合器的输入侧供电，由开关变压器的独立绕组提供的交流电压，经整流滤波、由78L05稳压处理得到5V 电源所提供，电源地端与主电路N 端同电位。输出侧供电，则由主板+5V 所提供。 直流回路P 、N 端的DC530V 电压，直接经电阻分压，取得约120mV 的分压信号，输入U14（线性光耦合器，其工作原理前文已述）进行光、电隔离与线性放大后，在输出端得到放大了的检测电压信号，再由LF353减法放大器进一步放大，形成VPN 直流电压检测信号，经CNN1端子，送入MCU 主板上的电压检测后级电路。 2）由开关变压器次级绕组取得采样电路信号 +5V -42V 图3 DC530V 电压检测电路之二 N +5V N1输入电压波形示意图V T 截止 VT 饱合导通 0V 530V 5V 0V -42V N3输出电压波形示意图 压采样等效电路T1 图4 直流回路电压采样等效电路及波型示意图 主电路的DC550V 直流电压检测信号，并不是从主电路的P 、N 端直接取得，而是“间接”从开关电源的二次绕组取出，这是曾经令一些检修人员感到困惑、找不到电压检测信号是从何处取出的一件事情，也成为该部分电路检修的一个障碍。电压采样电路如上图4所示。 在开关管VT 截止期间，开关变压器TRAN 中储存的磁能量，由次级电路进行整流滤波得到+5V 工作电源，释放给负载电路；在VT 饱和导通期间，TC2从电源吸取能量进行储存。 N3二级绕组上产生的电磁感应电压，正向脉冲出现的时刻对应开关管的截止时间，宽度较大，幅值较低，经二极管D12正向整流后提供负载电路的供电，有电流释放回路；反向脉冲出现的时刻对应开关管的饱和导通时间，宽度极窄，但并不提供电流输出，回路的时间常数较大（不是作为供电电源应用，只是由R 、C 电路取得电压检测信号），故能在电容C17上维持较高的幅值。开关管VT 饱合导通时，相当于将N1绕组直接接入530V 电源，因而在同一时刻N3绕组此时所感应的负向脉冲电压，是直接反映N1绕组供电电压高低的，并与其成线性比例关系——N3绕组感应电压的高低，仅仅取决于N1、N3绕组的匝数比。整
FPGA基本设计流程 首先建立工作库目录，以便设计工程项目的存储。注意不要将文件夹 1 建立工作库文件夹和编辑设计文件 1.1 新建一个文件夹（注意文件夹不能用中文，也不要用数字） 任何一项设计都是一项工程（Project），都必须首先为此工程建立一个放置与此工程相关的所有设计文件的文件夹。此文件夹将被EDA软件默认为工作库（Work Library）。一般，不同的设计项目最好放在不同的文件夹中，而同一工程的所有文件都必须放在同一文件夹中。在建立了文件夹后就可以将设计文件通过Quartus II的文本编辑器编辑并存盘，这里新建文件夹在E盘中，取名为 jsq，则其路径是e:\jsq。步骤如下： 1.2 源程序输入 打开计算机桌面上图表，选择菜单File→New，出现如图1所示见面，在New窗口Device Design Files中选择编译文件的语言类型，这里选择VHDL File,选好后用鼠标左键点击OK，出现源程序输入窗口如图2所示（以十进制为例）。 图1 选择编译文件的语言类型
图2 源程序输入窗口 源程序 LIBRARY IEEE; USE IEEE.STD_LOGIC_1164.ALL; USE IEEE.STD_LOGIC_UNSIGNED.ALL; ENTITY CNT10 IS PORT (CLK,RST,EN : IN STD_LOGIC; CQ : OUT STD_LOGIC_VECTOR(3 DOWNTO 0); COUT : OUT STD_LOGIC ); END CNT10; ARCHITECTURE behav OF CNT10 IS BEGIN PROCESS(CLK, RST, EN) VARIABLE CQI : STD_LOGIC_VECTOR(3 DOWNTO 0); BEGIN IF RST = '1' THEN CQI := (OTHERS =>'0') ; --计数器异步复位 ELSIF CLK'EVENT AND CLK='1' THEN --检测时钟上升沿 IF EN = '1' THEN --检测是否允许计数（同步使能） IF CQI < 9 THEN CQI := CQI + 1; --允许计数, 检测是否小于9 ELSE CQI := (OTHERS =>'0'); --大于9，计数值清零 END IF; END IF; END IF; IF CQI = 9 THEN COUT <= '1'; --计数大于9，输出进位信号 ELSE COUT <= '0'; END IF;
基于多种 EDA工具的FPGA设计流程 发表时间：2008-6-30 蒋昊李哲英来源：万方数据 关键字：FPGA EDA CPU 信息化应用调查在线投稿加入收藏发表评论好文推荐打印文本 本文介绍了FPGA的完整设计流程，其中包括电路设计与输入、功能仿真、综合优化、综合后仿真、实现与布局布线、时序仿真、板级仿真与脸证、调试与加载配置等主要步珠。并通过一个8-bit RISC CPU的设计来例系统地介绍了利用多种EDA工具进行 FPGA协同设计的实现原理及方法 近年来，随着微电子学的迅速发展以及SoC(System on Chip，片上系统)技术在设计领域引起的深刻变革， EDA(Electornic Design Automatic，电子设计自动化)工具在系统设计中的地位愈发重要。特别是20世纪90年代后，电子系统已经由电路板级发展为ASIC(Application SpecificIntegrated Circuit，专用集成电路),FPGA(Field Porgrammable Gate Array，现场可编程门阵列)以及嵌人式系统等多种模式，其中FPGA设计正是当前数字系统设计领域中的重要方式之一。 本文以Altera公司的FPGA为目标器件，通过一个8-bit RISC CPU的设计实例，系统地介绍了FPGA的完整设计流程以及开发过程中用到的多种EDA工具，包括Modelsim,Synplify,QuatrusII，并重点说明如何使用这些EDA工具进行协同设计。 1FPGA的设计流程 一般来说，完整的FPGA设计流程包括电路设计与输人、功能仿真、综合优化、综合后仿真、实现与布局布线、时序仿真、板级仿真与验证、调试与加载配置等主要步骤，如图1所示。电路设计与输人是指通过某些规范的描述方式，将工程师的电路构思输人给EDA工具，常用的设计方法有HDL(Hardwaer Description Language，硬件描述语言)设计输人法与原理图设计输人法。目前进行大型工程设计时，最常用的设计方法是HDL设计输人法，它利于自顶向下设计以及模块的划分与复用，可移植性和通用性好，设计不因芯片的工艺与结构的不同而变化，更利于向ASIC移植。 电路设计完成后，要用专用的仿真工具对设计进行功能仿真(FunctionalSimulation),验证电路功能是否符合设计要求。功能仿真又称前仿真(Per-Simulation)。通过仿真能及时发现设计中的错误，加快设计进度，提高设计的可靠性。综合(Synthesis)优化是指将HDL语言、原理图等设计输人翻译成由基本门、RAM、触发器等基本逻辑单元组成的逻辑网表，并根据目标与要求(约束条件)优化所生成的逻辑网表，输出标准格式的网表文件，供FPGA厂商的布局布线器进行实现。综合后仿真(Post Synthesis Simulation)的作用是检查综合出的结果与原设计是否一致。作综合后仿真时，要把综合生成的标准延时格式SDF(Standard Dela Format)文件反标注到综合仿真模型中去，可估计门延时带来的影响。综合后仿真虽然比功能仿真精确一些，但是只能估计门延时，不能估计线延时，仿真结果与布线后的实际情况还有一定
脉冲电路脉冲电路的基本知识在数字电路中分别以高电平和低电平表示1状态和0状态。此时电信号的波形是非正弦波。通常，就把一切既非直流又非正弦交流的电压或电流统称为脉冲。图Z1601表示出几种常见的脉冲波形，它们既可有规律地重复出现，也可以偶尔出现一次。脉冲波形多种多样，表征它们特性的参数也不尽相同，这里，仅以图Z1602所示的矩形脉冲为例，介绍脉冲波形的主要参数。（1）脉冲幅度Vm--脉冲电压或电流的最大值。脉冲电压幅度的单位为V、mV，脉冲电流幅度的单位为A、mA。（2）脉冲前沿上升时间tr--脉冲前沿从0.1Vm上升到0．9Vm所需要的时间。单位为ms、μs、ns。（3）脉冲后沿下降时间tｆ--脉冲后沿从0.9Vm下降到0.1Vm所需要的时间。单位为：ms、μs、ns。（4）脉冲宽度tk--从脉冲前沿上升到0.5Vm处开始，到脉冲下降到0.5Vm处为止的一段时间。单位为：s、ms、μs或ns。（5）脉冲周期Ｔ--周期性重复的脉冲序列中，两相邻脉冲重复出现的间隔时间。单位为：s、ms、μs。（6）脉冲重复频率--脉冲周期的倒数，即f =1／T，表示单位时间内脉冲重复出现的次数，单位为Hz、kHz、MHz。（7）占空比tk／T--脉冲宽度与脉冲周期的比值，亦称占空系数。 对电路来说，有个阻抗匹配问题，只有当阻抗匹配时，输出效果才最好，否则，有可能导致负载力不足，导致一旦外加电路，就会把电压拉下了，建议后面加一级运放增大负载能力 交流电源的零交越脉冲电路设计 时间：2012-04-25 14:58:04 来源：作者：本设计中的电路可生成一个交流电源的零交越脉冲，并提供电气绝缘。输出脉冲的下降沿出现在零交越点前约200μs。使用这个电路可以安全地停止一个可控硅栅极的触发，使之有时间正常地关断。只有当主电压约为0V时，电路才产生短脉冲，因此在230V、50Hz输入下只耗电200mW。 电路为电容C1充电，直至达到22V齐纳二极管D3的上限(图1与参考文献1)。电阻R1和R5用于限制输入电流。当输入整流电压降至C1电压以下时，Q1开始导通，产生一个几百微秒长的脉冲。IC1的耦合使得Q1方波发生器作出响应。rms工作电压只需要R1和R5。SMD的1206型电阻一般能承受rms为200V的电压。本设计将R1和R5之间的输入电压一分为二，总额定电压为rms值400V。D3用于将桥的电压限制在22V，因此后面所有元件都有较低的额定电压。22V齐纳管可以箝位在30V，因此本设计使用了一只50V、470nF的陶瓷电容。陶瓷电容较电解电容或钽电容有更好的可靠性，尤其是在高温下。如果愿意使用更便宜更小的25V元件，可以将齐纳管的电压改为18V，仍保有不错的安全边际。R4用于限制LED上的峰值电流。对LED电流的主要限制是整流AC输入的斜率。缓慢的斜率使得C1释放储存的能量时，Q1不会产生电流尖峰。
在时序逻辑电路中，少不了“沿”。always块敏感信号中可以通过关键字posedge和negedge来提取信号的上升沿和下降沿。但是如果在程序块内部需要某个信号的上升沿或者下降沿、或者对于按钮触发的模块，由于按钮按下的持续时间很长，相当于一个电平信号，而不是脉冲信号，这时就需要边沿检测电路将其处理成单时钟周期宽度的脉冲信号。下面介绍几种基于verilog的边沿检测电路。（软件平台为quartus11.1，ModelSim-Altera 10.0） 方法1： ①Verilog源码 module detecEdge (clk,rst_n,din,pos_clk,neg_clk,doub_clk); input clk,rst_n,din; output pos_clk,neg_clk,doub_clk; reg ctl_this, ctl_last; always @(posedge clk or negedge rst_n) //同步复位(注意与异步复位的区别) begin if(!rst_n) //低有效 begin ctl_this <= 0; ctl_last <= 0; end else begin //注意非阻塞赋值的作用 ctl_this <= din; //din的当前时钟值 ctl_last <= ctl_this; //din的前一个时钟值 end end //assign pos_clk = (ctl_last == 0 && ctl_this == 1)? 1:0; //上升沿检测 //assign neg_clk = (ctl_last == 1 && ctl_this == 0)? 1:0; //下降沿检测 assign pos_clk = ctl_this & (!ctl_last); //上升沿检测 assign neg_clk = ctl_last & (!ctl_this); //下降沿检测 assign doub_clk = ctl_last ^ ctl_this; //双边沿检测 endmodule ②RTL综合图
喷油脉冲信号 操作说明 喷油器的驱动器简称喷油驱动器有四种基本类型： 饱和开关型 峰值保持型 博士（BOSCH）峰值保持型 PNP型 喷油脉冲检测操作说明 连接： 用通用探针连接喷油脉冲传感器输出信号线。将一缸信号拾取器夹在一缸高压线上。 操作说明： ●在“电控发动机参数”菜单下点击“喷油脉冲信号”图标，系统即可进入 喷油脉冲传感器波形测试界面，并显示所测得的喷油脉冲传感器波形，如下图所示。 ●用鼠标左键点击“停止”图标（“停止”图标被按下后即变为“测试”图 标），系统即停止测试，再点击此图标即可恢复测试（同时“测试”图标恢复为“停止”图标）。 ●显示的转速、占空比、频率与显示的波形实时对应。 ●在停止状态下可点击“显示调整”图标，在弹出的工具窗口中可对X、Y轴 进行缩放、平移，以便观察。 ●用鼠标左键点击“保存数据”图标可将检测有效结果进行保存。
●用鼠标左键点击“保存波形”图标可将波形保存于指定目录。 ●用鼠标左键点击“图形打印”可对界面有效区域进行图形打印。 ●点击帮助图标可进入帮助系统查看相应技术数据。 ●用鼠标左键点击“返回”图标可返回上级菜单。 喷油脉冲传感器检测 饱和开关型（PFI/SFI）喷油器驱动器
*测试步骤 起动发动机，以2500转/分转速保持油门2-3分钟，直至发动机完全热机，同时燃油反馈系统进入闭环，通过观察屏幕上氧传感器的信号确定这一点。 关掉空调和所有附属电器设备，让变速杆置于停车档或空档，缓慢加速并观察在加速时喷油驱动器喷油时间的相应增加。 A. 从进气管加入丙烷，使混合气变浓，如果系统工作正常，喷油驱动器喷油时间将缩短，它试图对浓的混合气进行修正（高的氧传感器电压）。
FPGA设计流程与功能实现 前言 本部门所承担的FPGA设计任务主要是两方面的作用：系统的原型实现和ASIC的原型验证。编写本流程的目的是： ●在于规范整个设计流程，实现开发的合理性、一致性、高效性。 ●形成风格良好和完整的文档。 ●实现在FPGA不同厂家之间以及从FPGA到ASIC的顺利移植。 ●便于新员工快速掌握本部门FPGA的设计流程。 由于目前所用到的FPGA器件以Altera的为主，所以下面的例子也以Altera为例，工具组合为modelsim + LeonardoSpectrum/FPGACompilerII + Quartus，但原则和方法对于其他厂家和工具也是基本适用的。
目录 1. 基于HDL的FPGA设计流程概述 (1) 1.1 设计流程图 (1) 1.2 关键步骤的实现 (2) 1.2.1 功能仿真 (2) 1.2.2 逻辑综合 (2) 1.2.3 前仿真 (3) 1.2.4 布局布线 (3) 1.2.5 后仿真（时序仿真） (4) 2. Verilog HDL设计 (4) 2.1 编程风格（Coding Style）要求 (4) 2.1.1 文件 (4) 2.1.2 大小写 (5) 2.1.3 标识符 (5) 2.1.4 参数化设计 (5) 2.1.5 空行和空格 (5) 2.1.6 对齐和缩进 (5) 2.1.7 注释 (5) 2.1.8 参考C语言的资料 (5) 2.1.9 可视化设计方法 (6) 2.2 可综合设计 (6) 2.3 设计目录 (6) 3. 逻辑仿真 (6) 3.1 测试程序（test bench） (7) 3.2 使用预编译库 (7) 4. 逻辑综合 (8) 4.1 逻辑综合的一些原则 (8) 4.1.1 关于LeonardoSpectrum (8) 4.1.1 大规模设计的综合 (8) 4.1.3 必须重视工具产生的警告信息 (8) 4.2 调用模块的黑盒子（Black box）方法 (8) 参考 (10) 修订纪录 (10)
小目标微弱信号检测电路设计 在靶场测试领域，天幕靶是一种常用的光电触发设备。既可以用作区截装置测量弹丸的飞行速度，也可采用多幕交汇技术测量弹丸的着靶坐标，还可以作为其他设备的测试触发装置。但现有天幕靶灵敏度低、视场小、抗干扰能力差。本文设计了一种小目标微弱信号检测电路，通过光电二极管进行光电信号转换，并且设计了信号放大电路与滤波处理, 有效地滤除了干扰信号, 提高了天幕靶抗干扰能力。 硬件设计 整体流程图如下图所示，光电探测器将接收到的光信号转换为电信号，并通过前置放大电路与主放大电路进行信号放大，电压比较器可以将电信号转换成脉冲，经过滤波电路将干扰信号去除后送入单片机的中断控制口，单片机产生中断，处理中断程序，然后会有脉冲输出，脉冲经过信号输出电路进行整形，由于输出信号需要进行长距离的传输，因此需要驱动电路将信号驱动。图1为整体设计硬件原理图。
图1 整体设计硬件原理图 光电转换电路 利用可见光探测器单元硅PIN光电二极管作为光电转换期间来完成光信号到电信号的转换。这种器件体积小而且响应速度快，被广泛的应用于光电检测。光电二极管是半导体产品，当它受到光照时会产生电流或电压。它们没有内置增益，但与其他类型的光子探测器相比却有着更大的动态范围。本电路设计采用20只光电二极管连接起来形成阵列。图2为其中的两路设计，其余各路连接方法相同。其中LM7812为电源稳压芯片，保证输出稳定的电压，R1、R2为采样电阻，电容C5与C6主要用于交流耦合。
图2 光电转换电路 前置放大电路 光电前置放大电路如图3所示, 电路在光电转换电路和放大器的输出之间加一个由R3和C7组成的RC滤波电路, 这样就限制了放大器输出信号的带宽, 滤掉了经过放大的噪声和放大器本身的噪声。电容C8 用来补偿RC滤波环节引起的相角滞后,电容C9用来补偿放大电路输入端的复合电容引起的相角滞后, 控制噪声增益的峰值。
FPGA的设计开发流程主要包括以下步骤：设计输入（ Design Entry ）、仿真验证（ Verification ）、综合（ Synthesis ）及布局布线（ Place & Route）和比特流生成。 在简单的 FPGA 设计中，设计输入就是使用硬件描述语言编写 RTL 的过程，虽然还有一些基于状态图、真值表、流程图、方框图的设计输入方法，现在基本已经被淘汰。硬件描述语言最重要的是 Verilog / SystemVerilog，其次是VHDL 。目前基于 VHDL 的设计越来越少。 SystemVerilog 是 VHDL 和 Verilog 合并后产生的新语言，是它们的继承和发展。对于初学者，学习 SystemVerilog 就够了。设计输入编辑工具有很多， ModelSim 、Visual HDL 、 ActiveHDL 、ISE 、Quartus II 都有针对 HDL 的编辑工具，也有些人使用支持 Verilog 语法高亮的 UltraEdit 。 ActiveHDL 提供 HDL 语法高亮显示、自动产生文本结构、自动格式化文本等非常有益的文本编辑浏览特性，在国内很受欢迎。对于设计输入，核心的问题是有三个：（1）熟练使用 HDL 语言（2）准确的把握要完成的设计功能及其性能指标；（3）充分理解常见的设计思想，保证设计功能和性能指标的恰当表达。 基于HDL的设计输入的缺点是效率低下，不能满足复杂设计快速实现的要求，其优点是与电路结构紧密联系，能够清晰的表达跨时终域、延迟、逻辑工程和比特存储功能。近年来，基于 C / SystemC 语言的算法综合和系统级综合技术发展迅速。用户只需使用 C / SystemC 描述目标设计，工具就能够自动完成 C / SystemC 描述到 RTL 描述的综合。这种新技术在航空、航天、军工等领域广泛使用，主要用于运算加速。目前比较成功的 C / SystemC 描述到 RTL 描述的综合的软件有 CoDeveloper ( Impulse C )、 Catapult C 等。我们也在研发一种称作 ESLFlex 的国产综合软件。 ESLFlex 与 CoDeveloper ( Impulse C )、Catapult C 等的区别是： ESLFlex 是一种系统级综合工具，在系统级综合领域有一些独特的创新，从SystemC 非定时模型得到异构多核SoC ，而CoDeveloper ( Impulse C )、Catapult C 是算法综合工具，综合的结果是一个算法加速IP。 设计输入的另外一个重要技能是学会使用 FPGA 厂商提供的设计库，里面有大量可根据应用定制的专门单元，如 FIFO 、SRAM 、差分IO 、 DLL 等。 仿真验证是 FPGA 开发的第二个步骤，目的是验证所编写的 HDL 或者高层次综合得到的 HDL 的功能正确性，即是否与预定的功能相符。这时需要使用SystemVerilog 或者 SystemC 编写 Testbench，以产生 RTL 设计的激励，并对RTL 的输出进行分析。简单的设计使用 SystemVerilog 编写 Testbench 即可，对于复杂的设计以及软硬件结合的设计，使用 SystemC 更加方便。验证的最基本方法是仿真。仿真包括功能仿真和时序仿真。其中，功能仿真在布局布线之前，检查设计输入的正确性；时序仿真在布局布线之后，主要检查时序的收敛性，综合结果与功能仿真的不一致性。常见的仿真工具有 ModelSim 、 ActiveHDL 等。仿真工具都支持 SystemVerilog 、 SystemC 和 VHDL ，也支持这些语言混合在一起的设计。对于一些小的设计，主要是肉眼观察仿真结果是否与预期相符，对于一个复杂的大设计，要首先验证每一个子模块的功能正确性，对于整个大设计，
第六章电压及温度检测电路的检修 一、电压检测电路对哪里进行检测？ 1、主回路电压：P、N上的电压值（530V）情况进行检查 2、控制电压进行检测（从哪里取的这个信号呢？） 二、电压检测电路的信号从哪里采集的？ 1、从直流回路P、N上取 2、从开关电源变压器的二次绕组的整流电压取 3、检测三相输入电压的状态 4、检测充电接触器的工作状态 三、故障代码 1、过电压-OU 2、欠电压-LU 3、输入电源缺相- 4、直流回路电压过低- 5、充电接触器未闭合- 6、控制回路电压故障- 四、典型故障特征 1、直流回路530V的电压检测电路本身故障时，变频器上电或运行过程中，报 “过电压”、“欠电压”故障 2、充电接触器接触不良或后续控制电路故障（接触器至CPU的电路传输？）， 变频器上电后报“主回路接触器故障” 3、输入电源检测电路故障时，上电后报“输入电源缺相” 4、输出电压/频率检测电路异常时，运行中报“输出断相” 5、控制电压异常，上电时报“控制电压异常” 五、直流回路电压检测电路---之一（电压检测电路信号采在P、N上）
A7840构成的直流回路电压信号检测电路： 1、综述 电压采样信号直接取自直流回路的P、N端的530V直流电压，经电阻降压、分压网络，将分压所得mV级电压信号，加到小信号处理光电耦合器A7840(U14)的2、3输入脚上，经U14实施强、弱电隔离后，形成差分信号输入到LF353运算放大器的2、3脚，本级电路接成电压跟随器，输出信号由电位器中心头(线路板上厂家标注测试点VPN)输出至CPU主板与电源/驱动板的排线端子CNN1的8脚。在三相输入电压为380V时，8脚采样直流电压为3V（该点至关重要）。 2、A7840 A7840的输入侧供电，是由开关变压器的一个独立绕组的交流电压，经D41、C46等整流滤波，由集成稳压器78L05稳压成5V提供的;输出侧供电，则采用CPU 主板供电电源+5V。 3、两路处理信号 检测信号一路经过R174给CPU模拟电压信号，供面板显示电压值