1、现有1024×1的存储芯片，若用它组成16K×8的存储器，试求：
（1）实现该存储器所需的芯片数量；
（2）若将这些芯片分装在若干块板上，每块板的容量为4K×8，该存储器所需的地址线总位数是多少？其中几位用于选板？几位用于选片？几位用于选片内单元。
2、某存储器容量为16K×8，用4K×4的SRAM芯片组成，由R/W线控制读写，设计并画出该存储器的逻辑图，并注明地址分配、片选逻辑及片选信号的极性。
3、用容量为16K×1的DRAM芯片组成64KB的存储器。设存储器的读写周期为0.5μs，CPU在1μs内至少要访存一次，问哪种刷新方式比较合理？相邻两行之间的刷新间隔是多少？对全部存储单元刷新一遍所需的实际刷新时间是多少？
4、现有2K×1的ROM、4K×1的RAM和8K×1的ROM三种存储芯片，若用它们组成容量为16KB的存储器，前4KB为ROM，后12KB为RAM。
（1）各种存储芯片分别用多少片？
（2）正确选用译码器及门电路，并画出相应的逻辑结构图。
5、某计算机为定长指令字，指令字长为12位，每个地址码占3位，试提出一种分配方案，使该指令系统包含：4条三地址指令、8条二地址指令、180条单地址指令。
6、某计算机字长为16位，主存容量为64K字，采用单字长单地址指令格式，共有64条指令。试说明：
（1）若采用直接寻址，指令能访问多少主存单元？
（2）为扩大寻址范围，采用直接/间接寻址，需要一位间址标志位，指令的寻址范围为多少？指令直接寻址的范围为多少？
7、指令格式如下所示，OP为操作码字段，试分析指令格式特点。
31 26 21 18 17 16 15 0
1解：
①所需芯片数 = 16K×8 / 1K×1 = 128（片）
②板块数 = 16K×8 / 4K×8 = 4（块）；板块上芯片数 = 4K×8 / 1K×1 = 32（片），8并4串；地址线总数 = ㏒16×1024 = ㏒214 = 14（根）。
地址线中：用于选板地址线数 = ㏒4 = 2；用于选片地址线数 = ㏒4 = 2；用于选片内单元地址线数 = ㏒1024 = ㏒210 = 10（根）。
2解：
所需芯片数 = 16K×8 / 4K×4 = 8（片），8片4K×4的SRAM芯片应以2并4串的形式组成16K×8的存储器。采用2：4译码产生片选，逻辑结构图如下：
3解：
①用16K×1的DRAM芯片组成64K×8（KB指示单元位数是8）的随机存储器，芯片数 = 64K×8 / 16K×1 = 32（片）；32片16K×1的DRAM芯片应以8并4串的形式组成64K×8的随机存储器。
片应以8并2串的形式组成4K×8的只读存储器。采用2：4译码产生片选，逻辑结构图如下：………
②16K×1的DRAM芯片是由128×128阵列组成，若集中刷新会形成128×0.5 = 64μs的死区；分散刷新读写周期变长为1μs。因此不能满足CPU在1μs至少访问一次存储器的要求，应该用异步刷新。
设刷新是2ms，则相邻两行的刷新间隔为2ms÷128 = 15.60μs；
对所有存储单元刷新一遍的实际时间为15.60×128 = 1996.80μs。
4解：
①8K＞4K，所以8K×1的ROM芯片无法利用；只能用2K×1的ROM芯片组成4K×8（KB指示单元位数是8）的只读存储器，芯片数 = 4K×8 / 2K×1 = 16（片）。
用4K×1的RAM芯片组成12K×8的随机存储器，芯片数 = 12K×8 / 4K×1 = 24（片）。
②16片2K×1的ROM芯片应以8并2串的形式组成4K×8的只读存储器，24片4K ×1的RAM芯片应以8并3串的形式组成4K×8的只读存储器。采用2：4译码产生片选，逻辑结构图如下：
5解：
由题意可知，当指令为三操作数时，操作码的位数为12 –3×3 = 3，共23= 8 种编码。现使“000～011”为四条三地址数指令的编码，“100～111”四个编码把一个地址码（三位）扩展为操作码。
用四个扩展编码中的“100”把一个地址码（三位）扩展为操作码，共有23= 8 种编码“100000～100111”为八条二地址数指令的编码，其余3×23 = 24 种编码把一个地址码（三位）扩展为操作码。
用24 种编码把一个地址码（三位）扩展为操作码，共有24×23 =184种编码，用其中的180个编码为180条一地址数指令的编码。
6解：
64条单地址指令，指令字长16位，其中操作码（64 = 26）6位，地址码10位。
①采用直接寻址，能访问210 = 1024个主存单元。
②当间接寻址时，地址码可达16位，寻址范围为216 = 64K；直接寻址时地址码为9位
（其中有一位要用作寻址标志），寻址范围为29 = 512。
7解：
(1)操作码字段为6位，可指定26= 64种操作，即64条指令。
(2)单字长（32位）二地址指令。
(3)一个操作数在源寄存器(共有16个),另一个操作数在存储器中(由变址寄存器内容+偏移量决定),所以是RS型指令。
第10章半导体存储器 10.1 学习要求 （1）理解只读存储器的基本工作原理。 （2）掌握用只读存储器进行逻辑设计的方法。 （3）了解随机存取存储器的基本工作原理。 （4）了解扩展存储器容量的方法。 10.2 学习指导 本章重点： （1）只读存储器的工作原理。 （2）利用只读存储器进行逻辑设计。 本章难点： （1）只读存储器的工作原理。 （2）利用只读存储器进行逻辑设计。 本章考点： （1）利用只读存储器实现各种组合逻辑函数。 （2）利用只读存储器实现给定功能的逻辑电路。 （3）与、或阵列图的意义和用法。 10.2.1 只读存储器（ROM） 1．ROM的结构 ROM由地址译码器、存储矩阵和读出电路组成，如图10.1所示。ROM的特点是存入的内容固定不变，工作时只能读出（取出），不能存入（写入），且在断电后存入的信息仍能保持，常用于存放固定的信息。 存储矩阵是存储器的主体，由大量的存储单元组成。一个存储单元只能存储1位二进制数码1或0。通常数据和指令用M位的二进制数表示，称为一个字，M为字长。M个存储单元为一组，存储一个字，称为字单元。每个字单元有一个地址，按地
电子技术学习指导与习题解答 246 址来选择所需要的字。图10.1中W 0、W 1、…、1N -W 称为字单元的地址选择线，简称字线；D 0、D 1、…、1M -D 称为输出信息的数据线，简称位线。存储矩阵有N 条字线和M 条位线，M N ?表示存储器的存储容量，这是存储器的主要技术指标之一。 地址译码器的作用是根据输入的地址代码011n A A A -，从N （n N 2=）条字线中选择一条字线，以确定与地址代码相对应的字单元的位置。至于选择哪—条字线，则决定于输入的是哪一个地址代码。任何时刻，只能有一条字线被选中。被选中的那条字线所对应的字单元中的各位数码便经M 条位线传送到数据输出端。 A 0A 1 A 0 地 址输入 数据输出 … 图10.1 ROM 的结构示意图 2．ROM 的工作原理 如图10.2所示是一个由二极管构成的容量为44?的ROM 。 A 0 地址输入 地址译码器 存储矩阵 A 1 图10.2 二极管ROM 电路
计算机基础知识试题(答案及详细解释) 一、选择题 1．一个完整的计算机系统包括____。 A)主机、键盘、显示器B)计算机及其外部设备 C)系统软件与应用软件D)计算机的硬件系统和软件系统 解答：一个完整的计算机系统是由硬件系统和软件系统组成的。计算机的硬件是一个物质基础，而计算机软件是使硬件功能得以充分发挥的不可缺少的一部分。因此，对于一个完整的计算机系统，这两者缺一不可。 本题的正确答案为D。 2．微型计算机的运算器、控制器及内存储器的总称是____。A)CPU B)ALU C)MPU D)主机 解答：CPU是中央处理器的简称，包括MPU和ALU；MPU是微处理器的简称；ALU是算术逻辑单元的简称；CPU和内存储器的总称为主机，它是微型机核心部分。 本题正确答案为D。 3．“长城386微机”中的“386”指的是____。 A)CPU的型号B)CPU的速度C)内存的容量 D)运算器的速度 解答：CPU的品质直接决定了微机的档次，在奔腾出现之前，微机名称中直接使用微机中的CPU型号，386机表示了它们使用的CPU芯片为80386。
本题的正确答案为A。 4．在微型计算机中，微处理器的主要功能是进行____。 A)算术逻辑运算及全机的控制B)逻辑运算 C)算术逻辑运算D)算术运算 解答：微处理器是计算机一切活动的核心，它的主要功能是实现算术逻辑运算及全机的控制。 本题正确答案为A。 5．反映计算机存储容量的基本单位是____。 A)二进制位B)字节C)字D)双字 解答：存储容量大小是计算机的基本技术指标之一。通常不是以二进制位、字或双字来表示，因为这些表示不规范，一般约定以字节作为反映存储容量大小的基本单位。 本题正确答案为B。 6．在微机中，应用最普遍的字符编码是____。 A)ASCII码B)BCD码C)汉字编码D)补码 解答：字符编码是指对英文字母、符号和数字的编码，应用最广泛的是美国国家信息交换标准字符码，简称为ASCII码。BCD 码是二—十进制编码。汉字编码是对汉字不同表示方法的各种汉字编码的总称。补码是带符号数的机器数的编码。 本题正确答案为A。 7．DRAM存储器的中文含义是____。 A)静态随机存储器B)动态只读存储器
第五、六章存储器管理练习题 (一)单项选择题 1．存储管理的目的是( ) A、方便用户 B．提高主存空间利用率 C．方便用户和提高主存利用率 D．增加主存实际容量2．动态重定位是在作业的( )中进行的。 A．编译过程 B．装入过程 C．修改过程 D．执行过程 3．提高主存利用率主要是通过( )实现的。 A．内存分配 B．内存保护 c．地址转换 D．内存扩充 4．可变分区管理方式按作业需求量分配主存分区，所以( )。 A.分区的长度是固定 B．分区的个数是确定的 C．分区长度和个数都是确定的 D．分区的长度不是预先固定的，分区的个数是不确定的5．( )存储管理不适合多道程序系统。 A．一个分区 B．固定分区 C.可变分区 D．段页式 6．可变分区管理方式下( )分配作业的主存空间。 A．根据一张主存分配表 B．根据一张已分配区表和一张空闲区表 C．根据一张“位示图”构成的主存分配表 D．由系统自由 7．可变分区常用的主存分配算法中不包括( )。 A．最先适应分配算法 B．顺序分配算法 C．最优适应分配算法 D．最坏适应分配算法8．在可变分区方式管理下收回主存空间时，若已判定“空闲区表第j栏始址＝归还的分区始址+长度”，则表示( )。 A．归还区有下邻空闲区 B．归还区有上邻空闲区 C．归还区有上、下邻空闲区 D．归还区无相邻空闲区 9．当可变分区方式管理内存空间去配时，要检查有无相邻的空闲区，若归还区始地址为S，长度为Ｌ，符合( )表示归还区有上邻空闲区。 A．第j栏始址＝Ｓ+Ｌ B．第j栏始址+长度＝Ｓ C．第j栏始址+长度＝Ｓ且第k栏始址＝S+L D．不满足A、B、Ｃ任一条件
1、现有1024×1的存储芯片，若用它组成16K×8的存储器，试求： （1）实现该存储器所需的芯片数量； （2）若将这些芯片分装在若干块板上，每块板的容量为4K×8，该存储器所需的地址线总位数是多少？其中几位用于选板？几位用于选片？几位用于选片内单元。 2、某存储器容量为16K×8，用4K×4的SRAM芯片组成，由R/W线控制读写，设计并画出该存储器的逻辑图，并注明地址分配、片选逻辑及片选信号的极性。 3、用容量为16K×1的DRAM芯片组成64KB的存储器。设存储器的读写周期为0.5μs，CPU在1μs内至少要访存一次，问哪种刷新方式比较合理？相邻两行之间的刷新间隔是多少？对全部存储单元刷新一遍所需的实际刷新时间是多少？ 4、现有2K×1的ROM、4K×1的RAM和8K×1的ROM三种存储芯片，若用它们组成容量为16KB的存储器，前4KB为ROM，后12KB为RAM。 （1）各种存储芯片分别用多少片？ （2）正确选用译码器及门电路，并画出相应的逻辑结构图。 5、某计算机为定长指令字，指令字长为12位，每个地址码占3位，试提出一种分配方案，使该指令系统包含：4条三地址指令、8条二地址指令、180条单地址指令。 6、某计算机字长为16位，主存容量为64K字，采用单字长单地址指令格式，共有64条指令。试说明： （1）若采用直接寻址，指令能访问多少主存单元？ （2）为扩大寻址范围，采用直接/间接寻址，需要一位间址标志位，指令的寻址范围为多少？指令直接寻址的范围为多少？ 7、指令格式如下所示，OP为操作码字段，试分析指令格式特点。 31 26 21 18 17 16 15 0
计算机存储器 7.1 一个微机系统中通常有哪几级存储器？它们各起什么作用？性能上有什么特点？ 答：一个微机系统中通常有3级存储器结构：高速缓冲存储器、内存储器和辅助存储器。 高速缓冲存储器简称快存，是一种高速、小容量存储器，临时存放指令和数据，以提高处理速度。 内存存取速度快，CPU可直接对它进行访问，用来存放计算机运行期间的大量程序和数据。 辅存存储容量大，价格低，CPU不能直接进行访问，通常用来存放系统程序、大型文件及数据库等。 7.2 半导体存储器分为哪两大类？随机存取存储器由哪几个部分组成？ 答：根据存取方式的不同，半导体存储器可分为随机存取存储器RAM和只读存储器ROM 两类。其中随机存取存储器主要由地址译码电路、存储体、三态数据缓冲器和控制逻辑组成。 7.3 什么是SRAM，DRAM，ROM，PROM，EPROM和EEPROM？ 答：SRAM：静态随机存取存储器；DRAM：动态随机存取存储器；ROM：掩膜只读存储器；PROM：可编程的只读存储器；EPROM：可擦除可编程只读存储器；EEPROM：用电可擦除可编程只读存储器。 7.4 常用的存储器片选控制方法有哪几种？它们各有什么优缺点？ 答：常用的存储器片选控制译码方法有线选法、全译码法和部分译码法。 线选法：当存储器容量不大、所使用的存储芯片数量不多、而CPU寻址空间远远大于存储器容量时，可用高位地址线直接作为存储芯片的片选信号，每一根地址线选通一块芯片，这种方法称为线选法。直观简单，但存在地址空间重叠问题。 全译码法：除了将低位地址总线直接与各芯片的地址线相连接之外，其余高位地址总线全部经译码后作为各芯片的片选信号。采用全译码法时，存储器的地址是连续的且唯一确定，即无地址间断和地址重叠现象。 部分译码法：将高位地址线中的一部分进行译码，产生片选信号。该方法常用于不需要全部地址空间的寻址、采用线选法地址线又不够用的情况。采用部分译码法存在地址空间重叠的问题。 7.5 动态RAM为什么要进行定时刷新？EPROM存储器芯片在没有写入信息时，各个单元的内容是什么？ 答：DRAM的基本存储电路利用电容存储电荷的原理来保存信息，由于电容上的电荷会逐渐泄漏，因此对DRAM必须定时进行刷新，使泄漏的电荷得到补充。 EPROM存储器芯片在没有写入信息时，各个单元的内容是1。 7.6 某SRAM的单元中存放有一个数据如5AH，CPU将它读取后，该单元的内容是什么？答：5AH。 7.7 下列ROM芯片各需要多少个地址输入端？多少个数据输出端？ （1）16×4位（2）32×8位
计算机基础知识试题 1、CPU的主要功能是进行（）。 A、算术运算 B、逻辑运算 C、算术逻辑运算 D、算术逻辑运算与全机的控制 答：D 分析：中央处理器（CPU），它包括运算器和控制器，其中运算器完成各种运算任务（包括算术运算与逻辑运算两大类），控制器根据指令的内容产生指挥其他硬件部件直辖市工作的控制信号。所以正确答D。 2、CPU能直接访问的存储部件是（）。 A、软盘 B、硬盘 C、内存 D、光盘 答：C 分析：内存与外存有一个重要区别：内存能够被CPU直接访问，而外存的信息只能由CPU 通过输入输出操作来存取，不能与CPU直接交换信息。所以，当前CPU正在执行的程序、正在处理的数据都存在内存里，外存上保存的程序、数据只有先调入内存，才能再被CPU 访问。换句话说，内存是工作存储器，外存是后备性的存储器，是内存的扩充与备份。内、外存组成这样一种层次结构，在存取速度、容量、价革几方面实现了合理的配合。本题正确答是C。 3、如果一个存储单元存放一个字节，那么一个64KB的存储单元共有（）个存储单元，用十六进制的地址码则编号为0000~（）。 A、64000 B、65536 C、10000H D、0FFFFH 答：依次为B和D 分析：存储器的容量是指它能存放多少个字节的二进制信息，1KB代表1024个字节，64KB 就是65536个字节。内存储器是由若个存储单元组成的，每个单元有一个唯一的序号以便识别，这个序号称为地址。通常一个存储单元存放一个字节，那么总共就有65536个存储单元。要有65536个地址，从0号编起，最末一个地址号为65536-1=65535，即十六进制FFFF。所以本题的两个正确答依次为B和D。注意地址的编号都从0开始，因此最高地址等于总个数减1。 4、计算机中访问速度最快的存储器是（）。 A、RAM B、Cache C、光盘 D、硬盘 答：B 分析：在微机存储器的层次结构里，内存、外存是两大层次，而内存又可分为高速缓冲存储器（Cache）和主存。主存是内存的主体，Cache也用半导体电路构成，访问速度很高，但容量很小，有的甚至就做在CPU芯片内，所以严格地说，Cache只起一个缓冲器的作用，其中保存着最近一段时间内刚刚从内存读来的信息。每当CPU要访问内存时，将先到Cache 中查找，如果没有再到主存中去做实际的访问操作。所以，存取速度最高的是Cache，其次是主存（如果没有Cache则最高的就是主存）。所以本题的正确答是B。 5、通常所说的CPU芯片包括（）。 A、控制器、运算器和寄存器组 B、控制器、运算器和内存储器 C、内存储器和运算器 D、控制器和内存储器 答：A 分析：CPU芯片是微机硬件系统的核心，又称微处理器芯片，其中包括控制器、运算器和寄存器组。注意：CPU不仅包括控制器和运算器，而且包括寄存器组。寄存器组是CPU内部的一些存储单元，例如，存储程序运行状态的状态寄存器，存储正在运行指令的指令寄存器，存储将要执行的下一条指令地址的程序计数器，存储参与运算的数据及运算结果的累加
ARM存储器结构 ARM存储器：片内Flash、片内静态RAM、片外存储器 映射就是一一对应的意思。重映射就是重新分配这种一一对应的关系。 我们可以把存储器看成一个具有输出和输入口的黑盒子。输入量是地址，输出的是对应地址上存储的数据。当然这个黑盒子是由很复杂的半导体电路实现的，具体的实现的方式我们现在不管。存储单位一般是字节。这样，每个字节的存储单元对应一个地址，当一个合法地址从存储器的地址总线输入后，该地址对应的存储单元上存储的数据就会出现在数据总线上面。 普通的单片机把可执行代码和数据存放到存储器中。单片机中的CPU从储器中取指令代码和数据。其中存储器中每个物理存储单元与其地址是一一对应而且是不可变的,UGG boots。 而ARM比较复杂，ARM芯片与普通单片机在存储器地址方面的不同在于：ARM芯片中有些物理存储单元的地址可以根据设置变换。就是说一个物理存储单元现在对应一个地址，经过设置以后，这个存储单元就对应了另外一个地址了（这就是后面要说的重新映射）。例如将0x00000000地址上的存储单元映射到新的地址0x00000007上。CPU存取0x00000007就是存取0x00000000上的物理存储单元。（随便举的例子为了说明道理，没有实际意义） 存储器重新映射（Memory Re-Map） 存储器重新映射是将复位后用户可见的存储器中部分区域，再次映射到其他的地址上。 存储器重新映射包括两个方面：1、Boot Block重新映射（关于Boot Block的相关内容看我博客中的另一篇文章）。2、异常（中断）向量重新映射 Boot Block重新映射：本来Boot Block在片内Flash的最高8KB，但是为了与将来期间相兼容，生产商为了产品的升级换代，在新型芯片中增加内部Flash容量时，不至于因为位于Flash高端的Boot Block的地址发生了变化而改写其代码，整个Boot Block都要被重新映射到内部存储器空间的顶部，即片内RAM的最高8KB。（地址为： 0x7FFFE000~0x7FFFFFFF） 异常（中断）向量重新映射：本来中断向量表在片内Flash的最低32字节，重新映射时要把这32个字节再加上其后的32个字节(后面这32个字节是存放快速中断IRQ的服务程序的)共64个字节重新映射(地址为：0x00000000~0x0000003F)重新映射到的地方有三个：内部Flash高端的64字节空间、内部RAM低端的64字节空间和外部RAM低端的64字节空间，再加上原来的内部Flash低端的64字节空间，异常向量一共可以在四个地方出现。为了对存储器映射进行控制，处理器设置了存储器映射控制寄存器MEMMAP，其控制格式如下图所示：
主存储器部件的组成与设计 主存储器部件的组成与设计 类别：存储器 主存储器概述（１）主存储器的两个重要技术指标◎读写速度：常常用存储周期来度量，存储周期是连续启动两次独立的存储器操作（如读操作）所必需的时间间隔。◎存储容量：通常用构成存储器的字节数或字数来计量。（２）主存储器与ＣＰＵ及外围设备的连接是通过地址总线、数据总线、控制总线进行连接，见下图主存储器与ＣＰＵ的连接◎地址总线用于选择主存储器的一个存储单元，若地址总线的位数ｋ，则最大可寻址空间为２ｋ。如ｋ＝２０，可访问１ＭＢ的存储单元。 ◎数据总线用于在计算机各功能部件之间传送数据。◎控制总线用于指明总线的工作周期和本次输入／输出完成的时刻。（３）主存储器分类 ◎按信息保存的长短分：ＲＯＭ与ＲＡＭ◎按生产工艺分：静态存储器与动态存储器静态存储器（ＳＲＡＭ）：读写速度快，生产成本高，多用于容量较小的高速缓冲存储器。动态存储器（ＤＲＡＭ）：读写速度较慢，集成度高，生产成本低，多用于容量较大的主存储器。静态存储器与动态存储器主要性能比较如下表：静态和动态存储器芯片特性比较ＳＲＡＭＤＲＡＭ存储信息触发器电容破坏性读出非是 需要刷新不要需要送行列地址同时送分两次送运行速度 快慢集成度低高发热量大小存储成本高低 动态存储器的定期刷新：在不进行读写操作时，ＤＲＡＭ存储器的各单元处于断电状态，由于漏电的存在，保存在电容ＣＳ上的电荷会慢慢地漏掉，为此必须定时予以补充，称为刷新操作。２、动态存储器的记忆原理和读写过程（１）动态存储器的组成：由单个ＭＯＳ管来存储一位二进制信息。信息存储在ＭＯＳ管的源极的寄生电容ＣＳ中。◎写数据时：字线为高电平，Ｔ导通。写“１”时，位线（数据线）为低电平，ＶＤＤ（电源）将向电容充电写“０时，位线（数据线）为高电平，若电容存储了电荷，则将会使电容完成放电，就表示存储了“０”。◎读数据时：先使位线（数据线）变为高电平，当字线高电平到来时Ｔ导通，若电容原存储有电荷（是“１”），则电容就要放电，就会使数据线电位由高变低；若电容没有存储电荷（是“０”），则数据线电位不会变化。检测数据线上电位的变化就可以区分读出的数据是１还是０。注意①读操作使电容原存储的电荷丢失，因此是破坏性读出。为保持原记忆内容，必须在读操作后立刻跟随一次写入操作，称为预充电延迟。②向动态存储器的存储单元提供地址，是先送行地址再送列地址。原因就是对动态存储器必须定时刷新（如２ｍｓ），刷新不是按字处理，而是每次刷新一行，即为连接在同一行上所有存储单元的电容补充一次能量。③在动态存储器的位线上读出信号很小，必须接读出放大器，通常用触发器线路实现。④存储器芯片内部的行地址和列地址锁存器分先后接受行、列地址。⑤ＲＡＳ、ＣＡＳ、ＷＥ、Ｄｉｎ、
存储器试题 一、填空题（20*2=40分） 1、按在计算机系统中的作用分类，存储器可分为、、 。 2、主存中的每一个存储单元都有唯一的编号，称为。 3、每访问一次主存储器，读出或写入的单位是一个。 4、从启动一次存储器操作到完成该操作所经历的时间称之为 . 5、是为了解决容量不足的问题而提出来的。 6、为了把信息放入Cache中，必须使用某种函数把主存地址转换成 地址，称作。 7、半导体存储器从工作原理上可分为型和型两类。 8、MOS管是一种场效应器件，有、、。 9、若存储器容量为2M×16，则地址线需要根，数据线需要 根。 10、存储器片选信号的译码方法可分为、和部分译码法。 11、CPU、主存和I/O接口间的连接总线称为总线，分为数据总线、地址总线和。 12、地址译码器的输入端连接线，输出端连接线，用来传输地址选择信号。 13、程序的局部性包括和空间局部性。 14、根据主存数据块在Cache中存放的方法，可分为、全相联映像、。 15、当Cache中的空间已被占满时，就需要把原来存储的某一块替换掉，常用的替换算法有和近期最少使用算法两种。 16、虚拟存储器由和联机工作的辅助存储器组成。 17、在采用虚拟存储器的计算机中，用户编程的地址称为地址，实际的主存单元地址称为地址。 18、RAID简称。 19、技术可提高硬盘的存储性能和数据安全性。 20、的特点是最大限度地保证用户数据的可用性和可修复性。把用户写入硬盘的数据百分之百地自动复制到另外一个硬盘上，提供最高的数据安全保障。 二、选择题（20*2=40分）
1、CPU直接访问的存储器是（） A、外存 B、硬盘 C、光盘 D、内存 2、高速缓冲存储器一般由（）构成。 A、DRAM B、SRAM C、ROM D、PROM 3、内存条一般由（）芯片构成。 A、DRAM B、SRAM C、ROM D、PROM 4、存储器的核心是（） A、存储单元 B、存储元 C、存储芯片 D、存储体 5、利用电子方法擦除的只读存储器是（） A、ROM B、PROM C、EPROM D、EEPROM 6、SRAM的存储元是依靠（）存储信息。 A、磁表面 B、光介质 C、电容的充电电荷 D、双稳态触发器 7、DRAM的存储元是依靠（）存储信息。 A、磁表面 B、光介质 C、电容的充电电荷 D、双稳态触发器 8、断电后，存储的信息会丢失的是（） A、光盘 B、硬盘 C、ROM D、RAM 9、下列存取速度最快的是（） A、寄存器 B、硬盘 C、光盘 D、内存 10、CPU在Cache中取到了所需的指令或数据，称为（） A、刷新 B、写入 C、命中 D、映像 11、16K×8的存储芯片组成16K×32的存储器，需要（）扩展。 A、字 B、位 C、片 D、字位同时 12、16K×8的存储芯片采用双译码方式需要译码线（）根。 A、128 B、256 C、512 D、1024 13、地址线为24根，数据线为8根的存储器的容量为（）。 A、1MB B、8MB C、16MB D、32MB 14、16K×4的存储芯片组成64K×8的存储器，需要（）个片选信号。 A、2 B、4 C、6 D、8 15、下列主存读写速度最快的是（） A、FPMDRAM B、EDODRAM C、SDRAM D、DDRSDRAM 16、在Cache的地址映像中，若主存任意块可映像到Cache任意块位置，则称之为（） A、直接映像 B、全相联映像 C、组相联映像 D、直接映像 17、RAID级别中存储性能最高的是（）
第七章 半导体存储器 数字信息在运算或处理过程中，需要使用专门的存储器进行较长时间的存储，正是因为有了存储器，计算机才有了对信息的记忆功能。存储器的种类很多，本章主要讨论半导体存储器。半导体存储器以其品种多、容量大、速度快、耗电省、体积小、操作方便、维护容易等优点，在数字设备中得到广泛应用。目前，微型计算机的内存普遍采用了大容量的半导体存储器。 存储器——用以存储一系列二进制数码的器件。 半导体存储器的分类 根据使用功能的不同，半导体存储器可分为随机存取存储器（RAM —Random Access Memory ）和只读存储器（ROM —Read-Only memory ）。 按照存储机理的不同，RAM 又可分为静态RAM 和动态RAM 。 存储器的容量 存储器的容量=字长（n ）×字数（m ） 7.1随机存取存储器（RAM ） 随机存取存储器简称RAM ，也叫做读/写存储器，既能方便地读出所存数据，又能随时写入新的数据。RAM 的缺点是数据的易失性，即一旦掉电，所存的数据全部丢失。 一． RAM 的基本结构 由存储矩阵、地址译码器、读写控制器、输入/输出控制、片选控制等几部分组成。 存储矩阵 读/写控制器 地址译码器 地 址码输片选读/写控制输入/输出 入 图7.1—1 RAM 的结构示意框图
2 1. 存储矩阵 RAM 的核心部分是一个寄存器矩阵，用来存储信息，称为存储矩阵。 图7.1—5所示是1024×1位的存储矩阵和地址译码器。属多字1位结构，1024个字排列成32×32的矩阵，中间的每一个小方块代表一个存储单元。为了存取方便，给它们编上号，32行编号为X 0、X 1、…、X 31，32列编号为Y 0、Y 1、…、Y 31。这样每一个存储单元都有了一个固定的编号（X i 行、Y j 列），称为地址。 1 1 1 1 31 31 131******** 列 译 码 器 行译码器 .. .........位线 位线 位线 位线 位线 位线 . .. . . . . X X X Y Y Y 0 1 31 131 A A A A A A A A A A 地 址 输 入 地址 输入 012 34 5 67 89 D D 数据线 . .. . 图7.1－5 1024×1位RAM 的存储矩阵 2． 址译码器 址译码器的作用，是将寄存器地址所对应的二进制数译成有效的行选信号和列选信号，从而选中该存储单元。 存储器中的地址译码器常用双译码结构。上例中，行地址译码器用5输入32输出的译码器，地址线（译码器的输入）为A 0、A 1 、…、A 4，输出为X 0、X 1、…、X 31；列地址译码器也用5输入32输出的译码器，地址线（译码器的输入）为A 5、A 6 、…、A 9，输出为Y 0、Y 1、…、Y 31，这样共有10条地址线。例如，输入地址码A 9A 8A 7A 6A 5A 4A 3A 2A 1A 0=0000000001，则行选线X 1＝1、列选线Y 0＝1，选中第X 1行第
MCS-51单片机在物理结构上有四个存储空间： 1、片内程序存储器 2、片外程序存储器 3、片内数据存储器 4、片外数据存储器 但在逻辑上，即从用户的角度上，8051单片机有三个存储空间： 1、片内外统一编址的64K的程序存储器地址空间（MOVC） 2、256B的片内数据存储器的地址空间（MOV） 3、以及64K片外数据存储器的地址空间（MOVX） 在访问三个不同的逻辑空间时，应采用不同形式的指令（具体我们在后面的指令系统学习时将会讲解），以产生不同的存储器空间的选通信号。 程序内存ROM 寻址范围：0000H ~ FFFFH 容量64KB EA = 1，寻址内部ROM；EA = 0，寻址外部ROM 地址长度：16位 作用：存放程序及程序运行时所需的常数。 七个具有特殊含义的单元是： 0000H ——系统复位，PC指向此处； 0003H ——外部中断0入口 000BH —— T0溢出中断入口
0013H ——外中断1入口 001BH —— T1溢出中断入口 0023H ——串口中断入口 002BH —— T2溢出中断入口 内部数据存储器RAM 物理上分为两大区：00H ~ 7FH即128B内RAM 和SFR区。 作用：作数据缓冲器用。 下图是8051单片机存储器的空间结构图 程序存储器 一个微处理器能够聪明地执行某种任务，除了它们强大的硬件外，还需要它们运行的软件，其实微处理器并不聪明，它们只是完全按照人们预先编写的程序而执行之。那么设
计人员编写的程序就存放在微处理器的程序存储器中，俗称只读程序存储器（ROM）。程序相当于给微处理器处理问题的一系列命令。其实程序和数据一样，都是由机器码组成的代码串。只是程序代码则存放于程序存储器中。 MCS-51具有64kB程序存储器寻址空间，它是用于存放用户程序、数据和表格等信息。对于内部无ROM的8031单片机，它的程序存储器必须外接，空间地址为64kB，此时单片机的端必须接地。强制CPU从外部程序存储器读取程序。对于内部有ROM的8051等单片机，正常运行时，则需接高电平，使CPU先从内部的程序存储中读取程序，当PC值超过内部ROM的容量时，才会转向外部的程序存储器读取程序。 当=1时，程序从片内ROM开始执行，当PC值超过片内ROM容量时会自动转向外部ROM空间。 当=0时，程序从外部存储器开始执行，例如前面提到的片内无ROM的8031单片机，在实际应用中就要把8031的引脚接为低电平。 8051片内有4kB的程序存储单元，其地址为0000H—0FFFH，单片机启动复位后，程序计数器的内容为0000H，所以系统将从0000H单元开始执行程序。但在程序存储中有些特殊的单元，这在使用中应加以注意： 其中一组特殊是0000H—0002H单元，系统复位后，PC为0000H，单片机从0000H 单元开始执行程序，如果程序不是从0000H单元开始，则应在这三个单元中存放一条无条件转移指令，让CPU直接去执行用户指定的程序。 另一组特殊单元是0003H—002AH，这40个单元各有用途，它们被均匀地分为五段，它们的定义如下： 0003H—000AH 外部中断0中断地址区。 000BH—0012H 定时/计数器0中断地址区。
、单项选择题 1. 一个完整的微型计算机系统应包括_C—O A. 计算机及外部设备 B. 主机箱、键盘、显示器和打印机 C.硬件系统和软件系统 D. 系统软件和系统硬件 2. 十六进制1000转换成十进制数是A A. 4096 B. 1024 C. 2048 D. 8192 3. ENTER 键是_B_。 A. 输入键 B. 回车换行键 C. 空格键 D. 换档键 4. 3.5英寸的软盘，写保护窗口上有一个滑块，将滑块推向一侧，使其写保 护窗口暴露出来，此时_B_o A. 只能写盘，不能读盘 B. 只能读盘，不能写盘 C.既可写盘，又可读盘 D. 不能写盘，也不能读盘 5. 3.5英寸盘的右下角有一塑料滑片，当移动它盖住缺口时_B_o A. 不能读出原有信息，不能写入新的信息 B. 既能读出原有信息，也能写入新的信息 C. 不能读出原有信息，可以写入新的信息 D. 可以读出原有信息，不能写入新的信息 6. DRAM存储器的中文含义是_B_o A. 静态随机存储器 B. 动态随机存储器 C. 静态只读存储器 D. 动态只读存储器 7. 在微机中，Bit的中文含义是A o A. 二进制位 B. 字 C.字节 D. 双字 10.使用高级语言编写的程序称之为_A
8.汉字国标码(GB2312-80)规定的汉字编码，每个汉字 用 A.一个字节表示 B.二个字节表示 C.二个字节表示 D.四个字节表示 9.微机系统的开机顺序是_ D o A.先开主机再开外设 B.先开显示器再开打印机 C.先开主机再打开显示器 D. 先开外部设备再开主机 10.使用高级语言编写的程序称之为_A
一、选择题 1、存储器和CPU之间增加Cache的目的是( )。 A. 增加内存容量 B. 提高内存的可靠性 C. 解决CPU与内存之间速度问题 D.增加内存容量，同时加快存取速度 2、常用的虚拟存储系统由（）两级存储器组成，其中辅存是大容量的磁表面存储器。 A 主存-辅存 B 快存-主存 C 快存-辅存 D 通用寄存器-主存 3、双端口存储器所以能高速进行读/ 写，是因为采用（）。A．高速芯片B．两套相互独立的读写电路 C．流水技术D．新型器件 4、在下列几种存储器中，CPU可直接访问的是（）。 A. 主存储器 B. 磁盘 C. 磁带 D. 光盘 5、SRAM芯片，存储容量为64K×16位，该芯片的地址线和数据线数目为（）。 A．64，16 B．16，16 C．64，8 D．16，64。 6、采用虚拟存储器的主要目的是（）。 A．扩大主存储器的存储空间，并能进行自动管理和调度B．提高主存储器的存取速度 C．提高外存储器的存取速度 D．扩大外存储器的存储空间
7、双端口存储器在（）情况下会发生读/写冲突。 A. 左端口与右端口的地址码不同 B. 左、右端口的地址码相同 C. 左、右端口的数据码相同 D. 左、右端口的数据码不同 8、计算机系统中的存储器系统是指（）。 A RAM存储器 B ROM存储器 C 主存储器D主存储器和外存储器 9、某计算机字长32位，其存储容量为4MB，若按半字编址，它的寻址范围是（）。 A 0~4MB-1 B 0~2MB-1 C 0~2M-1 D 0~1M-1 10、某一SRAM芯片，采用地址线与数据线分离的方式，其容量为512×8位，除电源和接地端外，该芯片引出线的最小数目应是（）。 A 23 B 25 C 50 D 19 11、以下四种类型的半导体存储器中，以传输同样多的字为比较条件，则读出数据传输率最高的是（）。 A DRAM B SRAM C FLASH ROM D EPROM 12、计算机的存储器采用分级存储体系的目的是（）。A．便于读写数据B．减小机箱的体积
第四章存储器结构 4．3 存储器容量扩展 微机系统中主存储器通常由若干存储芯片及相应的存储控制组织而成，并通过存储总线(数据总线、地址总线和控制总线)与CPU及其他部件相联系，以实现数据信息、控制信息的传输。由于存储器芯片的容量有限，实际应用中对存储器的字长和位长都会有扩展的要求。 一、存储器字扩展 *字扩展是沿存储字向扩展，而存储字的 位数不变。 *字扩展时，将多个芯片的所有地址输入 端、数据端、读／写控制线分别并联 在一起，而各自的片选信号线则单独 处理。 *4块内存芯片的空间分配为： 第一片，0000H-3FFFH 第二片，4000H-7FFFH 第三片，8000H-BFFFH 第四片，C000H-FFFFH 二、存储器位扩展 *存储器位扩展是沿存储字的位向扩展， 而存储器的字数与芯片的字数相同。 *位扩展时 将多个芯片的所有地址输入端都连接 在一起； 而数据端则是各自独立与数据总线连 接，每片表示一位 *片选信号线则同时选中多块芯片，这些 被选中的芯片组成了一个完整的存储 字。
三、存储器位字扩展 *存储器需要按位向和字向同时扩展，称存储器位字扩展 *对于容量为 M×N 位的存储器，若使用 L×K 位的存储芯片， 那么，这个存储器所需的芯片数量为：(M/L)×(N/K) 块。 P160图4-3-3表示了一个用2114芯片构成的4KB存储器。如下图： *2114芯片是1K×4R 芯片 *用2块2114芯片构成1组（1K×4×2=1K×8） *再有4组构成4K×8（1K×8×4）位的存储器 *共计需用8块2114芯片 这4个组的选择： *使用A0和A11作地址线：经译码后选择4个分组 *使用A0～A9作为组内的寻址信号 *数据总线为D0～D7 ◆存储器容量的扩展方法总结： 字扩展（将多个芯片的所有地址输入端、数据端、读/写控制线分别都连接在一起，选片信号单独处理） 位扩展（数据线独立处理，选片信号选中多块芯片） 字位扩展（分组，每组又有多个芯片），见（PAGE 161）
计算机组成原理期末试题及答案
精品资料 1.交叉存储器实质上是一种_模块式_存储器，它能_并行_执行_多个_独立的读写操作，（流水）方式执行多个独立的读写操作。 2.32位浮点数格式中,符号位为1位,阶以码为8位,尾数为23位。则它所能表示的最大规格表示范围规格化近零数非规格化近零数 3.IEEE754标准规定的64位浮点数格式中，一个浮点数由符号位S 1位、阶码E 11位、尾数M 52位三个域组成。其中阶码E的值等于指数的真值e加上一个固定偏移值+127。则它能表示的最大规格化正数为 4.一组相联映射的Cache，有128块，每组4块，主存共有16384块，每块64个字，则主存地址共20位，其中主存字块标记应为9位，组地址应为5位，Cache地址共13位。 5.CPU存取出一条指令并执行该指令的时间叫（指令周期），它通常包含若干个（CPU周期），而后者又包含若干个（时钟周期）。 3.十进制数在计算机内有两种表示形式：（字符串）形式和（压缩的十进制数串）形式。前者主要用在非数值计算的应用领域，后者用于直接完成十进制数的算术运算。 4.一个较完善的指令系统，应当有数据处理、数据存储、数据传送、程序控制四大类指令。 5.机器指令对四种类型的数据进行操作。这四种数据类型包括地址数值字符逻辑型数据。 6.CPU中保存当前正在执行的指令的寄存器是（指令寄存器，指示下一条指令地址的寄存器是（程序寄存器，保存算术逻辑运算结果的寄存器是（数据缓冲寄冲器和（状态寄存器）。 12.挂接在总线上的多个部件（只能分时向总线发送数据，但可同时从总线接收数据;）。 13.在冯诺依曼体制中，计算机硬件系统是由输入设备、输出设备、控制器、存储器和运算器等五大部件组成。 14.补码加减所依据的基本关系是(X+Y)补=X补+Y补和(X-Y)补=X补+(-Y)补。 15.按照微命令的形成方式，可将控制器分为组合逻辑控制器和微程序控制器两种基本类型。 16.CPU对信息传送的控制方式主要分为直接程序传送方式、程序中断传送方式、DMA传送方式等3种。 18.半导体存储器分为静态存储器和动态存储器两种,前者依靠双稳触发器的两个稳定状态保存信息,后者依靠电容上的存储电荷暂存信息。 Cache和主存地址的映射方式有直接映射、全相连映射、组相连三种。 19.Cache常用的替换算法大致有最不经常使用LFU算法、近期最少使用LRU、随即替换。 20.动态存储器有三种典型的刷新方式，即集中刷新方式、分散刷新方式、异步刷新方式。 21.信息只用一条传输线，且采用脉冲传输的方式称为_串行传输_。 22.在指令的地址字段中，直接指出操作数本身的寻址方式，称为_立即寻址_。 23.CPU响应中断的时间是_一条指令结束_。中断向量地址是：中断服务例行程序入口地址的指示器 24.PCI总线的基本传输机制是_猝发式传输__。 25.中断向量地址是__中断服务子程序入口地址_。 26.系统总线按传输信息的不同分为地址总线、数据、地址控制三大类。 27.完整的指令周期包括取指、间址、执行、中断四个子周期，影响指令流水线性能的三种相关分别是结构、数据、控制相关。 28.计算机系统是一个有硬件、软件组成的多级层次结构，它通常由微程序设计级、一般机器级、操作系统级、汇编语言级、高级语言级组成，每一级上都能进行程序设计，且得到下面各级的支持。 29.对存储器的要求是容量大、速度快、成本低。为了解决这三方面的矛盾，计算机采用多级存储体系结构，即cache、主存和外存。CPU能直接访问内存cache、主存，但不能直接访问外存。主存储器的技术指标有存储容量、存取时间、存储周期、存储器带宽。磁表面存储器主要技术指标有_存储密度、存储容量、平均存取时间_和数据传输率。 30.若浮点数用补码表示，则判断运算结果是否为规格化数的方法是_数符与尾数小数点后第一位数字相异为规格化数。 31.流水CPU 是由一系列叫做“段”的处理线路所组成，和具有m个并行部件的CPU相比，一个 m段流水CPU_具备同等水平的吞吐能力。 DMA 控制器按其_组成_结构，分为_选择_型和_多路_型两种。 32.为了运算器的_高速性_，采用了_先行_进位，_阵列_乘除法和流水线等并行措施。 33. 相联存储器不按地址而是按内容访问的存储器，在cache中用来存放行地址表，在虚拟存储器中用来存放页表和段表。 34.硬布线控制器的设计方法是：先画出指令周期流程图，再利用布尔代数写出综合逻辑表达式，然后用门电路、触发器或可编程逻辑等器件实现。 1.CPU中有哪几类主要寄存器，用一句话回答其功能。 仅供学习与交流，如有侵权请联系网站删除谢谢2
预览： 计算机组成原理——习题与解析第四章存储器系统邵桂芳 4.2半导体存储器 4.2.1填空题 1. 计算机中的存储器是用来存放__①___的, 随机访问存储器的访问速度与___② ___无关。答案:①程序和数据②存储位置 2. 对存储器的访问包括______和________两类。 答案:①读②写 3. 计算机系统中的存储器分为__①___和___②____。在CPU 执行程序时,必须将指令存在____③____中。 答案:①内存②外存③内存 4. 主存储器的性能指标主要是①、②、存储周期和存储器带宽。 答案:①存储容量②存取时间 5. 存储器中用①来区分不同的存储单元, 1GB=②KB 。 答案:①地址②1024X1024(或220) 6. 半导体存储器分为①、②、只读存储器(ROM)和相联存储器等。 答案:①静态存储器(SRAM) ②动态存储器(DRAM) 7. RAM 的访问时间与存储单元的物理位置①,任何存储单元的内容都能被② 答案:①无关②随机访问 8. 存储揣芯片由①、②、地址译码和控制电路等组成。 答案:①存储体②读写电路 9. 地址译码分为①方式和②方式。 答案:①单译码②双译码 10.双译码方式采用①个地址译码器,分别产生②和③信号。 答案:①两②行选通③列选通 11.若RAM 芯片内有1024个单元,用单译码方式,地址译码器将有①条输出线;用双译码方式,地址译码器有②条输出线。 答案:①1024 ②64 12. 静态存储单元是由晶体管构成的①, 保证记忆单元始终处于稳定状态, 存储的信息不需要②。 答案:①双稳态电路②刷新(或恢复) 13.存储器芯片并联的目的是为了①,串联的目的是为了②。 答案:①位扩展②字节单元扩展 14.计算机的主存容量与①有关,其容量为②。 答案:①计算机地址总线的根数②2地址线数 15.要组成容量为4MX8位的存储器, 需要①片4MXl 位的存储器芯片并联, 或者需要②片1MX3的存储器芯片串联。 答案:①8 ② 4 16.内存储器容量为256K 时,若首地址为00000H ,那么末地址的十六进制表示是 答案:3FFFFH 17.主存储器一般采用①存储器件,它与外存比较存取速度②、成本③。 答案:①半导体②快③高 18.三级存储器系统是指______这三级: 答案:高缓、内存、外存 预览：
6 习题参考答案 6.1 ROM 有哪些种类？各有何特点？ 6.2 指出下列的ROM 存储系统各具有多少个存储单元，应有地址线、数据线、字线和位线各多少根？ 6.3 一个有16384个存储单元的ROM ，它的每个字是8位。试问它应有多少个字？有多少根地址线和数据线？ 6.4 已知 ROM 如图6.21所示，试列表说明ROM 存储的内容。 A 1 A 图6.21 题6.4的图 解： 存储的数据为01、11、00、10 6.5 ROM 点阵图及地址线上的波形图如图6.22所示，试画出数据线D 3～D 0上的波形图。 A 1 A 0 图6.22 题6.5的图
解： 10A A 3210D D D D 0 00 11 01 10 0 1 11 1 1 00 1 0 0 1 0 1 1 A 1A 0 D 0 D 1D 2 D 3 6.6 试用ROM 设计一个组合逻辑电路，用来产生下列一组逻辑函数。画出存储矩阵的 点阵图。 D B D B Y D B D A C D C B B A Y D C A D B A D C B A Y D ABC D C AB D C B A D C B A Y +=+++=++=+++=4321 解： 1234(5,10,13,14)(9,10,11,13) (1,3,4,5,6,7,9,10,11,13,14)(1,3,4,6,9,11,12,14) Y ABCD ABCD ABCD ABCD m Y ABCD ABD ACD m Y AB BCD ACD BD m Y BD BD m =+++=∑=++=∑=+++=∑=+=∑ A B C D Y 4 Y 3 Y 2 Y 1 输出 6.7 试用ROM 设计一个实现8421BCD 码到余3码转换的逻辑电路，要求选择EPROM 的容量，画出简化阵列图。 解：列写真值表，作电路图，选用16×4的EPROM 。