通信与信息工程学院
2012 /2013学年第二学期
软件设计实验报告
模块名称二对四译码器
专业电子信息工程
学生班级B100109
学生学号
学生姓名
指导教师梅中辉、王奇、周晓燕、孔凡坤
实验目的：本软件设计的目的和任务： 1.使学生全面了解如何应用该硬件描述语言进行高速集成电路设计； 2.通过软件使用、设计与仿真环节使学生熟悉 EDA-VHDL 开发环境； 3. 通过对基本题、综合题的设计实践，使学生掌握硬件系统设计方法（自底向上或自顶向
下），熟悉 VHDL 语言三种设计风格，并且培养学生应用 VHDL 语言解决实际问题的能力。
实验设备： 1：微型计算机2：quartus II 开发软件
实验课题： 2 对 4 译码器
实验描述：设计一个 2 对 4 译码器（输入： A B 输出： Y3 Y2 Y1 Y0 ），真值表如图：
A B Y3 Y2 Y1 Y0
0 0 1 1 1 0
0 1 1 1 0 1
1 0 1 0 1 1
1 1 0 1 1 1
一：实验目的
1：能了解组合逻辑中译码器电路的设计原理。
2：能利用 CPLD数字发展实验系统设计一个二对四译码器。
3：能自行验证所设计电路的正确性。
二：实验内容及要求
设计一个 2-4 译码器，并验证输出数值的正确性。
三：实验器材
1. 软件： Altera公司的Quartus ||软件。
2. 芯片： Altera公司的EP2C8T144C8。
1）、选择 Block Diagran/Schenatic File，单击 OK 按钮，打开图形2）、进入原理图编辑页面如下：
导入逻辑门电路符号、输入/输出符号，用导线连接各逻辑单元如下：
工程建立与编译
建立工程：在 D 盘建立 test 文件夹，进入 quartusII7.2 主界面，新建编辑代码页面，选择 VHDL file ，点击 OK
代码输完后存盘，文件名必需为 test8（文件名必须与实体名一致），目录为，按 project 菜单下 set as top-level entity 命令。
按开始分析与综合按钮（ start analysis & synthesis），出现综合成功对话框。
（start compilation）出现如下对话框，表示编译按开始编译按钮
成功完成。
波形文件建立：按图标或用file 菜单下的 new命令，弹出如下对
话框：选择 others files 中的 vector waveform file 后按 ok,出现如下界面：
按 node finder 按钮后出现下图对话框，按list 按钮后如下所示：
按按钮后按按钮完成引脚添加。在波形图中用鼠标单
击clk 引脚，如下图：
加入时钟控制信号 A0 与 A1 ，A0 时钟信号周期设置为 200ns，A1 时钟信号周期设置为100ns，整个波形仿真时间设置为1us，波形矢量文件建立完成并保存
按仿真按钮等待仿真完成，缩小波形图如下
结果分析：当输入 =00，输出 =1110；当输入 =01 时，输出 =1101,；当输入 =10 时，输出 =1101,；当输入 =11 时，输出 =0111。仿真结果与理论分析符合，仿真成功。
心得体会：
在这次实验中，使我进一步了解了 VHDL 对时序器件功能和逻辑行为描述所具有的特点，也认识到了 VHDL 电路系统行为描述的强大功能。通过二对四译码器的VHDL 描述分析，让我掌握了时序电路描述的一般规律和设计方法，并对 Max-plus II 软件的使用更加地熟练。觉得这个实验并不是想象的那样困难，所用到的知识点都比较基础，只是平时对这些知识点理解得还不够透彻，不能灵活的运用他们。只有到自己设计实验解决问题的时候，才会进一步领悟其中的精华，
才会想到把这些零散的东西结合到一起，使他们发挥各自的作用，组成一个系统，实现一定的功能。我想只有经历了从不会到会，从零散到系统，真正做出了一点东西来后，才能真正掌握一些知识。没有经历一个实践运用、解决问题的过程，
能力就难以提高。所以说，这个试验做完后，我收获到的不仅仅是一些VHDL 技术方面的知识，更重要的是对这门课程有了一些自己的感受：能力是在思考和实践中得到提高的。
通过这两周VHDL实验课程的学习，我掌握了一些新的知识，并且对以前所学
习的模拟电路、数字电路等课程有了更深刻的理解，看着自己做出来的东西，很有成就感，更重要的是扩展了自己的眼界，看到很多同学做出的优秀作品，给我很大的动力，希望自己再接再厉，更上一层楼！
实验程序附录：
LIBRARY IEEE;
USE IEEE.STD_LOGIC_1164.ALL;
USE IEEE.STD_LOGIC_ARITH.ALL;
USE IEEE.STD_LOGIC_UNSIGNED.ALL;
ENTITY test9 IS
PORT( a:IN STD_LOGIC_VECTOR(1 DOWNTO 0);
s:OUT STD_LOGIC_VECTOR(3 DOWNTO 0)); END test9;
ARCHITECTURE Behavioral OF test9 IS
BEGIN
process(a)
BEGIN
CASE a IS
when "00"=>s<="1110";
when "01"=>s<="1101";
when "10"=>s<="1011";
when "11"=>s<="0111";
WHEN others=>s<="0000";
END CASE;
END PROCESS;
END Behavioral;
《创新实验》实验报告 —基于VHDL的编程和硬件实现
一、实验目的 1.熟悉和掌握硬件描述语言VHDL的基本语法及编写； 2.掌握软件Xilinx ISE 10.1的使用； 3.熟悉SDZ-6电子技术实验箱的使用； 4.了解节拍脉冲发生器等基本电路的实现； 5.了解八位二进制计数器的功能与设计； 6.学习键盘和七段数码管显示的控制和设计。 二、实验内容 1.Xilinx ISE 10.1软件的使用； 2.节拍脉冲发生器等基本电路的实现； 3.八位二进制计数器的实现 4.键盘扫描及显示的实现 三、实验器材 1、PC机 2、SDZ-6电子技术实验箱 3、正负5V电源 4、I/O接口线 四、软件的使用 在安装Xilinx10.1软件时，需要一个ID号，其实这个ID号是可以重复使用的，几个同学在官网注册后就可以共享ID号了。 安装完成之后就可以使用这个软件编写相应的VHDL的程序。 1.新建工程 File—>New Project 弹出下面的对话框 输入工程名后单击Next。然后根据本实验的实验箱进行以下设置。
以后的步骤一般都是单击Next（有些资料上会介绍有些这些步骤的具体功能，但对于本实验不必用到），最后单击Finish，完成新建一个工程。在窗口的左边会出现刚刚新建的工程，如下: 2.新建一个VHDL的源文件。 在上图中，右击工程选择New Source ，弹出如下对话框。
在对画框的左边选择VHDL Module，输入文件的名字（改名字最好是你定义的实体的名字）。单击Next。出现下面的对话框。 该对话框主要是对外部端口的编辑。可以直接跳过，即单击Next，在源文件上编辑端口。然后在接下来的对话框中单击Finish。完成建立一个源文件。窗口右边就会出现刚才编辑的源文件。 3.编写和编译代码 将事先编好的代码复制到源文件里，然后保存文件。 选中左边的文件名，在窗体的左边出现如下编辑文档内容。
课程设计报告 实践课题：VHDL与数字系统课程设计 学生：XXX 指导老师：XXX、XXX 系别：电子信息与电气工程系 专业：电子科学与技术 班级：XXX 学号：XXX
一、设计任务 用VHDL设计一个简单的处理器，并完成相关的仿真测试。 .设计要求： 图1是一个处理器的原理图，它包含了一定数量的寄存器、一个复用器、一个加法/减法器（Addsub）,一个计数器和一个控制单元。 图1 简单处理器的电路图 数据传输实现过程：16位数据从DIN输入到系统中，可以通过复用器分配给R0~R7和A，复用器也允许数据从一个寄存器传通过Bus送到另外一个寄存器。 加法和减法的实现过程：复用器先将一个数据通过总线放到寄存器A中，然后将另一个数据放到总线上，加法/减法器对这两个数据进行运算，运算结果存入寄存器G中，G中的数据又可根据要求通过复用器转存到其他寄存器中。 1）Rx ←[Ry] :将寄存器Ry中的内容复制到Rx； 2）Mvi Rx，#D ：将立即数存入寄存器Rx中去。 所有指令都按9位编码（取自DIN的高9位）存储在指令存储器IR中，编编码规则为IIIXXXYYY，III表示指令，XXX表示Rx寄存器，YYY表示Ry寄存器。立即数#D是在mvi指令存储到IR中之后，通过16位DIN输入
的。 有一些指令，如加法指令和减法指令，需要在总线上多次传输数据，因此需要多个时钟周期才能完成。控制单元使用了一个两位计数器来区分这些指令执行的每一个阶段。当Run信号置位时，处理器开始执行DIN输 时间 指令 T0T1T2T3 (mv):I0 (mvi):I1 (add):I2 (sub):I3 IR in IR in IR in IR in RY out,RX in,Done DIN out,RX in,Done RX out,A in RX out,A in ---- ---- RY out,G in,Addsub RY out,G in,Addsub ---- ---- G out,RX in,Done G out,RX in,Done 二、实现功能说明 2.1 mv Rx,Ry 实现的功能：将寄存器Rx的值赋给寄存器Ry（以mv R0, R5为例） （1 ）计数器为“00”时,指令寄存器的置位控制信号输入端IRin=1有效，将DIN输入的数据的高9位锁存。 置位的控制信号如图3加粗黑线所示。 图3 （2）计数器为“01”时,首先控制单元根据设计器为“00”时输入的指令，向复用器发出选通控制信号，复用器根据该控制信号让R5的值输出到总线上，然后控制单元控制寄存器R0将总线上的值锁存，完成整个寄存器对寄存器的赋值过程。置位的控制信号和数据流如图4加粗黑线所示。 图4
VHDL实验报告 60 庄炜旭实验三. 4位可逆计数器，4位可逆二进制代码－格雷码转换器设计 一．实验目的 学习时序电路的设计,仿真和硬件测试,进一步熟悉VHDL设计技术 1. 学习４位可逆计数器的设计 2. 学习４位可逆二进制代码－格雷码转换器设计 二．实验内容 设计4位可逆计数器，及4位可逆二进制代码－格雷码转换器，并仿真，下载。 [具体要求] 1.4位可逆计数器 a)使用CLOCK_50作为输入时钟，其频率为50MHz（对于频率大于50Hz的闪烁， 人眼会看到连续的光），因而，对其进行225的分频后，再用于时钟控制。（可 利用实验一） b)使用拨码开关SW17作为模式控制，置‘1’时为加法计数器，置‘0’时为减 法计数器，同时使用LEDR17显示SW17的值。 c)使用KEY3作为异步复位开关（按下时为0，不按为1），当为加法计数器时， 置“0000”，当为减法计数器时，置“1111”。 d)使用LEDR3，LEDR2，LEDR1，LEDR0作为转换后的输出结果显示，LEDR3为高 位，LEDR0为低位。 2.4位可逆二进制代码――格雷码转换器 a)使用拨码开关SW17作为模式控制，置‘1’时为二进制代码―>格雷码转换， 置‘0’时为格雷码―>二进制代码，同时使用LEDR17显示SW17的值。 b)使用拨码开关SW3, SW2, SW1, SW0作为输入的被转换数，SW3为高位，SW0 为低位。 c)使用LEDR3，LEDR2，LEDR1，LEDR0作为转换后的输出结果显示，LEDR3为高 位，LEDR0为低位。 三．管脚设定 SW[0]PIN_N25 SW[1]PIN_N26 SW[2]PIN_P25 SW[3] PIN_AE14 SW[17] PIN_V2 LEDR[0] PIN_AE23 LEDR[1] PIN_AF23 LEDR[2] PIN_AB21 LEDR[3] PIN_AC22 LEDR[17] PIN_AD12 KEY[3] PIN_W26
word基本操作实验报告 一、实验目的与要求 1．掌握word的基本操作； 2．掌握字符格式、段落格式和页面格式等排版技术； 3．掌握图文混排、表格处理和邮件合并技术； 4．熟悉个人名片或毕业论文的设计与制作； 5．学会自己提出问题，并得出解决问题的方法。 二、实验内容与方法 1．word的基本操作，通过上机摸索，并查阅书籍网络了解。 2．word的字符格式，段落格式和页面格式等排版技术，通过上机摸索，并查阅书籍网络了解。 3．word的图文混排、表格处理和邮件合并技术，通过上机摸索，并查阅书籍网络了解。 4. 通过word进行个人名片或毕业论文的设计与制作，通过上机摸索，并查阅书籍网络了解。 三、实验步骤与过程 1.word的基本操作：①启动word软件 (1) 启动“开始”菜单中的microsoft word程序 (2) 双击资源管理器或“我的电脑”中的c:\program files\microsoft office\office11\winword.exe程序 (3) 双击word 文档文件（*.doc） (4) 双击桌面上的word图标 (5)开始-运行-输入“winword”②认识word2003窗口（1）标题栏位于屏幕最顶端的是标题栏，由控制菜单图标、文件名、最小化按钮、最大化（还原）按钮、关闭按钮组成。（2）菜单栏 菜单栏位于标题栏下面。使用菜单栏可以执行word的许多命令。菜单栏共有九个菜单：文件、编辑、视图、插入、格式、工具、表格、窗口、帮助。当鼠标指针移到菜单标题上时，菜单标题就会凸起，单击后弹出下拉菜单。在下拉菜单中移动鼠标指针时，被选中的菜单项就会高亮显示，再单击，就会执行该菜单所代表的命令。如“文件”—“打开”，就会弹出“打开”文件对话框。（3）工具栏 标题栏下面的是工具栏，使用它们可以很方便地进行工作。通常情况下，word会显示【常用】和【格式】两个工具栏。 “常用”工具栏：新建、打开、复制、粘贴、打印、撤消、恢复等“格式”工具栏：字体、字号、下划线、边框、对齐方式等 如果想了解工具栏上按钮的简单功能，只需将鼠标指针移到该按钮上，过一会儿旁边会出现一个小框，显示出按钮的名称或功能。 word窗口中可以有许多工具栏，可以根据需要在“视图”—“工具栏”中增加或减少工具栏。每一个工 具栏都可以用鼠标拖动到屏幕的任意位置，所以又称为浮动工具栏。工具栏内图标按钮体现了“菜单栏”中的一些主要功能。我们可以利用这些按钮进行相应操作。如我要打开一个文件，除了可以使用菜单栏外，还可以使用工具栏上的按钮。 （4）编辑窗口 再往下的空白区域就是word的编辑窗口，输入的文字就显示在这里。文档中闪烁的竖线称为光标，代表文字的当前输入位置。（5）标尺 在编辑窗口的上面和左面有一个标尺，分别为水平标尺和垂直标尺，用来查看正文的高度和宽度，以及图片、文本框、表格的宽度，还可以用来排版正文。（ 6）滚动条在编辑窗口的右面和下面有滚动条，分别为垂直滚动条和水平滚动条，用来滚动文档，显示在屏幕中看不到的内容。可以单击滚动条中的按钮或者拖动滚动框来浏览文档。（7）显示方式按钮
湖南人文科技学院 课程设计报告课程名称： VHDL语言与EDA课程设计 ~ 设计题目：出租车自动计价器设计 系别： 专业： 班级： 学生姓名: 学号: 起止日期: 2011年6月13日～2011年6月26日 $ 指导教师: 教研室主任:
摘要 随着我国社会经济的全面发展，各大中小城市的出租车营运事业发展迅速，出租车已经成为人们日常出行选择较为普遍的交通工具。出租车计价器是出租车营运收费的专用智能化仪表，是出租车市场规范化、标准化以及减少司机与乘客之间发生纠纷的重要设备。一种功能完备、简单易用、计量准确的出租车计价器是加强出租车行业管理、提高服务质量的必备品。根据预定的设计要求和设计思路，我们使用VHDL硬件描述语言设计了一个实际的基于Altera FPGA芯片的出租车自动计价器系统，介绍了该系统的电路结构和程序设计。通过在软件中编译和下载测试，得到了仿真波形和关键的设计结果。经过在实验箱上进行硬件测试，证明该出租车计价系统具有实用出租车计价器的基本功能，如能进一步完善，将可以实用化和市场化。 关键词：出租车自动计价器；VHDL； FPGA ；
目录 设计要求 (1) 1、方案论证与对比 (1) 方案一 (1) 方案二 (2) 两种方案的对比 (2) 2、实验步骤和设计过程 (2) 计程模块 (2) 等待计时模块 (2) 计费模块 (3) 3、调试与操作说明 (3) 中的VHDL程序 (3) 程序的编译与及仿真波形 (6) 程序的下载与功能的测试 (7) 4、课程设计心得体会 (9) 5、元器件及仪器设备明细 (10) 6、参考文献 (11) 7、致谢 (12)
实验报告 实验名称 课程名称 ___电子技术基础实验 院系部:专业班级：学生姓名：学号 :同组人:实验台号 :指导教师：成绩：实验日期 : 华北电力大学
实验报告要求： 一、实验目的及要求 二、仪器用具 仪器名称规格/型号数量备注 实验箱1 示波器1 数字万用表1 交流毫伏表1 信号放生器1 三、实验原理 四、实验步骤（包括原理图、实验结果与数据处理） 五、讨论与结论（对实验现象、实验故障及处理方法、实验中 存在的问题等进行分析和讨论，对实验的进一步想法或改进意见。） 六、实验原始数据
一、实验目的及要求： 1.学会放大器静态工作点的调试方法，分析静态工作点对放大器性能的影响。 2.掌握放大器电压放大倍数和最大不失真输出电压的测试方法。 3.悉常用电子仪器及模拟电路实验设备的使用。 二、仪器用具：略 三、实验原理 图 1.2.1为电阻分压式工作点稳定单管放大器实验电路图。 图 1.2.1共射极单管放大器实验电路 在图 1.2.1电路中，当流过偏置电阻R B1和 R B2的电流远大于晶体管VT 的基极电流I B时（一般 5～ 10 倍），则它的静态工作点可用下式估算： R B1U CC I E U U I C CE＝U CC－I C（R C＋R F1+ R E） U B R B2B U BE R B1R E R F1 电压放大倍数： A Vβ R C //R L 其中 r be＝ 200+26 (1+β)/I E r be(1)R F 1 输入电阻： R i＝ R B1 // R B2 // [r be+(1+β)R F1 ] 输出电阻： R O≈ R C 四、实验方法与步骤: 1.调试静态工作点 接通＋ 12V 电源、调节R W，使 U E＝ 2.0V ，测量 U B、 U E、U C、 R B2值。记入表 1.2.1 。 表 1.2.1U＝ 2.0V E 测量值计算值U B（ V）U E（ V）U C（ V）R B2（KΩ） U BE（ V） U CE（ V） I C（ mA） 2.665 2.07.8530.865 5.2 2.0 根据表格测量数据，计算得到： U=U -U E =0.665V，U = U - U E =5.8V,I ≈ I = U /R =2/(1.1)=1.82mA BE B CE C CE EE 实验数据显示，Q点的值满足放大电路的静态工作点要求，BJT 处于放大区。 2.测量不同负载下的电压放大倍数
跑马灯VHDL课程设计 一、设计任务 控制8个led进行花式显示,设计四种显示模式: 1.从左到右逐个点亮led; 2.从右到左逐个点亮led; 3.从两边到中间逐个点亮led; 4.从中间到两边逐个点亮led; 四种模式循环切换,由复位键rst控制系统的运行与停止. 二、设计过程 根据系统设计要求，采用状态机进行设计,状态机具有四种状态,每种状态完成一种显示模式四种状态间使用case语句进行切换. 程序如下: library ieee; use ieee.std_logic_arith.all; use ieee.std_logic_unsigned.all; use ieee.std_logic_1164.all; entity pmd is port( clk, rst: in std_logic; y: buffer std_logic_vector(7 downto 0)); end pmd; architecture behave of pmd is type states is (state0, state1, state2, state3); signal state: states;
begin process (clk, rst) begin if rst='1' then y<="00000000" ; state <= state0; elsif (clk'event and clk='1') then case state is when state0 => if y="00000000" then y<="10000000";state <= state0; elsif y="10000000" then y<="01000000";state <= state0; elsif y="01000000" then y<="00100000";state <= state0; elsif y="00100000" then y<="00010000";state <= state0; elsif y="00010000" then y<="00001000";state <= state0; elsif y="00001000" then y<="00000100";state <= state0; elsif y="00000100" then y<="00000010";state <= state0; elsif y="00000010" then y<="00000001";state <= state1; end if; when state1 => if y="00000001" then y<="00000010";state <= state1; elsif y="00000010" then y<="00000100";state <= state1; elsif y="00000100" then y<="00001000";state <= state1; elsif y="00001000" then y<="00010000";state <= state1; elsif y="00010000" then y<="00100000";state <= state1; elsif y="00100000" then y<="01000000";state <= state1;
硬件描述语言期末实验报告 题目：硬件描述语言实现秒表功能 姓名xxxx 学号xxxxxxxxxx 年级专业xxxxxxxxxxxxx 指导教师xxxx 2012年6月20日
河北大学本科生VHDL硬件实验论文（设计） 硬件描述语言实现秒表功能 摘要 应用VHDL语言设计数字系统，很多设计工作可以在计算机上完成，从而缩短了数字系统的开发时间。我们尝试利用VHDL为开发工具设计数字秒表。 秒表的逻辑结构较简单，它主要由十进制计数器、六进制计数器、数据选择器、和显示译码器等组成。在整个秒表中最关键的是如何获得一个精确的100HZ计时脉冲，除此之外整个秒表还需有一个启动信号，暂停信号和一个清零信号，以便秒表能随意停止及启动。 关键词：VHDL语言数字秒表时序仿真图
目录 一、实验目的 (1) 二、硬件要求 (1) 三、引脚说明 (1) 四、模块介绍 (2) 4.1.计数器（六、十进制） (2) 4.2.蜂鸣器 (2) 4.3.译码器 (3) 4.4.控制器 (4) 五、整体连接图 (5) 六、实验结果 (6) 七、实验总结 (6) 八、谢辞 (7) 九、附录 (7)
一实验目的 学习使用VHDL语言，以及EDA芯片的下载仿真。 二硬件要求 （1）主芯片EPF10K10LC84-4。 （2）蜂鸣器。 （3）8位八段扫描共阴极数码显示管。 （4）二个按键（暂停，开关）。 三引脚说明 3.1引脚设置 3.2信号说明 signal q:std_logic_vector(3 downto 0); --q是用于分频的信号。 signal state: std_logic_vector(3 downto 0); --state为状态信号，state为1时为暂停记录状态，为0时为正常显示计数状态。signal led: std_logic_vector(3 downto 0); --led为数码管扫描信号，通过对d1~d6的选择使数码管发光。
广东商学院华商学院 实验报告 课程名称计算机应用基础 实验项目名称Word综合练习 班级 实验室名称（或课室） 专业 任课教师黄晓兰 学号： 姓名： 实验日期：年月日
姓名实验报告成绩 评语： 指导教师（签名） 年月日说明：指导教师评分后，实验报告交院（系）办公室保存。
实验报告 一、实验目的 运用Word 2003的整个章节中各知识，综合对文档进行编辑排版。 二、实验原理 （实验教程P41，使用那些功能） 三、实验设备和软件 （1）硬件要求： P4微型计算机，内部组成局域网。 （2）软件要求： 操作系统：中文Windows XP、中文Office Word2003。 四、实验步骤 （自己根据你的完成过程，列出步骤，参照实验教程P42四） 五、实验结果 （另附一页） 六、实验总结 （通过这次实验你学到什么）
实验报告要求： ●实验报告可参照如下内容格式写作：实验目的、实验原理、实验设备、 实验步骤、实验结果。 ●题材自定，但要求内容健康向上。要求内容要有一定主题，体现一定 风格。可参考实验结果内容。
专访：访美国华人金融协会理事、芝加哥机构资本副高海 华网芝加哥3月29日电 （记者 朱诸 张保平） 国华人金融协会理事、芝加哥机构资本副总裁高海29日在接受新华社记者专访时表示，这次日本大地震对日本经济更多的是一种短期的干扰，不会对日本经济的长期走势产生重大影响；同时，由于日本对目前世界经济增量的贡献有限，因此也不会对全球经济的发展产生太大影响。 高海说，由于地震会造成当地厂房的破坏，因此可能会使得日本某些制造行业——如汽车和汽车零配件、半 导体及芯片等——短期压力加剧。 但历史经验表明，这些行业通常会在地震发生之后的两至三个季度内出现下滑，之后又会迎来一轮强劲反弹，因为日本制造业的需求主体主要分布在世界其他国家，这些需求并没有太大变化，因此在厂房检修或者重建之后，那些被滞后的需求还会回来，所以短期之内会呈现明显的“V”型反弹。 高海说，具体来看，在这些受到影响的行业中，日本核电行业受到的冲击最大，因为这次核危机给日本以及 全球发展核电的国家敲响了警钟。目前日本电力供应有约30％依赖于核电，此外，作为一个以出口为主的经济，日本的制造业对电能的依赖也比较大，如果三分之一的供电受到影响，那么短期内对这些制造业的冲击也是很严重的。 另外，对于一些替换性较高的行业，如重型机械制造业，如果调整的周期过长，导致客户需求转移，也会对这些行业造成冲击。“比如日立和小松，如果耽误的时间太长，而国外的客户又急需使用，因此只能转向其他国家的生产商购买，而且这些产品均伴随相关配套产品和服务，如维修保养，一旦转移，就很难改变，”高海说。 “长远来看，”长期投资亚洲金融市场的高海说，“对日本经济影响最大的两个因素，一个是人口增长，一个是生产力，而这两方面现在都在朝着不利于经济的方向发展。首先是日本的人口数量一直在下降，同时日本的生产力也在上世纪80年代达到顶峰之后开始走下坡路，而且正在被其他国家赶超。”高海说，改变不了的，因此，日本经济长期来看还会维持向下走的趋势。 另外，这次地震也对世界其他国家的一些行业造成了一定影响。据报道，美国通用汽车公司已经关闭了路易斯安那的一家卡车制造工厂，者削减产量。 对此，高海说方面出现问题，可能会影响到美国今年的汽车生产和销售。” “但是这种供应方面的短缺都不会是大问题，只要需求方面保持稳定，高海说。 全球GDP 增量里，日本占的比重并不是很高，也不会产生太大影响。 同时，高海还说，由于日本外债比例不高，大部分债券被本国企业和居民持有，所以即使地震重建需要从国外借债，也不会对日本的主权信用产生实质性的影响，所以不会引发类似欧洲的债务危机。 美
VHDL课程设计-PS2键盘
目录 一、课程设计的目的与任务 (3) 二、课程设计题目 (3) 1、指定题目： (3) 2、自选题目： (3) 三、课程设计的内容与要求 (3) 1、设计内容 (4) 2、设计要求 (4) 四、实验仪器设备 (4) 五、设计方案 (4) 1、PS2解码 (4) 2、设计思路 (6) 3、模块设计 (7) 4、各模块分析 (8) （1）PS2时钟检测模块 8 （2）PS2解码模块 10 （3）PS2组合模块 12 （4）控制LED模块 14 （5）PS2总的组合模块 16 六、综合与仿真 (17) 1、综合 (17) 2、仿真 (18) （1）电平检测模块仿真 (18) （2）LED灯控制模块仿真 (18)
（3）PS2_module总模块仿真 (19) 七、硬件下载 (23) 八、心得体会 (24) 九、参考文献 (24) 一、课程设计的目的与任务 （1）熟练掌握EDA工具软件QuartusII的使用； （2）熟练用VHDL硬件描述语言描述数字电路； （3）学会使用VHDL进行大规模集成电路设计； （4）学会用CPLD\FPGA使用系统硬件验证电路设计的正确性； （5）初步掌握EDA技术并具备一定的可编程逻辑芯片的开发能力； 二、课程设计题目 1、指定题目： 0 ：多功能计数器；1 ：数字秒表；2 ：简易数字钟；3 ：简易频率计； 4 ：彩灯控制器； 5 ：交通灯控制器； 6 ：四路智力竞赛抢答器； 7 ：简易微波炉控制器；8 ：表决器；9 ：数字密码锁； 我的的学号尾数是2，所以我要做的题目是简易数字钟。由于我之前已经学过Verilog HDL和VHDL，所以简易数字钟相对于我比较简单，我完成了简易数字钟并验收后，再选择了另一个自选题目来完成。 简易数字钟：设计一个以“秒”为基准信号的简易数字钟，显示时、分、秒，同时可实现整点报时和清零（我已经完成，而且已经验收了）。 2、自选题目： 在完成了数字钟的设计后，我选择了另一个设计的题目，那就是PS2键盘扫描。所以这次课程设计我的报告主要详细写的是PS2键盘扫描的程序，而不是简易数字钟。 PS键盘扫描：设计一个PS键盘扫描程序，能接受键盘的输入时钟和数据，区别哪一个键输入，同时解译通码和断码，使用LED灯来显示收到的数据。三、课程设计的内容与要求
word实验报告 课程实验报告 计算机应用基课程名称班级日期 2011.6.2 础教程 姓名学号实验成绩 计算机Word文档的创建与排版实验名称 实验目的:掌握创建文档的方法，全面认识排版的功能，熟练掌握修饰文字和实验的段落的基本方法和技巧。掌握插入剪切画和外部图片的方法并在文档中实现图 文混排的效果，掌握页面设置与设置页眉页脚的方法，学会使用打印预览来调目的和整文档。 要求 中文版Windows XP 实中文版Word 验 环 境 任务一:创建 Word新文档及常规任务二:插入外部编辑对象 任务三:修饰文字实 验 内 容 步骤1:操规
算法作新建Word文档的方法:?双击桌面;?通过开始菜单程序启动Office中的Word;?点击鼠标右键也可以新建Word文档。描述步骤2:文本输入练习:?在输入文本时，字符总是位于光标所在的位置，随着字符的输入光标不断右移。?Enter 键可以开始一个新的段落。?及实 Backspace键删除插入前面的字符;Delete删除后面的一个字符。?可以用“替换与查找”调整已经输入过的文本。验步步骤3:学会用快捷键或工具栏进行“复制”“剪切”与“粘贴” 步骤4:文档保存:执行“文件|保存”命令，打开“另存为”对话框，设置骤 文件保存信息，再单击“保存”完成新文档的保存操作。 任务二:插入外部编辑对象 步骤1:插入外部文档:?将光标定位在文档起始处。?执行“插入|文件”的命令，打开插入文件的对话框。?再“查找范围”中选定素材存放的位置，然后单击“插入”按钮。 步骤2:插入剪切画:?将光标停放在合适位置。?执行“插入|图片|剪切画”命令，打开“剪切画”任务窗格找到所需的剪切画?单击图片右侧的小三角按钮，打开一个快捷菜单，单击“插入”，然后再关闭即完成剪切画的插入。 步骤3:插入外部图片:?光标停在要插入图片的位置。?选择“插入|图片|来自文件”命令，打开“插入图片”对话框，插入自己所要的图片。 步骤4:保存文件:输入文件名和选择正确的文件类型，保存到合适的位置 任务三:修饰文字 步骤1字符格式化:可以通过工具栏或文字设置选项设置文字的字体、字号、大小写、粗体、斜体、上标、下标、字体颜色等。 步骤2:字符位置与间距调整:?利用“字体”对话框中的“字符间距”选项来调整字符间的间距和字符的垂直位置。?使用“字体”对话框中的“文字效果”选项
课程设计 课程名称：交通灯设计. 学院：电气工程学院专业：测仪姓名：学号： 年级：级任课教师： 2012年 1月12日
电气工程学院 课程设计任务书 课题名称：交通灯控制器的设计 专业、班级：测控技术与仪器测仪班 指导教师： 20 年1 月2 日至20 年1 月13 日共2周 指导教师签名： 教研室主任签名： 分管院长签名：
一、课程设计内容 1．学习ALTERA公司的FPGA/CPLD的结构、特点和性能。 2．学习集成开发软件MAX+plus II/Quartus II的使用及设计过程。 3．熟悉EDA工具设计数字电路设计方法，掌握VHDL硬件描述语言设计方法。 4．根据给定题目设计数字电路，来加深对可编程逻辑器件的理解和掌握。 二、课程设计应完成的工作 1．在所选择器件内完成交通灯控制器的设计，要求设计完成后芯片具有交通灯控制器的全部功能、包括显示和操作接口。 2．交通灯控制器要求控制十字路口两道路的交通灯，两道路交替通行，每次通行时间可设定20——60秒之间，每个路口要求有前行、禁止、人行灯。 （根据实际设计进度考虑可以增加左右转向灯，等待和通行时间显示等）。 3．撰写设计说明书一份(不少于2000字)，阐述系统的工作原理，软、硬件设计方法，重点阐述软件思路。说明书应包括封面、任务书、目录、摘要、正文、参考文献(资料)等内容，以及硬件电路综合图和软件程序清单等材料。 注：设计说明书题目字体用小三，黑体，正文字体用五号字，宋体，小标题用四号及小四，宋体，并用A4纸打印。 三、课程设计进程安排
四、设计资料及参考文献 1．康华光主编，《电子技术基础-数字部分》，高等教育出版社，1998。2．谭会生等主编，《EDA技术及应用》，西安电子科技大学出版社，2001 3．潘松等主编，《EDA技术实用教程》，科学出版社，2006 4．雷伏容主编，《VHDL电路设计》，清华大学出版社，2006 5．Charles H.Roth等著，《数字系统设计与VHDL》，电子工业出版社，2008 五、成绩评定综合以下因素： (1) 说明书及设计图纸的质量(占50%)。 (2) 独立工作能力及设计过程的表现(占30%)。 (3) 回答问题的情况(占20%)。 说明书和图纸部分评分分值分布如下：
EDA 实验报告 ——多功能电子钟 姓名:张红义 班级：10级电科五班 学号：1008101143 指导老师：贾树恒
电子钟包括：主控模块，计时模块，闹钟模块，辅控模块，显示模块，蜂鸣器模块，分频器模块。 1．主控模块： 主要功能：控制整个系统，输出现在的状态，以及按键信息。 源代码: libraryieee; use ieee.std_logic_1164.all; useieee.std_logic_arith.all; useieee.std_logic_unsigned.all; entity mc is port(functionswitch,k,set,lightkey: in std_logic; chose21,setout: out std_logic; lightswitch:bufferstd_logic; modeout,kmodeout : out std_logic_vector(1 downto 0); setcs,setcm,setch,setas,setam,setah:outstd_logic); end mc; architecture work of mc is signalmode,kmode:std_logic_vector(1 downto 0); signal light,chose21buf:std_logic; signalsetcount:std_logic_vector(5 downto 0); begin process(functionswitch,k,set,lightkey) begin iffunctionswitch'event and functionswitch='1' then mode<=mode+'1'; end if; iflightkey'event and lightkey='1' then lightswitch<=not lightswitch; end if; if mode="01" thenchose21buf<='0'; else chose21buf<='1'; end if; ifk'event and k='1' then if mode="01" or mode="11" then kmode<=kmode+'1'; end if;end if; if set='1' then if mode = "01" then ifkmode="01" then setcount<="000001"; elsifkmode="10" thensetcount<="000010"; elsifkmode="11" then setcount<="000100";
竭诚为您提供优质文档/双击可除word20XX的实验报告 篇一：word实验报告 实验报告 课程名称计算机应用基础实验项目名称word综合练习班级与班级代码12级新闻1班实验室名称（或课室）ss1-201专业新闻学任课教师刘松学号：12251204102姓名：蔡晓童实验日期：20XX-04-11 广东商学院教务处制 姓名实验报告成绩 评语： 指导教师（签名）年月日 说明：指导教师评分后，实验报告交院（系）办公室保存。 一、实验目的 1、2、 掌握常用的word编辑方法 综合运用word桌面排版功能（字符排版、段落排版、
页面排版、图文混排、艺术字等）进行实际文档的处理。 二、实验设备 1、2、 计算机word20XX软件 三、实验步骤 1、新建一个word文档，输入文章。 2、选择“插入”→“图片”→“艺术字”，选择艺术字样式→在对话框中设置字体、字号。 3、选择“插入”→“图片”→“来自文件”，选择所要插入的图片，在合适的位置插入相应的图片，并对图片的格式进行定义。 4、选中要分栏的段落，选择“格式”→“分栏”命令，显示“分栏”对话框，在预设类型中选择一种类型，单击“确定”按钮。 5、将第一段的“潮”字首字下沉，点击【格式】→【首字下沉】→【下沉】，单击“确定”。 6、选择“编辑”→“查找”，输入要查找的内容，然后选择“你”，再进行字体变换。 7、进行字符格式设置，如改变字型，大小，颜色等。8、进行页眉（学号和姓名）和页脚（页码）格式设置。 四、实验结果 如下页所示
五、实验分析与体会 通过本次实验，我了解了word字符格式、段落格式和 页面格式等排版技术和图文混排等技术的使用，今后可以更好的运用word在生活中工作中制作文档。而且通过这次试验，我觉得自己动手排版非常有趣。因为我对word文档的 操作的不熟悉，所以，我的速度一直很慢，而且，还不可以更具自己想要的效果自由的进行操作，但是在经过一边查书，一边操作的过程中，经过自己的努力，终于完成了我的文档。我越来越熟悉它的操作，并且能够运用其中大部分的工具，来完善自己的文档。而且我也明白了，word文档的操作是很基础的计算机运用，也是使用范围非常广泛的程序。因此，学习这一门课程是非常重要和必要的。 广□播站潮州市高级中学云里之音○ 作为校园文化的传媒机构，以丰富学生的校园生活，传播校园资讯为目的，以＂努只为把声音传得更远＂为口号，力，陪伴高级 走过了许多风风雨雨。在高级中学团中学 学生会的管理下，委会、广播站一如既往地坚持发扬广播不怕苦，不怕累的精神，努力唱响青春，唱响热情。 mondaysunshineAfternoon：品味生活点滴享受午后阳光；为你带来新鲜的生活资讯，介绍生活小常识。Tuesdaywindow：ListeningListeningwindow，
湖南科技大学 信息与电气工程学院 课程设计任务书 20 —20 学年第学期 专业：学号：姓名： 课程设计名称： 设计题目： 完成期限：自年月日至年月日共周设计依据、要求及主要内容（可另加附页）： 指导教师（签字）： 批准日期：年月日
目录 一、摘要 二、VHDL语言介绍 三、设计的目的 四、设计内容 五、电路工作原理 六、主要程序及仿真结果 七、对本次设计的体会和建议 八、参考文献
一、摘要 人类社会已进入到高度发达的信息化社会。信息化社会的发展离不开电子信息产品开发技术、产品品质的提高和进步。电子信息产品随着科学技术的进步，其电子器件和设计方法更新换代的速度日新月异。实现这种进步的主要原因就是电子设计技术和电子制造技术的发展，其核心就是电子设计自动化(EDA，Electronics Design Automation)技术，EDA技术的发展和推广应用又极大地推动了电子信息产业的发展。为保证电子系统设计的速度和质量，适应“第一时间推出产品”的设计要求，EDA技术正逐渐成为不可缺少的一项先进技术和重要工具。目前，在国内电子技术教学和产业界的技术推广中已形成“EDA热”，完全可以说，掌握EDA技术是电子信息类专业学生、工程技术人员所必备的基本能力和技能。EDA技术在电子系统设计领域越来越普及，本设计主要利用VHDL语言设计一个电子数字钟，它的计时周期为24小时，显示满刻度为24时59分59秒。总的程序由几个各具不同功能的单元模块程序拼接而成，其中包括分频程序模块、时分秒计数和设置程序模块、比较器程序模块、三输入数据选择器程序模块、译码显示程序模块和拼接程序模块。并且使用软件进行电路波形仿真。 关键词：数字钟EDA VHDL语言 二、VHDL语言介绍 1987年底，VHDL被IEEE和美国国防部确认为标准硬件描述语言。自IEEE公布了VHDL的标准版本，IEEE-1076（简称87版)之后，各EDA公司相继推出了自己的VHDL 设计环境，或宣布自己的设计工具可以和VHDL接口。此后VHDL在电子设计领域得到了广泛的接受，并逐步取代了原有的非标准的硬件描述语言。1993年，IEEE对VHDL进行了修订，从更高的抽象层次和系统描述能力上扩展VHDL的内容，公布了新版本的VHDL，即IEEE标准的1076-1993版本，（简称93版）。现在，VHDL和Verilog作为IEEE的工业标准硬件描述语言，又得到众多EDA公司的支持，在电子工程领域，已成为事实上的通用硬件描述语言。有专家认为，在新的世纪中，VHDL于Verilog语言将承担起大部分的数字系统设计任务。VHDL主要用于描述数字系统的结构，行为，功能和接口。除了含有许多具有硬件特征的语句外，VHDL的语言形式和描述风格与句法是十分类似于一般的计算机高级语言。VHDL的程序结构特点是将一项工程设计，或称设计实体（可以是一个元件，一个电路模块或一个系统）分成外部（或称可是部分,及端口)和内部（或称不可视部分），既涉及实体的内部功能和算法完成部分。在对一个设计实体定义了外部界面后，一旦其内部开发完成后，其他的设计就可以直接调用这个实体。这种将设计实体分成内外部分的概念是VHDL系统设计的基本点。 三、设计的目的 本项实验通过六十进制计数器和数字钟的设计与仿真，学习VHDL语言及VHDL文本输入设计方法，编写六十进制计数器和数字钟源程序，应用VMAX+plusII软件进HDL文本输入设计与波形仿真。熟练地运用数字系统的设计方法进行数字系统设计，能进行较复杂的数字系统设计，按要求设计一个数字钟。 四、设计内容 1、60进制计数器计数器 60进制计数器计数器是一个用以实现计数功能的时序部件，它不仅可用来及脉冲数，还常用作数子系统的定时、分频和执行数字运算以及其它特定的逻辑功能。计数器种类很多。按
专用集成电路实验报告 13050Z01 1305024237 刘德文
实验一开发平台软件安装与认知实验 实验内容 1、本实验以三线八线译码器（LS74138）为例，在Xilinx ISE 9.2软件平台上完成设计 电路的VHDL文本输入、语法检查、编译、仿真、管脚分配和编程下载等操作。下载芯片选择Xilinx公司的CoolRunner II系列XC2C256-7PQ208作为目标仿真芯片。 2、用1中所设计的的三线八线译码器（LS74138）生成一个LS74138元件，在Xilinx ISE 9.2软件原理图设计平台上完成LS74138元件的调用，用原理图的方法设计三线八线译 码器（LS74138），实现编译，仿真，管脚分配和编程下载等操作。 源程序： library IEEE; use IEEE.STD_LOGIC_1164.ALL; use IEEE.STD_LOGIC_ARITH.ALL; use IEEE.STD_LOGIC_UNSIGNED.ALL; -- Uncomment the following lines to use the declarations that are -- provided for instantiating Xilinx primitive components. --library UNISIM; --use UNISIM.VComponents.all; entity ls74138 is Port ( g1 : in std_logic; g2 : in std_logic; inp : in std_logic_vector(2 downto 0); y : out std_logic_vector(7 downto 0)); end ls74138; architecture Behavioral of ls74138 is begin process(g1,g2,inp) begin if((g1 and g2)='1') then case inp is when "000"=>y<="00000001"; when "001"=>y<="00000010";
本科实验报告 实验名称：数字系统设计与实验（软件部分）
实验一 QuartusII9.1软件的使用 一、实验目的： 1、通过实现书上的例子，掌握QUARTUSII9.1软件的使用. 2、编程实现3-8译码电路以掌握VHDL组合逻辑的设计以及QUARTUSII9.1软件的使用。 二、实验内容 1.十进制加法计数器的VHDL文本及仿真 功能图： VHDL文本： library IEEE; use IEEE.std_logic_1164.all; use IEEE.STD_LOGIC_ARITH.ALL; use IEEE.STD_LOGIC_UNSIGNED.ALL; entity count10 is port(clk,load,en:in std_logic; data_in:in std_logic_vector(3 downto 0); seg:out std_logic_vector(6 downto 0)); end count10; architecture beha of count10 is signal qout:std_logic_vector(3 downto 0); signal q_temp:std_logic_vector(3 downto 0); begin process(clk,load) begin if(load='1')then q_temp<=data_in; elsif(clk'event and clk='1')then
if(en='0')then qout<=qout; elsif(qout="1001")then qout<="0000"; else qout<=qout+1; end if; q_temp<=qout; end if; end process; process(q_temp) begin case q_temp is when"0000"=>seg<="1000000"; when"0001"=>seg<="1111001"; when"0010"=>seg<="0100100"; when"0011"=>seg<="0110000"; when"0100"=>seg<="0011001"; when"0101"=>seg<="0010010"; when"0110"=>seg<="0000010"; when"0111"=>seg<="1111000"; when"1000"=>seg<="0000000"; when"1001"=>seg<="0010000"; when others=>seg<="0001000"; end case; end process; end beha; 功能仿真流程及结果： 全编译通过后，进行仿真 新建波形文件，在其中添加所需节点。将clk设置为时钟信号，将en设置为高电平，将load 设置为低电平，将data_in设置为想要预置的数值。 运行Generate Functional Simulation Nest List命令产生能仿真的网标文件。点击Start Simulation开始模拟仿真 仿真结果：