半导体的产品很多，应用的场合非常广泛，图一是常见的几种半导体组件外型。半导体组件一般是以接脚形式或外型来划分类别，图一中不同类别的英文缩写名称原文为
PDID：Plastic Dual Inline Package
SOP：Small Outline Package
SOJ：Small Outline J-Lead Package
PLCC：Plastic Leaded Chip Carrier
QFP：Quad Flat Package
PGA：Pin Grid Array
BGA：Ball Grid Array
虽然半导体组件的外型种类很多，在电路板上常用的组装方式有二种，一种是插入电路板的焊孔或脚座，如PDIP、PGA，另一种是贴附在电路板表面的焊垫上，如SOP、SOJ、PLCC、QFP、BGA。
从半导体组件的外观，只看到从包覆的胶体或陶瓷中伸出的接脚，而半导体组件真正的的核心，是包覆在胶体或陶瓷内一片非常小的芯片，透过伸出的接脚与外部做信息传输。图二是一片EPROM组件，从上方的玻璃窗可看到内部的芯片，图三是以显微镜将内部的芯片放大，可以看到芯片以多条焊线连接四周的接脚，这些接脚向外延伸并穿出胶体，成为芯片与外界通讯的道路。请注意图三中有一条焊线从中断裂，那是使用不当引发过电流而烧毁，致使芯片失去功能，这也是一般芯片遭到损毁而失效的原因之一。
图四是常见的LED，也就是发光二极管，其内部也是一颗芯片，图五是以显微镜正视LED的顶端，可从透明的胶体中隐约的看到一片方型的芯片及一条金色的焊线，若以LED二支接脚的极性来做分别，芯片是贴附在负极的脚上，经由焊线连接正极的脚。当LED通过正向电流时，芯片会发光而使LED发亮，如图六所示。
半导体组件的制作分成两段的制造程序，前一段是先制造组件的核心─芯片，称为晶圆制造；后一段是将晶中片加以封装成最后产品，称为IC封装制程，又可细分成晶圆切割、黏晶、焊线、封胶、印字、剪切成型等加工步骤，在本章节中将简介这两段的制造程序。
须经过下列主要制程才能制造出一片可用的芯片，以下
是各制程的介绍：
（１）长晶（CRYSTAL GROWTH）：
长晶是从硅沙中(二氧化硅)提炼成单晶硅，制造过程是将硅石(Silica)或硅酸盐(Silicate) 如同冶金一样，放入炉中熔解提炼，形成冶金级硅。冶金级硅中尚含有杂质，接下来用分馏及还原的方法将其纯化，形成电子级硅。虽然电子级硅所含的硅的纯度很高，可达99.9999 99999 %，但是结晶方式杂乱，又称为多晶硅，必需重排成单晶结构，因此将电子级硅置入坩埚内加温融化，先将温度降低至一设定点，再以一块单晶硅为晶种，置入坩埚内，让融化的硅沾附在晶种上，再将晶种以边拉边旋转方式抽离坩埚，而沾附在晶种上的硅亦随之冷凝，形成与晶种相同排列的结晶。随着晶种的旋转上升，沾附的硅愈多，并且被拉引成表面粗糙的圆柱状结晶棒。拉引及旋转的速度愈慢则沾附的硅结晶时间愈久，结晶棒的直径愈大，反之则愈小。
右图(摘自中德公司目录)为中德电子材料公司制作的晶棒(长度达一公尺，重量超过一百公斤)。
（２）切片（SLICING）：
从坩埚中拉出的晶柱，表面并不平整，经过工业级钻石磨具的加工，磨成平滑的圆柱，并切除头尾两端锥状段，形成标准的圆柱，被切除或磨削的部份则回收重新冶炼。接着以以高硬度锯片或线锯将圆柱切成片状的晶圆(Wafer) (摘自中德公司目录)。
（３）边缘研磨（EDGE－GRINDING）：
将片状晶圆的圆周边缘以磨具研磨成光滑的圆弧形，如此可(1)防止边缘崩裂，(2)防止在后续的制程中产生热应力集中，(3)增加未来制程中铺设光阻层或磊晶层的平坦度。
（４）研磨（LAPPING）与蚀刻（ETCHING）：
由于受过机械的切削，晶圚表面粗糙，凹凸不平，及沾附切屑或污渍，因此先以化学溶液(HF/HNO3)蚀刻(Etching)，去除部份切削痕迹，再经去离子纯水冲洗吹干后，进行表面研磨拋光，使晶圆像镜面样平滑，以利后续制程。研磨拋光是机械与化学加工同时进行，机械加工是将晶圆放置在研磨机内，将加工面压贴在研磨垫(Polishing Pad)磨擦，并同时滴入具腐蚀性的化学溶剂当研磨液，让磨削与腐蚀同时产生。研磨后的晶圆需用化学溶剂清除表面残留的金属碎屑或有机杂质，再以去离子纯水冲洗吹干，准备进入植入电路制程。
（5）退火（ANNEALING）：
将芯片在严格控制的条件下退火，以使芯片的阻质稳定。
（6）拋光（POLISHING）：
芯片小心翼翼地拋光，使芯片表面光滑与平坦，以利将来再加工。
（7）洗净（CLEANING）：
以多步骤的高度无污染洗净程序－包含各种高度洁净的清洗液与超音动处理－除去芯片表面的所有污染物质，使芯片达到可进行芯片加工的状态。
（8）检验（INSPECTION）：
芯片在无尘环境中进行严格的检查，包含表面的洁净度、平坦度以及各项规格以确保品质符合顾客的要求。
（9）包装（PACKING）：
通过检验的芯片以特殊设计的容器包装，使芯片维持无尘及洁净的状态，该容器并确保芯片固定于其中，以预防搬运过程中发生的振动使芯片受损。
经过晶圆制造的步骤后，此时晶圆还没任何的功能，所以必须经过集成电路制程，才可算是一片可用的晶圆。
以下是集成电路制程的流程图：
磊晶微影氧化扩散蚀刻金属联机
磊晶(Epitoxy)
指基板以外依组件制程需要沉积的薄膜材料，其原理可分为：
(１) 液相磊晶(Liquid Phase Epitoxy，LPE)
LPE 的晶体成长是在基板上将熔融态的液体材料直接和芯片接触而沉积晶膜，特别适用于化合物半导体组件，尤其是发光组件。
(２) 气相磊晶(Vapor Phase Epitoxy，VPE)
VPE 的原理是让磊晶原材料以气体或电浆粒子的形式传输至芯片表面，这些粒子在失去部份的动能后被芯片表面晶格吸附(Adsorb)，通常芯片会以热的形式提供能量给粒子，使其游移至晶格位置而凝结(Condensation)。在此同时粒子和晶格表面原子因吸收热能而脱离芯片表面称之为解离(Desorb)，因此VPE 的程序其实是粒子的吸附和解离两种作用的动态平衡结果，如下图所示。
VPE 依反应机构可以分成(ａ) 化学气相沉积(Chemical Vapor Deposition，CVD) 和(ｂ) 物理气相沉积(Physical Vapor Deposition，PVD) 两种技术。
CVD 大致是应用在半导体晶膜和氧化层的成长。
PVD 主要适用于金属接点联机的沉积。
(３) 分子束磊晶(Molecular Beam Epitoxy，MBE)
MBE 是近年来最热门的磊晶技术，无论是III-V、II-VI 族化合物半导体、Si 或者SixGe1-x等材料的薄膜特性，为所有磊晶技术中最佳者。MBE 的原理基本上和高温蒸镀法相同，操作压力保持在超真空(Ultra High Vacuum，UHV) 约10-10 Toor 以下，因此芯片的装载必须经过阀门的控制来维持其真空度。
微影(Lithography)
微影(Lithography) 技术是将光罩(Mask) 上的主要图案先转移至感光材料上，利用光线透过光罩照射在感光材料上，再以溶剂浸泡将感光材料受光照射到的部份加以溶解或保留，如此所形成的光阻图案会和光罩完全相同或呈互补。由于微影制程的环境是采用黄光照明而非一般摄影暗房的红光，所以这一部份的制
程常被简称为”黄光”。
为了加强光阻覆盖的特性，使得图转移有更好的精确度与可靠度，整个微影制程包含了以下七个细部动作。
(１) 表面清洗：由于芯片表面通常都含有氧化物、杂质、油脂和水分子，因此在进行光阻覆盖之前，必须将它先利用化学溶剂(甲醇或丙酮) 去除杂质和油脂，再以氢氟酸蚀刻芯片表面的氧化物，经过去离子纯水冲洗后，置于加温的环境下数分钟，以便将这些水分子从芯片表面蒸发，而此步骤则称为去水烘烤(Dehydration Bake)，一般去水烘烤的温度是设定在100~200 oC 之间进行。
(２)涂底(Priming)：用来增加光阻与芯片表面的附着力，它是在经表面清洗后的芯片表面上涂上一层化合物，英文全名为”Hexamethyldisilizane”(HMDS)。HMDS 涂布的方式主要有两种，一是以旋转涂盖(Spin Coating)，一是以气相涂盖(Vapor Coating)。前者是将HMDS 以液态的型式，滴洒在高速旋转的芯片表面，利用旋转时的离心力，促使HMDS 均匀涂满整个芯片表面；至于后者则是将HMDS 以气态的型式，输入放有芯片的容器中，然后喷洒在芯片表面完成HMDS 的涂布。
(３)光阻覆盖：光阻涂布也是以旋转涂盖或气相涂盖两种的方式来进行，亦即将光阻滴洒在高速旋转的芯片表面，利用旋转时的离心力作用，促使光阻往芯片外围移动，最后形成一层厚度均匀的光阻层；或者是以气相的型式均匀地喷洒在芯片的表面。
(４)软烤(Soft Bake)：软烤也称为曝光前预烤(Pre-Exposure Bake) 在曝光之前，芯片上的光阻必须先经过烘烤，以便将光阻层中的溶剂去除，使光阻由原先的液态转变成固态的薄膜，并使光阻层对芯片表面的附着力增强。
(５)曝光：利用光源透过光罩图案照射在光阻上，以执行图案的转移。
(６)显影：将曝光后的光阻层以显影剂将光阻层所转移的图案显示出来。
(７)硬烤：将显影制程后光阻内所残余的溶剂加热蒸发而减到最低，其目的也是为了加强光阻的附着力，以便利后续的制程。
氧化（Oxidation）
氧化(Oxidation)是半导体电路制作上的基本热制程。氧化制程的目的是在芯片表面形成一层氧化层，以保护芯片免于受到化学作用和做为介电层(绝缘材料)。
扩散（Diffusion）
扩散(Diffusion)是半导体电路制作上的基本热制程。其目的是藉由外来的杂质，使原本单纯的半导体材料的键结型态和能隙产生变化，进而改变它的导电性。
蚀刻（Etching）
泛指将材料使用化学或物理方法移除的意思，以化学方法进行者称之为湿式蚀刻(Wet Etching)，是将芯片浸没于化学溶液中，因为化学溶液与芯片表面产生氧化还原作用，而造成表面原子被逐层移除；以物理方法进行蚀刻程序称之为干式蚀刻(Dry Etching)，主要是利用电浆离子来轰击芯片表面原子或是电浆离子与表面原子产生化合反应来达到移除薄膜的目的。
金属联机
金属联机制程是藉由在硅晶块(Die) 上形成薄金属膜图案，而组成半导体组件间的电性的连接。以欧姆式接触(Ohmic Contact) 而言，金属直接和硅表面接触，且在硅表面形成一金属/ 硅的接口，当金属沉积覆盖整个晶圆表面时，藉由蚀刻去掉不需存留的金属，形成组件间彼此的连接。对于晶块与外部电路的连接，硅表面金属端会制作一极大面积的焊垫(Bonding Pad)，以作为线焊(Wire Bond) 的端点。
（Die Saw）
芯片切割之目的乃是要将前制程加工完成的晶圆上一颗颗之晶粒
（Die）切割分离。首先要在晶圆背面贴上胶带（blue tape）并置于钢
制之框架上，此一动作叫晶圆黏片（wafer mount），如图一，而后再
送至芯片切割机上进行切割。切割完后，一颗颗之晶粒井然有序的排
列在胶带上，如图二、三，同时由于框架之支撑可避免胶带皱折而使
晶粒互相碰撞，而框架撑住胶带以便于搬运。
图一
图二
图三
（Die Bond）
黏晶的目的乃是将一颗颗分离的晶粒放置在导线架（lead frame）上并用银胶（epoxy ）黏着固定。导线架是提供晶粒一个黏着的位置
（晶粒座die pad），并预设有可延伸ＩＣ晶粒电路的延伸脚（分为内
引脚及外引脚inner lead/outer lead）一个导线架上依不同的设计可以有
数个晶粒座，这数个晶粒座通常排成一列，亦有成矩阵式的多列排法
。导线架经传输至定位后，首先要在晶粒座预定黏着晶粒的位置上点
上银胶（此一动作称为点胶），然后移至下一位置将晶粒置放其上。
而经过切割之晶圆上之晶粒则由取放臂一颗一颗地置放在已点胶之晶
粒座上。黏晶完后之导线架则经由传输设备送至弹匣（magazine）内
。黏晶后之成品如图所示。
导线架成品
（Wire Bond）
焊线的目的是将晶粒上的接点以极细的金线（18~50um）连接到导线架上之内引脚，藉而将ＩＣ晶粒之电路讯号传输到外界。当
导线架从弹匣内传送至定位后，应用电子影像处理技术来确定晶粒
上各个接点以及每一接点所相对应之内引脚上之接点的位置，然后
做焊线之动作。焊线时，以晶粒上之接点为第一焊点，内接脚上之
接点为第二焊点。首先将金线之端点烧结成小球，而后将小球压焊
在第一焊点上（此称为第一焊，first bond）。接着依设计好之路径
拉金线，最后将金线压焊在第二焊点上（此称为第二焊，second
bond），同时并拉断第二焊点与钢嘴间之金线，而完成一条金线之
焊线动作（见图一）。接着便又结成小球开始下一条金线之焊线动
作。焊线完成后之晶粒与导线架则如图所示。图二为30μ?之金线与头发的比较。请点选图片可看得更仔细喔..........
图一成品
第一焊点图二第二焊点
（Mold）
封胶之目的有以下数点：
１、防止湿气等由外部侵入。
２、以机械方式支持导线。
３、有效地将内部产生之热排出于外部。
４、提供能够手持之形体。
封胶之过程比较单纯，首先将焊线完成之导线架置放于
框架上并先行预热，再将框架置于压模机（mold press）上的
封装模上，此时预热好的树脂亦准备好投入封装模上之树脂
进料口。激活机器后，压模机压下，封闭上下模再将半溶化
后之树脂挤入模中，待树脂充填硬化后，开模取出成品。封
胶完成后的成品，可以看到在每一条导线架上之每一颗晶粒
包覆着坚固之外壳，并伸出外引脚互相串联在一起（如图所
示）。
成品
（Mark）
印字的目的，在注明商品之规格及制造者。良好的印字令人有高尚产品之感觉。因此在ＩＣ封装过程中亦是相当重要的，往往会
有因为印字不清晰或字迹断裂而遭致退货重新印字的情形。
印字的方式有下列几种：
１、印式：直接像印章一样印字在胶体上。
２、转印式（pad print）：使用转印头，从字模上沾印再印字在胶体上。
３、雷射刻印方式（laser mark）：使用雷射直接在胶体上刻印。
为了要使印字清晰且不易脱落，ＩＣ胶体的清洁、印料的选用及印字的方式，就相当的重要。而在印字的过程中，自动化的
印字机有一定的程序来完成每项工作以确保印字的牢靠。印字后
之成品如图所示。
成品
（Trim/Form）
封胶完后之导线架需先将导线架上多余之残胶去除（deflash），并且经过电镀（plating）以增加外引脚之导电性
及抗氧化性，而后再进行剪切成型。剪切之目的，乃是要将
整条导线架上已封装好之晶粒，每个独立分开。同时，亦要
把不需要的连接用材料及部份凸出之树脂切除（dejunk）。
剪切完成时之每个独立封胶晶粒之模样，是一块坚固的树脂
硬壳并由侧面伸出许多支外引脚。而成型的目的，则是将这
些外引脚压成各种预先设计好之形状，以便于尔后装置在电
路板上使用，由于定位及动作的连器续性，剪切及成型通常
在一部机器上，或分成两部机（trim / dejunk , form / singular）
上连续完成。成型后的每一颗ＩＣ便送入塑料管（tube）或承
载盘（tray）以方便输送。照片所示乃剪切成型后之成品。
成品
电子元件封装大全及封装常识 2010-04-12 19:33 一、什么叫封装 封装，就是指把硅片上的电路管脚,用导线接引到外部接头处,以便与其它器件连接.封装形式是指安装半导体集成电路芯片用的外壳。它不仅起着安装、固定、密封、保护芯片及增强电热性能等方面的作用，而且还通过芯片上的接点用导线连接到封装外壳的引脚上，这些引脚又通过印刷电路板上的导线与其他器件相连接，从而实现内部芯片与外部电路的连接。因为芯片必须与外界隔离，以防止空气中的杂质对芯片电路的腐蚀而造成电气性能下降。另一方面，封装后的芯片也更便于安装和运输。由于封装技术的好坏还直接影响到芯片自身性能的发挥和与之连接的PCB(印制电路板)的设计和制造，因此它是至关重要的。 衡量一个芯片封装技术先进与否的重要指标是芯片面积与封装面积之比，这个比值越接近1越好。封装时主要考虑的因素： 1、芯片面积与封装面积之比为提高封装效率，尽量接近1：1； 2、引脚要尽量短以减少延迟，引脚间的距离尽量远，以保证互不干扰，提高性能； 3、基于散热的要求，封装越薄越好。 封装主要分为DIP双列直插和SMD贴片封装两种。从结构方面，封装经历了最早期的晶体管TO（如TO-89、TO92）封装发展到了双列直插封装，随后由PHILIP公司开发出了SOP小外型封装，以后逐渐派生出SOJ（J型引脚小外形封装）、TSOP（薄小外形封装）、VSOP（甚小外形封装）、SSOP（缩小型SOP）、TSSOP（薄的缩小型SOP）及SOT（小外形晶体管）、SOIC （小外形集成电路）等。从材料介质方面，包括金属、陶瓷、塑料、塑料，目前很多高强度工作条件需求的电路如军工和宇航级别仍有大量的金属封装。 封装大致经过了如下发展进程： 结构方面：TO－>DIP－>PLCC－>QFP－>BGA －>CSP； 材料方面：金属、陶瓷－>陶瓷、塑料－>塑料； 引脚形状：长引线直插－>短引线或无引线贴装－>球状凸点； 装配方式：通孔插装－>表面组装－>直接安装 二、具体的封装形式 1、 SOP/SOIC封装 SOP是英文Small Outline Package 的缩写，即小外形封装。SOP封装技术由1968～1969年菲利浦公司开发成功，以后逐渐派生出SOJ（J型引脚小外形封装）、TSOP（薄小外形封装）、VSOP（甚小外形封装）、SSOP（缩小型SOP）、TSSOP（薄的缩小型SOP）及SOT（小外形晶体管）、SOIC（小外形集成电路）等。 2、 DIP封装 DIP是英文 Double In-line Package的缩写，即双列直插式封装。插装型封装之一，引脚从封装两侧引出，封装材料有塑料和陶瓷两种。DIP是最普及的插装型封装，应用范围包括标准逻辑IC，存贮器LSI，微机电路等。 < 1 > 3、 PLCC封装 PLCC是英文Plastic Leaded Chip Carrier 的缩写，即塑封J引线芯片封装。PLCC封装方式，外形呈正方形，32脚封装，四周都有管脚，外形尺寸比DIP封装小得多。PLCC封装适合用SMT表面安装技术在PCB上安装布线，具有外形尺寸小、可靠性高的优点。 4、 TQFP封装 TQFP是英文thin quad flat package的缩写，即薄塑封四角扁平封装。四边扁平封装（TQFP）
修改者：林子木 电子元件封装大全及封装常识 一、什么叫封装 封装，就是指把硅片上的电路管脚,用导线接引到外部接头处,以便与其它器件连 接.封装形式是指安装半导体集成电路芯片用的外壳。它不仅起着安装、固定、 密封、保护芯片及增强电热性能等方面的作用，而且还通过芯片上的接点用导线 连接到封装外壳的引脚上，这些引脚又通过印刷电路板上的导线与其他器件相连 接，从而实现内部芯片与外部电路的连接。因为芯片必须与外界隔离，以防止空 气中的杂质对芯片电路的腐蚀而造成电气性能下降。另一方面，封装后的芯片也 更便于安装和运输。由于封装技术的好坏还直接影响到芯片自身性能的发挥和与 之连接的PCB(印制电路板)的设计和制造，因此它是至关重要的。 衡量一个芯片封装技术先进与否的重要指标是芯片面积与封装面积之比，这个比 值越接近1 越好。封装时主要考虑的因素： 1、芯片面积与封装面积之比为提高封装效率，尽量接近1：1； 2、引脚要尽量短以减少延迟，引脚间的距离尽量远，以保证互不干扰，提高性 能； 3、基于散热的要求，封装越薄越好。 封装主要分为DIP 双列直插和SMD 贴片封装两种。从结构方面，封装经历了最 早期的晶体管TO（如TO-89、TO92）封装发展到了双列直插封装，随后由PHILIP 公司开发出了SOP 小外型封装，以后逐渐派生出SOJ（J 型引脚小外形封装）、 TSOP（薄小外形封装）、VSOP（甚小外形封装）、SSOP（缩小型SOP）、 TSSOP（薄的缩小型SOP）及SOT（小外形晶体管）、SOIC（小外形集成电 路）等。从材料介质方面，包括金属、陶瓷、塑料、塑料，目前很多高强度工作 条件需求的电路如军工和宇航级别仍有大量的金属封装。 封装大致经过了如下发展进程： 结构方面：TO－>DIP－>PLCC－>QFP－>BGA －>CSP； 材料方面：金属、陶瓷－>陶瓷、塑料－>塑料； 引脚形状：长引线直插－>短引线或无引线贴装－>球状凸点； 装配方式：通孔插装－>表面组装－>直接安装 二、具体的封装形式 1、SOP/SOIC 封装 SOP 是英文Small Outline Package 的缩写，即小外形封装。SOP 封装技术由 1968～1969 年菲利浦公司开发成功，以后逐渐派生出SOJ（J 型引脚小外形封 装）、TSOP（薄小外形封装）、VSOP（甚小外形封装）、SSOP（缩小型SOP）、 TSSOP（薄的缩小型SOP）及SOT（小外形晶体管）、SOIC（小外形集成电 路）等。 SOP(Small Out-Line package) 也叫SOIC，小外形封装。表面贴装型封装之一， 引脚从封装两侧引出呈海鸥翼状(L 字形)。材料有塑料和陶瓷两种。SOP 除了用 于存储器LSI 外，也广泛用于规模不太大的ASSP 等电路。在输入输出端子不 超过10～40 的领域，SOP 是普及最广的表面贴装封装。引脚中心距 1.27mm，引脚数从8～44。另外，引脚中心距小于1.27mm 的SOP 也称为SSOP；装配 高度不到1.27mm 的SOP 也称为TSOP。还有一种带有散热片的SOP。
常用电子元件封装 电阻：RES1, RES2, RES3, RES4;封装属性为axial系列 无极性电容：cap;封装属性为RAD-0.1到rad-0.4 电解电容：electroi;封装属性为rb.2/.4至到rb.5/1.0 电位器：pot1,pot2 ;封装属性为vr-1到vr-5 二极管：封装属性为diode-0.4（小功率）diode-0.7（大功率） 三极管：常见的封装属性为to-18 （普通三极管）to-22（大功率三极管）to-3（大功率达林顿管）电源稳压块有78和79系列；78系列如7805 , 7812 , 7820等 79 系列有7905 , 7912 , 7920 等 常见的封装属性有to126h和to126v 整流桥：BRIDGE1,BRIDGE2:封装属性为 D 系列（D-44 , D-37 , D-46 ）电阻：AXIAL0.3- AXIAL0.7 其中0.4-0.7指电阻的长度，一般用AXIAL0.4 瓷片电容：RAD0.1-RAD0.3。其中0.1-0.3指电容大小，一般用RAD0.1 电解电容：RB.1/.2- RB.4/.8 其中.1/.2-.4/.8 指电容大小。一般<100uF用 RB.1/.2,100uF-470uF 用RB.2/.4,>470uF 用RB.3/.6 二极管：DIODE0.4-DIODE0.7 其中0.4-0.7 指二极管长短，一般用DIODE0.4 发光二极管：RB.1/.2 集成块：DIP8-DIP40,其中8 —4 0指有多少脚，8脚的就是DIP8 贴片电阻 0603表示的是封装尺寸与具体阻值没有关系，但封装尺寸与功率有关通常来说如下： 0201 1/20W 0402 1/16W 0603 1/10W 0805 1/8W 1206 1/4W 电容电阻外形尺寸与封装的对应关系是： 0402=1.0mmx0.5mm 0603=1.6mmx0.8mm 0805=2.0mmx1.2mm 1206=3.2mmx1.6mm 1210=3.2mmx2.5mm 1812=4.5mmx3.2mm 2225=5.6mmx6.5mm 零件封装是指实际零件焊接到电路板时所指示的外观和焊点的位置。是纯粹的空间概念 因此不同的元件可共用同一零件封装，同种元件也可有不同的零件封装。像电阻，有传统的 针插式，这种元件体积较大，电路板必须钻孔才能安置元件，完成钻孔后，插入元件，再过锡炉或喷锡（也可手焊），成本较高，较新的设计都是采用体积小的表面贴片式元件（SMD）这种元件不必钻孔，用钢膜将半熔状锡膏倒入电路板，再把SMD元件放上，即可焊接在电 路板上了。 关于零件封装我们在前面说过，除了DEVICE。LIB库中的元件外，其它库的元件都已 经有了固定的元件封装，这是因为这个库中的元件都有多种形式：以晶体管为例说明一下：晶体管是我们常用的的元件之一，在DEVICE。LIB库中，简简单单的只有NPN与PNP 之分，但实际上，如果它是NPN的2N3055那它有可能是铁壳子的TO—3，如果它是NPN 的2N3054，则有可能是铁壳的TO-66或T0-5，而学用的CS9013，有TO-92A , TO-92B ,
电子元器件封装技术详细介绍 电子元器件封装技术详细介绍 1、BGA(ballgridarray)：球形触点陈列，表面贴装型封装之一。在印刷基板的背面按陈列方式制作出球形凸点用以代替引脚，在印刷基板的正面装配LSI芯片，然后用模压树脂或灌封方法进行密封。也称为凸点陈列载体(PAC)。引脚可超过200，是多引脚LSI用的一种封装。封装本体也可做得比QFP(四侧引脚扁平封装)小。 例如，引脚中心距为1.5mm的360引脚BGA仅为31mm见方;而引脚中心距为0.5mm的304引脚QFP为40mm见方。而且BGA不用担心QFP那样的引脚变形问题。该封装是美国Motorola公司开发的，首先在便携式电话等设备中被采用，今后在美国有可能在个人计算机中普及。最初，BGA的引脚(凸点)中心距为1.5mm，引脚数为225。现在也有一些LSI 厂家正在开发500引脚的BGA。BGA的问题是回流焊后的外观检查。现在尚不清楚是否有效的外观检查方法。有的认为，由于焊接的中心距较大，连接可以看作是稳定的，只能通过功能检查来处理。美国Motorola公司把用模压树脂密封的封装称为OMPAC，而把灌封方法密封的封装称为GPAC(见OMPAC和GPAC)。 2、BQFP(quadflatpackagewithbumper)：带缓冲垫的四侧引脚扁平封装。QFP封装之一，在封装本体的四个角设置突起(缓冲垫)以防止在运送过程中引脚发生弯曲变形。美国半导体厂家主要在微处理器和ASIC等电路中采用此封装。引脚中心距0.635mm，引脚数从84到196左右(见QFP)。 3、碰焊PGA(buttjointpingridarray)：表面贴装型PGA的别称(见表面贴装型PGA)。 4、C-(ceramic)：表示陶瓷封装的记号。例如，CDIP表示的是陶瓷DIP。是在实际中经常使用的记号。 5、Cerdip：用玻璃密封的陶瓷双列直插式封装，用于ECLRAM，DSP(数字
电子元器件封装知识 电子元器件封装知识一： 1、bga(ballgridarray)球形触点陈列，表面贴装型封装之一。在印刷基板的背面按陈列方式制作出球形凸点用以代替引脚，在印刷基板的正面装配lsi芯片，然后用模压树脂或灌封方法进行密封。也称为凸点陈列载体(pac)。引脚可超过200，是多引脚lsi 用的一种封装。封装本体也可做得比qfp(四侧引脚扁平封装)小。例如，引脚中心距为1.5mm的360引脚bga仅为31mm见方;而引脚中心距为0.5mm的304引脚qfp为40mm见方。而且bga不用担心qfp那样的引脚变形问题。该封装是美国motorola公司开发的，首先在便携式电话等设备中被采用，今后在美国有可能在个人计算机中普及。最初，bga的引脚(凸点)中心距为1.5mm，引脚数为225。现在也有一些lsi厂家正在开发500引脚的bga。bga的问题是回流焊后的外观检查。现在尚不清楚是否有效的外观检查方法。有的认为，由于焊接的中心距较大，连接可以看作是稳定的，只能通过功能检查来处理。美国motorola公司把用模压树脂密封的封装称为ompac，而把灌封方法密封的封装称为gpac(见ompac 和gpac)。 2、bqfp(quadflatpackagewithbumper)带缓冲垫的四侧引脚扁平封装。qfp封装之一，在封装本体的四个角设置突起(缓冲垫)以防止在运送过程中引脚发生弯曲变形。美国半导体厂家主要在
微处理器和asic等电路中采用此封装。引脚中心距0.635mm，引脚数从84到196左右(见qfp)。 3、碰焊pga(buttjointpingridarray)表面贴装型pga的别称(见表面贴装型pga)。 4、c-(ceramic)表示陶瓷封装的记号。例如，cdip表示的是陶瓷dip。是在实际中经常使用的记号。 5、cerdip用玻璃密封的陶瓷双列直插式封装，用于eclram，dsp(数字信号处理器)等电路。带有玻璃窗口的cerdip用于紫外线擦除型eprom以及内部带有eprom的微机电路等。引脚中心距2.54mm，引脚数从8到42。在日本，此封装表示为dip-g(g即玻璃密封的意思)。 6、cerquad表面贴装型封装之一，即用下密封的陶瓷qfp，用于封装dsp等的逻辑lsi电路。带有窗口的cerquad用于封装eprom电路。散热性比塑料qfp好，在自然空冷条件下可容许1.5～2w的功率。但封装成本比塑料qfp高3～5倍。引脚中心距有1.27mm、0.8mm、0.65mm、0.5mm、0.4mm等多种规格。引脚数从32到368。 7、clcc(ceramicleadedchipcarrier)带引脚的陶瓷芯片载体，表面贴装型封装之一，引脚从封装的四个侧面引出，呈丁字形。带有窗口的用于封装紫外线擦除型eprom以及带有eprom的微机电路等。此封装也称为qfj、qfj-g(见qfj)。 8、cob(chiponboard板上芯片封装，是裸芯片贴装技术之一，半导体芯片交接贴装在印刷线路板上，芯片与基板的电气连接用引线缝合方法实现，芯片与基板的电气连接用引线缝合方法实现，并用树脂覆盖以确保可靠性。虽然cob是最简单的裸芯片贴装技
常用电子元件封装大全 电阻：RES1，RES2，RES3，RES4；封装属性为axial系列 无极性电容：cap;封装属性为RAD-0.1到rad-0.4 电解电容：electroi;封装属性为rb.2/.4到rb.5/1.0 电位器：pot1,pot2；封装属性为vr-1到vr-5 二极管：封装属性为diode-0.4(小功率)diode-0.7(大功率) 三极管：常见的封装属性为to-18（普通三极管）to-22(大功率三极管)to-3(大功率达林顿管) 电源稳压块有78和79系列；78系列如7805，7812，7820等 79系列有7905，7912，7920等 常见的封装属性有to126h和to126v 整流桥：BRIDGE1,BRIDGE2: 封装属性为D系列（D-44，D-37，D-46） 电阻：AXIAL0.3-AXIAL0.7 其中0.4-0.7指电阻的长度，一般用AXIAL0.4 瓷片电容：RAD0.1-RAD0.3。其中0.1-0.3指电容大小，一般用RAD0.1 电解电容：RB.1/.2-RB.4/.8 其中.1/.2-.4/.8指电容大小。一般<100uF用 RB.1/.2,100uF-470uF用RB.2/.4,>470uF用RB.3/.6 二极管：DIODE0.4-DIODE0.7 其中0.4-0.7指二极管长短，一般用DIODE0.4 发光二极管：RB.1/.2 集成块：DIP8-DIP40, 其中８－４０指有多少脚，８脚的就是DIP8 贴片电阻0603表示的是封装尺寸与具体阻值没有关系，但封装尺寸与功率有关通常来说如下： 0201 1/20W 0402 1/16W 0603 1/10W 0805 1/8W 1206 1/4W 电容电阻外形尺寸与封装的对应关系是：
1 常用电子元件及封装 1、电阻 使用的贴片电阻封装常见为0603和0805两种，。一般的贴片电阻阻值精度为５％，0603封装电阻功率为１／１０Ｗ，0805封装电阻功率为１／８Ｗ。中发通常100只起售 如图： 直插封装的电阻用于大功率的场合，体积越大的功率越大，一般１／4Ｗ的就够用了 2、电容 电容的容值小于等于100nF时，可以使用0603或0805封装贴片陶瓷电容。智能车上最常用的容值为100nF（104），容值精度为20％，耐压50V。 如图：
电容的容值大于100nF时，要根据应用场合的需要来选择使用贴片钽电容、贴片陶瓷电容或直插式铝电解电容。 贴片钽电容特点是贵、稳定、高频特性好。常用的容值为10uF、100uF、470 uF 等，耐压应取工作电压的二倍以上。注意使用时极性不要接反，带杠的是正极。 如图： 贴片陶瓷电容是新兴的替代小型贴片钽电容的产品，小容量（如10uF）价格较贴片钽电容便宜得多，体积基本相同。具有同样良好的高频特性和更低的内阻，但容量随温度变化大，适合用在电源的整流和去耦方面。 如图：
直插式铝电解电容最大的特点就是便宜，和其他电容相比，单位容量价格最低。它也是用于电源的整流和去耦方面，常用的容值为100uF、470uF、1000uF等。缺点是自身带有感性，使用时需并联陶瓷电容以提高高频性能。容值精度较低且随温度变化，寿命相对较短。有极性不可反接，带杠的是负极。 如图： 3、电感 电感使用1315和0808两种直插封装： 1315封装电感如下图：
0808封装电感如下图：
4、二极管
整流二极管（1N4007），高速二极管（FR157、1N4148），肖特基二极管（1N5819、1N5822），瞬态电压抑制二极管（P6KE），必须使用括号内标明的型号或用与之性能相近的型号替换，建议使用贴片封装。 发光二极管（LED）有0603、0805、1206、1210等贴片封装和Φ3、Φ5等直插封装，封装体积越大亮度越高，可承受的电流也越大。颜色自选（蓝、紫、白这三种颜色的LED较贵）。二极管带杠、带点、腿短一端为负极。
半導體的產品很多，應用的場合非常廣泛，圖一是常見的幾種半導體元件外型。半導體元件一般是以接腳形式或外型來劃分類別，圖一中不同類別的英文縮寫名稱原文為 PDID：Plastic Dual Inline Package SOP：Small Outline Package SOJ：Small Outline J-Lead Package PLCC：Plastic Leaded Chip Carrier QFP：Quad Flat Package PGA：Pin Grid Array BGA：Ball Grid Array 雖然半導體元件的外型種類很多，在電路板上常用的組裝方式有二種，一種是插入電路板的銲孔或腳座，如PDIP、PGA，另一種是貼附在電路板表面的銲墊上，如SOP、SOJ、PLCC、QFP、BGA。 從半導體元件的外觀，只看到從包覆的膠體或陶瓷中伸出的接腳，而半導體元件真正的的核心，是包覆在膠體或陶瓷內一片非常小的晶片，透過伸出的接腳與外部做資訊傳輸。圖二是一片EPROM元件，從上方的玻璃窗可看到內部的晶片，圖三是以顯微鏡將內部的晶片放大，可以看到晶片以多條銲線連接四周的接腳，這些接腳向外延伸並穿出膠體，成為晶片與外界通訊的道路。請注意圖三中有一條銲線從中斷裂，那是使用不當引發過電流而燒毀，致使晶片失去功能，這也是一般晶片遭到損毀而失效的原因之一。 圖四是常見的LED，也就是發光二極體，其內部也是一顆晶片，圖五是以顯微鏡正視LED的頂端，可從透明的膠體中隱約的看到一片方型的晶片及一條金色的銲線，若以LED二支接腳的極性來做分別，晶片是貼附在負極的腳上，經由銲線連接正極的腳。當LED通過正向電流時，晶片會發光而使LED發亮，如圖六所示。 半導體元件的製作分成兩段的製造程序，前一段是先製造元件的核心─晶片，稱為晶圓製造；後一段是將晶中片加以封裝成最後產品，稱為IC封裝製程，又可細分成晶圓切割、黏晶、銲線、封膠、印字、剪切成型等加工步驟，在本章節中將簡介這兩段的製造程序。
封装形式 BGA DIP HSOP MSOP PLCC QFN QFP QSOP S DIP SIP SOD SOJ SOP Sot SSOP TO - Device TSSOP TQFP BGA（ballgridarray） 球形触点陈列，表面贴装型封装之一。在印刷基板的背面按陈列方式制作出球形凸点用以代替引脚，在印刷基板的正面装配LSI芯片，然后用模压树脂或灌封方法进行密封。也称为凸点陈列载体（PAC）。该封装是美国Motorola公司开发的，首先在便携式电话等设备中被采用，今后在美国有可能在个人计算机中普及。最初，BGA的引脚（凸点）中心距为1.5mm,引脚数为225.现在也有一些LSI厂家正在开发500引脚的BGA.BGA的问题是回流焊后的外观检查。现在尚不清楚是否有效的外观检查方法。有的认为，由于焊接的中心距较大，连接可以看作是稳定的，只能通过功能检查来处理。 序号封装编号封装说明实物图 1 BGA封装 内存
2 CCGA 3 CPGA CerAMIc Pin Grid 4 PBGA 1.5mm pitch 5 SBGA Thermally Enhanced 6 WLP-CSP Chip Scale Package DIP（du ALI n-line package）返回 双列直插式封装。插装型封装之一，引脚从封装两侧引出，封装材料有塑料和陶瓷两种。DIP是最普及的插装型封装，应用范围包括标准逻辑IC,存贮器LSI,微机电路等。引脚中心距2.54mm,引脚数从6到64.封装宽度通常为15.2mm.有的把宽度为7.52mm 和10.16mm的封装分别称为skinnyDIP和slimDIP（窄体型DIP）。但多数情况下并不加区分，只简单地统称为DIP.另外，用低熔点玻璃密封的陶瓷DIP也称为cerdip。 序号封装编号封装说明实物图 1 DIP14M3 双列直插 2 DIP16M 3 双列直插 3 DIP18M3 双列直插 4 DIP20M3 双列直插 5 DIP24M3 双列直插
电子元件封装的基本介绍 0805封装尺寸/0402封装尺寸/0603封装尺寸/1206封装尺寸 封装尺寸与功率关系： 0201 1/20W 0402 1/16W 0603 1/10W 0805 1/8W 1206 1/4W 封装尺寸与封装的对应关系 0402=1.0mmx0.5mm 0603=1.6mmx0.8mm 0805=2.0mmx1.2mm 1206=3.2mmx1.6mm 1210=3.2mmx2.5mm 1812=4.5mmx3.2mm 2225=5.6mmx6.5mm 贴片电阻规格、封装、尺寸 贴片电阻常见封装有9种，用两种尺寸代码来表示。一种尺寸代码是由4位数字表示的EIA(美国电子工业协会)代码，前两位与后两位分别表示电阻的长与宽，以英寸为单位。我们常说的0603封装就是指英制代码。另一种是米制代码，也由4位数字表示，其单位为毫米。下表列出贴片电阻封装英制和公制的关系及详细的尺寸：
Note：我们俗称的封装是指英制。 零件封装知识 零件封装是指实际零件焊接到电路板时所指示的外观和焊点的位置。是纯粹的空间概念.因此不同的元件可共用同一零件封装，同种元件也可有不同的零件封装。像电阻，有传统的针插式，这种元件体积较大，电路板必须钻孔才能安置元件，完成钻孔后，插入元件，再过锡炉或喷锡（也可手焊），成本较高，较新的设计都是采用体积小的表面贴片式元件（SMD）这种元件不必钻孔，用钢膜将半熔状锡膏倒入电路板，再把SMD元件放上，即可焊接在电路板上了。 电阻AXIAL 无极性电容RAD 电解电容RB- 电位器VR 二极管DIODE 三极管TO 电源稳压块78和79系列TO－126H和TO-126V
半导体的产品很多，应用的场合非常广泛，图一是常见的几种半导体组件外型。半导体组件一般是以接脚形式或外型来划分类别，图一中不同类别的英文缩写名称原文为 PDID：Plastic Dual Inline Package SOP：Small Outline Package SOJ：Small Outline J-Lead Package PLCC：Plastic Leaded Chip Carrier QFP：Quad Flat Package PGA：Pin Grid Array BGA：Ball Grid Array 虽然半导体组件的外型种类很多，在电路板上常用的组装方式有二种，一种是插入电路板的焊孔或脚座，如PDIP、PGA，另一种是贴附在电路板表面的焊垫上，如SOP、SOJ、PLCC、QFP、BGA。 从半导体组件的外观，只看到从包覆的胶体或陶瓷中伸出的接脚，而半导体组件真正的的核心，是包覆在胶体或陶瓷内一片非常小的芯片，透过伸出的接脚与外部做信息传输。图二是一片EPROM组件，从上方的玻璃窗可看到内部的芯片，图三是以显微镜将内部的芯片放大，可以看到芯片以多条焊线连接四周的接脚，这些接脚向外延伸并穿出胶体，成为芯片与外界通讯的道路。请注意图三中有一条焊线从中断裂，那是使用不当引发过电流而烧毁，致使芯片失去功能，这也是一般芯片遭到损毁而失效的原因之一。 图四是常见的LED，也就是发光二极管，其内部也是一颗芯片，图五是以显微镜正视LED的顶端，可从透明的胶体中隐约的看到一片方型的芯片及一条金色的焊线，若以LED二支接脚的极性来做分别，芯片是贴附在负极的脚上，经由焊线连接正极的脚。当LED通过正向电流时，芯片会发光而使LED发亮，如图六所示。 半导体组件的制作分成两段的制造程序，前一段是先制造组件的核心─芯片，称为晶圆制造；后一段是将晶中片加以封装成最后产品，称为IC封装制程，又可细分成晶圆切割、黏晶、焊线、封胶、印字、剪切成型等加工步骤，在本章节中将简介这两段的制造程序。
PCB元件封装库命名规则简介 1、集成电路（直插） 用DIP- 引脚数量+尾缀来表示双列直插封装 尾缀有N和W两种，用来表示器件的体宽 N 为体窄的封装，体宽300mil, 引脚间距2.54mm W为体宽的封装,体宽600mil,弓I脚间距2.54mm 女口：DIP-16N表示的是体宽300mil,弓I脚间距2.54mm的16引脚窄体双列直插封装 2 、集成电路（贴片） 用SO-引脚数量+尾缀表示小外形贴片封装 尾缀有N、M和W三种,用来表示器件的体宽 N 为体窄的封装，体宽150mil, 弓脚间距1.27mm M为介于N和W之间的封装，体宽208mil,弓I脚间距1.27mm W为体宽的封装，体宽300mil,引脚间距1.27mm 女口：SO-16N表示的是体宽150mil，引脚间距1.27mm的16引脚的小外形贴片封装 若SO前面跟M则表示为微形封装，体宽118mil,引脚间距0.65mm 3、电阻 SMD贴片电阻命名方法为：封装+R 女口：1812R表示封装大小为1812的电阻封装 碳膜电阻命名方法为：R-封装
如：表示焊盘间距为英寸的电阻封装 水泥电阻命名方法为：R-型号 女口：R-SQP5V表示功率为5W的水泥电阻封装 4、电容 无极性电容和钽电容命名方法为：封装+C 女口：6032C表示封装为6032的电容封装 SMT独石电容命名方法为：RAD引脚间距 女口：表示的是引脚间距为200mil的SMT独石电容封装 电解电容命名方法为：RB+引脚间距/外径 如：.4 表示引脚间距为200mil, 外径为400mil 的电解电容封 装 5、二极管整流器件 命名方法按照元件实际封装，其中BAT5 4和1N4148封装为1N4148 6 、晶体管 命名方法按照元件实际封装，其中SOT-23Q封装的加了Q以区别集成 电路的SOT-23封装，另外几个场效应管为了调用元件不致出错用元件名作为封装名 7、晶振 HC-49S,HC-49U 为表贴封装，AT26,AT38 为圆柱封装，数字表规格尺 寸 如：AT26表示外径为2mm长度为8mm的圆柱封
电子元件封装符号 主题：Protel 99元件封装列表 元件代号封装备注电阻 R AXIAL0.3 电阻 R AXIAL0.4 电阻 R AXIAL0.5 电阻 R AXIAL0.6 电阻 R AXIAL0.7 电阻 R AXIAL0.8 电阻 R AXIAL0.9 电阻 R AXIAL1.0 电容 C RAD0.1 方型电容电容 C RAD0.2 方型电容电容 C RAD0.3 方型电容电容 C RAD0.4 方型电容电容 C RB.2/.4 电解电容电容 C RB.3/.6 电解电容电容 C RB.4/.8 电解电容电容 C RB.5/1.0 电解电容保险丝FUSE FUSE 二极管 D DIODE0.4 IN4148 二极管 D DIODE0.7 IN5408 三极管Q T0-126 三极管Q TO-3 3DD15 三极管Q T0-66 3DD6 三极管Q TO-220 TIP42 电位器VR VR1 电位器VR VR2 电位器VR VR3 电位器VR VR4 电位器VR VR5 元件代号封装备注 插座 CON2 SIP2 2脚 插座 CON3 SIP3 3 插座 CON4 SIP4 4
插座 CON5 SIP5 5 插座 CON6 SIP6 6 插座 CON16 SIP16 16 插座 CON20 SIP20 20 整流桥堆D D-37R 1A直角封装 整流桥堆D D-38 3A四脚封装 整流桥堆D D-44 3A直线封装 整流桥堆D D-46 10A四脚封装 集成电路U DIP8(S) 贴片式封装 集成电路U DIP16(S) 贴片式封装 集成电路U DIP8(S) 贴片式封装 集成电路U DIP20(D) 贴片式封装 集成电路U DIP4 双列直插式 集成电路U DIP6 双列直插式 集成电路U DIP8 双列直插式 集成电路U DIP16 双列直插式 集成电路U DIP20 双列直插式 集成电路U ZIP-15H TDA7294 集成电路U ZIP-11H Protel 封装 Protel零件库中常用器件封装 电阻 AXIAL 无极性电容 RAD 电 解电容 RB 电位器 VR 二极管 DIODE 三极管 TO 场效应管和三极管一样 电源稳压块78和79系列 TO-126H和TO-126V 整流桥 D-44 D-37 D-46 单排多针插座 CON SIP 双列直插元件 DIP 晶振 XTAL1 电阻:RES1,RES2,可变电阻:RES3,RES4;封装属性为axial系列,AXIAL0.3-AXIAL1.0 数字表示焊盘间距
半导体的产品很多应用的场合非常广泛图一是常见的几种半导体组件外型半导体组件一般是以接脚形式或外型来划分类别图一中不同类别的英文缩写名称原文为 PDID Plastic Dual Inline Package SOP Small Outline Package SOJ Small Outline J-Lead Package PLCC Plastic Leaded Chip Carrier QFP Quad Flat Package PGA Pin Grid Array BGA Ball Grid Array 虽然半导体组件的外型种类很多在电路板上常用的组装方式有二种一种是插入电路板的焊孔或脚座如PDIP PGA另一种是贴附在电路板表面的焊垫上如SOP SOJ PLCC QFP BGA 从半导体组件的外观只看到从包覆的胶体或陶瓷中伸出的接脚而半导体组件真正的的核心是包覆在胶体或陶瓷内一片非常小的芯片透过伸出的接脚与外部做信息传输图二是一片EPROM组件从上方的玻璃窗可看到内部的芯片图三是以显微镜将内部的芯片放大可以看到芯片以多条焊线连接四周的接脚这些接脚向外延伸并穿出胶体成为芯片与外界通讯的道路请注意图三中有一条焊线从中断裂那是使用不当引发过电流而烧毁致使芯片失去功能这也是一般芯片遭到损毁而失效的原因之一 图四是常见的LED也就是发光二极管其内部也是一颗芯片图五是以显微镜正视LED的顶端可从透明的胶体中隐约的看到一片方型的芯片及一条金色的焊线若以LED二支接脚的极性来做分别芯片是贴附在负极的脚上经由焊线连接正极的脚当LED通过正向电流时芯片会发光而使LED发亮如图六所示 半导体组件的制作分成两段的制造程序前一段是先制造组件的核心─芯片称为晶圆制造后一段是将晶中片加以封装成最后产品称为IC封装制程又可细分成晶圆切割黏晶焊线封胶印字剪切成型等加工步骤在本章节中将简介这两段的制造程序
常用电子元件封装介绍 1、BGA 封装(ball grid array) 球形触点陈列，表面贴装型封装之一。在印刷基板的背面按陈列方式制作出球形凸点用以代替引脚，在印刷基板的正面装配LSI 芯片，然后用模压树脂或灌封方法进行密封。也称为凸点陈列载体(PAC)。引脚可超过200，是多引脚LSI 用的一种封装。封装本体也可做得比QFP(四侧引脚扁平封装)小。例如，引脚中心距为1.5mm 的360 引脚BGA 仅为31mm 见方；而引脚中心距为0.5mm 的304 引脚QFP 为40mm 见方。而且BGA 不用担心QFP 那样的引脚变形问题。该封装是美国Motorola 公司开发的，首先在便携式电话等设备中被采用，今后在美国有可能在个人计算机中普及。最初，BGA的引脚(凸点)中心距为1.5mm，引脚数为225。现在也有一些LSI 厂家正在开发500 引脚的BGA。BGA 的问题是回流焊后的外观检查。现在尚不清楚是否有效的外观检查方法。有的认为，由于焊接的中心距较大，连接可以看作是稳定的，只能通过功能检查来处理。美国Motorola 公司把用模压树脂密封的封装称为OMPAC，而把灌封方法密封的封装称为GPAC(见OMPAC 和GPAC)。 2、BQFP 封装(quad flat package with bumper) 带缓冲垫的四侧引脚扁平封装。QFP封装之一，在封装本体的四个角设置突起(缓冲垫) 以防止在运送过程中引脚发生弯曲变形。美国半导体厂家主要在微处理器和ASIC 等电路中采用此封装。引脚中心距0.635mm，引脚数从84 到196 左右(见QFP)。 3、碰焊PGA 封装(butt joint pin grid array) 表面贴装型PGA的别称(见表面贴装型PGA)。 4、C－(ceramic) 封装 表示陶瓷封装的记号。例如，CDIP表示的是陶瓷DIP。是在实际中经常使用的记号。 5、Cerdip 封装 用玻璃密封的陶瓷双列直插式封装，用于ECL RAM，DSP(数字信号处理器)等电路。带有玻璃窗口的Cerdip 用于紫外线擦除型EPROM 以及内部带有EPROM 的微机电路等。引脚中心距2.54mm，引脚数从8 到42。在
SMT标准元件封装资料 SMT(Surface Mount Technology)是电子业界一门新兴的工业技术，它的兴起及迅猛发展是电子组装业的一次革命，被誉为电子业的”明日之星”，它使电子组装变得越来越快速和简单，随之而来的是各种电子产品更新换代越来越快，集成度越来越高，价格越来越便宜。为IT（Information Technology）产业的飞速发展作出了巨大贡献。 SMT零件 SMT所涉及的零件种类繁多，样式各异，有许多已经形成了业界通用的标准，这主要是一些芯片电容电阻等等；有许多仍在经历着不断的变化，尤其是IC类零件，其封装形式的变化层出不穷，令人目不暇接，传统的引脚封装正在经受着新一代封装形式（BGA、FLIP CHIP等等）的冲击，在本章里将分标准零件与IC类零件详细阐述。一、标准零件标准零件是在SMT发展过程中逐步形成的，主要是针对用量比较大的零件，本节只讲述常见的标准零件。目前主要有以下几种：电阻(R)、排阻(RA或RN)、电感(L)、陶瓷电容(C)、排容(CP)、钽质电容(C)、二极管(D)、晶体管(Q)【括号内为PCB（印刷电路板）上之零件代码】，在PCB上可根据代码来判定其零件类型，一般说来，零件代码与实际装着的零件是相对应的。 1、零件规格: (1)零件规格即零件的外形尺寸，SMT发展至今，业界为方便作业，已经形成了一个标准零件系列，各家零件供货商皆是按这一标准制造。标准零件之尺寸规格有英制与公制两种表示方法，如下表英制表示法1206 0805 0603 0402公制表示法3216 2012 1608 1005电容电阻外形尺寸与封装的对应关系是：0402=0.04inch*0.02inch=40mil*20mil=1.0mm*0.5mm 0603=0.06inch*0.03inch=60mil*30mil=1.6mm*0.8mm
电子元器件封装简介及图解 部分元件参考封装 元件封装是指在PCB编辑器中，为了将元器件固定、安装于电路板， 而绘制的与元器件管脚相对应的焊盘、元件外形等。由于它的主要作用是将元件固定、焊接在电路板上，因此它对焊盘大小、焊盘间距、焊盘孔大小、焊盘序号等参数有非常严格的要求，元器件的封装、元器件实物、原理图元件管脚序号三者之间必须保持严格的对应关系，如图6.8所示，否则直接关系到制作电路板的成败和质量。 小技巧 一般双列直插集成电路元件封装的第一脚焊盘为方形，以便于元件安装和检测，与此对应集成块表面的第一脚位置有小点标志。由图6.8可知，元件封装一般由二部分组成：焊盘和外形轮廓，其中最关键 的组成部分是和元件管脚一一对应的焊盘，它的形状和参数如图6.9所示。焊盘的作用是将元件管脚固定焊接在电路板的铜箔导线上，因此它的各参数直接关系到焊点的质量和电路板的可靠性，一般包含如下参数：焊盘长度 （X-Size）、焊盘宽度（Y-Size）、孔径（Hole Size）、序号（Designator）、形状（Shape）等。在PCB编辑器中双击焊盘，即可打开焊盘属性对话框，可 以修改或设置焊盘各属性。在元件封装中，除了焊盘本身的参数至关重要外，焊盘之间的距离也必须严格和元件实物管脚之间距离保持一致，否则在进行元件装配、焊接时将可能存在元件无法安装等严重问题，元件封装的合理选择非常重要。
图6.8 元件封装与元件实物、原理图元件的对应关系 图6.9 PCB板中的焊盘 1 元件封装的另一组成部分为外形轮廓，相对于焊盘而言，它的参数要求 没有焊盘参数那么严格，一般就是从元件顶部向底部看下去所形成的外部轮廓俯视图，它一般在顶层丝印层（Top Overlayer）绘制，默认颜色为黄色。 外形轮廓主要用于标志元件在电路板上所占面积大小和安装极性，从而便于元件的整体布局，同时还便于元件的安装。 在Protel DXP 安装目录下的“*:\Program Files\Altium\Library\”目录中，存放着大量的PCB元件封装库，在不同的元件封装库中又含有许多不同种类、不同尺寸大小的PCB元件封装，熟练了解Protel DXP 元件封装库的各种封装是正确、快速地为元件选用合适封装的前提，而合适的选择元件封装是成功制作电路板的第一步。 元件原理图符名称库中封装名称 PCB封装符号元件实物号名称 RES2 AXIAL-0.4 电阻无极
电子元件封装大全及封装常识 一、什么叫封装 封装，就是指把硅片上的电路管脚,用导线接引到外部接头处,以便与其它器件连接.封装形式是指安装半导体集成电路芯片用的外壳。它不仅起着安装、固定、密封、保护芯片及增强电热性能等方面的作用，而且还通过芯片上的接点用导线连接到封装外壳的引脚上，这些引脚又通过印刷电路板上的导线与其他器件相连接，从而实现内部芯片与外部电路的连接。因为芯片必须与外界隔离，以防止空气中的杂质对芯片电路的腐蚀而造成电气性能下降。另一方面，封装后的芯片也更便于安装和运输。由于封装技术的好坏还直接影响到芯片自身性能的发挥和与之连接的PCB(印制电路板)的设计和制造，因此它是至关重要的。 衡量一个芯片封装技术先进与否的重要指标是芯片面积与封装面积之比，这个比值越接近1越好。封装时主要考虑的因素： 1、芯片面积与封装面积之比为提高封装效率，尽量接近1：1； 2、引脚要尽量短以减少延迟，引脚间的距离尽量远，以保证互不干扰，提高性能； 3、基于散热的要求，封装越薄越好。 封装主要分为DIP双列直插和SMD贴片封装两种。从结构方面，封装经历了最早期的晶体管TO（如TO-89、TO92）封装发展到了双列直插封装，随后由PHILIP公司开发出了SOP小外型封装，以后逐渐派生出SOJ （J型引脚小外形封装）、TSOP（薄小外形封装）、VSOP（甚小外形封装）、SSOP（缩小型SOP）、TSSOP （薄的缩小型SOP）及SOT（小外形晶体管）、SOIC（小外形集成电路）等。从材料介质方面，包括金属、陶瓷、塑料、塑料，目前很多高强度工作条件需求的电路如军工和宇航级别仍有大量的金属封装。 封装大致经过了如下发展进程： 结构方面：TO－>DIP－>PLCC－>QFP－>BGA －>CSP； 材料方面：金属、陶瓷－>陶瓷、塑料－>塑料； 引脚形状：长引线直插－>短引线或无引线贴装－>球状凸点； 装配方式：通孔插装－>表面组装－>直接安装 二、具体的封装形式 1、SOP/SOIC封装 SOP是英文Small Outline Package 的缩写，即小外形封装。SOP封装技术由1968～1969年菲利浦公司开发成功，以后逐渐派生出SOJ（J型引脚小外形封装）、TSOP（薄小外形封装）、VSOP（甚小外形封装）、SSOP（缩小型SOP）、TSSOP（薄的缩小型SOP）及SOT（小外形晶体管）、SOIC（小外形集成电路）等。 2、DIP封装 DIP是英文Double In-line Package的缩写，即双列直插式封装。插装型封装之一，引脚从封装两侧引出，封装材料有塑料和陶瓷两种。DIP是最普及的插装型封装，应用范围包括标准逻辑IC，存贮器LSI，微机电路等。 < 1 > 3、PLCC封装 PLCC是英文Plastic Leaded Chip Carrier 的缩写，即塑封J引线芯片封装。PLCC封装方式，外形呈正方形，32脚封装，四周都有管脚，外形尺寸比DIP封装小得多。PLCC封装适合用SMT表面安装技术在PCB上安装布线，具有外形尺寸小、可靠性高的优点。 4、TQFP封装 TQFP是英文thin quad flat package的缩写，即薄塑封四角扁平封装。四边扁平封装（TQFP）工艺能有效利用空间，从而降低对印刷电路板空间大小的要求。由于缩小了高度和体积，这种封装工艺非常适合对空间要求较高的应用，如PCMCIA 卡和网络器件。几乎所有ALTERA的CPLD/FPGA都有TQFP 封装。 5、PQFP封装 PQFP是英文Plastic Quad Flat Package的缩写，即塑封四角扁平封装。PQFP封装的芯片引脚之间距离很小，管脚很细，一般大规模或超大规模集成电路采用这种封装形式，其引脚数一般都在100以上。 6、TSOP封装 TSOP是英文Thin Small Outline Package的缩写，即薄型小尺寸封装。TSOP内存封装技术的一个典型特征