CPU指令集的诞生、发展、分类及对处理器性能提升的作用
SNB平台的掌上明珠最新AVX指令集A VX（Advanced Vector Extensions，高级矢量扩展）指令集借鉴了一些AMD SSE5的设计思路，进行扩展和加强，形成一套新一代的完整SIMD指令集规范。在今年4月的IDF2
01
0上，英特尔演示了A VX的应用，在两个不同平台上动态跟踪刘翔运行服上的五星红旗，结果显示，支持A VX的系统视频跟踪的用时为14秒，比不支持A VX的系统快了21秒，性能提升了6
0%以上。
有兴趣的读者可以点击观看A VX应用主题演讲视频，时间大概在第33分钟左右。英特尔A VX的新特性
英特尔A VX指令集主要在以下几个方面得到扩充和加强：·支持256位矢量计算，浮点性能最大提升2倍
·增强的数据重排，更有效存取数据
·支持3操作数和4操作数，在矢量和标量代码中能更好使用寄存器
·支持灵活的不对齐内存地址访问
·支持灵活的扩展性强的VEX编码方式，可减少代码支持256位矢量计算
自1999年SSE将矢量处理能力从64位提升到128位后，SSE系列指令都只能使用128位XMM寄存器，这次A VX
将所有16个128位XMM寄存器扩充为256位的YMM寄存器，从而支持256位的矢量计算。128位的XMM寄存器扩展到256位的YMM寄存器
这意味着可以同时处理8个32bit的浮点或是一个256bit 的浮点，在写程序时可以忽略SSE 128bit的限制，直接写入一个可以进行多组操作，能够充分利用256bit数据位宽的代码，理想状态下，浮点性能最高能达到前代的2倍水平。
当然有时并不是能完全能利用这256位，在大多数情况下，这些寄存器的高128位是设为
0或者是“LEFT unchanged”，同时所有的
SSE/SSE2/SSE3/SSSE3/SSE4指令是被A VX全面兼容的
（A VX不兼容MMX），因此实际操作的是YMM寄存器的低128位，在这一点上与原来的SSE系列指令集无异。Sandy Bridge最突出的部分
为了满足指令集带来的改进，Load载入单元也要适应一次载入256Bit的能力，所以增加了一组载入单元完成载入操作，并不是单纯的将带宽扩展一倍。这样可以在一个时钟周期内实现256位的乘、加和Shuffle运算。
使用新的256位寄存器来提升数据I/O效率，更好的标记、传播载入的数据，动态的改变数据序列，以此来组织、访问和载入运算所需的数据，速度更快效率更高。A VX增加了很多新的浮点运算指令
A VX还引入了很多新的浮点运算指令，浮点运算能力加强，不光提升了3D游戏，还可以更有效的支持如复杂的flash 显示，更快的SVG（可伸缩矢量图形）支持，更好的HTML5
效果等等，相比用GPU计算来讲功耗更小，体积更小，成本也小，对GPU计算是个不大不小的冲击。
A VX是SNB最重要改进支持3操作数和4操作数
通常一条计算机指令包括有操作码和操作数（operands），操作码决定要完成的操作，操作数指参加运算的数据及其所在的单元地址。比如movaps xmm1, xmm0就是一个双操作数，SSE指令movaps为操作码，其功能是将xmm0寄存器的内容复制给xmm1。新的3操作数和4操作数格式
A VX指令集改进和加强了原有的在3个操作数指令的编码和语法，使之更灵活。比如要实现xmm10 = xmm9 + xmm1 的功能，以前需要两个指令执行：
movapps xmm10, xmm9将xmm9寄存器数据copy到xmm10
addpd xmm10, xmm1将xmm1和xmm10寄存器数据相加，并存放到xmm10
应用A VX指令集新的3操作数方式，可以直接由一条指令就能完成：
vaddpd xmm10, xmm9, xmm1
显然A VX三操作数能带来更少的寄存器复制，并且代码也更精简。
4操作数虽然是AMD在SSE5中首先提出的，但英特尔的A VX也能支持这一方式，其最终收益是对A VX 128和
A VX 256使用非破坏性语法，减少寄存器间的拷贝，精简代码，增加load/op fusion的机会。
movaps xmm0, xmm4
movaps xmm1, xmm2
blendvps xmm1, m128
比如上面的三条指令，利用4操作数，可以不需要使用隐含的xmm0，直接由下面一条指令完成：
vblendvps xmm1, xmm2, m128, xmm4
支持灵活的不对齐内存地址访问
CPU在工作时只能按照内部数据位宽长度（比如说
32bit）的整倍数为边界进行内存操作，即只能从地址0、32、64、96...处进行存取，而不能从27、58、83等非边界地址处进行。如果一定要取这些非边界地址处的内容，则必须用若干个操作将其凑出来，因而大大影响存取效率。
一个结构体的设计长度却并不一定是32的倍数，例如一个六个字符的结构其长度为48位，如果多个这样的结构在内存中顺着摆放，则许多结构的起始地址将不在边界处，因此编译程序总是会将每个结构的尾部都加入一些必要的
空白，将其凑成32的整数倍，这就是边界对齐的基本道理。传统的指令中，当访问不对齐内存（unaligned memory access）时，需要相当大的访问周期，甚至会有惩罚性延时，极大地降低速度。
而在A VX指令集中，以VEX前缀编码的算术指令和内存访问指令在访问内存时更灵活，既可访问对齐的内存地址，也可访问未对齐的数据。当然访问未对齐数据，多少都
会有损失，但相对传统的指令来说，所承受的惩罚要小得多。
革新的VEX指令编码方式
英特尔在2008年春天的IDF上介绍A VX的时候就表示A VX的重点在于采用了称为“VEX (Vector Extension)”革新的指令编码方式。VEX编码指令解决方案
x86指令集容易扩张，但是每次对于新指令和新数据类型的增加，都会在操作码（opcode）之前增加了一个字节的前缀（prefix），从而实现对扩展的支持。这样的就带来指令集的复杂化和命令长度增加，从而导致二进制的冗余和增加CPU命令解码硬件的复杂性。
VEX编码方式解决了这个问题，VEX的构想，就是压缩prefix中包含的信息，在1个字节的payload中全部包括了prefix的内容，这样缩短指令长度，从而极大地降低了无谓的code size浪费。并且在今后导入的新的寄存器中，128bits 或更长的256bits的数据，也将在payload中压缩。Intel A VX vs. AMD XOP（图片来源后藤弘茂）
VEX prefix分为2个字节和3个字节的版本，即前缀部
分使用C4h和C5h。AMD的XOP指令集采用了类似的方式，XOP前缀字节改成了8Fh，虽然前缀不同，但是payload部分的格式与VEX是相同的。AVX的VEX的编码系统，也反应了英特尔处理器今后的进化趋势，它解决了x86系列CPU 在解码能力上的不足。
A VX是Sandy Bridge最重要的改进A VX相对SSE带来的处理速度提升
英特尔A VX指令集将矢量处理能力提升到256bit，理论上可以让CPU的浮点性能最大提升两倍，而且革新的VEX 编码方式也突破x86在解码方面的瓶颈，非常值得期待。
由于AMD的SSE5和A VX指令集功能类似，并且A VX包含更多的优秀特性，虽然SSE5是要早于A VX宣布的，但在去年AMD还是决定支持AVX，避免让开发者徒增开发难度。同时AMD改写SSE5，重定义为XOP、CVT16和FMA4指令集。AMD有关人员甚至暗示由于受到了A VX指令集影响，Bulldozer的计划从2010年延迟到了2011年。
手机处理器/结构指令集目前，市场上有Xscale、arm、OMAP等手机微处理器，其中Xscale微处理器的系列有PXA210(代号Sabinal)/PXA25x(代号Cotulla), PXA26x 与PXA27x(代号Bulverde)等，arm的系列有ARM7、ARM9、ARM9E和ARM10等系列，OMAP有OMAP730、OMAP3630等。
OMAP系列 结构指令集: 1、定义： 指令集也称为复杂指令集，英文名是CISC，（Complex Instruction Set Computer的缩写）。在CISC微处理器中，程序的各条指令是按顺序串行执行的，每条指令中的各个操作也是按顺序串行执行的。顺序执行的优点是控制简单，但计算机各部分的利用率不高，执行速度慢。其实它是英特尔生产的x86系列（也就是IA-32架构）CPU及其兼容CPU，如AMD、VIA的。即使是现在新起的X86-64（也被成AMD64）都是属于CISC的范畴。 要知道什么是指令集还要从当今的X86架构的CPU说起。X86指令集是Intel 为其第一块16位CPU(i8086)专门开发的，IBM1981年推出的世界第一台PC 机中的CPU—i8088(i8086简化版)使用的也是X86指令，同时电脑中为提高浮点数据处理能力而增加了X87芯片，以后就将X86指令集和X87指令集统称为X86指令集。 虽然随着CPU技术的不断发展，Intel陆续研制出更新型的i80386、i80486直到过去的PII至强、PIII至强、Pentium 3，最后到今天的Pentium 4系列、至强（不包括至强Nocona），但为了保证电脑能继续运行以往开发的各类应用程序以保护和继承丰富的软件资源，所以Intel公司所生产的所有CPU仍然继续使用X86指令集，所以它的CPU仍属于X86系列。由于Intel X86系列及其兼容
名片印刷工艺 第一章印刷概述 第一节我国印刷技术发展与回顾 一、印刷术的起源 第一章印刷概述 第一节我国印刷技术发展与回顾 一、印刷术的起源 印刷术是我国对人类进步事业作出重大贡献的四大发明之一。而这四大发明，就其影响而言，又当首推印刷术。在现实生活中，人们在政治、经济、文化乃至生活的各个领域，无时无刻都离不开印刷品。 就传统的印刷术而言，印刷必有印版，而我国传统的印版是手工雕刻的，可见手工雕刻技术的出现实际上是印刷之源。历史文献和出土文物证明，手工雕刻技术在大约五千多年以前的新石器晚期，已经用于陶器的制作和用树皮布印花，这是印刷工艺技术的开端。到了商朝，手工雕刻技术被广泛用于在龟甲、兽骨之上或周边刻文字（图1-1）。此后手工雕刻技术曰益成熟，并用于钟、鼎、彝、器、碑文、玺印、砖瓦等制作上，从而引发出封泥、盖印、印染、拓印等与印刷术颇为近似的转印、复印技术，为印刷术的发展和完善奠定了技术基础。 印刷是复制术。印刷通过印墨将印版上的图文转移到承印物上，印墨和承印物对于印刷术是必不可少的。印刷术的承印物主要是织物和纸张。东汉和帝元兴元年（公元105年），宦官蔡伦在总结前人制纸的基础上，用树皮、破布、旧鱼网等纤维原料，制成了质地优良的纸张，
史称“蔡侯纸”。纸的发明和纸张质量的不断改善为印刷术的发展奠定了物质基础（图1-2，汉代造纸工艺示意图）。 印刷术作为转印复制对象的内容无非图像和文字两大类，由于社会对文字的广泛需求，直接促成了手工雕刻技术的成熟和完善，而文字几经演变才成为笔画少且简洁、规范、易于刻版印刷的文字。现有文献资料表明，汉字简化的演变大致经历了以下几个阶段：新石器时期的图形文字；商朝至春秋战国时期，包括金文和铭文在内的大篆；秦朝时期的小篆；两汉时期的隶书：魏晋期间的楷书；宋以后的宋体以及现代的简化字。在文字演变的过程中，笔的发明和发展，使文字得以迅速演变成用于书写、镌刻和印刷的规范文字（图1-3）。 世间的任何技术均以社会的需要为自己的存在前提，印刷术也不例外。社会环境及其对印刷这一复制术的需求，是印刷术出现必不可少的前提条件之一。这种工艺技术，随社会文化物质生活的需要而萌芽、发展和完善。 二、占代传统印刷术的脉络 三、近代印刷术的回输 四、现代印刷术的肇始和发展 第二节印刷简论 一、印刷释义 二、印刷的作用与特点 第二章图文信息处理系统 第一节计算机操作系统
CPU的发展趋势 1． 技术发展趋势 （1）工艺的影响。在过去30多年的发展过程中，高性能微处理器基本上都是按照著名的摩尔定律在发展。根据世界半导体行业共同制订的2003年国际半导体技术发展路线图及其2004年更新，未来15年集成电路仍将按摩尔定律持续高速发展。预测到2010年，高性能CPU 芯片上可集成的晶体管数将超过20亿个（到2018年超过140亿个）[4]。半导体技术的这些进步，为处理器的设计者提供了更多的资源（无论是晶体管的数量和种类）来实现更高性能的芯片，从而有可能在单个芯片上创造更复杂和更灵活的系统。 随着晶体管集成度的越来越高、频率和计算速度的越来越快，芯片的功耗问题、晶体管的封装、芯片的蚀刻等越来越难以处理。这些因素使得摩尔定律本身的发展及其对处理器的影响发生了一些深刻的变化。 首先，根据上述的路线图，摩尔定律指出的发展趋势已经变缓，由原来的1.5年一代变为2-3年一代。除了技术本身的难度增加以外，集成电路生产线更新换代的成本越来越昂贵，生产厂家需要更多的时间来收回生产线成本也是一个重要原因。 其次，处理器主频正在和摩尔定律分道扬镳。摩尔定律本质上是晶体管的尺寸以及晶体管的翻转速度的变化的定律，但由于商业的原因，摩尔定律同时被赋予每1.5年主频提高一倍的含义[4，5，6]。事实
上过去每代微处理器主频是上代产品的两倍中，其中只有1.4倍来源于器件的按比例缩小，另外1.4倍来源于结构的优化，即流水级中逻辑门数目的减少。但目前的高主频处理器中，指令流水线的划分已经很细，很难再细分。例如，Pentium IV的20级流水线中有两级只进行数据的传输，没有进行任何有用的运算。另外，集成度的提高意味着线宽变窄，信号在片内传输单位距离所需的延迟也相应增大，连线延迟而不是晶体管翻转速度将越来越主导处理器的主频。功耗和散热问题也给进一步提高处理器主频设置了很大的障碍。因此，摩尔定律将恢复其作为关于晶体管尺寸及其翻转速度的本来面目，摩尔定律中关于处理器主频部分将逐渐失效。 此外，虽然集成度的提高为处理器的设计者提供了更多的资源来实现更高性能的芯片，但处理器复杂度的增加将大大增加设计周期和设计成本。 针对上述问题，芯片设计越来越强调结构的层次化、功能部件的模块化和分布化，即每个功能部件都相对地简单，部件内部尽可能保持通信的局部性。 （2）结构的影响。在计算机过去60年的发展历程中，工艺技术的发展和结构的进步相得益彰，推动着计算机功能和性能的不断提高。工艺技术的发展给结构的进步提供了基础，而结构的进步不仅给工艺技术的发展提供了用武之地，同时也是工艺技术发展的动力[3]。 在过去60年的发展历程中，计算机的体系结构每20年左右就出现一个较大突破，已经经历了一个由简单到复杂，由复杂到简单，又由简
CPU_多媒体指令集解释 CPU依靠指令来计算和控制系统，每款CPU在设计时就规定了一系列与其硬件电路相配合的指令系统。指令的强弱也是CPU的重要指标，指令集是提高微处理器效率的最有效工具之一。从现阶段的主流体系结构讲，指令集可分为复杂指令集和精简指令集两部分，而从具体运用看，如Intel的MMX（Multi Media Extended）、SSE、 SSE2（Streaming-Single instruction multiple data-Extensions 2）和AMD的3DNow!等都是CPU的扩展指令集，分别增强了CPU的多媒体、图形图象和Internet等的处理能力。我们通常会把CPU的扩展指令集称为"CPU的指令集"。 精简指令集的运用 在最初发明计算机的数十年里，随着计算机功能日趋增大，性能日趋变强，内部元器件也越来越多，指令集日趋复杂，过于冗杂的指令严重的影响了计算机的工作效率。后来经过研究发现，在计算机中，80％程序只用到了20％的指令集，基于这一发现，RISC精简指令集被提了出来，这是计算机系统架构的一次深刻革命。RISC体系结构的基本思路是：抓住CISC 指令系统指令种类太多、指令格式不规范、寻址方式太多的缺点，通过减少指令种类、规范指令格式和简化寻址方式，方便处理器内部的并行处理，提高VLSI器件的使用效率，从而大幅度地提高处理器的性能。 RISC指令集有许多特征，其中最重要的有： 1. 指令种类少，指令格式规范：RISC指令集通常只使用一种或少数几种格式。指令长度单一（一般4个字节），并且在字边界上对齐。字段位置、特别是操作码的位置是固定的。 2. 寻址方式简化：几乎所有指令都使用寄存器寻址方式，寻址方式总数一般不超过5个。其他更为复杂的寻址方式，如间接寻址等则由软件利用简单的寻址方式来合成。 3. 大量利用寄存器间操作：RISC指令集中大多数操作都是寄存器到寄存器操作，只以简单的Load和Store操作访问内存。因此，每条指令中访问的内存地址不会超过1个，访问内存的操作不会与算术操作混在一起。 4. 简化处理器结构：使用RISC指令集，可以大大简化处理器的控制器和其他功能单元的设计，不必使用大量专用寄存器，特别是允许以硬件线路来实现指令操作，而不必像CISC 处理器那样使用微程序来实现指令操作。因此RISC处理器不必像CISC处理器那样设置微程序控制存储器，就能够快速地直接执行指令。 5. 便于使用VLSI技术：随着LSI和VLSI技术的发展，整个处理器（甚至多个处理器）都可以放在一个芯片上。RISC体系结构可以给设计单芯片处理器带来很多好处，有利于提高性能，简化VLSI芯片的设计和实现。基于VLSI技术，制造RISC处理器要比CISC处理器工作量小得多，成本也低得多。 6. 加强了处理器并行能力：RISC指令集能够非常有效地适合于采用流水线、超流水线和超标量技术，从而实现指令级并行操作，提高处理器的性能。目前常用的处理器内部并行操作技术基本上是基于RISC体系结构发展和走向成熟的。 正由于RISC体系所具有的优势，它在高端系统得到了广泛的应用，而CISC体系则在桌面系统中占据统治地位。而在如今，在桌面领域，RISC也不断渗透，预计未来，RISC将要一
嵌入式微處理器未來市場趨勢 CPU的架構大致上可分為CISC CPU & RISC CPU。 CISC CPU適用於大量資料運算的應用(INTEL、AMD、VIA的x86 CPU)。 RISC CPU所強調的是執行的效率與省電的要求(ARM、MIPS、ARC …)。 不論是CISC或是RISC CPU，都可以依據CPU內部處理資料匯流排的寬度，可區分成8位元、16位元、32位元與64位元等四種。根據In-Stat的統計，成長最快的是64位元嵌入式CPU，主要應用在STB、DTV與電視遊戲機等需要大量資料處理的產品。 8至64位元主要產品中所使用嵌入式CPU種類 全球的嵌入式CPU供應商第一大廠商是ARM，排名第二是MIPS。但兩家的產品定位並不完全相同。 ARM的CPU會強調省電應用；MIPS則主打高效能的產品。 因此在過去強調省電訴求的行動電話是嵌入式產品最大應用產品情況下，ARM 的營收皆優於MIPS。MIPS已逐漸淡出16位元CPU的市場，而專注於32位元以上的CPU。ARM與其最大競爭對手MIPS的差異處在於，以交易機制來分析，一般而言，ARM的授權金比重較高，而MIPS則收取比例較高的權利金。 早期台灣廠商CPU或MCU相關技術可區分成三類，8051架構、6502架構與自行研發等三種。INTEL的8051與Motorola的6502都是8位元的架構，初期都是由工研院所授權獲得，並推廣至國內業者。另外自行研發的也不在少數，例如凌陽、盛群、金麗或十速等公司，但都是32位元以下的架構。
嵌入式微處理(CPU)器與微控制器(MCU) 微處理器強調運算效能，而微控制器著重控制功能。 在SoC整合趨勢下，嵌入式微處理器加上記憶體、邏輯與I/O等IP將構成強大效能的微控制器；而增強位元數後的微控制器亦具有MPU的強大處理功能。 微處理器若以應用產品的軟體平台來區分，可分成特定應用型與泛用型兩種。特定應用型： 操作軟體大致是依據終端產品所需的功能加以設計，其最大特色是封閉的操作環境，終端產品的使用者大致上不需了解軟體的構造，也不能修改其操作功能，應用產品有印表機、數位相機、車用設備與遊戲機等，這類型產品通常較簡單其穩定性也要求較高。 泛用型： 如簡易的電腦一樣，有著相似而共通的作業系統，主要應用在PDA、Smart Phone、STB（視訊轉換器）、Thin Client等。此類產品因具有資訊交換的功能，其作業系統較複雜，相容性的要求也較高。 微控制器主要是負責系統產品中控制功能的IC元件。目前電子產品朝向輕薄短小、功能強大、價格低廉等目標發展，加上開發時程日益縮短，微控制器具有整合諸多功能於一身的特性，不但節省開發時間，在降低體積與成本上也有相當大的助益。 微控制器因有下列優點： 1.低價 2.較小的程式碼 3.可使用C語言編譯，開發更容易 4.耗電量較低 5.最高的效能與價格比 16位元以上的微控制器主要應用在通訊(如ISDN、USB等)、車用與工業等項目；由於需要符合工業規格，必須認證後才能出貨，技術層次較高。 隨著系統產品功能的多樣化，人機介面必須具有親和力…等，微控制器的效能亦不斷要求提升，近年來32/64位元微控制器成長率有越來越高的趨勢。
CPU未来发展方向 1、CPU发展历史： 集成的晶体管数量增加，内存扩大，时钟频率增加，地址总线增加，运行速度加快，兼容性提高。总体走向运算更快，体积更小，频率更高，兼容性更好的方向。通过大规模集成电路的发展，在更小的面积上可以集成更多的晶体管，从而使运算速度迅速增长。但是当集成电路增多后，运行产生的热量会是CPU的材料硅受到影响，所以散热问题阻碍了高度集成的进程。 CPU发展史可以说Intel公司的历史就是一部CPU的发展史。 1971 年，Intel 推出了世界上第一款微处理器 4004，它是一个包含了2300个晶体管的4位CPU。 1978年，Intel公司首次生产出16位的微处理器命名为i8086，同时还生产出与之相配合的数学协处理器i8087，这两种芯片使用相互兼容的指令集。由于这些指令集应用于i8086和i8087，所以人们也把这些指令集统一称之为X86指令集。这就是X86指令集的来历。1978年，Intel还推出了具有 16 位数据通道、内存寻址能力为 1MB、最大运行速度 8MHz 的8086，并根据外设的需求推出了外部总线为 8 位的 8088，从而有了 IBM 的 XT 机。随后，Intel 又推出了 80186 和 80188，并在其中集成了更多的功能。 1979年，Intel公司推出了8088芯片，它是第一块成功用于个人电脑的CPU。它仍旧是属于16位微处理器，内含29000个晶体管，时钟频率为4.77MHz，地址总线为20位，寻址范围仅仅是1MB内存。8088内部数据总线都是16位，外部数据总线是8位，而它的兄弟8086是16位，这样做只是为了方便计算机制造商设计主板。 1981年8088芯片首次用于IBM PC机中，开创了全新的微机时代。 1982年，Intel推出80286芯片，它比8086和8088都有了飞跃的发展，虽然它仍旧是16位结构，但在CPU的内部集成了13.4万个晶体管，时钟频率由最初的6MHz逐步提高到20MHz。其内部和外部数据总线皆为16位，地址总线24位，可寻址16MB内存。80286也是应用比较广泛的一块CPU。IBM 则采用80286 推出了AT 机并在当时引起了轰动，进而使得以后的PC 机不得不一直兼容于PC XT/AT。 1985年Intel推出了80386芯片，它X86系列中的第一种32位微处理器，而且制造工艺也有了很大的进步。80386内部内含27.5万个晶体管，时钟频率从12.5MHz发展到33MHz。80386的内部和外部数据总线都是32位，地址总线也是32位，可寻址高达4GB内存，可以使用Windows操作系统了。但80386芯片并没有引起IBM 的足够重视，反而是 Compaq 率先采用了它。可以说，这是 P C 厂商正式走“兼容”道路的开始，也是AMD 等 CPU 生产厂家走“兼容”道路的开始和 32 位 CPU的开始，直到今天的 P4 和 K7 依然是 32 位的 CPU（局部64位） 1989年，Intel推出80486芯片，它的特殊意义在于这块芯片首次突破了100万个晶体管的界限，集成了120万个晶体管。80486是将80386和数学协处理器80387以及一个8KB的高速缓存集成在一个芯片内，并且在80X86系列中首次采用了RISC（精简指令集）技术，可以在一个时钟周期内执行一条指令。它还采用了突发总线（Burst）方式，大大提高了与内存的数据交换速度。 1989 年，80486 横空出世，它第一次使晶体管集成数达到了 120 万个，并且在一个时钟周期内能执行 2 条指令。
Intel SSE: SSE是指令集的简称，它包括70条指令，其中包含单指令多数据浮点计算、以及额外的SIMD整数和高速缓存控制指令。其优势包括：更高分辨率的图像浏览和处理、高质量音频、MPEG2视频、同时MPEG2加解密；语音识别占用更少CPU资源；更高精度和更快响应速度。 SSE(Streaming SIMD Extensions)是英特尔在AMD的3D Now!发布一年之后，在其 计算机芯片Pentium III中引入的指令集，是MMX的超集。AMD后来在Athlon XP中加入了对这个指令集的支持。这个指令集增加了对8个128位寄存器XMM0-XMM7的支持，每个寄存器可以存储4个单精度浮点数。使用这些寄存器的程序必须使用FXSAVE和FXRSTR指令来保持和恢复状态。但是在Pentium III对SSE的实现中，浮点数寄存器又一次被新的指令集占用了，但是这一次切换运算模式不是必要的了，只是SSE和浮点数指令不能同时进入CPU的处理线而已。 SSE2是Intel在P4的最初版本中引入的，但是AMD后来在Opteron 和Athlon 64中也加入了对它的支持。这个指令集添加了对64位双精度浮点数的支持，以及对整型数据的支持，也就是说这个指令集中所有的MMX指令都是多余的了，同时也避免了占用浮点数寄存器。这个指令集还增加了对CPU的缓存的控制指令。AMD对它的扩展增加了8个XMM寄存器，但是需要切换到64位模式(AMD64)才可以使用这些寄存器。Intel后来在其EM64T架构中也增加了对AMD64的支持。 SSE3是Intel在P4的Prescott版中引入的指令集，AMD在Athlon 64的第五个版本中也添加了对它的支持。这个指令集扩展的指令包含寄存器的局部位之间的运算，例如高位和低位之间的加减运算；浮点数到整数的转换，以及对超线程技术的支持。 SSE4指令集将给英特尔下一代平台带来“相当大的视频性能提升”。,其它视频增强技术还包括CVT（明晰视频技术）--英特尔对ATI Avivo的回应--和对UDI的支持。上述两项技术基于英特尔965芯片组。其它英特尔官方文件把CVT技术定义为：支持高级解码、拥有预处理和增强型3D 处理能力。 SSE4指令集是Conroe架构所引入的新指令集。这项原本计划应用于NetBurst微架构Tejas核心处理器之上的全新技术也随着它的夭折最终没能实现，这不能不说是个遗憾，但是SSE4指令集出现在了Conroe上又让我们看到了希望。 SSE4指令集共包括16条指令，不过虽然扣肉处理器推出已经有一些时日，但目前英特尔仍没有公布SSE4指令集的具体资料。这相当令人感到纳闷。也许英特尔是基于特殊的考虑，仅让少数合作软件厂商取得数据，只是这种作法实在很没有说服力就是了，天底下没有哪家处理器厂商，希望自己新增的指令越少人用越好。 不过，从Intel Core微架构针对SSE指令所作出的修改被称之为“Intel Advanced Digital Media Boost”技术来看，未来SSE4将更注重针对视频方面的优化，我们认为SSE4主要改进之处可能将针对英特尔的Clear Video高清视频技术及UDI接口规范提供强有力的支持。这两项技术基于965芯片组，Intel的官方把Clear Video技术定义为：支持高级解码、拥有预处理和增强型3D处理能力。值得一提的是，在SSE4中另一个重要的改进就是提供完整128位宽的SSE执行单元，一个频率周期内可执行一个128位SSE指令。Conroe中SSE的ADDPS(4D 32bit共128bit，单精度加法)、MULPS(4D 32bit共128bit，单精度乘法)和SSE2的ADDPD(2D 64bit共128bit，双精度加法)、MULPD(2D 64bit共128bit，双精度乘法)，这四条重要SSE算术指令的吞吐周期都降低到1个周期，真正做到了英特尔宣称的每个周期执行一条128位向量加法指令和一条128位向量乘法指令的能力。 可以说Conroe的向量单元已经全面引入了流水线化的设计。而支持SSE3的NetBurst微处理器架构虽然提供128位宽执行单元，但仅有一组，性能孰高孰低一目了然。更为重要的是，目前已经有相当多的软件针对SSE指令集进行了优化，其中包括2D制图、3D制图、视频播放、音频播放、文件压缩等方面，可见其应用范围相当广泛。 配合完整的128位SSE执行单元，以及庞大的执行单元数目，Conroe处理器可在一个频率周期内，同时执行128位乘法、128位加法、128位数据加载与128位数据回存，或着是4个32位单倍浮点精确度乘法与4个32位单倍浮点精确度加法运算，这将使其更利于多媒体应用。因此，SSE4指令集能够有效带来系统性能上的提升，这一代在众多测试中早已被证实。虽然其不会像当
名片在中国的发展 名片起源于交往，而且是文明时代的交往，因为名片离不开文字。 原始社会没有名片，那时人烟稀少，环境险恶，人们生存艰难，交往很少；文字还没有正式形成，早期的结绳记事也只存在于同一部落内部，部落与其他部落没有往来。 到了奴隶社会，尽管出现了简单的文字，也没有出现名片。奴隶社会经济还不发达，绝大部分人都固着在土地上，奴隶没有受教育的权利；少量世袭奴隶主，形成小的统治群体，由于统治小圈子长期变化不大，再加上识字不太普遍，也没有形成名片的条件。 名片最早出现，始于封建社会。战国时代中国开始形成中央集权统治的国家，随铁器等先进生产工具使用，经济也得到发展，从而带动文化发展，以孔子为代表的儒家与其它流派形成百家争鸣景象。各国都致力于扩大疆土，扶持并传播本国文化，战争中出现大量新兴贵族。特别是秦始皇统一中国，开始了伟大的改革，统一全国文字，分封了诸侯王。咸阳成了中国的中心，各路诸侯王每隔一定时间就要进京述职，诸侯王为了拉近与朝庭当权者的关系，经常的联络感情也在所难免，于是开始出现了名片的早期名称“谒”。(必图社) 所谓“谒”就是拜访者把名字和其它介绍文字写在竹片或木片上（当时纸张还没发明），作为给被拜访者的见面介绍文书，也就是现在的名片。到了汉代，中央集权制国家进一步发展，随汉初疆域扩大，“谒”的使用越来越普遍。进入东汉末期，“谒”又被改称为“刺”，由于东汉蔡伦发明的纸张开始普遍采用，于是“刺”由竹木片改成了更便于携带的纸张。 唐宋时期，中国封建社会进入了全盛期，带动了社会经济与文化大发展。唐初科举制度开始实行，让一些有才能的庶民也能靠自己努力，进入到统治阶级中来。为了与世袭贵族争夺权力，他们在官场上相互提携，拉帮结派的门阀也开始形成。每次科举考试后，新科及第考生都要四处拜访前科及第，位高权重者，并拜为师，以便将来被提携。要拜访老师，必须先递“门状”，这时“刺”的名称也就被“门状”代替了。到了明代，统治者沿袭了唐宋的科举制度，并使之平民化，读书便成了一般人改善生活的唯一出路，识字的人随之大量增加。人们交往的机会增加了，学生见老师，小官见大官都要先递上介绍自己的“名帖”，即唐宋时的“门状”。“名帖”这时才与“名”字有了瓜葛，明代的“名帖”为长方形，一般长七寸、宽三寸，递帖人的名字要写满整个帖面。如递帖给长者或上司，“名帖”上所书名字要大，“名帖”上名字大表示谦恭，“名帖”上名字小会被视为狂傲。 清朝才正式有“名片”称呼。清朝是中国封建社会的终结，由于西方的不断入侵，与外界交往增加了，和国外的通商也加快了名片普及。清朝的名片，开始向小型化发展，特别是在官场，官小使用较大的名片以示谦恭，官大使用较小的名片以示地位。 早期名片与近现代名片的主要区别是用手写而不是印刷。 早期名片的工艺虽然笨重，但是在名片的发展史，以及名片的作用定位上，有着至关重要的作用。所以，早期名片的演变，对印刷业而言是非常重要的。
ARM微处理器体系结构及其发展趋势 摘要：嵌入式微处理器是体系结构研究领域的一个热点。本文从微处理器设计者的角度出发，对在嵌入式系统当中应用广泛的32位ARM微处理器系列的体系结构作了研究和探讨，同时分析了其发展趋势。 关键词： ARM；体系结构；嵌入式微处理器；发展趋势 1. 概述 嵌入式系统一般指非PC系统，它包括硬件和软件两部分。硬件包括处理器/微处理器、存储器及外设器件和I/O端口、图形控制器等。软件部分包括操作系统软件（OS）（要求实时和多任务操作）和应用程序编程。有时设计人员把这两种软件组合在一起。应用程序控制着系统的运作和行为；而操作系统控制着应用程序编程与硬件的交互作用。 嵌入式系统的核心是嵌入式微处理器。嵌入式微处理器一般具备以下4个特点：（1）对实时多任务有很强的支持功能，能完成多任务并且有较短的中断时间；（2）具有功能较强的存储区保护功能；（3）可扩展的处理器结构，以能最迅速地开发出满足应用的各种性能的嵌入式微处器；（4）功耗很低。 嵌入式处理器的基础是通用计算机中的CPU。但在工作温度、抗电磁干扰、可靠性等方面一般都作了各种增强。具有体积小、重量轻、成本低、可靠性高的优点，芯片中往往包括少量ROM和RAM甚至一定容量的FLASH，一般还包括总线接口、常用设备的控制器、各种外设等器件，从而极大的减少了构成系统的复杂性，因此又称之为片上系统（SystemOnchip,SOC）。 ARM（AdvancedRISCMachine）是英国ARM公司设计开发的通用32位RISC微处理器体系结构，其主要优势在于简单的设计和高效的指令集。ARM的设计目标是微型化、低功耗、高性能的微处理器实现。目前，ARM微处理器家族在嵌入式系统、掌上电脑、智能卡和GSM中断控制器等领域获得了广泛地应用，几乎占据了嵌入式处理器的半壁江山。 2. ARM体系结构 作为一种RISC体系结构的微处理器，ARM微处理器具有RISC体系结构的典型特征。还具有以下特点： （1）在每条数据处理器指令当中，都控制算术逻辑单元（ALU）和移位器，以使ALU 和移位器获得最大的利用率； （2）自动递增和自动递减的寻址模式，以优化程序中的循环； （3）同时Load和Store多条指令，以增加数据吞吐率； （4）所有指令都条件执行，以增大执行吞吐量。 这些是对基本RISC体系结构的增强，使得ARM处理器可以在高性能、小代码尺寸、低功耗和小芯片面积之间获得好的平衡。 作为一种RISC微处理器，ARM指令集的效率比基于CISC的系统高得多。指令集由11个基本指令类型组成，两种用于片上ALU、环形移位器和乘法器，3种用于控制存储器和寄存器之间的数据传送，另外3种控制执行的数据流和特权级别。最后3种指令用于控制外部协处理器，这使得指令集的功能可以在片外得到扩展。对于一些高级语言的编译器来说，ARM 的指令集是比较理想的。而且汇编器的编码也非常简单。ARM指令集的另一个特征是所有的
目录 1 CPU概念阐述 2 指令集架构的代表 3 国内CPU产品简介 4 海光不中科曙光 5 重点公司投资机会分析
指令计数器 存储单元 指令地址 代码段 指令 控制单元 控制指令 数据段 操作数地址 数据 数据 指令寄存器 运算器 输入设备 输出设备 控制器 秳序 CPU 的概念及其工作原理 ? 中央处理器（CPU ），是电子计算机的运算核心和控制核心。 ? 功能主要是解释计算机指令以及处理计算机软件中的数据。 ? 中央处理器主要包括运算器和高速缓冲存储器，及相关数据、总线。 ? 物理结构包括运算逡辑部件、寄存器部件和控制部件等。 操作命 数据 令 存储器 数据信号 控制信号 结果 反 控 馈 地 指 控 制 信 址 令 制 信 号 信 号 号 内存 请求信号 请求信号 CPU 运算单元 迕秳 指令1 指令2 指令3 … 指令n 数据1 数据2 … 数据m 中央处理器工作原理图
CISC 与RISC 对比 CPU 的两种指令集架构（x86 vs ARM ） ? 目前CPU 主要有两种指令集架构： ? 复杂指令集架构CISC （Complex Instruction Set Computer ）：x86 ? 精简指令集架构RISC （Reduced Instruction Set Computer ）：ARM 、MIPS 和RISC-V ? 为了使计算机的性能更快更稳定，人们对计算机指令系统的构造迕行了调整。最初，通过设 置一些功能复杂的指令，把原来软件的常用功能改用硬件的指令系统实现，以提高执行速度 ，即CISC 。另一种方法是尽量简化计算机指令功能，只保留那些功能简单的指令，而把较 复杂的功能用一段子秳序来实现，即 RISC 。 ? CISC 和RISC 是设计制造微处理器的两种典型技术，虽然都是在诸多因素中寻求平衡，以达 到高效的目的，但采叏的方法丌同导致二者在很多方面差异巨大。 CISC RISC 指令系统 丰富，有与用指令来完成特定的功能 对经常使用的指令设计得简单高效 存储器操作 指令多，操作直接 操作有陉制，控制简单化 秳序 编秳需要较大内存，实现特殊功能时秳序复杂，丌易设计 编秳相对简单，科孥计算及复杂操作的秳序设计相对容易，效率较高 CPU 包含丰富的电路单元，功能强、面积大、功耗大 包含较少的电路单元，面积小、功耗低 设计周期 微处理器结构复杂，设计周期长 微处理器结构简单，布局紧凑，设计周期短 用户使用 结构复杂，功能强大，实现特殊功能容易 结构简单，指令规整，性能容易把握，易孥易用 应用范围 适合亍与用机 适合亍通用机
超级市场一词来源于英文supermarket，常简称超市，是指以顾客自选方式经营食品、家庭日用品为主的大型综合性零售商场，是许多国家特别是经济发达国家主要的商业零售组织形式。 超级市场最早产生于1930年的美国纽约。1930年8月，美国人迈克尔·库仑（ＭichaelCullen）在美国纽约州开设了第一家超级市场——金库仑联合商店。当时，美国正处在经济大危机时期，迈克尔·库超市仑根据他几十年食品经营经验精确设计了低价策略，并首创商品品种别定价方法。它的超级市场平均毛利率只有9％，这和当时美国一般商店25-40％的毛利率相比是令人吃惊的。为了保证售价的低廉，必须做到进货价格的低廉，只有大量进货才能压低进价，迈克尔·库仑就以连锁的方式开设分号，建立起保证大量进货的销售系统。它首创了自助式销售方式，采取一次性集中结算。第二次世界大战后，特别是50、60年代，超级市场在世界范围内得到较快的发展。 在超级市场中最初经营的主要是各种食品，以后经营范围日益广泛，逐渐扩展到销售服装、家庭日用杂品、家用电器、玩具、家具以及医药用品等。超级市场一般在入口处备有手提篮或手推车供顾客使用，顾客将挑选好的商品放在篮或车里，到出口处收款台统一结算。除此以外，超级市场的特点还主要表现在： ①超级市场的商品均事先以机械化的包装方式，分门别类地按一定的重量和规格包装好，并分别摆放在货架上，明码标价，顾客实行自我服务，可以随意挑选。 ②超级市场广泛使用电子计算机和其他现代化设备。便于管理人员迅速了解销售情况，及时保存、整理和包装商品，自动标价、计价等，因而提高了工作效率，扩大了销售数量。 ③超级市场内的商品品种齐全，挑选方便。人们可以在一个商场内购买到日常生活所需的绝大部分商品，免除了许多麻烦。自动标价、计价、结算效率高，也节省了顾客的时间。而且由于商场的经营效益好，降低了成本，所以商品的价格相对也较低廉，受到广大顾客的欢迎。
微型计算机和微处理器的发展 本篇报告的目的讲述微型计算机和微处理器的发展史，以此来深化对计算机功能结构的认识，并进一步了解计算机工作的模式，在此基础上对未来的计算机发展做一个合理的推测和预期。其实微型计算机的发展和微处理器的发展其实是紧密结合，密不可分的，微型计算机的发展主要表现在其核心部件——微处理器的发展上，每当一款新型的微处理器出现时，就会带动微机系统的其他部件的一并发展，比如在微机体系结构上，存储器存取容量、存取速度上，以及外围设备都在不断改进，在此基础上新设备也在不断出现并推动微型计算机的进一步发展。 第一篇 微机的发展上根据微处理器的字长和功能，将微型计算机的发展简单划分为以下几个阶段。 第一阶段： 概述：4位和8位低档微处理器（第1代） 基本特点：采用PMOS工艺，集成度低（4000个晶体管/片）， 指令系统:系统结构和指令系统简单，主要采用机器语言或简单的汇编语言，指令数目少，基本指令周期为20~50μs，用于简单的控制场合。 举例：Intel4004和Intel8008微处理器和分别由它们组成的MCS-4和MCS-8微机 第二阶段： 概述：8位中高档微处理器（第二代） 特点：采用NMOS工艺，集成度提高约4倍，运算速度提高约10~15倍 指令系统：比较较完善，具有典型的计算机体系结构和中断、DMA等控制功能 软件方面：除汇编语言外，还有BASIC、FORTRAN等高级语言和相应的解释程序和编译程序，在后期出现操作系统。 举例：Intel8080/8085、Motorola公司、Zilog公司的Z80 第三阶段： 概述：16位微处理器（第三代） 特点：用HMOS工艺，集成度（20000~70000晶体管/片）和运算速度都比第2代提高了一个数量级 指令系统：指令系统更加丰富、完善，采用多级中断、多种寻址方式、段式存储机构、硬件乘除部件，并配置了软件系统 产品举例：Intel公司的8086/8088，Motorola公司的M68000，Zilog公司的Z8000 第四阶段： 概述：32位微处理器（第四代） 产品举例：Intel公司的80386/80486，Motorola公司的M69030/68040 基本特点：采用HMOS或CMOS工艺，集成度高达100万个晶体管/片，具有32位地址线和32位数据总线 评价：微型计算机的功能已经达到甚至超过超级小型计算机，完全可以胜任多任务、多用户的作业 第五阶段： 概述：奔腾系列微处理器（第5代） 产品举例：Intel公司的奔腾系列芯片及与之兼容的AMD的K6系列微处理器芯片 特点：AMD与Intel分别推出来时钟频率达1GHz的Athlon和PentiumⅢ。00年11月，Intel又推出了Pentium4微处理器，集成度高达每片4200万个晶体管，主频为1.5GHz。2002
一、CPU的内部结构与工作原理 CPU是Central Processing Unit—中央处理器的缩写，它由运算器和控制器组成，CPU的内部结构可分为控制单元，逻辑单元和存储单元三大部分。 CPU的工作原理就像一个工厂对产品的加工过程：进入工厂的原料(指令)，经过物资分配部门(控制单元)的调度分配，被送往生产线(逻辑运算单元)，生产出成品(处理后的数据)后，再存储在仓库(存储器)中，最后等着拿到市场上去卖(交由应用程序使用)。 二、CPU的相关技术参数 1.主频 主频也叫时钟频率，单位是MHz，用来表示CPU的运算速度。CPU的主频=外频×倍频系数。很多人以为认为CPU的主频指的是CPU运行的速度，实际上这个认识是很片面的。CPU的主频表示在CPU内数字脉冲信号震荡的速度，与CPU实际的运算能力是没有直接关系的。 当然，主频和实际的运算速度是有关的，但是目前还没有一个确定的公式能够实现两者之间的数值关系，而且CPU的运算速度还要看CPU的流水线的各方面的性能指标。由于主频并不直接代表运算速度，所以在一定情况下，很可能会出现主频较高的CPU实际运算速度较低的现象。因此主频仅仅是CPU性能表现的一个方面，而不代表CPU的整体性能。 2.外频 外频是CPU的基准频率，单位也是MHz。外频是CPU与主板之间同步运行的速度，而且目前的绝大部分电脑系统中外频也是内存与主板之间的同步运行的速度，在这种方式下，可以理解为CPU的外频直接与内存相连通，实现两者间的同步运行状态。外频与前端总线(FSB)频率很容易被混为一谈，下面的前端总线介绍我们谈谈两者的区别。 3.前端总线(FSB)频率 前端总线(FSB)频率(即总线频率)是直接影响CPU与内存直接数据交换速度。由于数据传输最大带宽取决于所有同时传输的数据的宽度和传输频率，即数据带宽=(总线频率×数据带宽)/8。 外频与前端总线(FSB)频率的区别：前端总线的速度指的是数据传输的速度，外频是CPU与主板之间同步运行的速度。也就是说，100MHz外频特指数字脉冲信号在每秒钟震
2016-2017年第1学期 CPU的发展趋势 学院：电子信息与电气工程学院专业班级：通信工程2 0 1 4 级1班姓名： 学号： 指导教师： 2016年10月
CPU的发展趋势 摘要CPU是计算机的核心部件，CPU的性能当然能够体现出现代化社会计算机的发展程度。为了能满足计算机市场的需求，研究人员不断的对CPU进行更新迭代，来使CPU 的性能得以提高。本文通过对CPU发展历史的研究，和对现状的分析来对CPU的发展趋势进行探讨。 关健词 CPU 性能发展历史发展趋势 一、CPU的概述 CPU中文名是中央处理器，是计算机的核心部位，在计算机的运行中主要负责对指令的执行和数据的处理。在CPU 的内部由上百万个微型的晶体管共同组成控制单元、逻辑单元和存储单元。CPU 在计算机中主要的功能有以下四个方面： （1）处理指令 这是指控制程序中指令的执行顺序。程序中的各指令之间是有严格顺序的，必须严格按程序规定的顺序执行，才能保证计算机系统工作的正确性工作。 （2）执行操作 一条指令的功能往往是由计算机中的部件执行一序列的操作来实现的。CPU要根据指令的功能，产生相应的操作控制信号，发给相应的部件，从而控制这些部件按指令的要求进行动作。 （3）控制时间 时间控制就是对各种操作实施时间上的定时。在一条指令的执行过程中，在什么时间做什么操作均应受到严格的控制。只有这样，计算机才能有条不紊地工作。 （4）处理数据 即对数据进行算术运算和逻辑运算，或进行其他的信息处理。 其功能主要是解释计算机指令以及处理计算机软件中的数据，并执行指令。在微型计算机中又称微处理器，计算机的所有操作都受CPU控制，CPU的性能指标直接决定了微机系统的性能指标。CPU具有以下4个方面的基本功能：数据通信，资源共享，分布式处理，提供系统可靠性。运作原理可基本分为四个阶段：提取、解码、执行和写回。 二、CPU 的发展历史 1971年。世界上第一块微处理器4004在Intel公司诞生了。它出现的意义是划时代的，比起现在的CPU，4004显得很可怜，它只有2300个晶体管，功能相当有限，而且速度还很慢。 1978年，Intel公司首次生产出16位的微处理器命名为i8086，同时还生产出与之相配合的数学协处理器i8087，这两种芯片使用相互兼容的指令集。由于这些指令集应用于i8086和i8087，所以人们也把这些指令集统一称之为X86指令集。这就是X86指令集的来历。 1979年，Intel公司推出了8088芯片，它是第一块成功用于个人电脑的CPU。它仍旧是属于16位微处理器，内含29000个晶体管，时钟频率为4.77MHz，地址总线为20位，寻址范围仅仅是1MB内存。8088内部数据总线都是16位，外部数据总线是8位，而它的兄弟8086是16位，这样做只是为了方便计算机制造商设计主板。 1981年8088芯片首次用于IBM PC机中，开创了全新的微机时代。 1982年，Intel推出80286芯片，它比8086和8088都有了飞跃的发展，虽然它仍旧是16位结构，但在CPU的内部集成了13.4万个晶体管，时钟频率由最初的6MHz逐步提高到20MHz。其内部和外部数据总线皆为16位，地址总线24位，可寻址16MB内存。80286也是应用比较广泛的一块CPU。
CPU 主流技术及指令集 引文：CPU有哪些主流技术？实际使用中对性能有怎样的影响？ Intel官网对I5-2400S spec网址： https://www.doczj.com/doc/768773854.html,/pr oducts/52208/Intel-Core-i5-2400S-Processor-(6M-Cache-2_50-GHz)
1. CPU主流技术 1.1.I ntel EIST SpeedStep技术，使CPU频率能在高、低两个确定的频率间切换，而且这种切换不是即时调整的，通常设置为当用电池时降为低频，而在用交流电源时恢复到高频（全速）。由于降为低频的同时也会降低电压和功耗，一方面CPU本身耗电量减少，另一方面发热量也会减少，这样还能缩减甚至完全避免使用风扇散热，进一步的节约了用电，因此能延长电池的使用时间；另一方面在用交流电的时候又能恢复为全速工作以获得最高性能。 EIST—Enhanced Intel Speed Step Technology（增强型Intel SpeedStep技术）， 与早期的SpeedStep 技术不同的是，增强型SpeedStep 技术可以动态调整CPU 频率，当CPU使用率低下或接近零的时候动态降低CPU的倍率，令其工作频率下降，从而降低电压、功耗以及发热；而一旦监测到CPU使用率很高的时候，立即恢复到原始的速率工作。 AMD的CPU有类似效果的技术，称作Power Now!（移动平台）或者Cool'n'Quiet （桌面平台）。 测试过程中若是关闭了EIST, 可用tool监测到CPU的频率会固定在标准频率，相反打开则频率会根据工作任务动态的调整频率。 1.2.I ntel Tubor boost 智能加速技术又称睿频加速技术，Turbo Boost为新一代能效管理方案，与EIST的降低主频以达到控制能耗的想法不同，Turbo Boost的主旨在于——在不超过总TDP (Thermal Design Power) 的前提下，尽量挖掘CPU的性能潜力。 它基于Nehalem架构的电源管理技术，通过分析当前CPU的负载情况，智能地完全关闭一些用不上的核心，把能源留给使用中的核心，并使它们运行在更高的频率，进一步提升性能；相反，需要多个核心时，动态开启相应的核心，智能调整频率。这样，在不影响CPU的TDP（热功耗设计）情况，能把核心工作频率调得更高。