杭州电子科技大学计算机学院
实验报告
课程名称：计算机组成原理实验项目：寄存器堆设计实验指导教师
实验位置：姓
班级：
学号：
日期：2015年5月7日
（接上）实验内容（算法、程序、步骤和方法）3.管脚配置
NET "Addr[0]" LOC = M8;
NET "Addr[1]" LOC = N8;
NET "Addr[2]" LOC = U8;
NET "Addr[3]" LOC = V8;
NET "Addr[4]" LOC = T5;
NET "C1[0]" LOC = T10;
NET "C1[1]" LOC = T9;
NET "C2" LOC = B8;
NET "Clk" LOC = C9;
NET "LED[0]" LOC = U16;
NET "LED[1]" LOC = V16;
NET "LED[2]" LOC = U15;
NET "LED[3]" LOC = V15;
NET "LED[4]" LOC = M11;
NET "LED[5]" LOC = N11;
NET "LED[6]" LOC = R11;
NET "LED[7]" LOC = T11;
NET "Reset" LOC = D9;
NET "Write_Reg" LOC = V9;
数据
记录
和计
算
实验仿真波形：
结论（结果）按照实验的要求，一步步的进行操作。能够正确的进行Wire_Reg写操作，进行读操作时LED灯的显示，利用选择A，B操作读出信号，已经Reset进行清零信号的操作，都能顺利的进行，本实验多次失败，收获不小。
实验一、单容水箱特性的测试 一、实验目的 1. 掌握单容水箱的阶跃响应的测试方法，并记录相应液位的响应曲线。 2. 根据实验得到的液位阶跃响应曲线，用相关的方法确定被测对象的特征参数T和传递函数。 二、实验设备 1. THJ-2型高级过程控制系统实验装置 2. 计算机及相关软件 3. 万用电表一只 三、实验原理 图2-1单容水箱特性测试结构图由图2-1可知，对象的被控制量为水箱的液位H，控制量（输入量）是流入水箱中的流量Q1，手动阀V1和V2的开度都为定值，Q2为水箱中流出的流量。根据物料平衡关系，在平衡状态时 Q1-Q2=0 (1)
动态时，则有 Q1-Q2=dv/dt (2) 式中 V 为水箱的贮水容积，dV/dt为水贮存量的变化率，它与 H 的关系为 dV=Adh ,即dV/dt=Adh/dt (3) A 为水箱的底面积。把式(3)代入式(2)得 Q1-Q2=Adh/dt (4) 基于Q2=h/RS，RS为阀V2的液阻,则上式可改写为 Q1-h/RS=Adh/dt 即 ARsdh/dt+h=KQ1 或写作 H(s)K/Q1(s)=K/(TS+1) (5) 式中T=ARs,它与水箱的底积A和V2的Rs有关:K=Rs。 式(5)就是单容水箱的传递函数。 对上式取拉氏反变换得 (6) 当t—>∞时,h(∞)=KR0 ,因而有K=h(∞)/R0=输出稳态值/阶跃输入当 t=T 时，则有 h(T)=KR0(1-e-1)=0.632KR0=0.632h(∞)
式(6)表示一阶惯性环节的响应曲线是一单调上升的指数函数，如图 2-2 所示。当由实验求得图2-2所示的阶跃响应曲线后,该曲线上升到稳态值的63%所对应的时间,就是水箱的时间常数T。该时间常数 T也可以通过坐标原点对响应曲线作切线，切线与稳态值交点所对应的时间就是时间常数T,由响应曲线求得K和T后,就能求得单容水箱的传递函数。如果对象的阶跃响应曲线为图2-3,则在此曲线的拐点D处作一切线，它与时间轴交于B点,与响应稳态值的渐近线交于A点。图中OB即为对象的滞后时间τ,BC为对象的时间常数T,所得 的传递函数为： 四、实验内容与步骤 1．按图2-1接好实验线路,并把阀V1和V2开至某一开度,且使V1的开度大于V2的开度。 2．接通总电源和相关的仪表电源,并启动磁力驱动泵。
电子通信与软件工程 系2013-2014学年第2学期 《数字电路与逻辑设计实验》实验报告 --------------------------------------------------------------------------------------------------------------------- 班级: 姓名: 学号: 成绩: 同组成员: 姓名: 学号: --------------------------------------------------------------------------------------------------------------------- 一、 实验名称:集成计数器及寄存器的运用 二、实验目的: 1、熟悉集成计数器逻辑功能与各控制端作用。 2、掌握计数器使用方法。 三、 实验内容及步骤: 1、集成计数器74LS90功能测试。74LS90就是二一五一十进制异步计数器。逻辑简图为图8、1所示。 四、 五、 图8、1 六、 74LS90具有下述功能: ·直接置0(1)0(2)0(.1)R R ,直接置9(S9(1,·S,.:,＝1) ·二进制计数(CP 、输入QA 输出) ·五进制计数(CP 2输入Q D Q C Q B 箱出) ·十进制计数(两种接法如图8.2A 、B 所示) ·按芯片引脚图分别测试上述功能,并填入表 8、1、表8、2、表8、3中。
图8、2 十进制计数器 2、计数器级连 分别用2片74LS90计数器级连成二一五混合进制、十进制计数器。 3、任意进制计数器设计方法 采用脉冲反馈法(称复位法或置位法)。可用74LS90组成任意模(M)计数器。图8、3就是用74LS90实现模7计数器的两种方案,图(A)采用复位法。即计数计到M异步清0。图(B)采用置位法,即计数计到M一1异步置0。 图8、3 74LS90 实现七进进制计数方法 （1）按图8、3接线,进行验证。 （2）设计一个九进制计数器并接线验证。 （3）记录上述实验的同步波形图。 四、实验结果:
寄存器组的设计与实现 第______ _________组 成员___ ____ ____ 实验日期___ _____ _____ 实验报告完成日期___________ 1、实验目的 １、学习掌握Ｑｕａｒｔｕｓ软件的基本操作； ２、理解寄存器组的工作原理和过程； ３、设计出寄存机组并对设计的正确性进行验证； 二、实验内容
１、设计出功能完善的寄存器组，并对设计的正确性进行验证。要求如下： （１）用图形方式设计出寄存器组的电路原理图 （２）测试波形时用时序仿真实现，先将不同的数据连续写入 ４个寄存器后，再分别读出 （３）将设计文档封装成器件符号。 （４）数据的宽度最好是１６位 ２、能移位的暂存器实验，具体要求如下： （１）用图形方式设计出能移位的暂存器电路原理图，分别实 现左移、逻辑右移和算术右移。 （２）测试波形时要用时序仿真实现，测试数据不要全为０也 不要全为１，算术右移的测试数据要求为负数（即符号位为 １） （３）将设计文档封装成器件符号。 （4）数据的宽度最好是１６位 三、能完善的寄存器组设计思想 1、对于寄存器组设计思路 利用具有三态功能的寄存器堆７４６７０芯片进行设计，根据实验要求，需要设计１６位的存储器组，则需要７４６７０芯片４片，在寄存器组工作时，同时对４片７４６７０芯片进行读写操作控制，封装后即可作为包含有４个寄存器的１６位寄存器组在主机系统中调用。 2、对７４６７０器件的学习 ７４６７０（三态输出４×４寄存器堆）提供４个４位的寄存器，在功能上可对４个寄存器去分别进行写操作和读操作。在寄存器进行写操作时，通过ＷＢ、ＷＡ两个寄存器选择端的组合和００、０１、１０、１１、来选择寄存器，公国ＧＷＮ写操作端控制进行三态控制，在ＧＷＮ为低电平时将数据写入端数据Ｄ４Ｄ３Ｄ２Ｄ１写入该寄存器；在寄存
计算机原理与设计 实验报告 实验三多周期MIPS CPU的控制部件用有限状态机实现多周期CPU的控制部 件
一．实验目的 1、了解MIPS—CPU控制器的功能和工作原理； 2、掌握用有限状态机技术实现多周期控制器的方法； 3、熟练掌握用Verilog HDL语言设计多周期控制器的方法； 4、熟练掌握对多周期控制器的仿真实验验证和硬件测试两种调试方法； 5、掌握向MIPS-CPU顶层数据通路中增加控制单元的方法，并通过仿真验证和硬件测试两种方法对电路进行故障定位的调试技术。 二．实验内容 （1）MIPS—CPU控制器的有限状态机设计，根据MIPS—CPU 各种类型指令执行要求和有限状态机的设计原理，将多周期控制器的指令执行划分为多个状态，确定每一种指令的有限状态机，最后归纳为完整的多周期控制器有限状态机。通过Verilog HDL语言实现多周期控制器有限状态机。 （2）根据MIPS—CPU控制器的接口要求，在有限状态机的
基础上，用Verilog HDL实现完整的MIPS—CPU控制器的设计，并根据仿真波形，验证设计的正确性，并对出现的故障进行定位，修改程序，重新编译； （3）设计控制器的硬件下载测试方案。将编译通过的电路下载到实验台中。根据硬件调试结果验证设计的正确性，并对出现的故障进行定位，修改程序重新编译；最终完成控制器的硬件电路设计； （4）在MIPS—CPU指令系统的数据通路基础上，增加控制单元电路，并进行编译，仿真波形和调试。根据仿真波形，验证设计的正确性，并对出现的故障进行定位，修改程序，重新编译； （5）对增加了控制单元的顶层数据通路设计硬件下载测试方案。将编译通过的电路下载到实验台中。根据硬件调试结果验证设计的正确性，并对出现的故障进行定位，修改程序，重新编译；最终完成增加了控制单元的顶层数据通路设计。三．实验原理与步骤 1.把指令执行分成多个阶段，每个阶段在一个时钟周期内完成 （1）.时钟周期以最复杂阶段所花时间为准 （2）.尽量分成大致相等的若干阶段 （3）.每个阶段内最多只能完成：1次访存或1次寄存器堆读/写或1次ALU
过程控制实验 实验报告 班级:自动化1202 姓名:杨益伟 学号:120900３21 2015年１0月 信息科学与技术学院 实验一过程控制系统建模 作业题目一: 常见得工业过程动态特性得类型有哪几种?通常得模型都有哪些？在Ｓimｕlｉnｋ中建立相应模型,并求单位阶跃响应曲线、 答:常见得工业过程动态特性得类型有:无自平衡能力得单容对象特性、有自平衡能力得单容对象特性、有相互影响得多容对象得动态特性、无相互影响得多容对象得动态特性等。通常得模型有一阶惯性模型,二阶模型等、 单容过程模型 1、无自衡单容过程得阶跃响应实例 已知两个无自衡单容过程得模型分别为与,试在Siｍulinｋ中建立模型,并求单位阶跃响应曲线。 Simuｌinｋ中建立模型如图所示: 得到得单位阶跃响应曲线如图所示:
2、自衡单容过程得阶跃响应实例 已知两个自衡单容过程得模型分别为与,试在Sｉmulinｋ中建立模型,并求单位阶跃响应曲线。 Ｓimulink中建立模型如图所示: 得到得单位阶跃响应曲线如图所示:
多容过程模型 3、有相互影响得多容过程得阶跃响应实例 已知有相互影响得多容过程得模型为,当参数, 时,试在Ｓiｍｕlink中建立模型,并求单位阶跃响应曲线在Ｓimｕlink中建立模型如图所示:得到得单位阶跃响应曲线如图所示:
4、无相互影响得多容过程得阶跃响应实例 已知两个无相互影响得多容过程得模型为(多容有自衡能力得对象)与(多容无自衡能力得对象),试在Simuｌink中建立模型,并求单位阶跃响应曲线。 在Simuｌink中建立模型如图所示: 得到得单位阶跃响应曲线如图所示:
寄存器实验报告
一、实验目的 1. 了解寄存器的分类方法，掌握各种寄存器的工作原理； 2. 学习使用V erilog HDL 语言设计两种类型的寄存器。 二、实验设备 PC 微机一台，TD-EDA 实验箱一台，SOPC 开发板一块。 三、实验内容 寄存器中二进制数的位可以用两种方式移入或移出寄存器。第一种方法是以串行的方式将数据每次移动一位，这种方法称之为串行移位(Serial Shifting)，线路较少，但耗费时间较多。第二种方法是以并行的方式将数据同时移动，这种方法称之为并行移位(Parallel Shifting)，线路较为复杂，但是数据传送的速度较快。因此，按照数据进出移位寄存器的方式，可以将移位寄存器分为四种类型：串行输入串行输出移位寄存器(Serial In- Serial Out)、串行输入并行输出移位寄存器(Serial In- Parallel Out)、并行输入串行输出移位寄存器(Parallel In- Serial Out)、并行输入并行输出移位寄存器(Parallel In-Parallel Out)。 本实验使用V erilog HDL 语言设计一个八位并行输入串行输出右移移位寄存器(Parallel In- Serial Out)和一个八位串行输入并行输出寄存器(Serial In- Parallel Out)，分别进行仿真、引脚分配并下载到电路板进行功能验证。 四、实验步骤 1．并行输入串行输出移位寄存器实验步骤 1）. 运行Quartus II 软件，选择File New Project Wizard 菜单，工程名称及顶层文件名称为SHIFT8R，器件设置对话框中选择Cyclone 系列EP1C6Q240C8 芯片，建立新工程。 2.) 选择File New 菜单，创建V erilog HDL 描述语言设计文件，打开文本编辑器界面。 3.) 在文本编辑器界面中编写V erilog HDL 程序，源程序如下： module SHFIT8R(din,r_st,clk,load,dout); input [7:0]din; input clk,r_st,load; output dout; reg dout; reg [7:0]tmp; always @(posedge clk) if(!r_st) begin dout<=0; end else begin if(load) begin tmp=din; end else
计算机过程控制实验报告
实验1 单容水箱液位数学模型的测定实验 1、试验方案： 水流入量Qi 由调节阀u 控制，流出量Qo 则由用户通过负载阀R 来改变。被调量为水位H 。分析水位在调节阀开度扰动下的动态特性。 直接在调节阀上加定值电流，从而使得调节阀具有固定的开度。（可以通过智能调节仪手动给定，或者AO 模块直接输出电流。） 调整水箱出口到一定的开度。 突然加大调节阀上所加的定值电流观察液位随时间的变化，从而可以获得液位数学模型。 通过物料平衡推导出的公式： μμk Q H k Q i O ==, 那么 )(1 H k k F dt dH -=μμ， 其中，F 是水槽横截面积。在一定液位下，考虑稳态起算点，公式可以转换成 μμR k H dt dH RC =+。 公式等价于一个RC 电路的响应函数，C=F 就是水容，k H R 0 2= 就是水阻。 如果通过对纯延迟惯性系统进行分析，则单容水箱液位数学模型可以使用以下S 函数表示： ) 1()(0 += TS S KR S G 。 相关理论计算可以参考清华大学出版社1993年出版的《过程控制》，金以慧编著。 2、实验步骤： 1) 在现场系统A3000-FS 上，将手动调节阀JV201、JV206完全打开，使下水箱闸板具有 一定开度，其余阀门关闭。 2) 在控制系统A3000-CS 上，将下水箱液位（LT103）连到内给定调节仪输入端，调节仪 输出端连到电动调节阀（FV101）控制信号端。 3) 打开A3000-CS 电源，调节阀通电。打开A3000-FS 电源。 4) 在A3000-FS 上，启动右边水泵（即P102），给下水箱（V104）注水。 给定值 图1 单容水箱液位数学模型的测定实验
实验四典型时序电路的功能测试与综合仿真报告 15291204张智博一．74LS290构成的24位计数器 方法：第一片74290的Q3与第二片的INB相连，R01，R02相连，INA，R91,R92悬空构成24位计数器。50Hz，5v方波电压源提供时钟信号，用白炽灯显示输出信号。 实验电路： 实验现象：
输出由000000变为000001，000010，000011，000100，001000，001001，001010，001011，001100，010001，010000，010010，010011，010100，011000，011001，011010，011011，011100，100000，100001，100010，100011，100100，最终又回到000000，实现一次进位。 二．74LS161构成的24位计数器 方法：运用多次置零法 用两片74LS161构成了24位计数器，两片计数器的时钟信号都由方波电压源提供，第一片芯片的Q3和第二片芯片的Q0通过与非门，构成两个74LS161的LOAD信号，第一片的CO接第二片的ENT，其他ENT和ENP接Vcc（5v）。输出接白炽灯。 电路图： 实验现象：以下为1—24的计数过程
三．74LS194构成的8位双向移位寄存器 方法：通过两片194级联，控制MA,MB的值，来控制左右移动 实验电路由两片74LS194芯片构成。两个Ma接在一起，两个Mb接在一起，第一片的Dr，第二片的Dl，分别通过开关接到Vcc（5v）上。第一片的Q3接到第二片的Dr，第二片的Q0接到第一片的Dl。8个输出端分别接白炽灯。 实验电路：
杭州电子科技大学计算机学院 实验报告 实验项目： 课程名称：计算机组成原理与系统结构设计 姓名： 学号： 同组姓名： 学号 : 实 验 位 置 （ 机 号 ） ： 实验日期： 指 导 教 师： 实验 内容 （算 法、 程 序、 步骤 和 方 法） 一、 实验目的 （1 ）学会使用Verilog HDL 进行时序电路的设计方法。 （2）掌握灵活应用Verilog HDL 进行各种描述与建模的技巧和方法。 （3 ）学习寄存器堆的数据传送与读 /写工作原理，掌握寄存器堆得设计方法。 二、 实验仪器 ISE 工具软件 三、 步骤、方法 （1） 启动Xilinx ISE 软件，选择File->New Project,输入工程名shiyan2,默认选择后，点 击Next 按钮，确认工程信息后点击 Finish 按钮，创建一个完整的工程。 （2） 在工程管理区的任意位置右击，选择 New Source 命令。弹出 New Source Wizard 对 话框， 选择Verilog Module,并输入Verilog 文件名，点击Next 按钮进入下一步， 点击Finish 完成创建。 （3） 编辑程序源代码，然后编译，综合；选择 Synthesize--XST 项中的Check Syntax 右击 选择 Run 命令，并查看RTL 视图；如果编译出错，则需要修改程序代码，直至正确。 （4） 在工程管理区将 View 类型设置成 Simulation ，在任意位置右击，选择 New Source 命 令，选择Verilog Test Fixture 选项。点击Next ，点击Finish ，完成。编写激励代码，观察仿 真波形，如果验证逻辑有误，则修改代码，重新编译，仿真，直至正确。 （5） 由于实验四并未链接实验板，所以后面的链接实验板的步骤此处没有。
东南大学自动化学院 实验报告 课程名称：过程控制实验 实验名称：水箱液位控制系统 院（系）：自动化专业：自动化姓名：学号： 实验室：实验组别： 同组人员： 实验时间： 评定成绩：审阅教师：
目录 一、系统概论 (3) 二、对象的认识 (4) 三、执行机构 (14) 四、单回路调节系统 (15) 五、串级调节系统Ⅰ (18) 六、串级调节系统Ⅱ (19) 七、前馈控制 (21) 八、软件平台的开发 (21)
一、系统概论 1.1实验设备 图1.1 实验设备正面图图1.2 实验设备背面图 本实验设备包含水箱、加热器、变频器、泵、电动阀、电磁阀、进水阀、出水阀、增压器、流量计、压力传感器、温度传感器、操作面板等。 1.1.2 铭牌 ·加热控制器： 功率1500w，电源220V（单相输入） ·泵： Q40-150L/min，H2.5-7m，Hmax2.5m，380V，VL450V， IP44，50Hz，2550rpm，1.1kw，HP1.5，In2.8A，ICL B ·全自动微型家用增压器： 型号15WZ-10，单相电容运转马达 最高扬程10m，最大流量20L/min，级数2，转速2800rmp，电压220V， 电流0.36A，频率50Hz，电容3.5μF，功率80w，绝缘等级 E ·LWY-C型涡轮流量计： 口径4-200mm，介质温度-20—+100℃，环境温度-20—+45℃，供电电源+24V， 标准信号输出4-20mA，负载0-750Ω，精确度±0.5%Fs ±1.0%Fs，外壳防护等级 IP65 ·压力传感器 YMC303P-1-A-3 RANGE 0-6kPa，OUT 4-20mADC，SUPPLY 24VDC，IP67，RED SUP+，BLUE OUT+/V- ·SBWZ温度传感器 PT100 量程0-100℃，精度0.5%Fs，输出4-20mADC，电源24VDC
实验六移位寄存器的设计 一、实验目的 1、掌握中规模4位双向移位寄存器逻辑功能及使用方法。 2、熟悉移位寄存器的应用—实现数据的串行、并行转换和构成环形计数器。 二、实验预习要求 1、复习有关寄存器及串行、并行转换器有关内容。 2、查阅CC40194、CC4011及CC4068 逻辑线路。熟悉其逻辑功能及引脚排列。 3、在对CC40194进行送数后，若要使输出端改成另外的数码，是否一定要使寄存器清零？ 4、使寄存器清零，除采用R C输入低电平外，可否采用右移或左移的方法？可否使用并行送数法？若可行，如何进行操作？ 5、若进行循环左移，图6－4接线应如何改接？ 6、画出用两片CC40194构成的七位左移串 /并行转换器线路。 7、画出用两片CC40194构成的七位左移并 /串行转换器线路。 三、实验设备及器件 1、＋5V直流电源 2、单次脉冲源 3、逻辑电平开关 4、逻辑电平显示器 5、CC40194×2（74LS194）CC4011(74LS00) CC4068(74LS30) 四、设计方法与参考资料 1、移位寄存器是一个具有移位功能的寄存器，是指寄存器中所存的代码能够在移位脉冲的作用下依次左移或右移。既能左移又能右移的称为双向移位寄存器，只需要改变左、右移的控制信号便可实现双向移位要求。根据移位寄存器存取信息的方式不同分为：串入串出、串入并出、并入串出、并入并出四种形式。 本实验选用的4位双向通用移位寄存器，型号为CC40194或74LS194，两者功能相同，可互换使用，其逻辑符号及引脚排列如图6－1所示。 其中D0、D1、D2、D3为并行输入端；Q0、Q1、Q2、Q3为并行输出端；S R为右移串行输 C为直接无条件清零端； 入端，S L为左移串行输入端；S1、S0为操作模式控制端；R
实验四 译码器的设计及延迟估算 1、 设计译码器并估算延迟 设计一个用于16bit 寄存器堆的译码器，每一个寄存器有32bit 的宽度，每个bit 的寄存器单元形成的负载可以等效为3个单位化的晶体管(后面提到负载都为单位化后的负载)。 译码器的结构可参考典型的4-16译码器 译码器和寄存器堆的连接情况(Output 输出为1的一行寄存器被选中) ① 假定4个寄存器地址位的正反8个输入信号，每个信号的输入负载可以等效为10。确定 译码器的级数，并计算相关逻辑努力，以此来确定每一级中晶体管的尺寸（相当于多少个单位化的晶体管）及整个译码电路的延迟(以单位反相器的延迟的本征延迟Tp0为单位)。 解： 96332,10int =?==ext g C C C ,9.696/10F ==? 假定每一级的逻辑努力：G=1，又因为分支努力(每个信号连接8个与非门)： 81*8*1B ==， 路径努力8.7686.91=??==GFB H 所以，使用最优锥形系数就可得到最佳的电路级数39.36.3ln 8.76ln 6.3ln ln ===H N ,故N 取3级。 因为逻辑努力：2121G =??=，路径努力：6.15386.92=??==GFB H 则使得路径延时最小的门努力 36.5)6.153(3/1===N H h 。 所以： . 36.5136.5,68.2236.5, 36.5136.5132211=========g h f g h f g h f
故第一级晶体管尺寸为7.68 1036.5=?； 第二级尺寸为956.1768.27.6=?； 第三级尺寸为96244.9636.5956.17≈=?。 故延迟为：0008.22)36.5136.5436.51(p p p t t t =+++++= ② 如果在四个寄存器地址输入的时候，只有正信号，反信号必须从正信号来获得。每个正信号的输入的等效负载为20,使用与①中同样的译码结构，在这种条件下确定晶体管的大小并评估延迟(以单位反相器的延迟的本征延迟Tp0为单位)。 解：因为输入时通过两级反相器，使这两个反相器分摊原来单个反相器的等效扇出，将两级反相器等效为一级，故其逻辑努力32.236.5h ==, 故36.5,68.2,32.2,32.24321====f f f f 所以： 第一级尺寸为：()9.2832.210=?； 第二级尺寸为：728.632.29.2=?； 第三级尺寸为：03.1868.2728.6=?； 第四级尺寸为：65.9636.503.18=? 正信号通路的延迟为：()0036.2236.5136.5436.5132.2132.2p p p t t t =++++++++= 反信号通路情况与上问相同，延迟为0008.22)36.5136.5436.51(p p p t t t =+++++= 2、 根据单位反相器(NMOS:W=0.5u L=0.5u PMOS:W=1.8u L=0.5u)，设计出实 际电路，并仿真1题中第一问的路径延迟。 设计出实际电路如下：
《过程控制系统实验报告》 院－系： 专业： 年级： 学生姓名： 学号： 指导教师： 2015 年6 月
过程控制系统实验报告 部门：工学院电气工程实验教学中心实验日期：年月日 姓名学号班级成绩 实验名称实验一单容水箱液位定值控制实验学时 课程名称过程控制系统实验及课程设计教材过程控制系统 一、实验仪器与设备 A3000现场系统，任何一个控制系统，万用表 二、实验要求 1、使用比例控制进行单溶液位进行控制，要求能够得到稳定曲线，以及震荡曲线。 2、使用比例积分控制进行流量控制，能够得到稳定曲线。设定不同的积分参数，进行 比较。 3、使用比例积分微分控制进行流量控制，要求能够得到稳定曲线。设定不同的积分参数，进行比较。 三、实验原理 (1)控制系统结构 单容水箱液位定值(随动)控制实验，定性分析P, PI，PD控制器特性。 水流入量Qi由调节阀u控制，流出量Qo则由用户通过负载阀R来改变。被调量为水位H。使用P,PI , PID控制，看控制效果，进行比较。 控制策略使用PI、PD、PID调节。 (2)控制系统接线表 使用ADAM端口测量或控制量测量或控制量标号使用PLC端 口 锅炉液位LT101 AI0 AI0 调节阀FV101 AO0 AO0 四、实验内容与步骤 1、编写控制器算法程序，下装调试；编写测试组态工程，连接控制器，进行联合调试。这些步骤不详细介绍。
2、在现场系统上，打开手阀QV-115、QV-106，电磁阀XV101（直接加24V到DOCOM，GND到XV102控制端），调节QV-116闸板开度(可以稍微大一些)，其余阀门关闭。 3、在控制系统上，将液位变送器LT-103输出连接到AI0，AO0输出连到变频器U-101控制端上。 注意：具体哪个通道连接指定的传感器和执行器依赖于控制器编程。对于全连好线的系统，例如DCS，则必须安装已经接线的通道来编程。 4、打开设备电源。包括变频器电源，设置变频器4-20mA的工作模式，变频器直接驱动水泵P101。 5、连接好控制系统和监控计算机之间的通讯电缆，启动控制系统。 6、启动计算机，启动组态软件，进入测试项目界面。启动调节器，设置各项参数，将调节器的手动控制切换到自动控制。 7、设置PID控制器参数，可以使用各种经验法来整定参数。这里不限制使用的方法。 五、实验结果记录及处理 六、实验心得体会： 比例控制特性：能较快克服扰动的影响，使系统稳定下来，但有余差。 比例积分特性：能消除余差，它能适用于控制通道时滞较小、负荷变化不大、被控量不允许由余差的场合。 比例微分特性：对于改善系统的动态性能指标，有显著的效果。
《过程控制系统》实验报告 学院：电气学院 专业：自动化 班级：1505 姓名及学号：任杰311508070822 日期：2018.6.3
实验一、单容水箱特性测试 一、 实验目的 1. 掌握单容水箱阶跃响应测试方法，并记录相应液位的响应曲线。 2. 根据实验得到的液位阶跃响应曲线，用相关的方法确定被测对象的特征参数T 和传递函数。 二、 实验设备 1. THJ-FCS 型高级过程控制系统实验装置。 2. 计算机及相关软件。 3. 万用电表一只。 三、 实验原理 图1 单容水箱特性测试结构图 由图 2-1 可知，对象的被控制量为水箱的液位 h ，控制量（输入量）是流入水箱中的流量 Q 1，手动阀 V 1 和 V 2 的开度都为定值，Q 2 为水箱中流出的流量。根据物料平衡关系，在平衡状态时02010=-Q Q （式2-1），动态时，则有dt dV Q Q = -21，（式2-2）式中 V 为水箱的贮水容积，dt dV 为水贮存量的变化率，它与 h 的关
系为Adh dV =，即dt dh A dt dV =（式2-3），A 为水箱的底面积。把式（2-3）代入式（2-2）得dt dh A Q Q =-21（式2-4）基于S R h Q =2,S R 为阀2V 的液阻，（式2-4）可改写为dt dh A R h Q S =-1，1KQ h dt dh AR S =+或()()1s 1+=Ts K s Q H （式2-5）式中s AR T =它与水箱的底面积A 和2V 的S R 有关，（式2-5）为单容水箱的传递函数。若令()S R S Q 01=,常数=0R ，则式2-5可表示为()T S KR S R K S R T S T K S H 11/000+-=?+= 对上式取拉氏反变换得()()T t e KR t h /01--=（式2-6）,当∞→t 时()0KR h =∞,因而有()0/R h K ∞==输出稳态值/阶跃输入，当T t =时，()() ()∞==-=-h KR e KR T h 632.0632.01010，式2-6表示一阶惯性响应曲线是一单调上升的指数函数如下图2-2所示 当由实验求得图 2-2 所示的阶跃响应曲线后，该曲线上升到稳态值的 63%所对应的时间，就是水箱的时间常数 T 。该时间常数 T 也可以通过 坐标原点对响应曲线作切线，切线与稳态值交点所对应的时间就是 时间常数 T ，由响应曲线求得 K 和 T 后，就能求得单容水箱的传递函 数如式（2-5）所示。 如果对象的阶跃响应曲线为图 2-3，则在此曲线的拐点 D 处作一切线，它与时间轴交于 B 点，与响应稳态值的渐近线交于 A 点。图中OB 即为对象的滞后时间
浙工大过程控制实验报告 202103120423徐天宇过程控制系统实验报告 实验一：系统认识及对象特性测试 一实验目的 1了解实验装置结构和组成及组态软件的组成使用。 2 熟悉智能仪表的使用及实验装置和软件的操作。 3熟悉单容液位过程的数学模型及阶跃响应曲线的实验方法。 4学会有实际测的得单容液位过程的阶跃响应曲线，用相关的方法分别确定它们的参数，辨识过程的数学模型。二实验内容 1 熟悉用MCGS组态的智能仪表过程控制系统。 2 用阶跃响应曲线测定单容液位过程的数学模型。三实验设备 1 AE2000B型过程控制实验装置。 2 计算机，万用表各一台。 3 RS232-485转换器1只，串口线1根，实验连接线若干。四实验原理 如图1-1所示，设水箱的进水量为Q1，出水量为Q2，水箱的液面高度为h，出水阀V2固定于某一开度值。根据物料动态平衡的关系，求得： 在零初始条件下，对上式求拉氏变换，得：
式中，T为水箱的时间常数（注意：阀V2的开度大小会影响到水箱的时间常数），T=R2*C，K=R2为单容对象的放大倍数， R1、R2分别为V1、V2阀的液阻，C 为水箱的容量系数。 阶跃响应曲线法是指通过调节过程的调节阀，使过程的控制输入产生一个阶跃变化，将被控量随时间变化的阶跃响应曲线记录下来，再根据测试记录的响应曲线求取输入输出之间的数学模型。本实验中输入为电动调节阀的开度给定值OP，通过改变电动调节阀的开度给定单容过程以阶跃变化的信号，输出为上水箱的液位高度h。电动调节阀的开度op通过组态软件界面有计算机传给智能仪表，有智能仪表输出范围为：0~100%。水箱液位高度有由传感变送器检测转换为4~20mA的标准信号，在经过智能仪表将该信号上传到计算机的组态中，由组态直接换算成高度值，在计算机窗口中显示。因此，单容液位被控对象的传递函数，是包含了由执行结构到检测装置的所有液位单回路物理关系模型有上述机理建模可知，单容液位过程是带有时滞性的一阶惯性环节，电动调节阀的开度op，近似看成与流量Q1成正比，当电动调节阀的开度op为一常量作为阶跃信号时，该单容液位过程的阶跃响应为 需要说明的是表达式（2-3）是初始量为零的情况，如果是在一个稳定的过程下进行的阶跃响应，即输入量是在原来的基础上叠加上op的变化，则输出表达式是对应原来输出值得基础上的增
成绩： 计算机原理实验室实验报告 本说明打印前删除！！proteus 实验报告格式必须保持原样，蓝色部分按照实验内容自行填写；全班统一使用A4大小纸张，部分困难学生可以使用等大小纸张，自绘实验报告格式；全部实验完成后，学委按照实验顺序把每个学生的实验报告（含首页）装订成册，按照学号顺序排列，提交给实验指导老师（询问代课老师，学校将实验工作指派给了哪位老师）。 学委提交报告时，需要同时提交（附录）实验成绩登记表一份。其中表头部分课程，班级，班级总人数照实填写，项目填写本学期本课程的实验数量；学号姓名栏按照顺序填写，报告一栏填写该同学交报告的份数（每项目每人一份报告）；出勤和成绩栏留空，由实验室填写；特殊情况填写在备注处，若空间不够请写于背面并在备注处标明；若有学号超过58号的情况，请在背后按照格式登记所有项目；空学号可以不留空位置，顺序递进。 课程：计算机组成原理 姓名：刘翔翔 专业：软件工程 学号：1420561 21 日期：2016年6月 太原工业学院 计算机工程系
实验二：输寄存器实验 实验环境PC机＋Win 7＋proteus仿真器实验日期2016.06.01 一．实验内容 基本要求 1.理解CPU运算器中寄存器的作用 2.设计并验证寄存器组（至少四个寄存器） 扩展要求 3.实现更多的寄存器（至少8个） 思考题： 思考随着寄存器的增多，电路设计的复杂度是什么比例增大？ 二．理论分析或算法分析 1.基本要求 使用74LS373充当寄存器，74LS139做地址译码，74LS245用作输入，数码管显示寄存器内的数据。74LS139为二-四译码器，用两根线作为地址线接到74LS139的输入端，输出端分别接到每个74LS373的OE上，再用一个74LS139配合反相器产生控制每个74LS373的LE的信号。74LS245的输出端分别对应接到373输入端的每个管脚上的。74LS373的输出端对应接到数码管的对应管教上，以实现数据的显示。先在各个寄存器中输入不同的数据，然后关闭74ls248(输入)，选择不同的373(寄存器)，在数码管上显示不同的数据。 2.扩展要求 与基本要求相比大体不变，地址译码部分选择74LS138来做地址译码器。原理图连接方式原理不变，验证方式不变。
设计示例2：寄存器堆设计 1、 功能概述： MIPS 指令格式中的寄存器号是5bits ，指令可以访问25=32个32位的寄存器。这样的一堆寄存器“堆在一起”构成一个寄存器堆（Register File ）。模块框图如图1所示： Regfile 图1 模块框图 2、 结构框图： 3、 接口说明： 表1： 寄存器堆模块接口信号说明表 clk we wdata Valid Valid waddr rst_n 图2 寄存器堆写时序框图
4、设计电路源代码 //功能描述风格寄存器堆的设计 module regfile( input clk, input rst_n, //写端口 input we, //写使能 input[4:0] waddr, //写寄存器下标 input[31:0] wdata, //待写入寄存器堆的数据 //读端口1 input[4:0]raddr1, //读端口1寄存器下标 output[31:0] rdata1,//从端口1读出的寄存器堆的数据 //读端口2 input[4:0]raddr2, //读端口2寄存器下标 output[31:0] rdata2 //从端口2读出的寄存器堆的数据); reg[31:0] regs[0:31]; //32个32位寄存器堆 //Write operation always @ (posedge clk or negedge rst_n) begin if(!rst_n) begin:reset_all_registers //将32个寄存器复位为0. integer i; for(i=0;i<32;i=i+1) regs[i] = 32'd0; end else begin //写寄存器堆有效时，更新寄存器堆中某个寄存器的数据 if((we == 1'b1) && (waddr != 5'h0)) begin regs[waddr] <= wdata; end end end //Read port1 operation assign rdata1 = (raddr1 == 5'd0) ? 32'd0 : regs[raddr1]; //Read port2 operation assign rdata2 = (raddr2 == 5'd0) ? 32'd0 : regs[raddr2];
实验报告 课程名称：过程控制 实验名称：单回路控制系统的参数整定专业：自动化专业 姓名： 学号： 2013 /2014 学年第 2 学期
实验一单回路控制系统的参数整定 2014年4月28日 一、实验要求 1、了解调节器特性的实验测试方法； 2、掌握依据飞升特性曲线求取对象动态特性参数和调节器参数的方法； 3、熟悉单回路控制系统的工程整定方法。 二、实验内容 测得某工业过程的单位阶跃响应数据，如附表所示；单位阶跃响应曲线，如图1所示： 0.2 0.4 0.6 0.8 1 1.2 t/s y ( t ) 0.2 0.4 0.6 0.8 1 1.2 t/s y ( t ) 图1 单位阶跃响应曲线 1、试用高阶传递函数描述该过程的动态特性； G(s)=K/(Ts+1) 2=1.25/(25.9s+1) 2*e^-10s 2、在Simulink中搭建解算出的被控对象单回路控制系统； 3、采用稳定边界法整定调节器参数，并给出P、PI、PID三种调节器的控制曲线； Kp=5,Pm=1/Kp=0.2时，等幅振荡，Tm80。
P: 2Pm=0.4 PI: 2.2Pm=0.44 0.85Tm=68 PID: 1.7Pm=0.34 0.5Tm=40 0.125Tm=10 三种调节器的控制曲线：
4、比较、分析实验结果 P调节器稳态产生了静差；PI调节器相对P调节器稳态无静差，但是调节时间延长；PID 调节器相对前两者无论上升时间还是调节时间都变短了，稳态也无静差。
实验报告 课程名称：过程控制 实验名称：串级控制系统专业：自动化专业 姓名： 学号： 2013 /2014 学年第 2 学期
实验一 单容自衡水箱特性的测试 一、实验目的 1. a 根据实验得到的液位阶跃响应曲线，用相应的方法确定被测对象的特征参数K 、T 和传递函数。 二、实验设备 1. A3000高级过程控制实验系统 2. 计算机及相关软件 三、实验原理 由图2.1可知，对象的被控制量为水箱的液位h ，控制量（输入量）是流入水箱中的流量Q 1，Q 2为流出水箱的流量。手动阀QV105和闸板QV116的开度（5~10毫米）都为定值。根据物料平衡关系，在平衡状态时： 0Q Q 2010=- （1） 动态时则有： dt dV Q Q 21=- （2） 式中V 为水箱的贮水容积，dt dV 为水贮存量的变化率，它与h 的关系为Adh dV =，即： dt dh A dt dV = （3） A 为水箱的底面积。把式（3）代入式（2）得： QV116 V104 V103 h ?h QV105 QV102 P102 LT103 LICA 103 FV101 M Q 1 Q 2 图2.1单容水箱特性测试结构图
图2.2 单容水箱的单调上升指数曲线 dt dh A =-21Q Q （4） 基于S 2R h Q =，R S 为闸板QV116的液阻，则上式可改写为dt dh A R h Q S =-1，即： 或写作： 1 )()(1+=TS K s Q s H （5） 式中T=AR S ，它与水箱的底积A 和V 2的R S 有关；K=R S 。式（5）就是单容水箱的传递函数。 若令S R s Q 01)(=，R 0=常数，则式（5）可改为： T S KR S R K S R T S T K s H 0011/)(0+-=?+= 对上式取拉氏反变换得： )e -(1KR h(t)t/T 0-= （6） 当∞→t 时0KR )h(=∞，因而有=∞=0R )h(K 阶跃输入 输出稳态值。当t=T 时，则)h(KR )e -(1KR h(T) 001∞===-0.6320.632。式（6）表示一阶惯性环节的响应曲线是一单调上升的指数函数，如图2.2所示。 当由实验求得图2.2所示的阶跃响应曲线后，该曲线上升到稳态值的63%所对应的时间，就是水箱的时间常数T 。该时间常数T 也可以通过坐标原点对响应曲线作切线，切线与稳态值交点所对应的时间就是时间常数T ，由响应曲线求得K 和T 后，就能求得单容水箱的传递函数。 1KQ h dt dh AR S =+
实验六 移位寄存器功能测试及应用 --实验报告要求 一. 实验目的(0.5分） 1. 熟悉寄存器、移位寄存器的电路结构和工作原理。 2. 掌握中规模4位双向移位寄存器逻辑功能及使用方法。 3. 熟悉移位寄存器的应用。 二. 实验电路 D0、D1 、D2 、D3为并行输入端；Q0、Q1、Q2、Q3为并行输出端；SR 为右移串行输入端，SL 为左移串行输入端；S1、S0 为操作模式控制端；R C 为直接无条件清零端；CP 为时钟脉冲输入端。 三 图2 CC40194/74LS194 逻辑功能测试 图1 CC40194/74LS194的逻辑符号及引脚功能 图3 环形计数器
四. 实验原理（0.5分） 1.移位寄存器是一个具有移位功能的寄存器，是指寄存器中所存的代码能够在移位脉冲的作用下依次左移或右移。既能左移又能右移的称为双向移位寄存器，只需要改变左、右移的控制信号便可实现双向移位要求。根据移位寄存器存取信息的方式不同分为：串入串出、串入并出、并入串出、并入并出四种形式。 本实验选用的4位双向通用移位寄存器，型号为CC40194或74LS194，两者功能相同，可互换使用。 74LS194有5种不同操作模式：即并行送数寄存，右移（方向由Q0-->Q3）,左移（方向由Q3→Q0），保持及清零。 2．移位寄存器应用很广，可构成移位寄存器型计数器：顺序脉冲发生器；串行累加器；可用数据转换，即把串行数据转换为并行数据，或把并行数据转换为串行数据等。本实验研究移位寄存器用作环形计数器和数据的串、并行转换。 （1）环行计数器 把移位寄存器的输出反馈到它的串行输入端，就可以进行循环移位。 （2）实现数据、并行转换器 a）串行∕并行转换器 串行∕并行转换器是指串行输入的数码，经转换电路之后变换成并行输出。 b）并行∕串行转换器 并行∕串行转换器是指并行输入的数码经转换电路之后，换成串行输出。 五. 实验内容与步骤（共1分） 1. 2.测试74LS194的逻辑功能（0.5分） (1)在实验箱上选取一个16P插座，按定位标记插好74LS194集成块。 (2)将实验挂箱上＋5V直流电源接40194的16脚，地接8脚。S1、S0、SL、SR、D0、D1、D2、D3分别接至逻辑电平开关的输出插口；Q0、Q1、Q2、Q3接至发光二极管。CP端接单次脉冲源。 (3)改变不同的输入状态，逐个送入单次脉冲，观察寄存器输出状态，记录之。 a)清除：令=0，其它输入均为任意态，这时寄存器输出Q0、 Q1、 Q2 、Q3应均为0。清除后，至=1。 b）送数：令=S1=S0=1 ，送入任意4位二进制数，如D0、D1、D2、D3=1010，加CP脉冲，观察CP=0、CP由1→0、CP=1三种情况下寄存器输出状态的变化，观察寄存输出状态变化是否发生在CP脉冲的上升沿。 （c）右移：清零后，令=1， S1=0 S0=1，由右移输入端S R送入二进制数码如0100，由CP端连续加4个脉冲，观察输出情况，记录之。 （d）左移：先清零或予至，再令=1 S1=1，S0=0，由左移输入端S L送入二进制数码