实验一常用数字逻辑门电路的研究
1.实验目的
a.熟悉数字电路实验箱的正确使用方法；
b.熟悉常用门电路的逻辑符号及逻辑功能；
c.测量逻辑门电路的时延参数
2.实验原理
a.CMOS常用门电路
CD4001（四2输入或非门）引脚图
CD4069（六反相器）引脚图
CD4070（四异或门）引脚图
CD4011（四2输入与非门）引脚图
CURSOR为光标测量功能按键。
光标类型：电压、时间
电压／时间测量方式
光标a或光标b将同时出现，由 SELECT键选择调整哪一个光标。
由多功能旋钮控制器来调整光标在屏幕上的位置。
显示的读数即代表的物理量。
Va:a光标对被测通道地的电压。
Vb:b光标对被测通道地的电压。
Detail V：为被测通道两个光标之间的电压值。
Ta:a标对水平参考点的时间。
Tb:b光标对水平参考点的时间
Detail T：为两个光标之间的时间值。
3.实验内容
a.用逻辑箱观测4070的逻辑功能并完成下表
b.测量六反相器CD4069的时延参数
将CD4069中的六个非门依次串联连接，在输入端输入250KHz的TTL信
号，用双踪示波器观测输入、输出的波形。并将波形展开测试传输延迟
时间Td的值。
4.实验要求
若出现故障，可利用仪器进行以下检测
1.用示波器或万用表检测器件电源及地引脚电压是否正确。
2.用示波器或万用表检测各集成块输入输出引脚是否正常。（一级一级检
查到集成块引脚，注意不要造成引脚短路。）
1.按要求完成原始数据记录
2.回答实验课后思考题
3.总结实验结论
4.完成实验报告
5.实验数据
6.实验结论
实验中异或门正常工作，CD6049波形展开测试传输延迟时间较短。
7.总结
此次实验我成功地掌握了简单的逻辑门和用与非门实现与或非逻辑门电路的线路制作，虽然实验过程中有许多问题伴随而出，但在通过我查询资料和请教老师和同学后，所有问题迎刃而解
通过本次实验我更能地体会到数字时代的魅力，作为工科计算机专业、机电专业等的基础课程，我们更要好好汲取其中的精华，数字逻辑这门课程给我最大的感受还是要多实践多动脑，多感受其中一些知识在生活中的运用。
实验一逻辑门电路的基本参数及逻辑功能测试 一、实验目的 1、了解TTL与非门各参数的意义。 2、掌握TTL与非门的主要参数的测试方法。 3、掌握基本逻辑门的功能及验证方法。 4、学习TTL基本门电路的实际应用。 5、了解CMOS基本门电路的功能。 6、掌握逻辑门多余输入端的处理方法。 二、实验仪器 三、实验原理 (一) 逻辑门电路的基本参数 用万用表鉴别门电路质量的方法：利用门的逻辑功能判断，根据有关资料掌握电路组件管脚排列，尤其是电源的两个脚。按资料规定的电源电压值接 好（5V±10%）。在对TTL与非门判断时，输入端全悬空，即全 “1”，则输出端用万用表测应为以下，即逻辑“0”。若将其 中一输入端接地，输出端应在左右（逻辑“1”），此门为合格 门。按国家标准的数据手册所示电参数进行测试：现以手册中 74LS20二-4输入与非门电参数规范为例，说明参数规范值和测试条件。 TTL与非门的主要参数 空载导通电源电流I CCL （或对应的空载导通功耗P ON ）与非门处于不同的工作状态，电 源提供的电流是不同的。I CCL 是指输入端全部悬空（相当于输入全1），与非门处于导通状态，
输出端空载时，电源提供的电流。将空载导通电源电流I CCL 乘以电源电压就得到空载导通功 耗P ON ，即 P ON = I CCL ×V CC 。 测试条件：输入端悬空，输出空载，V CC =5V。 通常对典型与非门要求P ON ＜50mW，其典型值为三十几毫瓦。 2、空载截止电源电流I CCh （或对应的空载截止功耗P OFF ） I CCh 是指输入端接低电平，输出端开路时电源提供的电流。空载截止功耗POFF为空载 截止电源电流I CCH 与电源电压之积，即 P OFF = I CCh ×V CC 。注意该片的另外一个门的输入也要 接地。 测试条件： V CC =5V，V in =0，空载。 对典型与非门要求P OFF ＜25mW。 通常人们希望器件的功耗越小越好，速度越快越好，但往往速度高的门电路功耗也较大。 3、输出高电平V OH 输出高电平是指与非门有一个以上输入端接地或接低电平的输出电平。空载时，输出 高电平必须大于标准高电压（V SH =）；接有拉电流负载时，输出高电平将下降。 4、输出低电平V OL 输出低电平是指与非门所有输入端接高电平时的输出电平。空载时，输出低电平必须低于标准低电压（VSL=）；接有灌电流负载时，输出低电平将上升。 5、低电平输入电流I IS （I IL ） I IS 是指输入端接地输出端空载时，由被测输入端流出的电流值，又称低电平输入短路 电流，它是与非门的一个重要参数，因为入端电流就是前级门电路的负载电流，其大小直 接影响前级电路带动的负载个数，因此，希望I IS 小些。
实验一常用基本逻辑门电路功能测试 一、实验目的 1.验证常用门电路的逻辑功能。 2.了解常用74LS系列门电路的引脚分布。 3.根据所学常用集成逻辑门电路设计一组合逻辑电路。 二、实验原理 集成逻辑门电路是最简单、最基本的数字集成元件。任何复杂的组合电路和时序电路都可用逻辑门通过适当的组合连接而成。目前已有门类齐全的集成门电路,例如“与门”、“或门”、“非门”、“与非门”等。虽然,中、大规模集成电路相继问世,但组成某一系统时,仍少不了各种门电路。因此,掌握逻辑门的工作原理,熟练、灵活地使用逻辑门是数字技术工作者所必备的基本功之一。 TTL门电路 TTL集成电路由于工作速度高、输出幅度较大、种类多、不易损坏而使用较广,特别对学生进行实验论证,选用TTL电路比较合适。因此,本书大多采用74LS（或74）系列TTL 集成电路。它的工作电源电压为5V土0.5V,逻辑高电平1时≥2.4V,低电平0时≤0.4V。2输入“与门”,2输入“或门”,2输入、4输入“与非门”和反相器的型号分别是：74LS08:2输入端四“与门”,74LS32:2输入端四“或门”,74LS00:2输入端四“与非门”,74LS20:4输入端二“与非门”和74LS04六反相器（“反相器”即“非门”）。各自的逻辑表达式分别为：与门Q=A?B,或门Q=A+B,与非门Q=A.B,Q=A.B.C.D,反相器Q=A。
TTL集成门电路集成片管脚分别对应逻辑符号图中的输入、输出端,电源和地一般为集成片的两端,如14管脚集成片,则7脚为电源地（GND）,14脚为电源正（V cc）,其余管脚为输入和输出,如图1所示。 管脚的识别方法是：将集成块正面（有字的一面）对准使用者,以左边凹口或小标志点“ ? ”为起始脚,从下往上按逆时针方向向前数1、2、3、…… n脚。使用时,查找IC 手册即可知各管脚功能。 图1 74LS08集成电路管脚排列图 三、实验内容与步骤 TTL门电路逻辑功能验证 （1）与门功能测试：将74LS08集成片（管脚排列图1）插入IC空插座中,输入端接逻辑开关,输出端接LED发光二极管,管脚14接+5V电源,管脚7接地,即可进行实验。将结果用逻辑“0”或“1”来表示并填入表1中。
数字电路实验：基本逻辑门 一、实验目的 研究TTL 门电路的性能及测试方法。 二、实验仪器 (1) 双线示波器 （2）数字万用表 (3) TES-1电子技术学习机 三、实验内容 实验10.1 TTL 与非门7400逻辑功能的测试 1. 将输出Y 接发光二极管（Y=1时二极管亮；否则灭），改变A 、B 的电平值，记录实验结果，并将该结果列成真值表形式。 2. 在A 端加入连续脉冲（频率f=1Hz ），将输出Y 接发光二极管。当B 端分别接+5伏和0伏时，观察Y 端的输出变化，验证逻辑“0”对与非门的封锁作用。 A B Y 图10.1 实验10.2 TTL 与非门7400传输延迟时间的测量 按图10.2接线，输入端接1MHz 连续脉冲，通过用示波器观察其输入、输出波形相位差的办法，测量出四个与非门的累计传输延迟时间。 实验10.3 TTL 与非门7400电压传输特性的测定 按图10.3接线。 U i 接直流稳压电源，调节U i 使之在0~5V 范围内变化（注意：U i 值不能≥6V ，否则将损坏芯片），测出U o 随U i 变化的值，将它们填入表10.1中，并用曲线表示之，试粗糙确定U T 值。 u i u o 图10.2 +5V Uo
实验10.4 TTL 与非门7400输入端特性测试 按图10.4接线。 改变B 端所接的电阻值，分别测量并纪录相应的电压U B 及U o ，将结果填入表10.2中。 四、总结要求 (1) 根据表21.1，画出与非门7400的电压传输曲线。 (2) 根据表21.2，总结与非门7400的输入端特性。 表10.1 表10.2 +5V Uo 图10.4
数字逻辑电路 实验报告 指导老师: 班级: 学号: 姓名： 时间： 第一次试验一、实验名称：组合逻辑电路设计
二、试验目的： 1、掌握组合逻辑电路的功能测试。 2、验证半加器和全加器的逻辑功能。 3、、学会二进制数的运算规律。 三、试验所用的器件和组件： 二输入四“与非”门组件3片，型号74LS00 四输入二“与非”门组件1片，型号74LS20 二输入四“异或”门组件1片，型号74LS86 四、实验设计方案及逻辑图： 1、设计一位全加/全减法器，如图所示： 电路做加法还是做减法是由M决定的，当M=0时做加法运算，当M=1时做减法运算。当作为全加法器时输入信号A、B和Cin分别为加数、被加数和低位来的进位，S 为和数，Co为向上的进位；当作为全减法时输入信号A、B和Cin分别为被减数，减数和低位来的借位，S为差，Co为向上位的借位。 （1）输入/输出观察表如下： （2）求逻辑函数的最简表达式 函数S的卡诺图如下：函数Co的卡诺如下： 化简后函数S的最简表达式为： Co的最简表达式为：
（3）逻辑电路图如下所示： 2、舍入与检测电路的设计： 用所给定的集成电路组件设计一个多输出逻辑电路，该电路的输入为8421码，F1为“四舍五入”输出信号，F2为奇偶检测输出信号。当电路检测到输入的代码大于或等于5是，电路的输出F1=1;其他情况F1=0。当输入代码中含1的个数为奇数时，电路的输出F2=1，其他情况F2=0。该电路的框图如图所示： （1）输入/输出观察表如下： B8 B4 B2 B1 F2 F1 0 0 0 0 0 0 0 0 0 1 1 0 0 0 1 0 1 0 0 0 1 1 0 0 0 1 0 0 1 0 0 1 0 1 0 1 0 1 1 0 0 1 0 1 1 1 1 1 1 0 0 0 1 1 1 0 0 1 0 1 1 0 1 0 0 1 1 0 1 1 1 1 1 1 0 0 0 1 1 1 0 1 1 1
实验一基本门电路的逻辑功能测试 一、实验目的 1、测试与门、或门、非门、与非门、或非门与异或门的逻辑功能。 2、了解测试的方法与测试的原理。 二、实验原理 实验中用到的基本门电路的符号为： 在要测试芯片的输入端用逻辑电平输出单元输入高低电平，然后使用逻辑电平显示单元显示其逻辑功能。 三、实验设备与器件 1、数字逻辑电路用PROTEUS 2、显示可用发光二极管。 3、相应74LS系列、CC4000系列或74HC系列芯片若干。 四、实验内容 1.测试TTL门电路的逻辑功能： a）测试74LS08的逻辑功能。(与门)000 010 100 111 b）测试74LS32的逻辑功能。（或门）000 011 101 111 c）测试74LS04的逻辑功能。（非门）01 10 d）测试74LS00的逻辑功能。（两个都弄得时候不亮，其他都亮）（与非门）（如果只接一个的话，就是非门）001 011 101 110 e）测试74LS02（或非门）的逻辑功能。（两个都不弄得时候亮，其他不亮）001 010 100 110 f）测试74LS86（异或门）的逻辑功能。 2.测试CMOS门电路的逻辑功能：在CMOS 4000分类中查询 a）测试CC4081(74HC08)的逻辑功能。（与门） b）测试CC4071(74HC32)的逻辑功能。（或门） c）测试CC4069(74HC04)的逻辑功能。（非门） d）测试CC4011(74HC00)的逻辑功能。（与非门）（如果只接一个的话，就是非门）
e）测试CC4001(74HC02)（或非门）的逻辑功能。 f) 测试CC4030(74HC86)（异或门）的逻辑功能。 五、实验报告要求 1.画好各门电路的真值表表格，将实验结果填写到表中。 2.根据实验结果，写出各逻辑门的逻辑表达式，并分析如何判断逻辑门的好坏。 3.比较一下两类门电路输入端接入电阻或空置时的情况。 4．查询各种集成门的管脚分配，并注明各个管脚的作用与功能。 例：74LS00 与门 Y=AB
基本逻辑门电路符号1、与逻辑(AND Logic)与逻辑又叫做逻辑乘，下面通过开关的工作状况 加以说明与逻辑的运算。 从上图可以看出，当开关有一个断开时，灯泡处于灭的状况，仅当两个开关同时合上时，灯泡才会亮。于是我们可以将与逻辑的关系速记为：“有0出0,全1出1”。 图(b)列出了两个开关的所有组合，以及与灯泡状况的情况，我们用0表示开关处于断开状况，1表示开关处于合上的状况；同时灯泡的状况用0表示灭，用1表示亮。 图(c)给出了与逻辑门电路符号,该符号表示了两个输入的逻辑关系，&在英文中是AND的速写，如果开关有三个则符号的左边再加上一道线就行了。 逻辑与的关系还可以用表达式的形式表示为:F=A·B 上式在不造成误解的情况下可简写为：F=AB。 2、或逻辑(OR Logic) 上图(a)为一并联直流电路，当两只开关都处于断开时，其灯泡不会亮；当A,B两个开关中有一个或两个一起合上时，其灯泡就会亮。如开关合上的状况用1表示，开关断开的状况用0表示；灯泡的状况亮时用1表示，不亮时用0表示，则可列出图(b)所示的真值表。这种逻辑关系就是通常讲的“或逻辑”，从表中可看出，只要输入A,B两个中有一个为1，则输出为1，否则为0。所以或逻辑可速记为：“有1出1，全0出0”。 上图(c)为或逻辑门电路符号，后面通常用该符号来表示或逻辑，其方块中的“≥1”表示输入中有一个及一个以上的1，输出就为1。逻辑或的表示式为：F=A+B 3、非逻辑(NOT Logic) 非逻辑又常称为反相运算(Inverters)。下图(a)所示的电路实现的逻辑功能就是非运算的功能，从图上可以看出当开关A合上时，灯泡反而灭；当开关断开时，灯泡才会亮，故其输出F的状况与输入A的状相 反。非运算的逻辑表达式为
实验指导 第1章数字逻辑电路实验常识 1.1、数字逻辑电路实验的一般要求 实验是数字逻辑电路课程重要的数学环节，通过实验不仅能巩固和加深理解所学的数字电子技术知识，更重要的是在建立科学实证思维方面，在掌握基本的测试手段和方法上，在电平检测，波形测绘、数据处理方面，为学生毕业后的岗位工作起到打基础的作用。尽管各个实验的目的和内容不同，但为了培养良好的学风，充分发挥学生的主观能动作用，促使其独立思考、独立完成实验并有所创新，我们对实验前、实验中和实验后分别提出如下基本要求： 1.1.1、实验前的要求 （1）认真阅读实验指导书，明确实验目的要求，理解实验原理，熟悉实验电路及集成芯片，拟出实验方法和步骤，设计实验表格。 （2）完成实验指导书中有关预习的相关内容。 (3) 初步估算(或分析)实验结果(包括各项参数和波形)，写出预习 报告。 1.1.2、实验中的要求 (1) 参加实验者要自觉遵守实验室规则。 （2）严禁带电接线、拆线或改接线路。 （3）根据实验内容合理分置实验现场。准备好实验所需的仪器设备和装置并安放适当。按实验方案，选择合适的集成芯片，连接 实验电路和测试电路。
（4）要认真记录实验条件和所得各项数据，波形。发生小故障时，应独立思考，耐心排除，并记下排除故障过程和方法。实验过 程中不顺利，并不是坏事，常常可以从分析故障中增强独立工 作的能力。相反，实验“一帆风顺”不一定收获大，能独立解 决实验中所遇到的问题，把实验做成功，收获才是最大的。 （5）发生焦味、冒烟故障，应立即切断电源，保护现场，并报告指导老师和实验室工作人员，等待处理。 (6) 实验结束时，可将记录结果送有关指导老师审阅签字。经老师 同意后方可拆除线路，清理现场。 （7）室内仪器设备不准随意搬动调换，非本次实验所用的仪器设备，未经老师允许不得动用。没有弄懂仪器设备的方法前，不得贸 然使用。若损坏仪器设备，必须立即报告老师，作书面检查， 责任事故要酌情赔偿。 （8）实验要严肃认真，要保持安静，整洁的实验环境。 1.1.3、实验后的要求 实验后要求学生认真写好实验报告 1、实验报告的内容 (1)实验目的 (2)列出实验的环境条件，使用的主要仪器设备的名称编号，集成芯片 的型号、规格、功能。 (3)扼要记录实验操作步骤，认真整理和处理测试的数据，绘制实验原 理电路图和测试的波形，并列出表格或用坐标纸画出曲线。
实验报告 课程名称： 数字电子技术实验 指导老师： 成绩：__________________ 实验名称： 组合逻辑电路 实验类型： 设计型实验 同组学生姓名：__________ 一、实验目的和要求（必填） 二、实验内容和原理（必填） 三、主要仪器设备（必填） 四、操作方法和实验步骤 五、实验数据记录和处理 六、实验结果与分析（必填） 七、讨论、心得 一．实验目的和要求 1. 加深理解典型组合逻辑电路的工作原理。 2. 熟悉74LS00、74LS11、74LS55等基本门电路的功能及其引脚。 3. 掌握组合集成电路元件的功能检查方法。 4. 掌握组合逻辑电路的功能测试方法及组合逻辑电路的设计方法。 5. 熟悉全加器和奇偶位判断电路的工作原理。 二．实验内容和原理 组合逻辑电路设计的一般步骤如下： 1．根据给定的功能要求，列出真值表； 2. 求各个输出逻辑函数的最简“与-或”表达式； 3. 将逻辑函数形式变换为设计所要求选用逻辑门的形式； 4. 根据所要求的逻辑门，画出逻辑电路图。 实验内容： 1. 测试与非门74LS00和与或非门74LS55的逻辑功能。 2. 用与非门74LS00和与或非门74LS55设计一个全加器电路，并进行功能测试。 专业： 电子信息工程 姓名： 学号： 日期： 装 订 线
3. 用与非门74LS00和与或非门74LS55设计四位数奇偶位判断电路，并进行功能测试。 三. 主要仪器设备 与非门74LS00，与或非门74LS55，导线，开关，电源、实验箱 四．实验设计与实验结果 1、一位全加器 全加器实现一位二进制数的加法，他由被加数、加数和来自相邻低位的进数相加，输出有全加和与向高位的进位。输入：被加数Ai，加数Bi，低位进位Ci-1输出：和Si，进位Ci 实验名称：组合逻辑电路 姓名：学号： 列真值表如下：画出卡诺图： 根据卡诺图得出全加器的逻辑函数：S= A⊕B⊕C； C= AB+(A⊕B)C 为使得能在现有元件（两个74LS00 与非门[共8片]、三个74LS55 与或非门）的基础上实现该逻辑函数。所以令S i-1=!(AB+!A!B)，Si=!(SC+!S!C)， Ci=!(!A!B+!C i-1S i-1)。 仿真电路图如下（经验证，电路功能与真值表相同）：
实验三CMOS集成逻辑门的逻辑功能与参数测试 一、实验目的 1、掌握CMOS集成门电路的逻辑功能和器件的使用规则 2、学会CMOS集成门电路主要参数的测试方法 二、实验原理 1、CMOS集成电路是将N沟道MOS晶体管和P沟道 MOS晶体管同时用于 一个集成电路中，成为组合二种沟道MOS管性能的更优良的集成电路。CMOS集成电路的主要优点是： (1)功耗低，其静态工作电流在10－9A数量级，是目前所有数字集成电路中最低的，而TTL器件的功耗则大得多。 (2)高输入阻抗，通常大于1010Ω，远高于TTL器件的输入阻抗。 (3)接近理想的传输特性，输出高电平可达电源电压的 99.9％以上，低电平可达电源电压的0.1％以下，因此输出逻辑电平的摆幅很大，噪声容限很高。 (4)电源电压范围广，可在＋3V～＋18V范围内正常运行。 (5)由于有很高的输入阻抗，要求驱动电流很小，约0.1μA，输出电流在＋5V电源下约为 500μA，远小于TTL电路，如以此电流来驱动同类门电路，其扇出系数将非常大。在一般低频率时，无需考虑扇出系数，但在高频时，后级门的输入电容将成为主要负载，使其扇出能力下降，所以在较高频率工作时，CMOS电路的扇出系数一般取10～20。 2、CMOS门电路逻辑功能 尽管CMOS与TTL电路内部结构不同，但它们的逻辑功能完全一样。本实验将测定与门CC4081，或门CC4071，与非门CC4011，或非门CC4001的逻辑功能。各集成块的逻辑功能与真值表参阅教材及有关资料。 3、CMOS与非门的主要参数 CMOS与非门主要参数的定义及测试方法与TTL电路相仿，从略。
4、CMOS 电路的使用规则 由于CMOS 电路有很高的输入阻抗，这给使用者带来一定的麻烦，即外来的干扰信号很容易在一些悬空的输入端上感应出很高的电压，以至损坏器件。CMOS 电路的使用规则如下： (1) V DD 接电源正极，V SS 接电源负极（通常接地⊥），不得接反。CC4000系列的电源允许电压在＋3～＋18V 范围内选择，实验中一般要求使用＋5～＋15V 。 (2) 所有输入端一律不准悬空 闲置输入端的处理方法： a) 按照逻辑要求，直接接V DD （与非门）或V SS （或非门）。 b) 在工作频率不高的电路中，允许输入端并联使用。 (3) 输出端不允许直接与V DD 或V SS 连接，否则将导致器件损坏。 (4) 在装接电路，改变电路连接或插、拔电路时，均应切断电源，严禁带电操作。 (5) 焊接、测试和储存时的注意事项： a 、电路应存放在导电的容器内，有良好的静电屏蔽； b 、焊接时必须切断电源，电烙铁外壳必须良好接地，或拔下烙铁，靠其余热焊接； c 、所有的测试仪器必须良好接地； 三、实验设备与器件 1、+5V 直流电源 2、双踪示波器 3、连续脉冲源 4、逻辑电平开关 5、逻辑电平显示器 6、直流数字电压表 7、直流毫安表 8、直流微安表 9、CC4011、CC4001、CC4071、CC4081、电位器 100K 、电阻 1K 四、实验内容 1、CMOS 与非门CC4011参数测试（方法与TTL 电路相同）
实验一组合逻辑电路设计 一、实验目的 1.掌握组合逻辑电路的功能测试 2.验证半加器与全加器的逻辑功能 3.学会二进制数的运算规律 二、实验器材 二输入四与非门74LS00 四输入二与非门74LS20 二输入四异或门74LS86 三、实验内容 内容A 一位全加/全减器的实现 电路做加法还是做减法由M控制。当M=0时做加法运算，M=1时做减法运算，当作为全加器输入信号A、B和Cin分别作为加数、被加数和低位来的进位，S为和数，C0向上位的进位。当作为全减器输入信号A、B和Cin分别作为减数、被减数和低位来的借位，S为差数，C0向上位的借位。 内容C 舍入与检测电路的设计 用所给定的集成电路组件设计一个多输出逻辑电路，输入为8421码.F1为四舍五入输入信号，F2为奇偶检测输出信号。当输入的信号大于或等于（5）10时，电路输出F1=1，其他情况为0；当输入代码中含1的个数为奇数是，输出F2=1，其他情况为0.框图如图所示：
四、实验步骤 内容A 一位全加/全减器的实现、 由要求得如下得： 真值表
化简得： S A B C =⊕⊕ ()()o C BC B S A C S A =?⊕?⊕ 由S 与C o 表达式画出电路图: 根据电路图，连接电路。接线后拨动开关，结果如图： 内容C 舍入与检测电路的设计 由题意得：
化简得： F A BC BD =?? 1 F A B C D =⊕⊕⊕ 2 由F1和F2表达式画出电路图 按照所示的电路图连接电路，将电路的输出端接实验台的开关，通过拨动开关输入8421代码，电路输出接实验台显示灯。每输出一个代码后观察显示灯，并记录结果如下表：
基本的逻辑运算表示式-基本逻辑门电路符号 1、与逻辑(AND Logic) 与逻辑又叫做逻辑乘，通过开关的工作加以说明与逻辑的运算。 从上图看出，当开关有一个断开时，灯泡处于灭的，仅当两个开关合上时，灯泡才会亮。于是将与逻辑的关系速记为：“有0出0,全1出1”。 图(b)列出了两个开关的组合，以及与灯泡的，用0表示开关处于断开，1表示开关处于合上的； 灯泡的用0表示灭，用1表示亮。 图(c)给出了与逻辑门电路符号,该符号表示了两个输入的逻辑关系，&在英文中是AND的速写，开关有三个则符号的左边再加上一道线就行了。 逻辑与的关系还用表达式的形式表示为: F=A·B 上式在不造成误解的下可简写为：F=AB。 2、或逻辑(OR Logic) 上图(a)为一并联直流电路，当两只开关都处于断开时，其灯泡不会亮；当A,B两个开关中有一个或两个一起合上时，其灯泡就会亮。如开关合上的用1表示，开关断开的用0表示；灯泡的亮时用1表示，不亮时用0表示，则可列出图(b) 的真值表。这种逻辑关系通常讲的“或逻辑”，从表中可看出，只要输入A,B两个中有一个为1，则输出为1，否则为0。 或逻辑可速记为：“有1出1，全0出0”。 上图(c)为或逻辑门电路符号，通常用该符号来表示或逻辑，其方块中的“≥1”表示输入中有一个及一个的1，输出就为1。 逻辑或的表示式为： F=A+B 3、非逻辑(NOT Logic) 非逻辑又常称为反相运算(Inverters)。下图(a)的电路实现的逻辑功能非运算的功能，从图上看出当开关A 合上时，灯泡反而灭；当开关断开时，灯泡才会亮，故其输出F的与输入A的相反。非运算的逻辑表达式为 图(c)给出了非逻辑门电路符号。
第2章 基本逻辑关系和常用逻辑门电路 通常，把反映条件”和结果”之间的关系称为逻辑关系。如果以电路的输入信号反映 条 件”以输出信号反映 结果”此时电路输入、输出之间也就存在确定的逻辑关系。数字电 路就是实现特定逻辑关系的电路， 因此，又称为逻辑电路。逻辑电路的基本单元是逻辑门， 它们反映了基本的逻辑关系。 2.1 基本逻辑关系和逻辑门 2.1.1 基本逻辑关系和逻辑门 逻辑电路中用到的基本逻辑关系有与逻辑、 或逻辑和非逻辑，相应的逻辑门为与门、 或 门及非门。 一、与逻辑及与门 与逻辑指的是：只有当决定某一事件的全部条件都具备之后， 该事件才发生，否则就不 发生的一种因果关系。 如图2.1.1所示电路，只有当开关 A 与B 全部闭合时，灯泡 Y 才亮；若开关 A 或B 其 中有一个不闭合，灯泡Y 就不亮。 这种因果关系就是与逻辑关系， 可表示为Y = A.B,读作A 与B ”在逻辑运算中，与逻 辑称为逻辑乘。 A — & —Y B ― ____ (b )国标符号 图2.1.1与逻辑举例 图2.1.2与逻辑符号 与门是指能够实现与逻辑关系的门电路。 与门具有两个或多个输入端， 一个输出端。其 逻辑符号如图2.1.2所示，为简便计，输入端只用 A 和 B 两个变量来表示。 与门的输出和输入之间的逻辑关系用逻辑表达式表示为： Y = A ?B = AB 两输入端与门的真值表如表 2.1.1所示。波形图如图2.1.3所示。 表2.1.1 与门真值表 A B Y 0 0 亠 1 0 亠 (a )常用符号 母—
图2.1.3与门的波形图由此可见，与 门的逻辑功能是，输入全部为高电平时，输出才是高电平，否则为低电平。 二、或逻辑及或门 或逻辑指的是：在决定某事件的诸条件中，只要有一个或一个以上的条件具备，该事件就会发生；当所有条件都不具备时，该事件才不发生的一种因果关系。 如图2.1.4所示电路，只要开关A或B其中任一个闭合，灯泡Y就亮；A、B都不闭合，灯泡Y才不亮。这种因果关系就是或逻辑关系。可表示为： Y= A+ B 读作A或B”在逻辑运算中或逻辑称为逻辑加。 崖禺＞■:甘， 图2.1.4 或逻辑举例（a）常用符号（b）国标符号 图2.1.5或逻辑符号 或门是指能够实现或逻辑关系的门电路。或门具有两个或多个输入端，一个输出端。其 逻辑符号如图2.1.5所示。 或门的输出与输入之间的逻辑关系用逻辑表达式表示为： =A+ B 表2.1.2 两输入端或门电路的真值表和波形图分别如表 2.1.2和图2.1.6所示。
实验一基本门电路得逻辑功能测试 一、实验目得 １、测试与门、或门、非门、与非门、或非门与异或门得逻辑功能。 ２、了解测试得方法与测试得原理。 二、实验原理 实验中用到得基本门电路得符号为： 在要测试芯片得输入端用逻辑电平输出单元输入高低电平,然后使用逻辑电平显示单元显示其逻辑功能。 三、实验设备与器件 １、数字逻辑电路用PROＴＥＵS 2、显示可用发光二极管。 ３、相应７４LS系列、ＣC4000系列或74ＨC系列芯片若干. 四、实验内容 1.测试TTＬ门电路得逻辑功能: a）测试74LＳ08得逻辑功能.（与门）000 01０100１1１ b）测试74ＬS32得逻辑功能.（或门)0０0 0１1 101 111 c）测试74LS04得逻辑功能.（非门）0１10 d）测试74ＬS0０得逻辑功能。（两个都弄得时候不亮，其她都亮）（与非门）（如果只接一个得话，就就是非门)００1０11 １01 110 e）测试74LＳ０2（或非门)得逻辑功能。（两个都不弄得时候亮,其她不亮)00101０100 １10 f）测试74LS86(异或门)得逻辑功能。 2.测试CMOＳ门电路得逻辑功能:在CMOS 4000分类中查询 a）测试ＣC408１（７4HＣ０8)得逻辑功能。(与门） b）测试ＣC４071(74HＣ32）得逻辑功能。（或门） c）测试CC4０69(74HＣ0４）得逻辑功能。（非门) d）测试ＣC4０11(74ＨC0０)得逻辑功能。（与非门）(如果只接一个得话,就就是非门） e）测试CＣ４0０1（74HC02）（或非门）得逻辑功能。 ｆ) 测试CC４030（74HC８６）（异或门）得逻辑功能。
1.1 数电实验仪器的使用及门电路逻辑功能的测试 1.1.1 实验目的 （1）掌握数字电路实验仪器的使用方法。 （2）掌握门电路逻辑功能的测试方法。 1.1.2 实验设备 双踪示波器一台 数字电路实验箱一台 万用表一块 集成芯片：74LS00、74LS20 1.1.3 实验原理 图1.1是TTL系列74LS00（四2输入端与非门）的引脚排列图。 Y A B 其逻辑表达式为：=? 图1.2是TTL系列74LS20（双4输入端与非门）的引脚排列图。 Y A B C D 其逻辑表达式为：=??? 与非门的输入中任一个为低电平“0”时，输出便为高电平“1”。只有当所有输入都为高电平“1”时，输出才为低电平“0”。对于TTL逻辑电路，输入端如果悬空可看作逻辑“1”，但为防止干扰信号引入，一般不悬空。对于MOS逻辑电路，输入端绝对不允许悬空，因为MOS电路输入阻抗很高，受外界电磁场干扰的影响大，悬空会破坏正常的逻辑功能，因此使用时一定要注意。一般把多余的输入端接高电平或者和一个有用输入端连在一起。 1.1.4 实验内容及步骤 （1）测量逻辑开关及电平指示功能 用导线把一个数据开关的输出端与一个电平指示的输入端相连接，将数据开关置“0”位，电平指示灯应该不亮。将数据开关置“1”位，电平指示灯应该亮。以此类推，检测所有的数据开关及电平指示功能是否正常。
（2）检测脉冲信号源 给示波器输入脉冲信号，调节频率旋钮，可观察到脉冲信号的波形。改变脉冲信号的频率，示波器上的波形也应随之发生变化。 （3）检测译码显示器 用导线将四个数据开关分别与一位译码显示器的四个输入端相连接，按8421码进位规律拨动数据开关，可观察到译码显示器上显示0～9十个数字。 （4）与非门逻辑功能测试 ①逻辑功能测试 将芯片74LS20中一个4输入与非门的四个输入端A、B、C、D分别与四个数据开关相连接，输出端Y与一个电平指示相连接。电平指示的灯亮为1，灯不亮为0。根据表1.1中输入的不同状态组合，分别测出输出端的相应状态，并将结果填入表中。 表1.2 ②与非门对脉冲信号的反相传输及控制功能的测试 将芯片74LS00中一个2输入与非门的A输入端接频率为1kHz脉冲信号，B输入端接数据开关，输出端Y接示波器。用双踪示波器同时观察A输入端的脉冲波形和输出端Y的波形，并注意两者之间的关系。按表1.2中的不同输入方式测试，将结果填入表中。 1.1.5 预习要求与思考题 （1）阅读实验原理、内容及步骤。 （2）了解集成芯片引脚的排列规律。 （3）TTL集成电路使用的电源电压是多少？ （4）TTL与非门输入端悬空相当于输入什么电平？为什么？ （5）如何处理各种门电路的多余输入端。 1.1.6 实验报告及要求 （1）画出规范的测试电路图及各个表格。
HUBEI NORMAL UNIVERSITY 电工电子实验报告 电路设计与仿真—Multisim 课程名称 逻辑门电路 实验名称 2009112030406 陈子明 学号姓名 电子信息工程 专业名称 物理与电子科学学院 所在院系 分数
实验逻辑门电路 一、实验目的 1、学习分析基本的逻辑门电路的工作原理； 2、学习各种常用时序电路的功能； 3、了解一些常用的集成芯片； 4、学会用仿真来验证各种数字电路的功能和设计自己的电路。 二、实验环境 Multisim 8 三、实验内容 1、与门电路 按图连接好电路，将开关分别掷向高低电平，组合出（0,0）（1，0）（0,1）（1，1）状态，通过电压表的示数，看到与门的输出状况，验证表中与门的功能： 结果：（0,0）
（0,1） （1,0） （1，1） 2、半加器 （1）输入/输出的真值表
输入输出 A B S(本位和（进位 数）0000 0110 1010 1101 半加器测试电路： 逻辑表达式：S= B+A=A B；=AB。 3、全加器 （1）输入输出的真值表 输入输出
A B (低位进 位S（本位 和） （进位 数） 0 0 0 0 0 00110 01010 01101 10010 10101 11001 11111（2）逻辑表达式：S=i-1；C i=AB+C i-1（A B） （3）全加器测试电路：
4、比较器 （1）真值表 A B Y1(A>B Y2(A Y3(A=B 0 0 0 0 1 0 1 0 1 0 1 0 1 0 0 1 1 0 0 1 （2）逻辑表达式： Y1=A;Y2=B;Y3=A B。 （3）搭接电路图，如图： 1位二进制数比较器测试电路与结果：
实验一逻辑门电路的逻辑功能及测试 一．实验目的 1．掌握了解TTL系列、CMOS系列外形及逻辑功能。 2．熟悉各种门电路参数的测试方法。 3. 熟悉集成电路的引脚排列，如何在实验箱上接线，接线时应注意什么。 二、实验仪器及材料 a)数电实验箱、万用表。 b)TTL器件： 74LS86 二输入端四异或门 1 片 74LS02 二输入端四或非门 1 片 74LS00 二输入端四与非门 1片 74ls125 三态门 1片 74ls04 反向器材 1片 三．预习要求和思考题： 1．预习要求： 1）复习门电路工作原理及相应逻辑表达式。 2）常用TTL门电路和CMOS门电路的功能、特点。 3）三态门的功能特点。 4）熟悉所用集成电路的引线位置及各引线用途。 2．思考题 1）TTL门电路和CMOS门电路有什么区别？ 2）用与非门实现其他逻辑功能的方法步骤是什么？ 四．实验原理 1．本实验所用到的集成电路的引脚功能图见附录。 2．门电路是最基本的逻辑元件，它能实现最基本的逻辑功能，即其输入与输出之间存在一定的逻辑关系。 TTL集成门电路的工作电压为“5V±10%”。本实验中使用的TTL集成门电路是双列直插型的集成电路，其管脚识别方法：将TTL集成门电路正面（印有集成门电路型号标记）正对自己，有缺口或有圆点的一端置向左方，左下方第一管脚即为管脚“1”，按逆时针方向数，依次为1、2、3、4············。如图1—1所示。具体的各个管脚的功能可通过查找相关手册得知，本书实验所使用的器件均已提供其功能。 图1—1 3．图1—2分别为基本门电路各逻辑功能的测试方法。
4.图1－3是为了理解TTL逻辑门电路多余端的处理方法。 5.图1－4为三态门逻辑功能测试。 五.实验内容及步骤 选择实验用的集成电路，按自己设计的实验接线图接好连线，特别注意Vcc及GND不能连接错。线连接好后经检查无误方可通电实验。 1.TTL门电路及CMOS门电路的功能测试。 将CMOS或门CC4071,TTL与非门74LS00、和或非门74LS02分别按图1-2连线：输入端Ａ、Ｂ接逻辑开关，输入端Ｙ接发光二极管，改变输入状态的高低电平，观察二极管的亮灭，并将输出状态填入表1-1中： 表1-1 2.TTL门电路多余输入端的处理方法： 将74LS00和74LS02按图示1-3连线后，A输入端分别接地、高电平、悬空、与B端并接，观察当B端输入信号分别为高、低电平时，相应输出端的状态，并填表1-2.
实验一原理图输入方式设计数字逻辑电路 一、实验目的： 1、了解基本组合逻辑电路的原理及利用Quartus II 软件进行设计的一般方法。 2、熟悉Quartus II 原理图输入法的设计流程，掌握编辑、编译和仿真的方法。 3、掌握原理图的层次化设计方法。 4、了解Quartus II 软件的编程下载及引脚锁定的方法。 5、了解Quartus II宏功能模块的使用方法。 二、实验的硬件要求： 1、EDA/SOPC实验箱。 2、计算机。 三、实验原理 见附件《Quartus设计的一般步骤》、《元件例化和调用的操作步骤》、《QuartusII基于宏功能模块的设计》 四、实验内容： 1、用原理图方式设计1位二进制半加器半加器。 新建一个工程“HalfAdder”，选择芯片“Cyclone III EP3C16Q240C8”，建立原理图如图1-1，保存为“HalfAdder.BDF”。 图1-1 半加器电路图 编译工程。 建立波形文件，对半加器电路分别进行时序仿真和功能仿真，其波形如下： 图1-2半加器时序仿真波形，注意观察输出延时，以及毛刺的产生原因 图1-3半加器功能仿真波形 2、原理图层次化设计。 新建一工程，取名“FullAdder”；将上面设计的半加器“HalfAdder.BDF”复制到当前工程目录，并生成“符号元件”HalfAdder.BSF。 建立一个原理图文件，取名“FullAdder.BDF”，利用“符号元件”HalfAdder.BSF及其它元件设计全加器电路如下图：
用功能仿真测试全加器的逻辑功能。 图1-5 全加器功能仿真波形 图1-6是输入输出信号与FPGA连接示意图，图中用到了“拨档开关”作为输入，“LED 显示模块”显示输出值。表1-1是本实验连接的FPGA管脚编号。
实验五集成逻辑门电路的功能测试与应用
实验五集成逻辑门电路的功能测试与应用 1．实验目的 (1)掌握TTL集成与非门的逻辑功能和主要参数的测试方法； (2)掌握TTL器件的使用规则； (3)熟悉数字电路实验箱的结构，基本功能和使用方法； 2．实验设备与器件 1)5V直流电源，2)逻辑电平开关，3)0-1指示器，4)直流数字电压表，5)直流毫安表，6)直流微安表，7)74LS20×2，8)WS30—1k、10k电位器各一，9)200Ω电阻器(0.5 )一个。 3．实验原理 门电路是组成数字电路的最基本的单元，包括与非门、与门、或门、或非门、与或非 门、异或门、集成电极开路与非门和三态门等。最常用的集成门电路有TTL和CMOS两大类。TTL为晶体管—晶体管逻辑的简称，广泛的应用于中小规模电路，功耗较大。 本实验采用4输入双与非门74LS20，即在一块芯片内含有两个互相独立的与非门，每个与非门有四个输入端。其逻辑表达式为Y=ABCD，逻辑符号及引脚排列如图5-1(a)、(b)所示。 [注意]：TTL电路对电源电压要求较严，电源电压V CC只允许在+5V土10％的范围内工作，超过5.5V将损坏器件；低于4.5V器件的逻辑功能将不正常。
(a)逻辑符号 (b)引脚排列 图5-1 74LS20逻辑符号及引脚排列 (1)与非门的逻辑功能 与非门的逻辑功能是：当输入端中有一个或一个以上是低电平时，输出端为高电平；只有当输入端全部为高电平时，输出端才是低电平(即有“0”得“1”，全“1”得“0”。) (2)TTL与非门的主要参数 描述与非门的输入电压Ui、输出电压Uo关系可以用电压传输特性Uo＝f(Ui)表示，如图5-2(a)。从电压传输特性曲线上可以读出门电路的一些重要参数，如输出高电平U OH，输出低电平U OL，开门电平U ON，关门电平U OFF等参数。实际的门电路U OH和U OL并不是恒定值，由于产品的分散性，每个门之间都有差异。在TTL电路中，常常规定高电平的标准值为3V，低电平的标准值为0.2V。从0V到0.8V都算作低电平，从2V到5V都算作高电平，超出了这一范围是不允许的，因为这不仅会破坏电路的逻辑关系，而且还可能造成器件性能下降甚至损坏。 测试电路如图5-2(b)所示，采用逐点测试法，即调节Rw，逐点到得Ui及Uo，然后绘成曲线。
. .. 数字逻辑电路设计 --多功能数字钟 学院：计算机科学与通信工程 专业： ： 学号： 指导老师：
多功能数字钟 一、设计任务及要求 （1）拥有正常的时、分、秒计时功能。 （2）能利用实验板上的按键实现校时、校分及清零功能。 （3）能利用实验板上的扬声器做整点报时。 （4）闹钟功能 （5）在MAXPLUS II 中采用层次化设计方法进行设计。 （6）在完成全部电路设计后在实验板上下载，验证设计课题的正确性。 二、多功能数字钟的总体设计和顶层原理图 作为根据总体设计框图，可以将整个系统分为六个模块来实现，分别是计时模块、校时模块、整点报时模块、分频模块、动态显示模块及闹钟模块。
（1）计时模块 该模块使用74LS160构成的一个二十四进制和两个六十进制计数器级联，构成数字钟的基本框架。二十四进制计数器用于计时，六十进制计数器用于计分和秒。只要给秒计数器一个1HZ的时钟脉冲，则可以进行正常计时。分计数器以秒计数器的进位作为计数脉冲。 用两个74160连成24进制的计数器，原图及生成的器件如下： 生成的二十四进制计数器注： 利用使能端，时钟信号，清零以及预置数功能连成24进制。
用两个74160连成的60进制计数器，原图及生成的器件如下： 生成的六十进制计数器 （2）校时模块 校时模块设计要求实现校时，校分以及清零功能。 *按下校时键，小时计数器迅速递增以调至所需要的小时位。 *按下校分键，分计数器迅速递增以调至所需要的分位。 *按下清零键，将秒计数器清零。 注意事项：①在校分时，分计数器的计数不应对小时位产生影响，因而需要屏蔽此时分计数器的进位信号以防止小时计数器计数。 ②利用D触发器进行按键抖动的消除，因为D触发器是边沿触发，在除去时钟边沿到来前一瞬间之外的绝大部分时间都不接受输入，
实验三组合逻辑电路(常用门电路、译码器和数据选择器) 一、实验目的 1．掌握组合逻辑电路的设计方法 2．了解组合逻辑电路的冒险现象与消除方法 3．熟悉常用门电路逻辑器件的使用方法 4．熟悉用门电路、74LS138和74LS151进行综合性设计的方法 二、实验原理及实验资料 （一）组合电路的一般设计方法 1．设计步骤 根据给出的实际逻辑问题，求出实现这一逻辑功能的最简单逻辑电路，这就是设计组合逻辑电路时要完成的工作。组合逻辑电路的一般设计步骤如图所示。 图组合逻辑电路的一般设计步骤 设计组合逻辑电路时，通常先将实际问题进行逻辑抽象，然后根据具体的设计任务要求列出真值表，再根据器件的类型将函数式进行化简或变换，最后画出逻辑电路图。 2. 组合电路的竞争与冒险（旧实验指导书P17～20） （二）常用组合逻辑器件 1．四二输入与非门74LS00 74LS00为双列直插14脚塑料封装，外部引脚排列和内部逻辑结构如图所示。它共有四个独立的二输入“与非”门，每个门的构造和逻辑功能相同。
2．二四输入与非门74LS20 74LS20为双列直插14脚塑料封装，外部引脚排列和内部逻辑结构如图所示。它共有两个独立的四输 入“与非”门，每个门的构造和逻辑功能相同。 图 74LS20引脚排列及内部逻辑结构 3．四二输入异或门74LS86 74LS86为双列直插14脚塑料封装，外部引脚排列和内部逻辑结构如图所示。它共有四个独立的二输 入“异或”门，每个门的构造和逻辑功能相同。 图 74LS86引脚排列及内部逻辑结构 3．3线－8线译码器74LS138 74LS138是集成3线－8线译码器，其功能表见表。它的输出表达式为 i A B i Y G G G m 122（i ＝0，1，…7；m i 是最小项），与基本门电路配合使用，它能够实现任何三变量的逻辑函数。74LS138为双列直插16脚塑料封装，外部引脚排列如图所示。 表 74LS138的功能表