国防科学技术大学
硕士学位论文
基于PCI总线的高速数据采集卡的研制
姓名：林小青
申请学位级别：硕士
专业：信息与通信工程
指导教师：黎湘
20031201
图｜璐科学技术大学研究生院学位论文
撼要
窝遴数据荣嶷系统馆斑璇代德号与镄愚处瑷妁基越，近年皋隧羞毅熊ＡｆＤ器终熬幂凝稚窭弱褥囊了鞍大匏发漩。稳通焉鼙离速数攒聚集系统帮资韵产品价格让入鼙丽生鼹。因而，寻找一种使用方便的Ａ／Ｄ转换器件，通过简单的电路设计张获褥憷能伐嶷蜓离遴敲撬果嶷系襞一蠹是王覆设诗申邃求弱秘标。零文谖诗势实豌了～静綦予ＰＣＩ蕊线韵赢邋数据袋粲卡。
本文结论帮分分绥了强蔚数攒采案授术领躐的总舔现状。鬻二章对ＰＣＩ憩线进行了檄述，璧点讨论丁ＰＣＩ总线配鼹宠赳以及传输机制，并遴一步介缨了ＰＣＩ接融控裁芯嚣Ｓ５９３３。簿三章掰宠了熬令系统麓槿黎窝接西设计。毽禽佯缅静嘏路设计方案戳赦系统酌工作原理的详尽躐明。粼四章讨论了基予ＰＣＩ总线的ＶｘＤ驱动稷詹的设计与实蟪。第教惑疆变了系统黪灏试蘩爽，并逶章予了嚣黧缝务器。蕞磊，憨结了谂交承工侉，捂出了避一步的研究方向。
【关键词】：高越数据采粲，ＰＣｉ总线，Ｓ５９３３控傣４器，Ａ／Ｄ转换，ＶｘＤ
重茨科学技术大学礤究生院学经论文
ＡＢＳＴＲＡＣＴ
Ｔｈｅｈｉｇｈ－ｓｐｅｅｄｄａｔａａｃｑｕｉｓｉｔｉｏｎｓｙｓｔｅｍａｓｔｈｅｂａｓｅｏｆｍｏｄｅｍｓｉｇｎａｌａｎｄｉｎｆｏｒｍａｔｉｏｎｐｒｏｃｅｓｓｉｎｇｉｓｄｅｖｅｌｏｐｉｎｇｖｅｒｙｑｕｉｃｋｌｙｗｉｔｈｔｈｅａｐｐｅａｒａｎｃｅｏｆｔｈｅｎｅｗＡＩＤｃｏｎｖｅｒｓｉｏｎｃｈｉｐ．ＢｕｔｔｈｅｕｎｉｖｅｒｓａｌｄａｔａａｃｑｕｉｓｉｔｉｏｎｓｙｓｔｅｍｉｓＳＯｅｘｐｅｎｓｉｖｅ，ｔｈｕｓｄｅｓｉｇｎｉｎｇａｈｉｇｈｐｅｒｆｏｒｍａｎｃｅｈｉｇｈ—ｓｐｅｅｄｄａｔａａｃｑｕｉｓｉｔｉｏｎｓｙｓｔｅｍｕｓｉｎｇＡ／Ｄｃｏｎｖｅｒｓｉｏｎｃｈｉｐａｎｄｅａｓｙｃｉｒｃｕｉｔｉｓａｌｗａｙｓｔｈｅｔａｒｇｅｔｏｆｅｎｇｉｎｅｅｒ．Ｔｈｉｓｐａｐｅｒｉｎｔｒｏｄｕｃｅｓａｋｉｎｄｏｆｈｉｇｈ－ｓｐｅｅｄｄａｔａａｃｑｕｉｓｉｔｉｏｎｓｙｓｔｅｍｂａｓｅｄＯｎＰＣＩＢＵＳ．
Ｔｈｅｓｉｔｕａｔｉｏｎｏｆｃｕｒｒｅｎｔｄａｔａａｃｑｕｉｓｉｏｎｆｉｅｌｄｉｓｄｉｓｃｕｓｓｅｄｉｎｔｈｅｐｒｏｌｅｇｏｍｅｎｏｎ．ＣｈａｐｔｅｒｔｗｏｓｕｍｍａｒｉｚｅｔｈｅＰＣＩＢＵＳ、ｔｈｅｄａｔａｔｒａｎｓｆｅｒｒｉｎｇｍｅｃｈａｎｉｓｍａｎｄ￥５９３３ＰＣＩｃｏｎｔｒｏｌｌｅｒｏｆＡＭＣＣ。Ｃｈａｐｔｅｒｔｈｒｅｅｓｔｕｄｉｅｓｔｈｅｄｅｓｉｇｎｏｆｔｈｅｓｙｓｔｅｍａｒｃｈｉｔｅｃｔｕｒｅａｎｄｉｎｔｅｒｆａｃｅ．Ｔｈｅｃｉｒｃｕｉｔｄｅｓｉｇｎａｎｄｔｈｅｓｙｓｔｅｍｗｏｒｋｉｎｇｔｈｅｏｒｙａｒｅａｌｓｏｉｌｌｕｍｉｎａｔｅｄｂｙｄｅｔａｉｌ．ｃｈａｐｔｅｒｆｏｕｒｓｔｕｄｉｅｓｔｈｅＶｘＤｄｒｉｖｅｒｂａｓｅｄｏｎＰＣＩＢＵＳ。Ｃｈａｐｔｅｒｆｉｖｅｉｓａｂｏｕｔｔｈｅｓｉｍｕｌａｔｉｎｇａｎｄｄｅｂｕｇｇｉｎｇ，ＴｈｅｇｅｎｅｒａｌｗｏｒｋｏｆｔｈｉｓｐａｐｅｒｉＳｓｕｍｍａｒｉｚｅｄａｎｄｔｈｅｆａｒｔｈｅｒｒｅｓｅａｒｃｈｄｉｒｅｃｔｉｏｎｉｓｐｏｉｎｔｅｄｏｕｔｉｎｔｈｅｌａｓｔｃｈａｐｔｅｒ．
【Ｋｅｙｗｏｒｄｓ】：Ｈｉｇｈ－ｓｐｅｅｄＤａｔａＡｃｑｕｉｓｉｔｉｏｎ，ＰＣＩＢＵＳ，￥５９３３Ｃｏｎｔｒｏｌｌｅｒ，Ａ／ＤＣｏｎｖｅｒｓｉｏｎｌＶｘＤ
独创性声明
本人声明所呈交的学位论文是我本人在导师指导下进行的研究工作及取得的研究成果。尽我所知，除了文中特别加以标注和致谢的地方外，论文中不包含其他人已经发表和撰写过的研究成果，也不包含为获得国防科学技术大学或其它教育机构的学位或证书而使用过的材料。与我一同工作的同志对本研究所做的任何贡献均已在论文中作了明确的说明并表示谢意。
学位论文题日：基士！￡！！垫堡曲直望熬握丞篡圭鲤盟魁
学位论文作者签名日期：矽；年／／月一日
学位论文版权使用授权书
本人完全了解国防科学技术大学有关保留、使用学位论文的规定。本人授权国防科学技术大学可以保留并向国家有关部门或机构送交论文的复印件和电子文档，允许论文被查阅和借阅；可阻将学位论文的全部或部分内容编入有关数据库进行检索，可以采用影印、缩印或扫描等复制手段保存、汇编学位论文。
（保密学位论文在解密后适用本授权书。）
学位论文题目
学位论文作者签名：钵：】：蚕作者指导教师签名：盔竺！日期：伊ｊ年Ｉ１月ｆ］日日期：∥。；年ｌ『月『Ｊ日
、、
微型计算机数据采集框图…………………集散型数据采集系统框图…………………突发数据传送………………………………ＰＣＩ读交易…………………………………ＰＣＩ写交易…………………………………ＰＣＩ首部寄存器……………………………类代码寄存器………………………………命令寄存器…………………………………￥５９３３内部结构框图………………………同步ＦＩＦＯ寄存器突发ＲＤＦＩＦＯ＃访问……异步ＦＩＦＯ寄存器砌）ＦＩＦＯ＃访问…………系统原理框图………………………………电路板实物图………………………………ＡＤ９２２０内部功能块图……………………ＡＤ９２２０定时关系…………………………运放驱动单端输入直流耦合输入…………带电平偏移的直流耦合单端输入驱动电路单端交流耦合驱动电路……………………模拟驱动电路………………………………串行ＮＶ存储器接口………………………￥５９３３、ＦＩＦＯ读端口控制逻辑原理图…．．ＦＩＦＯ端口Ａ控制逻辑原理图……………锁存、ＦＩＦＯ写逻辑原理图………………初始化模块流程图…………………………ＦＩＦＯ传输参数设置流程…………………一中断控制块流程图…………………………￥５９３３仿真时序图…………………………ＦＩＦＯ写端口时序仿真……………………．锁存控制逻辑仿真时序……………………墙一¨”加娩”筋拍凹如¨∞训舭
１
２
１
２
３
４
５
６
７
８
９
ｌ
２
３
４
５
６
７
８
９
１
１
ｌ
１
２
３
１
２
３卜扛扣卜弘扣卜¨弘卜扯扣扣
ＰＣＩ总线操作寄存器…………………………………………，……………ＦＩＦＯ绩西信号……………………………………．………………………．系统控制信号………………………………………………………………．ＮＶ串褥接口售号………………………………………………寄存器访问信号………………………………………………．．￥５９３３配置信息………………………………………………一．；１５．，１７。１７．．１７．．１８．．４３
ｌ
２
３
４
５
１｝二｝｝｝Ｉ＾格格格捺格格表表表表表表
第一章绪论
§１．１数据采集的意义和任务
隧着计算杭酶广泛应丽和镦电子掌酶高速发展，数字系统已被广泛的旋餍于国氐经济、国防建设与科学实践的各个领域。秘模缀系统翱院，数字系统露糟菠赢、稳定糕好等一系辫优点，但是数字系统其熊楚理离散豹数字信弩。然而大部分传感嚣教输臻倭楚龟疆藏电流等楼缀麓，爨戮拄茳瓣簧褥遮垡德号转羧为溪予处理帮存绦戆数字餐号，数鬣采集帮实臻了这…功麓。
数据慕嶷”ｌ是｝蠹褥潺度、嚣力、渡爨、经移等搂熬爨聚集、转羧减数字蹩题，礴耄计舞秘滋孳亍存继、薤鬓、摄示或蠡印熬过程。攘盛熬系统髂麓数攘采集系绫。鼗掇采集技术是镶怠摹喜攀蛉一个羹簧分支，它与接感嚣鼓零、售譬处邂技术、裁‘嚣极技术～熬构戏了琨找检测技术鏊娥。ｉ鑫年寒，～令重要豹发爨方疑是蘧避薅琴夔溺薰（数据袋集）、处理、控制与蛰理实残测、处、控、蛰一体他。一烂裁技术，妇必纤技术、趣母技术、人王餐憝等瑰在数据聚鬃中褥劐了应用。
数据采集褒信号处理系统中瞧占务重要的地位，它是鞋鬈煎端稠后端的桥梁，数攒采集摸块豹采集精度、稳定挫以霾采榘逮度将囊璇影嘲到整个系绞驰性划¨；。
数据采集系统的彳壬务熟体她说。藏是采集传感嚣输掇的模拟信譬并转换成计算率凡能Ⅵ【｝｛剐黝数字信号，然磁邀入计算机，搬箍不嗣静嚣要痤ｌ谤箨机进行捐成熟计算酾处理，雩罨出艇需的数据，与此问辩，将得到的数搬进行短示或幸Ｔ印，以便实现对某些物理餐的监视。
§１．２簸摒采集的发展现状
数掇采集系统主要有硬件鞠软｛串瑟部分缍成ｆ’翻。靛硬律方瑟羲，霹蘸数撰采繁系统蠹≈缝拣有亵嵇：锾嘏鍪数掇聚榘系缓帮集教鍪数据袋繁系绫。
傲税蘩数瓣采集系绫翡系巯结耪糕圈１２１翔溺ｌ－Ｉ掰承。幽嚣霹熬，徽羹诗簿瓠数据累索礅统圭要是囊传感嚣、模攘多鼹嚣关、稳控羧大嚣、采群，僳拷器、Ａ／Ｄ转抉嚣、计簿撬以及努浚簿部分缀藏。
撼ｌ委
藿醣群举技术夫擎研究生院学往论文
模拟多耀拜荧
被
测
物
到
嬲ｌ－ｔ微型计冀辊数据采集撼图
集敞型数掘采集系统是计算机网络披术的产物集，它由若干个“数据采集站”和一螽上位枫以及逶售线鼹缀残。豢毅型数据采集系统豹系统结麴攥整如强１－２题示：
、“‘—一—————”“…‘‘——————。’“””“。。。。————————…“。、，。—。—＋—１””“““。。‘。———————”””“。‘————’—’””—““一。
模拟傣号和数字信号
烈ｌ一２簇教型数据采祭系统挺图
由以上数据采集系统结构可知，微型计算机数据采集系统是基本型系统。
在瑷毒豹徽援系绞中，ｌＳＡ等慧线已无滚潢筵鬻形、蚕豫潋及葵它嘉速数蕹传辕鹁要求。与ＩＳＡ、ＥＩＳＡ等总线相比，ＰＣＩ总线具有负载能力强、传输速度快、独立与ＣＰＵ等诸多垅点。在要求大容量、实薅缝瓣裹速数据采集审，采蠲ＰＣＩ戆线终为数豢使稔蕊线的数据采集技术是商速数据采集的发展方向［３，１３，１４，ｔ５］。
§１．３论文的设计目标
本文要求针对雷达信号的高速数据采集，设计并实现一种基于ＰＣＩ总线的高遴数据
第２页
采集卡。采集卡雳ＡＭＣＣ公霹生产静￥５９３３ＰＣＩ控裁嚣箨兔ＰＣＩ总绞镶弱芯片，嗣容爨为８ｌ（的ＦＩＦＯ作为数据采集前端和ＰＣＩ总线的数据缓冲，用可编程逻辑器件（ＣＰＬＤ）实现霹￥５９３３懿对序逻辑以及鼗爨漾集蘧遵豹蔫漆控裁，Ａ／Ｄ转莰蕊背受ＡＤ公司翡ＡＤ９２２０芯片，麓转换精度为１２位，转换速率最高为１０Ｍ：同时设计相应的ＶｘＤ驱动程序，实现在Ｗｉｎｄｏｗｓｇｘ捺｛睾系统下瓣安装褰聚嚣。蘩个数撰采集卡究戒擎籍ＡＩＤ转挟，摸掇输入信号瓶围为．２．５ｖ—－２．５Ｖ。系统中采用两片锁襻芯片将Ａ／Ｄ转换芯片两次采巢的数据台痕一个３２霞数纛，使褥数搀转输速率为没有鼗擐舍碰涛凝下酶薅倍。
第３羹
第二章ＰＣＩ局部总线及其协议芯片
§２．１ＰＣＩ局部总线的基本概念和主要特征
?总线的基本概念
所谓总线ｐＪ，就是在模块与模块之间或者设备与设备之间传送信息的一组共用信号线，是系统在主控器的控制下，将发送器发出的信息准确地传送给某个接收器的信号通路。其特点就在于其通用性，即它同时挂多个模块或设备。如果是某两个模块或设备之问的专用信号线，就不能称之为总线。
采用总线结构是微型计算机系统体系结构的重要特点之一，总线是微机系统的组成基础和重要资源。采用总线结构，其优点是系统成本低、组态灵活、维修方便。采用总线标准设计生产的硬件，其模块兼容性强，通过微机系统可以方便的组合在一起，构成不同的微机总线。
?ＰＣＩ总线的特点
ＰＣＩ总线ｐ恨口ＰｅｒｉｐｈｅｒａｌＣｏｍｐｏｎｅｎｔＩｎｔｅｒｃｏｎｎｅｃｔＳｐｅｃｉａｌＩｎｔｅｒｅｓｔＧｒｏｕｐ，简称ＰＣＩＳＩＧ，即外围设备互联。是继ＥＩＳＡ总线之后推出的一种高性能３２位局部总线（ＬｏｃａｌＢｕｓ）。ＰＣＩ总线支持６４位数据传输、多总线主控和数据突发传送，是微机系统上处理器／存储器与外围控制部件、外围附加板之间的互联机构。ＰＣＩ局部总线不受制于处理器，为中央处理器及高速外围设备提供了一座桥梁，更可作为总线间的交通指挥员．提高数据采集吞吐量。
从１９９３年ＰＣＩ局部总线标准推出到现在，ＰＣＩ总线以其优异的性能逐步取代了ＩＳＡ、ＥＩＳＡ等总线，成为当今总线发展中的主流。其特征主要体现在以下几个方面：
１性能优良：ＰＣＩ总线时钟为３３ＭＨｚ，ＣＰＵ时钟无关。总线宽度为３２位．可扩充到６４位，带宽为１３２ＭＢ／ｓ～２６４ＭＢ／ｓ。支持数据突发传送方式，支持并发工作。
２．灵活性、兼容性好：精密定义的ＰＣＩ标准可与ＩＳＡ、ＥＩＳＡ、ＭＣＡ、ＶＥＳＡ总线兼容。
此外，ＰＣＩ总线具有很大的灵活性，这是因为它在设计上可以用于多种外设，包括图形、磁盘控制器、网络、多媒体及其他扩展卡，而不象ＶＬ总线仅适用于图形卡。３．自动配置，使用方便：支持即插即用，即能做到任何扩充卡插入系统就能工作而不必设置丌关或跳线。
４．发展目Ｕ景好：ＰＣＩ总线从一开始就是作为一种长期的总线标准来制定的。如它考虑到节能的绿色微机的要求，把支持３．３Ｖ的工作电压加入到规范中，为了便于从５ｖ工作电压平稳的过渡到３．３Ｖ，它容许在过渡时期设计一种通用扩充卡，既可插到５Ｖ工作的主板上，也可插到３．３Ｖ工作的主板上。另外，它容许从３２位扩充到６４位，而通用的扩充卡既可在３２位的系统上工作，也可在６４位的系统上工作。
５．低成本、高效益：ＰＣＩ芯片采用高度集成技术，加之ＰＣＩ扩展卡的外形尺寸短，节省
第４页
了ＰＣＢ扳鞠元俘懿费矮；ＰＣＩ鑫动酝萋功能可节省集残静辩瓣，间绥降低系统研翩配备赞用。
§２．２ＰＣＩ总线的信号组
●系统信号
ＰＣＩ时钟信号（ｃＬＫ）：时锤售号对骧蟹在ＰＣＩ总线上的联骞设荟袋滋罄是竣入售号，它为所有交易提供时序。在时钟信号的上升沿采样ＰＣＩ设备的所有输入，这必输入信号的状惑不受其它时间的影响，所有ＰＣＩ时序参数都是根据时宰孛信号的上舟沿采确定。在ＰＣＩ总线上的所有操律必须与ＰＣＩ时钟信号同步。时钟的频率范围是ＯＭＨｚ～３３ＭＨｚ。
复位信号（ＲＳＴ）：在有效状态下，复位信号会将艇有的ＰＣＩ配置寄存器、主设备和扶设备状态季趸以及输出驱动器藏置为镧始状态。
●地址，数据总线、命令总线和字节使能
ＰＣＩ总线谈震对分豪霜逮蟪，数据憨线，一个交易的地址羧包括：
ＡＤ总线ＡＤ［３１：０】：加载起始地址，这个地址在存储器或配嚣交易中是分为４字节的双字，裁在∞读或写交荔孛憝一个字节建篷。
命令或字节使能总线，Ｃ／ＢＥ＃［３：０］：传输总线命令，定义了交易类型。
在每令数攒段中：
数掘总线ＡＤ［３１：Ｏ】：出主设备（在写交易中）或由当前寻址的目标（在读交易中）驱动。ＡＤ【７：Ｏ】为最低字节，ＡＤ［３１：２４】为最蹇字繁。当毯国Ｙ嚣鸯效对表示写数摅稳定有效，而ＴＲＤＹ＃有效时表示读数据稳定有效。
愈令，字节傻能总线Ｃ／ＢＥ＃［３：０】：器驱动，撞暖当蘸寻蟪故双字中传送戆字节秘爨予传送数掘的数据通道。
?交爨控制傣号
ＦＲＡＭＥ＃：周期帧信号，由当前主设备驱动，指明交易的起始（第一次有效时）和交易持续时阳Ｊ。为了确认以获取总线所存权，主设备必须在ＣＬＫ上丹淞采样ＦＲＡＭＥ＃、ＩＲＤＹ＃无效和ＧＮＴ＃有效。在当前主设备和寻址嚣标之间，一个交易传送一个或多个数据，当主设备准备准备完成最后一个数据时，将ＦＲＡＭＥ＃鼗为无效。
ＴＲＤＹ＃：强标准备好信号，由当前寻垃鑫标驱动，当献浚备准备瓮成当前数据传送时，此信号有效。在ＣＬＫ信号上升沿，如果ＴＲＤＹ＃和ＩＲＤＹ＃同时有效，则髡成一个数霸传送。在读交易孛，ＴＲＤＹ＃宥效表示获设备甚经凳海教数戮驱动虱数据线上｛在写交易中，ＴＲＤＹ＃商效表从设备已准备好接收来自主设备的数据。
ＩＲＤＹ＃：主设鍪璇罄努售弩，枣当藜主设备驱动。在写交荔串，鸯效静ＩＲＤＹ＃表暴主设备已准备好接收当前寻址目标的数据。
ＳＴＯＰ＃：谬也数据传送囊譬，文觚设鍪驱动。ＳＴＯＰ＃骞效表明获设罄零望生设备终正当前交易。
第５鬟
ＩＤＳＥＬ＃：裙始豫设备选择痞号，搜ＰＣＩ设备静输入信号。在谤闯一个设餐的配饕寄存器时作为一个片选信号。
ＬＯＣＫ＃：铰定信号，垂主竣冬驱动。当ＬＯＣＫ＃骞效嚣，表示当懿主没善需要镁定当前从设备。
ＤＥＶＳＥＬ＃：设备逡择售号。当该信号有效瓣，表示驱动玄豹设套已或为警蠢誊谤滔瓣从设备。
●傍簸信号
ＲＥＱ＃：总线请求信号。每～个主设备都商一对仲裁线路赢接连接到ＰＣ｜总线仲裁器上。浚信号一旦有效即表明驱动他的主设备要求使用总线。
ＧＮＴ＃：总线占用允许信号。当ＧＮＴ＃有效时，则表示申请总线的设备己授权控制ＰＣＩ总线。这也是一个点对点信号，任何生设备都钶自己的ＧＮＴ＃信号。
?中断请求信号
ＰＣＩ局部总线有四条中断信号线：ＩＮＴＡ＃、ＩＮＴＢ＃、ＩＮＴＣ＃、ＩＮＴＤ＃。ＰＣＩ设备可以通过中黻信号线寒商楚瑷器发密中断请求。对予荦功蘸设备，只有一条中断线ＩＮＴＡ＃；对于多功能设备则最多可使用四条中断线。
?锩误摄告麓号
ＰＥＲＲ＃：数据奇偶校验错误报告信号。它鼹一个持续的兰悉信号，用来表示检测到与数据羧有关戆奄鼹校骏错。
ＳＥＲＲ＃：系统错误报告信号。任何ＰＣＩ设备都可以驱动系统错误信号。它用来报告楚蛙鸯偶校验缝、专鲻嗣期数据奄馁按验辏以及其它鼗愈镬谟。
?６４位扩展信号
ＰＣＩ规范定义了基予３２ｌ妻缝梅的６４位扩聚，实残扩震静系统支挎醴嬗瓣数据謦宽。进行系统的６４位扩展桑用到以下信号：
ＡＤ［６３：３２］：高四伎数据遴道。与ＡＤ［３１：０１结合，可以扩嶷数据总线宽度戮６４位。
Ｃ／ＢＥ＃［７：４］：数攒通道４到７位的字节使能。
ＲＥＱ６４＃：６４位传遴请求。ＲＥＱ６４＃被６４使总线设餐嚣为有效表明该设各嚣要进行６４位数攒传送操作。ＲＥＱ６４＃与ＦＲＡＭＥ＃鼹有相同豹对净桶期。在进行３２位交易时，ＲＥＱ６４＃不允许悬空，敞必须接上拉电阻。
ＡＣＫ６４＃：６４位转输认可。由麸设备驱动，该信号有效表鞠当前飘设备将进行６４位数据传送。它与ＤＥＶＳＥＬ＃具有相同的时序，按上拉电阻。
ＰＡＲ６４：裔嬗双字节奇缡筱验。为离字节ＡＤ逶道和离透稼Ｃ／ＢＥ＃信号线撬供奇德校验的校验位。
§２．３ＰＣＩ憩线协议机制
ＰＣＩ总线协议基本的数据传送机制是突发传送．即一个地豇ｔ段后面跟一个绒多个数据
第６蹑
段的数据传送方式。如图２—１：
图２—１突发数据传送
基本的ＰＣＩ传输，都是由ＦＲＡＭＥ＃、ＩＲＤＹ＃和ＴＲＤＹ＃三个信号控制。
在利用ＰＣＩ总线进行数据传送时，先由当前主设备发出总线请求，在获得总线使用权后，主设备等待总线变为空闲。当采样到ＦＲ枷Ｅ撑和ＩＲＤＹ＃都无效时，主设备在下一个ＣＬＫ上升沿启动交易，驱动ＡＤ［３ｌ：Ｏ］上的地址和Ｃ／ＢＥ＃［３：０］上的命令，同时有效ＦＲＡＭＥ＃信号，声明交易开始。
当设备开始驱动有效数据到总线上时，作为数据源的ＰＣＩ设备的设备准备好信号（ＩＲＤＹ＃或ＴＲＤＹ＃）必须有效。当数据接收方准备好接收数据时，激活设备准备好信号，数据传送开始。数据源设备一旦表明已准备好数据传送，它将不能改变其控制信号状态直到当前数据传送完毕。如：一旦主设备有效ＩＲＤＹ＃，不管ＴＲＤＹ＃状态如何，它将不能改变ＦＲＡＭＥ撑和ＩＲＤＹ＃信号的状态直到完成当前数据段的传输。
?ＰＣＩ突发读传输
图２－２为ＰＣＩ总线上的一次突发读传送时序图【６】。假设总线设备已经经过仲裁并授权访问总线，然后等待总线空闲。当在时钟上升沿采样到Ｆ蝴Ｅ＃和ＩＲＤＹ＃都无效时，总线空闲，主设备在时钟１上升沿有效ＦＲＡＭＥ＃信号启动交易。同时驱动交易起始地址和命令字到总线上。在第２个时钟周期，主设备停止驱动ＡＤ总线，同时驱动字节使能信号到Ｃ／ＢＥ＃总线上并有效ＩＲＤＹ＃，以表明主设备已经准备好接收来自从设备的第一个数据。总线上所有从设备采样、译码总线上的地址和命令，完成地址段。为了避免总线冲突，可以由多个ＰＣＩ代理驱动的信号线需要一个交接周期，即从一个ＰＣＩ代理交接给另一个ＰＣＩ代理需要一个时钟周期。在读周期，时钟２为交接周期，总线所有权从当前主设备转交给当前访问的从设备．ＴＲＤＹ＃保持无效。在第３个时钟周期，从目标有效ＤＥＶＳＥＬ＃表明他以识别出自己的地址并参加交易。从设备驱动有效数据到数据总线上，并激活ＴＲＤＹ＃。在时钟４上升沿，主设备和从设备采样到ＩＲＤＹ＃和ＴＲＤＹ＃同时有效，主设备从总线上读第一个数掘，完成第一个数据段。在时钟５上升沿，主设备采样到ＴＲＤＹ＃无效，表明从设备还没准备好传送下一个数据段，插入等待周期。在时钟６上升沿，主设备采样到ＩＲＤＹ＃和ＴＲＤＹ＃同时有效，于是完成第２个数据段传送。在第三个数据段起始点，主设备驱动字节使能总线．同时无效ＩＲＤＹ＃，表明主设备还没准备好接受第三个数据。ＩＲＤＹ＃保持有效，表明从设备完成第二个数据段后立即驱动第三个数据到ＡＤ总线上。时钟７为等待状态。在时钟周期７，主设备有效ＩＲＤＹ＃表明准备接受数据；无效ＦＲＡＭＥ＃，表示这是此次交易最后的数据段。在时钟周期８上升沿主设备采样到ＩＲＤＹ＃和ＴＲＤＹ＃有效．第三个数据段完成。同时采样到ＦＲＡＭＥ＃无效，通知从设备这是最后的数据段。主设备无效
第７页
ＩＲＤＹ＃，从设备无效ＴＲＤＹ＃。一次包含三个数据段鼓突发传送已经形残。鲢镑９，总线返回空闲状态。
８｛９
广＿、ｒ—弋ｒ—弋
广弋ｎ厂弋厂弋
ＶＵ＼＿√＼＿√ＵＵＵＬ√，＾
｜’
＜±蕊＞—＜：ｊ＿＜数据ｌ＞（甄蘸ｉ×数摄３＞一：■
ｒ
颔石沃字节使能×字节使能×字节使能卜：‘
Ａ
’一］
＾ｊｊ
ｆ｜｜｜
＾＇一｜｜
。｝。
地址段熬撼段ｊ数挺鞋２毂妊毁３
等待状；菸等待状卷等待状态
强２—２ＰＣｔ读交荔
?ＰＣＩ突发写传输
落２－３为ＰＣＩ突笈写传送时序胬｛翱，鑫丽霹是看瞧ＰＣＩ麓交易谦侔和读交荔类｛媛。不同之处，在第２个时钟周期，由于从地址段到数据段都由主设备驱动ＡＤ总线，故没肖总线交接勰期。
第８页
咄一般惴㈣㈨～㈣
ＦＣｆｌＥ
爨２一ｌＰＣＩ蓉熟鼹存嚣
●落裁靛蓠整蹇襻器
厂囊秘鬻眷撩（ＶｅｎｄｏｒＩＤＲｅｇｉｓｔｅｒ）：十六撼密襻嚣，躁子禄谖竣罄黻豢意巍，它熬蕊蠢ＰＣｔ较壤缝爨（ＰＣＩＳ瓣》绞一分配，虢疆保曝一娃，壤ＦＦＦＦｈ绦整。警瀵鹫一令不拳程的没罄拗辩，蔓磐ｅｌ褥返戮ＦＦＦＦｈ。
设备狳逮存器（ＤｅｖｉｅｅｔＤＲｅｇｉｓｔｅｒ）：十六毽爨露嚣，爝予挺谈设蔷类楚。瀣厂。懿缝篓。
敝零ｌＤ寄存嚣（ＲｅｖｉｓｉｏｎｔＤＲｅｇｉｓｔｅｒ）－．，℃位鸯移嚣，癫涮遣巍分配，瘸予表承设餐瓣簇零警，翅鬃镤黩磷疆舨暌率撂裳熟疆魏投捧，缀本Ｄ勰§￡确攥搽侮系绫下鼗菠确鹣聪动。
类代隅蹇存鼗《ｃｌａ嚣ＣｏｄｅＲｅｇｉｓｔｅｒ）：＝十疆掇鼹读毒襻器，鬻予说鹱设蕊鹣邋髑魂戆，
第褥燹
蛰爨辩学技术大学骚究生貔学毽论文
为不躲测。
存储器霹与失效使能，当设置为‘ｌ’葑寸，设备产生存储器写与失效谴能命令，否则采用存储器弼命令。
ＶＧＡ画板益铡便能，当设置为‘ｌ’辞，表明ＶＧＡ兼容设备毒｝ｌ‘行ＦＯ髯ＶＧＡ颜色画板寄存器的监测功能，否则不执行。
鸯锾校验错穗瘦，臻予控澍设餐辩数撵、遗缝奄偶校验锩酶嚼馥。为‘ｌ’对，设备通过有效ＰＥＥＲ＃来报告奇偶校验错，为‘０’时则忽略。
簿特蠲麓控裁，愆于控戮设蚕是否氛褥遮缝，数据步进。麸不搜鬻步遗熬设备，必矮硬连接此位到０；一随使用步进的设备必须硬连接到‘ｌ’：能处于两种状态的需把它设为霹读写。
ＳＥＲＲ＃使能，当设为‘１’时，允许设备驱动ＳＥＲＲ＃，否则禁止。此位和第六位奇偶校验错璋趣应搜戆位一起才能报告地址鸯偶校骏错（当嚣者皆为‘１’对擐错）。
快速背靠背使能，若ＰＣＩ主设备允许执彳予快速背靠背交翁时，设为‘１’，否则为‘０’。
状态寄存器：用于跟踪ＰＣＩ实体功能状态，为只读寄存嚣。程序员可以通过写入从寄存器读出德Ｊ柬束实王见对状态寄存器的清零操作。
?非强制憔酋部寄孬器
非强制憔寄存器，既不怒任何ＰＣＩ设备都必颓实现的寄存器。这些寄存器是否要实现依赖于具体的设备类型，如果设备支持相关的功能，它们才需要实现。
Ｃａｃｈｅ行程长废簿存器：可读写寄存器，蠲来定义良双字递增的高速缓存行程长发。对予使用存储器写与失效使能的主设备或支持存储器行打包哿址的翻标而言，它是强制性的。
延时定时器：对于支持突发交易的主设铸来说是强制性的。该寄存器定义了总线主设备每次敬褥慧线嚣畜较并襄渤交荔霹，像簿慧线蕊毒粳熬最怒黠阉（鞋ＰＣＩ霹镑躅辫计）。
基址寄存器：在加电时，系统必须自动配鬻资源，使不同的设备捐Ｉ有不同的地址空间。要实残这个要求，系统毖须熊梭测每个设套懿要多少孬蘧空翊帮Ｉ／Ｏ圭龟蛙窆翊以及每令豹大小。配置头空间的六个基址寄存器在系统上电时向ＰＯＳＴ自检程序反映该设备需要多少存褚交列却ＦＯ空翊，ＰＯＳＴ是捡程净逶过这六个寄露器中豹内容了解到ＰＣＩ总线上莓旗些存储设备和Ｉ／Ｏ设备，根搦它们的容量需求把它们映射到相应的存储地址和Ｉ／Ｏ地址空间，并把起始地址霉入至４基蜒寄存器。
§２．５Ｓ５９３３协议芯片１２２
基于微机的数据采集、处理系统中，计算机接口卡是其中的关键硬件设备。然而由于ＰＣＩ戆线镑议豹复杂稳，ＰＣＩ按日卡翡设诗怒一瑗难发嚣常大的工作。僵如聚采用专溺匏ＰＣＩ接口芯片，则设计就可以避开复杂的ＰＣＩ总线协议，大火缩短系统开发周期。在系统硬静浚诗孛，经多方考虑，我粕选掭ＡＭＣＣ公司生产懿￥５９３３终兔疆谈器传。
笫１２页
国防程攀技术丈学研究生貌学位论文
ＡＭＣＣ公司生产的￥５９３３是一秘功能强大、使翅灵活驰ＰＣＩ总线接口控制芯片。它符合ＰＣＩ局都总线规范２．１版，可作为ＰＣＩ总线从设备（ＳＬＡＶＥ），实现基本的传送鼗求；也可作为ＰＣＩ总线的主设备（ＭＡＳＴＥＲ），访闯其他ＰＣＩ总线设备。其峰值数据传送速率可运１３２ＭＢ虑。其主要特征如下：
?可作为ＰＣＩ总线主／从控制器；
●遴崩８／３２／６４ｂｉｔ鞠户局部总线：
●四个可编程存储块突发传送区；
?蓬接ＰＣＩ中断郯籍选逶键艨；
●可通过串行或８位并行ｎｖＲＡＭ启动外部加载ＢＩＯＳ；
?辑个３２ｔ３ｙｔｅｆｉｆｏ秘３２Ｂｙｔｅ鄄篷：
●工业标凇１６０脚ＰＯＦＰ封装。
２．５．１￥５９３３结构
￥５９３３肉都绩麓槿强‘２２】麴瑟２—７掰示：
强２—７￥５９３３内部续毒弩捱爱
出图２—７可以看出，￥５９３３提供了三种物理总线接ＩＺｌ：ＰＣＩ总线接口、ＡＤＤ．ＯＮ总线接口及哥选势露菲荔失洼存臻器接鞠。ＰＣＩ慧线接ＶＩ与主辍投熬ＰＣＩ总线接稽连接；
第１３页
霆貉辩学技零大掌磷懿奎靛学接论文
ＡＤＤ。ＯＮ慧线棱掰迳与辨鄱功麓设备糨连；ＮＶ存耱嚣接掰鬣与掺部菲翁失瞧存德嚣连接。数据传邀可｛曩在ＰＣＩ与ＡＤＤ－ＯＮ总线之闯避行，｛愆可戳农ＰＣＩ总线与外部配甏寄存器之闻避｛亍。ＰＣＩ与ＡＤＤ—ＯＮ总线之润懿数攒铸输霹疆逶过三静邋道来实糯：邮箱寄存器逶邋（ＭＡＩＬＢＯＸ）、ＦＩＦＯ遴邋鞠ＰＡＳＳ—ＴＨＲＵ遥道。
?ＭＡＩＬＢＯＸ逶遴
ＭＡＩＬＢＯＸ攥供～转在系缀乎螽秘ＡＤＤ－ＯＮ惑线之阕转送数薅耧软件靛潮信意的殿彝数擐逶逡，主要瘸予雾臻，分鼹器譬ＡＤＤ—ＯＮ总线之阙铸埝会令耱拔态售惑，并可墓予指定ＭＡ／ＬＢＯＸ事势，在ＰＣｔ憩线鼓ＡＤＤ，ＯＮ憨线产裳中瑟。
●ｐＡＳＳ．ＴＨＲＵ通道
ＰＡＳＳ－ＴＨＲＵ通道提供ＰＣＩ和ＡＤＤ－ＯＮ总残之阍麴ＤＭＡ数探转送方式，龛诲ＰＣＩ传送操ｌ乍与外加接ＥＪ操作同时进行，支持突发传邀。它出ＰＡＳＳ．ＴＨＲＵ地皱寄存器褪ＰＡＳＳ—ＴＨＲＵ数据鸯存嚣秘戒。这两个毒存嚣分裂用浓存放ＰＣＩ主设蘩瑟瑟访阉髓ＰＡＳＳ—ＴＨＲＵ区域的地址秘数攒。Ｓ５９３３通过对ＰＡＳＳ－ＴＨＲＵ区域意义将外加接日上魄资源酸莉剜系缓奎潮。毽ＰＡＳＳ．ＴＨＲＵ只能工｛蕈焱觚模式下。
●ＦＩＦＯ通道
￥５９３３撬骰两个牵独的３２×８ＦＩＦＯ数据邋邀，分鄹实蕊跌ＰＣＩ到ＡＤＤ—ＯＮ粕ＡＤＤ．ＯＮ翻ＰＣＩ姻数据佼输。每个ＦＩＦＯ均有一个邋疑措钟和传送计数器以实现ＰＣＩ传送。这两个ＦＩＦＯ均支持ＰＣＩ总线主浚螯绦箨，支持数援突发转送。著霹戳利髑片终ＦＩＦＯ终为弱户惑线ＰＣＩ总线之藏懿数掭缓、辟＋通过控潮信号将冀囱ＦＩＦＯ粒片矫ＦＩＦＯ缀联醴这到增加冀痰ＦＩＦＯ深度瓣嚣瓣。当嚣羚ＦＩＦＯ笈窭滋鑫臻号嚣，产玺串断，￥５９３３获靖棒ＦＩＦＯ读歉数爨，完成慕襻。
２．５。２￥５９３３揉稼鸯存器
￥５９３３羧测嚣痰郏镪含１６个双字的骞孬嚣，这帮努嘲ＰＣＩ蕊笺援捧毒存嚣，这擅存髓嚣哥强获瓣刘存髅窆翊，浇胃淤绞射瓣Ｉ／Ｏ空润；超娥邃聚ｌ錾ＰＣＩ鬻甏空黼酾蒸麓鸯存器０的内容决定。ＰＣＩ憨线主要是遁避这些寒露爨突残与癸擞总线匏遗谖。数撼、惫令帮参数翅‘娃通避ＦＩＦＯ在程序掩剩下竞袋转送。表２．１朔滋了联莓ＰＣＩ慧线搡髂毒存嚣。
￥５９３３中ｊ丕有１８个双字的终加憨线搽终寄存器，这些辫存器包含夕｝热憨线接口豹数据、控制秘状态绩惠。捺热接鞠壤麓冀逡售号ＳＥＬＥＣＴ＃￥强读选潺售号Ｐｄ３＃袋雩逡遴信号ＷＲ＃实现对这些寄存嚣的访润。这些寄存器楚实现乡｝加总线岛ＰＣＩ慈线遥躐的主要方式。由予本设计主要爝受豹怒￥５９３３ＰＣｔ总线操律寄存嚣，下嚣貔攒：重点讨论。
第瓣簧
USB2002数据采集卡使用说明书 北京阿尔泰科贸有限公司
USB简介 USB（UNIVERSAL SERIER BUS）又称之为通用串行总线，不仅仅简单地将计算机和外设连接在一起，而是使我们进入了一个全新的PC机时代。 USB是您进行数字图象处理的最佳选择，同时她也为数字化设计提供了无限的创造空间，一但您尝试使用了USB，势必爱不释手。 为什么USB越来越受到用户的青赖呢？ 第一．USB实现了那些一直梦想快速直接连接外设到PC机的使用者的梦想，添加一个传统外设首先您不得不弄清楚在那些令人迷惑的端口序列中那一个才是您需要的。其次，在通常情况下，您还不得不提前拆开PC机，安装需要的板卡，并且选择跳线，诸如中断设置等，这些非常的麻烦。甚至使一些用户惧怕去想添加外设。USB使添加外设变的十分简单，任何人都可以轻松的做到。 首先，USB用一个标准的插拔端口代替了所有的不同种类的串并口。使用USB连接PC机和外设，您只须把他们连接在一起！剩下的事情USB会自动帮您完成。他就像是给您的PC机添加一个新的功能。您再也不须拆开您的PC机，也不必担心插入板卡，DIP跳线和中断设置。 第二．USB的即插即用功能，当您需要接入外设时，甚至不必关闭电源重启计算机。只要插入便可运行！PC自动检测外围设备并且配置必要的软件。这种功能可用于想分享外设的商业PC和笔记本PC。而当您需要移走外设时，只须拔走USB插头即可。 也许您会问“我可以同时接多个外围设备吗？PC机有足够的USB接口吗？” USB当然可以同时连接多个外围设备；许多PC机有两个以上的USB端口，而集线器——一种特殊的USB外围设备，可以附属多个USB端口，当您需要使用多于两个外设时，接入一个集线器即可。 第三．USB传输数据的速度非常快，达到12MBIT，而在新发行的USB2．0版本中，其传输速度居然达到480Mbit。 第一章概述
高速数据采集系统 设计
基于FPGA和SoC单片机的 高速数据采集系统设计 一．选题背景及意义 随着信息技术的飞速发展，各种数据的实时采集和处理在现代工业控制和科学研究中已成为必不可少的部分。高速数据采集系统在自动测试、生产控制、通信、信号处理等领域占有极其重要的地位。随着SoC单片机的快速发展，现在已经能够将采集多路模拟信号的A/D转换子系统和CPU核集成在一片芯片上，使整个数据采集系统几乎能够单芯片实现，从而使数据采集系统体积小，性价比高。FPGA为实现高速数据采集提供了一种理想的实现途径。利用FPGA高速性能和本身集成的几万个逻辑门和嵌入式存储器块，把数据采集系统中的数据缓存和控制电路全部集成在一片FPGA芯片中，大大减小了系统体积，提高了灵活性。FPGA 还具有系统编程功能以及功能强大的EDA软件支持，使得系统具有升级容易、开发周期短等优点。 二．设计要求 设计一高速数据采集系统，系统框图如图1-1所示。输入模拟信号为频率200KHz、Vpp=0.5V的正弦信号。采样频率设定为25MHz。经过按键启动一次数据采集，每次连续采集128点数据，单片机读取128点数据后在LCD模块上回放显示信号波形。
图1-1 高速数据采集原理框图 三．整体方案设计 高速数据采集系统采用如图3-1的设计方案。高速数据采集系统由单片机最小系统、FPGA最小系统和模拟量输入通道三部分组成。输入正弦信号经过调理电路后送高速A/D转换器，高速A/D 转换器以25MHz的频率采样模拟信号，输出的数字量依次存入FPGA内部的FIFO存储器中，并将128字节数据在LCD模块回放显示。 图3-1 高速数据采集系统设计方案 四．硬件电路设计 1.模拟量输入通道的设计 模拟量输入通道由高速A/D转换器和信号调理电路组成。信号调理电路将模拟信号放大、滤波、直流电平位移，以满足A/D转换器对模拟输入信号的要求。
摘要：讨论了基于USB接口的高速数据采集卡的实现。该系统采用TI公司的TUSB3210芯片作为USB通信及主控芯片,完全符合USB1.1协议,是一种新型的数据采集卡。 关键词：USB A/D FIFO 固件 现代工业生产和科学研究对数据采集的要求日益提高,在瞬态信号测量、图像处理等一些高速、高精度的测量中,需要进行高速数据采集。现在通用的高速数据采集卡一般多是PCI 卡或ISA卡,存在以下缺点：安装麻烦;价格昂贵;受计算机插槽数量、地址、中断资源限制,可扩展性差;在一些电磁干扰性强的测试现场,无法专门对其做电磁屏蔽,导致采集的数据失真。 通用串行总线USB是1995年康柏、微软、IBM、DEC等公司为解决传统总线不足而推广的一种新型的通信标准。该总线接口具有安装方便、高带宽、易于扩展等优点,已逐渐成为现代数据传输的发展趋势。基于USB的高速数据采集卡充分利用USB总线的上述优点,有效解决了传统高速数据采集卡的缺陷。 1 USB数据采集卡原理 1.1 USB简介 通用串行总线适用于净USB外围设备连接到主机上,通过PCI总线与PC内部的系统总线连接,实现数据传送。同时USB又是一种通信协议,支持主系统与其外设之间的数据传送。USB器件支持热插拔,可以即插即用。USB1.1支持两种传输速度,既低速1.5Mbps和高速 12Mbps,在USB2.0中其速度提高到480Mbps。USB具有四种传输方式,既控制方式（Control mode）、中断传输方式（Interrupt mode）、批量传输方式（Bulk mode）和等时传输方式（Iochronous mode）。 考虑到USB传输速度较高,如果用只实现USB接口的芯片外加普通控制器（如8051）,其处理速度就会很慢而达不到USB传输的要求;如果采用高速微处理器（如DSP）,虽然满足了USB传输速率,但成本较高。所以选择了TI公司内置USB接口的微控制器芯片 TUSB3210,开发了具有USB接口的高速数据采集卡。 1.2 系统原理图
16 位 64 通道 500KSPS 光隔 AD 16 通道光隔数字入/16 通道光隔数字出 T9255 使用说明书 一、性能特点： 本板采用有线 10M/100M 以太网口的数据采集器。 本采集卡提供基于 DLL 的编程技术，用户不需要网络知识就可以实现网络采集与控制功能。 本板通过采用高速高精度 AD 芯片、高精度的放大器、高密度 FPGA 逻辑芯片、精细地布线以及优良的制版工艺，实现了高速、高精度实时数据采集，具有以下性能特点： 1、2、 3、 4、5、6、64 通道模拟量高速采集。可以设置 1－64 通道采集，起始通道号可以自由设定。 AD 幅值采集高精度：16 位采集精度，长时间采集时，误差跳码为±2LSB,相对精度优于 0.001%，直流电压波动小于 0.1 毫伏。 软件校准：将校准信息存储在板卡上，用户不用打开仪器设备就可以进行校 准，使用方便，一般情况下不需要用户进行任何校准。 丰富的备用扩展资源：板上 CPLD 资源非常丰富，可以为用户的特殊需求进行定制，如旋转编码器接口、脉冲周期测量接口、PWM 输出接口、外同步接口、触发记录接口、开关量控制接口等(定制)。 提供外部时钟模式：在该模式下，外部时钟信号启动所有通道采集一次，从而 实现多通道与外时钟同步采集模式(定制)。 提供外部触发启动模式：在该模式下，只有当外部给出上升延触发信号后才开 始采集，从而实现用户外触发采集模式的需要(定制)。
二、功能与指标 AD 的性能指标： AD 采样精度：16 位 AD 通道数：单端方式 64 通道。 AD 采集的综合跳码误差为±2LSB。 模拟采集的定时精度：缺省情况下为 50PPM,特殊要求可以定制 AD 输入电压范围：-5V 到+5V、0－10V 可选，或根据用户需要定制量程。 AD 输入阻抗：100 千欧 模拟输入安全电压：±15 伏。当超过 AD 输入量程时，只要不超过安全电压就不 会损坏硬件。建议用户尽可能使输入信号在量程范围内。 抗静电电压：2000 伏 采集方式：连续采集 模拟量安全电压：当输入电压超过±20V 时，有可能造成硬件损坏，由此造成的损 失不在保修范围内。 接口： 总线方式：10M/100M 以太网 开关量指标: 16 路数字量输入，独立光电隔离模式,TTL 电平方式，高电平输入为 高于 2.4V,低电平低于 0.8V,限流电阻 1k 欧姆。 开关量输入的电流，小于 1uA 16 路数字量输出,上电复位清零功能,高电平输出大于 2.4V，低电平 输出低于 0.2V 开关量输出的电流大于 5mA，小于 10mA。 电源： 外部电源输入 10-30V DC,电源电流 200mA。 尺寸： 电路板尺寸：150mm*100mm 电路板定位孔：140*90——Φ3.5mm 工作环境 工作温度：0－70℃ 环境湿度：90％以内
基于!"#和#$%总线的同步数据采集卡设计 王宏，许飞云，贾民平 （东南大学设备监控与故障诊断研究所，江苏南京&’(()*） 摘要：介绍了一种在大型设备状态监测和故障诊断系统中作为核心的同步数据采集卡的设 计方法。该采集卡使用+%公司的+,"-&(.$/0’(1!"#做数字信号处理器，对数据采集过 程进行控制，并进行数字信号处理。应用#$%&(0(实现+,"-&(.$/0’(1!"#到#$%总线间 可靠连接，从而保证了采集数据快速、高效地传输到#$机。采集卡集同步数据采集、信号处 理及高速数据传输于一体。在状态监测和故障诊断系统中应用时，能很好的满足数据采集、处 理和传输的需要。 关键词：!"#；#$%总线；#$%&(0(；同步数据采集 中图分类号：+#-)’233文献标识码：1文章编号：’*3’4/&3*（&((3）(’4(()/4(0 !"#$%&’()*&+,-’&’.#!/0/1+2.$#$0$’&3/-45/#"4’&!)6/&46375.# 516789:;，<=>?@4A B:，C%1,@:4D@:; （E?F?G H I J$?:K?H9L$9:M@K@9:,9:@K9H@:;G:M>G B N K!@G;:9F@F， "9B K J?G F K=:@O?H F@K A，6G:P@:;&’(()*，$J@:G） 18#0-/+0：1M?F@;:9L F A:I J H9:9B F M G K G G I Q B@F@K@9:I G H M@F B F?M G F I9H?@:N G H;?4F I G N??Q B@D R?:K’F I9:M@K@9:R9:@K9H@:;G:M L G B N K M@G;:9F@F2+,"-&(.$/0’(1!"#9L+%I9R D G:A@F B F?M G F M@;@K G N F@;:G N D H9I?F F9H9:K J?I G H M K9I9:K H9N K J?D H9I?F F9L M G K G G I4 Q B@F@K@9:G:M K9D H9I?F F K J?G I Q B@H?M M G K G2#$%&(0(@F G D D N@?M K9D H9O@M?G K H@?M I9::?I K@9:S?K T??:+,"-&(.$/0’(1!"#G:M #$%S B F K9;B G H G:K??K J?G I Q B@H?M M G K G K H G:F L?H H?M K9#$@:J@;J F D??M G:M J@;J?L L@I@?:I A2+J?I G H M I9R S@:?F F A:I J H9:9B F M G K G G I Q B@F@K@9:，F@;:G N D H9I?F F G:M J@;J U F D??M M G K G K H G:F@K@9:@:9:?25J?:B F?M@:I9:M@K@9:R9:@K9H@:;G:M L G B N K M@G;:9F@F F A F4 K?R F，K J?I G H M I G:T?N N R??K K J?:??M F9L G I Q B@F@K@9:，D H9I?F F G:M K H G:F R@F F@9:9L M G K G2 9"*:’-4#：!"#；#$%S B F；#$%&(0(；F A:I J H9:9B F M G K G G I Q B@F@K@9: ;引言 随着现代化工业生产日益系统化、高速化和自动化的发展，现代工业生产已逐渐形成一个具有整体性的生产链，一旦某一设备发生故障，将会引起整个生产过程不能正常运行，从而造成巨大的经济损失，严重时将造成灾难性的设备损坏及人员伤亡。近年来，国内外的设备事故时有发生。因此，人们对设备的可靠性和安全性提出了越来越高的要求，设备的故障监测与诊断技术受到了人们的高度重视，并已发展成为一门综合性的交叉学科，亦取得了显著的经济效益和社会效益［’］。 设备的故障监测与诊断技术多是基于#$机的测试系统，首先要进行数据采集，然后才能对获得的数据进行测试分析。所以数据采集卡是设备的故障监测与诊断的基础。 文中主要阐述了基于!"#的#$%总线同步数据采集卡的硬件设计，使用美国+%公司的+,"-&(.$/0’(1 !"#作为采集卡的处理器，使用高速的#$%总线与#$机连接，实现数据的采集和快速传送。该卡主要用于大型设备监测和故障诊断系统中完成数据采集和预处理功能，实现对被监测系统的实时监测。 <硬件设计 <2<采集卡总体结构 在大型设备的状态监测和故障诊断中，振动信号能最迅速最直接地反映机械设备的运行状态，3(V以上的运行故障都以振动形式表现出来。由于振动信号在工频及其各倍频处的能量分布直接反映了设备运行状态，因此需要在数倍于工频的范围内分析振动频谱，作为振动信号的状态监测系统要求也就比较高［-］，表现为：采样频率高、信号处理量大、数据传输量也很大。而使用!"#和#$%总线相结合设计的同步采集卡却能满足这一需求。#$%总线数据采集卡系统的原理框图如图’所示。 由图’可以看出，’*通道模拟信号同步采集模块对由抗混滤波板输入的模拟信号进行缓冲处理输入后续的0片0通道同步采集芯片1!3W*/，该0片1!3W*/芯片由同一个采样脉冲控制采样及1／!转换，实现’*通道信号的同步采集。所有1!3W*/芯片的转换结果均通过板内部的!"#总线供+,"-&(.$/0’(1!"#芯片读取，该同步采集模块可根据测量的转速实现’*通道模拟信号同步整周期采集，采集频率每通道可高达3/X8Y。 此外，该信号同步采集模块具有内触发与外触发采样功能，其外触发采样功能可以保证多块’*通道信号同步采集模块同时使用，实现更多通道（如-&、0W通道等）的同步采样。 +,"-&(.$/0’(1!"#芯片为’*通道信号同步采集板的核心，它一方面控制各种信号的采集及保存，另一方面负责信号的分析与处理，并提取设备故障的特征信号通过其8#%接口供计算机获取用于故障诊断。各相关单元如1／!转换芯片、0Z-&[字数据E1,、’&W[字程序／数 !"#$%&’()%*+%&,-.)/01"/%0&，2’34556，78（9）：:;!:
高速数据采集卡250MSPS 14bit 250MSPS 14bit 8通道高速数据采集卡主要应用于雷达、通信、电子对抗、高能物理、质谱分析、超声等高科技领域。西安慕雷电子在高速数据采集卡研发及系统应用领域拥有十多年经验，2013年底发布了250MSPS 14bit 8通道高速数据采集卡MR-HA-250M，采集记录存储带宽高达3000MB/S。高速数据采集卡MR-HA-250M及记录存储系统的成功发布使得西安慕雷电子在高速数据采集卡及相关记录存储回放领域为国防及科研领域又提供了一套高性能解决方案。 图一高速数据采集卡MR-HA-250M 高速数据采集卡MR-HA-250M模块参数： ●输入接口： 连接器：SSMC； 输入方式：AC或DC耦合； 通道数量：8通道，可同步32通道 ●AFE模块： 高速数据采集卡中的信号调理模块一般采用衰减、滤波及程控增益放大器等对信号进行处理，高速数据采集卡MR-HA-250M采用信号直通AD模式，减少前端调理对高速数据采集卡动态性能影响。 图二高速数据采集卡MR-HA-250M
●ADC模块： 高速数据采集卡的ADC芯片采用Linear Tech LTC2157-14 (250 MSPS) 图三高速数据采集卡MR-HA-250M动态性能 ●时钟管理模块： 高速数据采集卡MR-HA-250M可选择外时钟、内时钟或参考时钟 ●FPGA模块： XILINX或ALTERA的FPGA芯片广泛用于高速数据采集卡中。FPGA模块开放编程是高速数据采集卡的必备能力。高速数据采集卡MR-HA-250M采用XILINX V6系列高性能FPGA。 ●DDR模块： 高速数据采集卡一般都会配有DDR缓存，存储采集过程中的数据。高速数据采集卡MR-HA-250M配置有4GB DDR2。 ●FIFO模式 高速数据采集卡将板载内存虚拟为FIFO，允许采集数据由缓冲后连续不断地通过总线传输到主机内存或硬盘中。该模式特点就是高速、大容量，使得高速数据采集卡记录时间达数小时。记录时间取决于存储介质的容量。 图四高速数据采集卡MR-HA-250M
等间距采样的高速数据采集系统设计 郝亮,孟立凡,刘灿,高建中 (中北大学仪器科学与动态测试教育部重点实验室,太原030051) 摘要:简单介绍通过对窄脉冲等间距采样来测试电缆故障的基本原理,分析其脉冲的特点和处理要求;采用F PGA和MSP430F149作为主控芯片,设计了单路多次低速数据采集系统;利用Quartus II软件编写主控程序,并在Modelsim下进行仿真验证。实验结果表明,该系统方案切实可行,可有效解决电缆故障测距过程中的高精度数据采集问题。 关键词:等间距采样;数据采集;MSP430F149;F PGA 中图分类号:TN98文献标识码:B H igh2spe ed Data Acquisition System Based on Equidistance Sampling Hao Liang,Meng Lifan,Liu Can,Gao Jianzhong (Inst ruments Science and Dynamic Measurement Ministry of Education Key Laboratory, North University of China,T aiyuan030051,China) A bstract:T he basic principle of testing cable faults wit h narrow2pulse equidistance sampling is described.Pulse characteristics and pro2 cessing requirements are analyzed.The single2line repeated low2speed dat a acquisition system is designed with FPGA and MSP430F149 as main control chips.Main control procedures are programmed in Quartus II and simulated in Modelsim.Experimental result shows that t he system is practical,and the problem of high2precision data acquisition in the process of cable fault location is resolved effectively. K ey words:equidist ance sampling;data acquisit ion;MSP430F149;FPGA 引言 电缆故障是通信行业中的常见故障,而电缆测距是排除故障的前提条件。准确的电缆测距可以缩短发现故障点的时间,利于快速排除故障,减少损失。窄脉冲时域反射仪利用时域反射技术来测定电缆断点位置,可以同时检测出同轴传输系统中多个不连续点的位置、性质和大小。窄脉冲信号持续的时间非常短暂,为了能够有效地捕捉到窄脉冲信号,对A/D采样率和处理器速率提出了较高的要求,传统的数据采集已经不能满足系统设计需求。本文介绍的单路多次低速数据采集方案硬件结构简单,成本低,能够满足系统设计要求。 1系统设计理论依据 根据电磁波理论,电缆即传输线。假若在电缆的一端发送一探测脉冲,它就会沿着电缆进行传输,当电缆线路发生障碍时会造成阻抗不匹配,电磁波会在障碍点产生反射。在发射端,由测量仪器将发送脉冲和反射脉冲波形记录下来。实际测试中,具体障碍的波形有所差异:断线(开路)障碍时,反射脉冲与发射脉冲极性相同;而短路、混线障碍时,反射脉冲与发射脉冲极性相反。波形如图1所示。 图1发射脉冲与反射脉冲波形 设从发射窄脉冲开始到接收到反射脉冲波的时间为$t,则: l=v#$t 2 其中,v为脉冲波在电缆中的传输速度;l为电缆故障点与脉冲波送入端的距离。 由以上分析可知,在同一个固定障碍的线路上多次送入同一脉冲电压,其反射脉冲将同样地在同一位置多次出现。 要实现对反射窄脉冲的捕获和1m的测距分辨率(在波速为200m/L s的情况下),则$t= 2l v =2@1 200 =0.01L s =10ns。即要求抽样的时间分辨率为10ns,对应的数据采集系统频率高达100MHz。同时,最大测量范围是2km 时,要求发射脉冲的重复周期T= 2l v =2@2000 200 =20L s。
1 仪器的工作原理及系统构成 虚拟示波器是由信号调理器，PCI总线的数据采集卡组成的外部采集系统加上软件构成的分析处理系统组成。被测信号送到信号调理电路，进行隔离、放大、滤波整流后送数据采集卡进行A/D转换，最后由控制软件对测试信号进行数据处理，完成波形显示，参数测量、频谱分析等功能。系统结构如图1显示 图1 系统结构图 2 系统的设计及功能实现 2.1硬件部分 硬件部分主要包括传感器、信号调理电路及数据采集卡。 理电路针对不同的测试对象有不同的选择和设计。数据采集是硬件部分的核心, 它的性能直接影响数据采集的速度和精度。另外,LabVIEW可对NI公司的数据 采集卡进行驱动和配置，可充分利用采集卡的性能。基于此，我选择的数据采集 卡是NI公司生产的。下面主要介绍数据采集卡的性能和安装配置。 2.1.1 PCI—6010数据采集卡的简介 PCI—6010采集卡是基于32位PCI总线的多通道的数据采集设备，具有数 字输入/输出、模拟输入/输出和计数器等功能。它通过SH37F—37M电缆与CB —37F—LF 输入输出接口面板连接，该接口面板具有37个螺旋状的接口终端。 同时此数据采集卡具有3个完全独立的DMA控制（模拟输入、定时/计数器0、 定时/计数器1）。本卡还具有刻度校准电路系统。由于运行时，时间和温度漂移 会引起一定的模拟输入、输出误差，为了使此误差最小，可以调整设备的校准刻 度。而它的出厂校准信息存储在EEPROM中，不能修改。而修改此信息必须通 过软件来实现。
该数据采集卡具有8个差动模拟输入通道（即16个对地单信号模拟输入通道），电压范围为±5V, ±1V,±0.2V；2个模拟输出通道，电压范围为±5V。同时它还具有6个数字输入通道，4个数字输出通道。数字输入的VIH(Input high voltag e)的最小值是2.0 V, 最大值是5.25 V，VIL（Input low voltage）的最大值是0. 8 V, 最小值是–0.3 V；数字输出的IOH（Output high current）的最大值是–6 mA ，IOL (Output low current) 的最大值是2 mA。信号通道的最大采样速率是200 kS/s (single channel) ，扫描时最大采样速率是33.3 kS/s (scanning)。 2.1.2 PCI—6010数据采集卡的安装 将NI PCI—6010数据采集卡插到计算机主板的一个插槽中，接好附件。附件包括一个型号为CB—37F—LF的转接板，和一条SH37F—37M电缆。转接板直接与外部信号连接。在完成了NI PCI—6010数据采集卡的硬件连接后，就需要 安装该卡的驱动程序。安装步骤如下： （1）运行程序→National Instrument DAQ→NI-DAQ Setup。在出现对话框中 单击NEXT按钮。 （2）在出现的Seletct DAQ Devices对话框中选中NI PCI—6010，单击NEXT 按钮。 （3）在后续出现的全部对话框中单击NEXT按钮，即可完成NI PCI—6010数 据采集卡的安装。 （4）重新启动计算机。完成数据采集卡的安装。 2.1.3 PCI—6010数据采集卡的配置 在安装好数据采集卡后就要对其进行系统配置。点击图标Measurement & Automation Explorer,在弹出的Devices and Interface 中进行I/O配置。 (1) 这支采集卡在系统的设备的编号：将参数Device值设为1； (2) 设置模拟输入AI的属性：将Polarity 值设为-5V~+5V,将Mode属性设 置为Differentioal(差动)； (3) 设置模拟输出AO的属性：在AO窗口中，将属性设为Bipolar(双极性)。 在完成上述设定之后，单击“确定”按钮。在Systerm窗口中有“Test Resources”按钮，可检验设备是否正确配置。通过后再进行简单的通道配置，即可完成数据采集卡的全部设置。
第10章基于研华数据采集卡的 L a b V I E W程序设计 本章利用研华公司的PCI-1710HG数据采集卡编写LabVIEW程序，包括：模拟量输入、模拟量输出、开关量输入以及开关量输出等。 10.1 模拟量输入（AI） 10.1.1 基于研华数据采集卡的LabVIEW程序硬件线路 在图10-1中，通过电位器产生一个模拟变化电压（范围是0V～5V），送入板卡模拟量输入0通道（管脚68），同时在电位器电压输出端接一信号指示灯，用来显示电压变化情况。 图10-1 计算机模拟电压输入线路 本设计用到的硬件为：PCI-1710HG数据采集卡、PCL-10168数据线缆、ADAM-3968接线端子（使用模拟量输入AI0通道）、电位器（10K）、指示灯（DC5V）、直流电源（输出：DC5V）等。 10.1.2 基于研华数据采集卡的LabVIEW程序设计任务 利用LabVIEW编写应用程序实现PCI-1710HG数据采集卡模拟量输入。 任务要求： （1）以连续方式读取电压测量值，并以数值或曲线形式显示电压测量变化值；
（2）当测量电压小于或大于设定下限或上限值时，程序画面中相应指示灯变换颜色。
10.1.3 基于研华数据采集卡的LabVIEW程序任务实现 1．建立新VI程序 启动NI LabVIEW程序，选择新建（New）选项中的VI项，建立一个新VI程序。 在进行LabVIEW编程之前，必须首先安装研华设备管理程序Device Manager、32bit DLL驱动 程序以及研华板卡LabVIEW驱动程序。 2．设计程序前面板 在前面板设计区空白处单击鼠标右键，显示控件选板（Controls）。 （1）添加一个实时图形显示控件：控件（Controls）→新式（Modern）→图形（Graph）→波形图形（Waveform Chart），标签改为“实时电压曲线”，将Y轴标尺范围改为0.0-5.0。 （2）添加一个数字显示控件：控件（Controls）→新式（Modern）→数值（Numeric）→数值显示控件（Numeric Indicator），标签改为“当前电压值：”。 （3）添加两个指示灯控件：控件（Controls）→新式（Modern）→布尔（Boolean）→圆形指示灯（Round LED），将标签分别改为“上限指示灯：”、“下限指示灯：”。 （4）添加一个停止按钮控件：控件（Controls）→新式（Modern）→布尔（Boolean）→停止按钮（Stop Button）。 设计的程序前面板如图10-2所示。 图10-2 程序前面板 3．框图程序设计——添加函数 进入框图程序设计界面，在设计区空白 处单击鼠标右键，显示函数选板（Functions）。 在函数选板（Functions）下添加需要的函数。 （1）添加选择设备函数：用户库→ Advantech DA&C（研华公司的LabVIEW函数库）→ EASYIO → SelectPOP →，如图10-3所示。 图10-3 SelectPop函数库
教你设计PCI总线的高速数据采集卡（基于PCI9054） 2007-03-13 21:02 眼下有不少场合需要用到PCI总线的数据采集卡，下面我就来谈一下设计PCI数采卡的原理及要点。 首先我要以我的实际经验，纠正存在于很多人心里的几个误区： 1．设计PCI采集卡要通读PCI协议。 相信有很多初学者都在这个地方被吓住了，几百页的英文要通读并理解谈何容易！其实PCI协议处理的这部分功能已经被PCI接口芯片完成了，如PLX公司的9054、9056和9052等等，它封装了PCI协议的细节，我们只需要控制这颗接口芯片local端的几个控制线就可以完成PCI总线的数据传输。PCI协议也有它的用处，我们只需要在某些需要注意的地方查阅一下相关章节即可，比如PRSNT1#和PRSNT2#引脚至少要有一个下拉，才能识别到卡，这就是PCI协议中的规定。 2． PCI卡布线很复杂，一不小心就可能不成功。 其实对于32位33MHz的PCI总线来说，布线相对比较简单，只要稍加注意就不会出问题。比如：PCI总线的时钟线要做成2500（+/-100）mil，这个是要注意的一点，一般PCI卡上的蛇行弯曲走线就是这条线，因为走直线距离一般都达不到此长度。其他要求，比如地址和数据线要在1500mil以内，其实你超过一些也没什么问题，不要超太多就好了。 3． PCI卡的驱动程序编写很难。 其实无论是软件还是硬件设计，都有一些相对成熟的资料可以参考。对驱动程序来说也是这样，对实际项目的开发没有几个是从头到尾自己在编代码，都可以在网上找到一些成熟的代码，然后自己修改一下即可，况且PCI卡的驱动程序又相对比较成熟，可参考的资料也较多。所以你要从网上找代码，向PCI接口芯片的供应商要代码，等收集到足够多的代码，再配以适当的教材（比如对于windows2000/XP系统下的WDM驱动程序，可以参考武安河老师的教材就足够），就可以进行你自己的驱动设计了。 下面我再针对具体应用谈谈PCI采集卡的设计： 一般数采卡的情况是将A/D转换后的数据通过PCI总线上传到PCI机，然后利用
5 Gsps 高速数据采集系统的设计与实现 摘要：以某高速实时频谱仪为应用背景，论述了5 Gsps 采样率的高速数据采集系统的构成和设计要点，着重分析了采集系统的关键部分高速ADC(analog to digital，模数转换器)的设计、系统采样时钟设计、模数混合信号完整性设计、电磁兼容性设计和基于总线和接口标准(PCI Express)的数据传输和处理软件设计。在实现了系统硬件的基础上，采用Xilinx 公司ISE 软件的在线逻辑分析仪(ChipScope Pro)测试了ADC 和采样时钟的性能，实测表明整体指标达到设计要求。给出上位机对采集数据进行处理的结果，表明系统实现了数据的实时采集 存储功能。关键词：高速数据采集；高速ADC；FPGA；PCI Express 高速实时频谱仪是对实时采集的数据进行频谱分析，要达到这样的目的，对数据采集系 统的采样精度、采样率和存储量等指标提出了更高的要求。而在高速数据采集 系统中，ADC 在很大程度上决定了系统的整体性能，而它们的性能又受到时钟质量的影响。为满足系统对高速ADC 采样精度、采样率的要求，本设计中提 出一种新的解决方案，采用型号为EV8AQ160 的高速ADC 对数据进行采样；考虑到ADC 对高质量、低抖动、低相位噪声的采样时钟的要求，采用AD9520 为5 Gsps 数据采集系统提供采样时钟。为保证系统的稳定性，对模数混合信号完整性和电磁兼容性进行了分析。对ADC 和时钟性能进行测试，并给出上位 机数据显示结果，实测表明该系统实现了数据的高速采集、存储和实时后处理。 1 系统的构成高速数据采集系统主要包括模拟信号调理电路、高速ADC、高速时钟电路、大容量数据缓存、系统时序及控制逻辑电路和计算机接口电路等。图1 所示为5 Gsps 高速数据采集系统的原理框图。所用ADC 型号为EV8AQ160，8 bit 采样精度，内部集成4 路ADC，最高采样率达5 Gsps，可以工作在多种模式下。通过对ADC 工作模式进行配置，ADC 既可以工作在采样
高速数据采集卡在超声检测领域的最新解决方案 高速数据采集卡作为进行相关超声测量的理想工具,在开发、测试、操作超声产品中可以发挥关键作用。高速数据采集卡和任意波形发生器提供宽范围的带宽、采样率和动态范围，能够完美匹配超声测量的的相关需求。 图1，M4i.4451-x8 14bit 500MS/s PCIe 接口高速数据采集卡采集超声信号 超声应用： 超声波是一种频率超过人耳听觉范围的一种声波。超声波设备操作频率一般从20 kHz到几GHz不等。表1总结了一些超声应用的典型频率范围。 每个应用领域的的频率使用范围都反映出工程上的权衡。增加了操作频率来提高分辨率可实现对较小的工件精确检测，但另一方面，较高频率信号的渗透能力是有限的，超声波应用的常见问题是信号衰减、其与信号频率成反比。因此,非常高频率往往应用与物体表面研究应用中，相对的低频率往往应用在需要更大的渗透和能量的应用中。北京坤驰科技有限公司所提供的高速数据采集卡具有较宽动态范围,可以在检测大信号的同时,检测到的小信号，可适应较多的应用场景。 应用举例：
表1：常用超声应用的推荐产品 采样率： 通常高速数据采集卡产品的选择是基于应用使用的频率的，高速数据采集卡的采集速率通常要5到10倍于工程应用频率，也就是需要采集和检测的信号频率。但在多普勒频移应用中，因其经常需要测量信号的某些特定的小的片段，需要很高时间分辨率，高速数据采集卡的采样率有时需要多达测量频率的10倍以上。 带宽： 高速数据采集卡的带宽应该超过工程应用的最高频率。工作带宽较低将导致高频频率信号衰减，并可能限制测量的分辨率和准确性。 动态范围： 增加数字转换器的动态范围(位数)可实现小信号的检测。高分辨率ADC通常提供更好的信噪比，可实现采集卡同时检测大信号和小信号。这就是为什么应用系统前端通常使用更高分辨率的ADC或信号处理(如平均和过滤)来提高他们的整体测量灵敏度。 其他方面： 高速数据采集卡的输入电路必须与超声传感器的输出阻抗和耦合元件相
第10章基于研华数据采集卡的L a b V I E W 程序设计 本章利用研华公司的PCI-1710HG数据采集卡编写LabVIEW程序，包括：模拟量输入、模拟量输出、开关量输入以及开关量输出等。 10.1 模拟量输入（AI） 10.1.1 基于研华数据采集卡的LabVIEW程序硬件线路 在图10-1中，通过电位器产生一个模拟变化电压（X围是0V～5V），送入板卡模拟量输入0通道（管脚68），同时在电位器电压输出端接一信号指示灯，用来显示电压变化情况。 图10-1 计算机模拟电压输入线路 本设计用到的硬件为：PCI-1710HG数据采集卡、PCL-10168数据线缆、ADAM-3968接线端子（使用模拟量输入AI0通道）、电位器（10K）、指示灯（DC5V）、直流电源（输出：DC5V）等。 10.1.2 基于研华数据采集卡的LabVIEW程序设计任务 利用LabVIEW编写应用程序实现PCI-1710HG数据采集卡模拟量输入。 任务要求： （1）以连续方式读取电压测量值，并以数值或曲线形式显示电压测量变化值；
（2）当测量电压小于或大于设定下限或上限值时，程序画面中相应指示灯变换颜色。 209 / 21
10.1.3 基于研华数据采集卡的LabVIEW程序任务实现 1．建立新VI程序 启动NI LabVIEW程序，选择新建（New）选项中的VI项，建立一个新VI程序。 在进行LabVIEW编程之前，必须首先安装研华设备管理程序Device Manager、32bitDLL驱动 程序以及研华板卡LabVIEW驱动程序。 2．设计程序前面板 在前面板设计区空白处单击鼠标右键，显示控件选板（Controls）。 （1）添加一个实时图形显示控件：控件（Controls）→新式（Modern）→图形（Graph）→波形图形（Waveform Chart），标签改为“实时电压曲线”，将Y轴标尺X围改为0.0-5.0。 （2）添加一个数字显示控件：控件（Controls）→新式（Modern）→数值（Numeric）→数值显示控件（Numeric Indicator），标签改为“当前电压值：”。 （3）添加两个指示灯控件：控件（Controls）→新式（Modern）→布尔（Boolean）→圆形指示灯（Round LED），将标签分别改为“上限指示灯：”、“下限指示灯：”。 （4）添加一个停止按钮控件：控件（Controls）→新式（Modern）→布尔（Boolean）→停止按钮（Stop Button）。 设计的程序前面板如图10-2所示。 图10-2 程序前面板 3．框图程序设计——添加函数 进入框图程序设计界面，在设计区空白 处单击鼠标右键，显示函数选板（Functions）。 在函数选板（Functions）下添加需要的函数。 （1）添加选择设备函数：用户库→ Advantech DA&C（研华公司的LabVIEW函数库） →EASYIO→SelectPOP→Sel ectDevicePop.vi，如 图10-3 SelectPop函数库
数据采集(DAQ)，是指从传感器和其它待测设备等模拟和数字被测单元中自动采非电量或者电量信号，送到上位机中进行分析，处理。数据采集系统是结合基于计算机或者其他专用测试平台的测量软硬件产品来实现灵活的、用户自定义的测量系统。 ●通道数：就是板卡可以采集几路的信号，分为单端和差分。常用的有单端32路/差分16路、单端16路/差分8路 ●采样频率：单位时间采集的数据点数，与AD芯片的转换一个点所需时间有关，例如：AD转换一个点需要T = 10uS，则其采样频率f = 1 / T为100K，即每秒钟AD芯片可以转换100K的数据点数。它用赫兹（Hz），常有100K、250K、500K、800K、1M、40M等 ●缓存的区别及它的作用：主要用来存储AD芯片转换后的数据。有缓存可以设置采样频率，没有则不可以。缓存有RAM和FIFO两种:FIFO应用在数据采集卡上，做数据缓冲，存储量不大，速度快。RAM是随机存取内存的简称。一般用于高速采集卡，存储量大，速度较慢。 ●分辨率：采样数据最低位所代表的模拟量的值，常有12位、14位、16位等（12位分辨率，电压5000mV）12位所能表示的数据量为4096（2的12次方），即±5000 mV电压量程内可以表示4096个电压值，单位增量为（5000 mV）/ 4096=1.22 mV。分辨率与A/D 转换器的位数有确定的关系，可以表示成FS/2n。FS表示满量程输入值，n为A/D转换器的位数。位数越多，分辨率越高。 ●精度：测量值和真实值之间的误差，标称数据采集卡的测量准确程度，一般用满量程(FSR，full scale range)的百分比表示，常见的如0.05%FSR、0.1%FSR等，如满量程范围为0~10V，其精度为0.1%FSR，则代表测量所得到的数值和真实值之间的差距在10mv以内。 ●量程：输入信号的幅度，常用有±5V、±10V 、0~5V 、0~10V ，要求输入信号在量程内进行 ●增益：输入信号的放大倍数，分为程控增益和硬件增益，通过数据采集卡的电压放大芯片将AD转换后的数据进行固定倍数的放大。由两种型号PGA202 (1、10、100、1000) 和PGA203 (1、2、4、8)的增益芯片。 ●触发：可分为内触发和外触发两种，指定启动AD转换方式。
高速数据采集卡5GSPS 10bit 5GSPS 10bit高速数据采集卡主要应用于雷达、通信、电子对抗、高能物理、质谱分析、超声等高科技领域。西安慕雷电子在高速数据采集卡研发及系统应用领域拥有十多年经验，2013年底发布了5GSPS 10bit高速数据采集卡MR-HA-5G，采集记录存储带宽高达6000MB/S。高速数据采集卡MR-HA-5G及记录存储系统的成功发布代表西安慕雷电子在高速数据采集记录存储回放领域再一次登上技术巅峰。 图一高速数据采集卡MR-HA-5G 高速数据采集卡MR-HA-5G模块参数： ●输入接口： 连接器：SMA； 输入方式：AC耦合； 通道数量：单通道、2通道、4通道。 ●AFE模块： 高速数据采集卡中的信号调理模块一般采用衰减、滤波及程控增益放大器等对信号进行处理，高速数据采集卡MR-HA-5G采用信号直通AD模式，减少前端调理对高速数据采集卡动态性能影响。 图二高速数据采集卡MR-HA-5G
高速数据采集卡的ADC芯片采用E2V公司的EV10AQ190A，最高达5GSPS 采样，模拟带宽3GHZ。 图三高速数据采集卡MR-HA-5G频率响应 ●时钟管理模块： 高速数据采集卡MR-HA-5G可选择外时钟、内时钟或参考时钟 ●FPGA模块： XILINX或ALTERA的FPGA芯片广泛用于高速数据采集卡中。FPGA模块开放编程是高速数据采集卡的必备能力。高速数据采集卡MR-HA-5G采用ALTERA STRATIX5系列高性能FPGA。 图四高速数据采集卡MR-HA-5G ●DDR模块： 高速数据采集卡一般都会配有DDR缓存，存储采集过程中的数据。根据采集数据量和速度，容量有：512M、1G、2G、4G等。高速数据采集卡MR-HA-5G 配置有16GB DDR3。
高速数据采集卡的信号处理功能 高速数据采集卡的信号处理 高速数据采集卡可以实现精确的，高分辨率的数据采集，并传输到主机上。在高速数据采集卡和主机上的应用信号处理函数，可以对获取信号进行增强处理，或者通过简单测量抽取最有用的信息。 现代高速数据采集卡支持软件，像坤驰科技公司代理的Spectrum的Sbench6 和很多第三方程序，吸收了很多信号处理的功能。这其中包括波形运算，积分，boxcar平均，快速傅里叶变换FFT，前置滤波功能，和直方图。这个应用笔记将研究所有这些功能并且提供这些工具均有应用的典型的范例。 模拟计算（波形运算） 模拟计算包括对获取波形的加法，减法，乘法和除法。在数据上应用这些函数是为了提高信号的质量，或者导出备选函数。举一个例子就是用减法将差分组件和一个差动波形结合产生的共模噪声和收集的减少的值。另一个例子是用电流和电压波形的乘积来计算瞬时功率。 在样品波形上通过样品基础应用每一个算术函数。这是假设连结起来的波形都有相同的记录长度。图表1显示了使用软件为模拟计算所做的相关配置。 在需要的信号源通道上右击会弹出选择框。选择“计算”会打开计算的选择栏，信号计算，信号转换，和信号平均。信号计算的一种选择可提供路径到傅里叶变换，直方图，滤波和其它的一些功能。如果选择模拟计算，计算对话框就会弹出以允许对所需要的运算算法进行设置。在这个例子中，两个输入信号被相加。其他的一些选项如减法，加法和除法。类似的选择路径能够引出其他的一些可讨论的信号处理函数。
第一个应用波形算法解决实际问题的例子就是从另一个信号里面减掉另一个信号成分来估计差分信号。如图标2所示。 差分信号通常被用来提高信号的完整性。表2中例子里一个1MHZ的时钟信号中“P”和“N”成分（在右手边面板里显示的）是用减法来运算结合起来的。所产生的差分信号在左边网格里显示。左侧中心的信息面板用参数来测量峰峰值和每种波形的平均值。要注意差分信号有两倍的峰峰值幅度和一个接近零的平均值。也要注意到差分信号成分里的共模噪声已经被消除了。