组成原理复习（附有部分参考答案）
第一章：概论
概念：
SISD，SIMD，MISD，MIMD
计算机硬件系统，计算机软件系统，
Ven Neumann型计算机设计的基本思想
计算机的五大部件
计算机系统层次结构
机器字长，存储容量，运算速度
第二章：计算机硬件基础
串行加法器，并行加法器的概念
第三章：信息编码与数据表示
补码，原码，反码，移码小数和整数的表示法及表示范围
规格化浮点数和非规格化浮点数的表示法
及表示范围和最大正数，最小正数，最大负数，最小负数
奇偶校验码
第四章：运输方法和运算器
原码，补码和移码的加减运算及溢出的判别
一位原码乘法，一位补码乘法（校正法，BOOTH算法）
一位原码除法（恢复余数法和不恢复余数法）
浮点数的加、减、乘、除算法及过程
第五章：存储体系
SRAM 与DRAM 的区别
RAM, ROM,PROM ,EPROM EEPROM,FLASH MEMORY的区别
存取时间Ta，存储周期Tc
存储器的层次结构
DRAM 的三种刷新方法及计算
主存储器与CPU 的连接：地址译码和存储器与CPU的连接（字位扩展）高速存储器：双端口存储器，多体交叉存储器，相联存储器
高速缓冲存储器CACHE
命中率h，效率e，cache/主存系统的平均访问时间Ta
主存与cache的地址映射方式
1.直接映射
2.全相联映射
3.组相联映射
第六章：指令系统
指令格式
寻址方式：
1.立即寻址，
2.直接寻址，
3.间接寻址
4.寄存器寻址，
5.寄存器间接寻址，
6.变址寻址，
7.基址寻址
8.相对寻址
9.堆栈寻址
指令系统设计技术与操作码扩展技术
RISC,CISC
第七章：控制器
控制器的组成与作用
指令周期，机器周期，时钟周期的概念及三者之间的关系
控制方式：同步控制，异步控制，联合控制的概念
微程序控制器,：
概念：PC，IR，AR的作用
微操作，微命令，微指令，微周期，微地址，微程序，机器指令与微程序的关系微程序的设计
指令译码器的作用，
指令的执行过程
主存储器与控制存储器（控存）的作用与区别
水平型微指令和垂直型微指令的区别
直接控制法，字段直接编译法，字段间接编译法
微程序控制器与硬布线控制器的比较
第八章：
I/O设备编址方式
统一编址，独立编址
主机与i/o设备交换信息的方式：
程序查询方式，程序中断方式，DMA方式，I/O通道方式。I/O处理机方式
例题：
一、判断题：（对的打“√”，错的打“×”，）
1.根据指令出现的频度来分配操作码的长度原则是使用频度高的指令分配较短的操作码，而频度低的指令分配较长的操作码。√
2.堆栈是由一些连续存储单元组成的先进后出的存储器。√
3.在定点补码一位除法采用加减交替算法中，不够减商0,恢复余数，并将被除数与商左移1位；被除数减去除数，够减则商1，余数与商左移一位。×
4.微程序控制器的执行速度较硬联逻辑控制器的速度慢，而且内部结构较规整，易扩充修改。√
5.设置Cache的主要目的是提高内存的整体访问速度。√
6.V on Neumann型计算机的基本思想是程序存储、程序控制型机器。√
7.在超前进位4位加法器中，每个进位产生只与本位的二个数位及低位所产生的进位有关。×
8.调入Cache中的数据在主存一定存有副本。√
9.在具有虚拟存储器的系统中，根据寻址方式计算出来的有效地址是辅存地址。
10.由一些连续存储单元组成的先进先出的存储器称为堆栈。×
11.十进制数整数－1的八位二进制反码表示为11111111。×
12.8位二进制补码数11100000等于十进制数－96。×
13.程序只有被存入主存储器中，才可以被CPU解释、执行。√
14.串行进位加法器比并行进位加法器的速度快。×
15.操作数地址在指令中的寻址方式称为直接寻址。√
16.操作数地址在寄存器中的寻址方式称为寄存器间接寻址。√
17.内存是用来存放机器指令和数据的而控存是用来存放解释机器指令的微程序的。√
18.奇校验码能检验出奇数个位出错，偶校验码能检验出偶数个位出错。×
19.程序可在辅助存储器中直接运行。×
20.CPU执行指令的时间称为指令周期。√
21.字符码1001011的偶校验码是1。√
22.控制存储器的作用是存放机器指令的。×
23.二个无符号二进制数相加，只要产生进位，则溢出。×
24.虚拟存储器指的是“主存－辅存”层次。√
25.实现主存地址与cache地址的映射是由硬件自动完成。√
26.采用多体交叉存储器可提高存储器的带宽。√
27.时序逻辑电路的输出不仅与当时的输入状态有关，而且还与前一时刻的状态有关。√
28.微程序控制器的执行速度较硬布线控制器的速度慢，而且内部结构较规整，易扩充修改。√
29.一般根据PC从主存中所取出的是指令，而根据指令中地址码字段从主存中所取出的是数据。√
30.主存是用来存放机器指令和数据的，控存则是用来存放微程序的。√
31.奇校验码能检查出奇数位出错，偶校验码能检验出偶数位出错。×
32.IR是用来存放指令和数据的寄存器。×
二. 选择题（四选一）
1．指令的寻址方式有顺序和跳跃两种，采用跳跃方式可以实现（D）。
A．堆栈寻址B．程序的条件转移
C．程序的无条件转移D．程序的条件转移和无条件转移
2．计算机中表示地址时使用（A）
A．无符号数B．原码C．反码D．补码
3. 在计算机系统中，表征系统运行状态的部件是（D）。
A．程序计数器B．累加寄存器C．中断寄存器D．程序状态字
4. DRAM是利用极间电容存储电荷来表示‘0’和‘1’信息的，由于电荷的漏电作用，故需（C）。
A．增加写入驱动电流；B．增加读出放大器电路；C．定时刷新、再生；D．延长读写时间
5．一个指令周期通常由（A）组成。
A．若干个机器周期 B. 若干个时钟周期C．若干个工作脉冲 D. 若干个节拍
6. 若一台计算机的字长为8个字节，则表明该机器（C）。
A．能处理的数值最大为8位十进制数 B. 能处理的数值最多由8位二进制数组成
C . CPU一次运算的二进制代码为64位 D. 在CPU中运算的结果最大为2的64次方
7．控制器中用于存放指令地址的寄存器是（B）。
A．主存地址寄存器 B. 程序计数器 C. 指令寄存器 D. 标志寄存器
8. X= 0.0011，Y= －0.1011，[X－Y]补=（C.）
A．1.1110 B. 1.1000 C. 0.1110 D. 0.1000
9．16个汉字的机内码需要（B ）。
A．16字节B．32字节C．64字节D．8字节
10．数的机器码表示中，（ D ）的零的表示形式是唯一的。
A. 原码
B. 反码
C. 补码和原码
D. 补码和移码
11．数的机器码表示中，（A）的零的表示形式不是唯一的。
A. 原码和反码
B. 反码和补码
C. 补码
D. 移码
12．在定点二进制运算器中，减法运算一般通过 D来实现。
A. 原码运算的二进制减法器
B. 补码运算的二进制减法器
C. 原码运算的十进制加法器
D. 补码运算的二进制加法器
13. 在CPU中用于给主存送地址的寄存器是（A）。
A．地址寄存器AR B.程序计数器PC C. 指令寄存器IR D. 状态寄存器PSW
14. 微程序控制器中，每一条机器指令通常需（B）。
A. 一条微指令来解释执行
B. 一段微指令编写的微程序来解释执行
C. 一条毫微指令来直接解释执行
D. 一段毫微指令编写的毫微程序来直接解释执行
15．一个指令周期通常由（A）组成。
A．若干个机器周期 B. 若干个时钟周期
C．若干个工作脉冲 D. 若干个节拍
16. 微程序控制器中，每一条机器指令通常需（ B ）。
A. 一条微指令来解释执行
B. 一段微指令编写的微程序来解释执行
C. 一条毫微指令来直接解释执行
D. 一段毫微指令编写的毫微程序来直接解释执行
17．微程序控制器中，机器指令与微指令的关系是（ B ）。
A. 每一条机器指令由一条微指令来执行
B. 每一条机器指令由一段微指令编写的微程序来解释执行
C. 每一条机器指令组成的程序可由一条微指令来执行
D. 一条微指令由若干条机器指令组成
18. 某机采用二级流水线组织，第一级为取指令、译码，需要200ns完成操作；第二级为执行周期，一部分指
令能在180ns内完成，另一些指令要360ns才能完成，机器周期应选（ D ）。
A．180ns B．190ns C．200ns D．360ns
19．在CPU中用于记录运算结果状态的寄存器称为（ D ）。
A．主存地址寄存器 B. 程序计数器 C. 指令寄存器 D. 标志寄存器
20. X= 0.0011，Y= －0.1011，[X＋Y]补=（D）
A．0.1110 B. 0.1000 C. 1.1110 D. 1.1000
22．有关存储器的描述中，不正确的是( A )。
A．多体交叉存储器主要解决扩充容量问题 B．访问存储器的请求是由CPU发出的
C．Cache的功能全由硬件实现 D．虚拟存储器主要解决扩充容量问题
23. 七位二进制补码数的表示范围为（ C ）。
A. 0～+64
B. 0～+128
C. –64～+63
D. –127～+127
24. X= －0.0110，Y＝＋0.1101 ，[X－Y]补=（D）
A． 0.0101 B. 1.0101 C. 1.0011 D. 溢出
25. X= 0.0011，Y= －0.1011，[X＋Y]补=（B）
A． 0.1110 B. 0.1000 C. 溢出 D. 1.1000
26．某计算机字长16位，其存储容量是1MB，若按字编址，至少需地址线_ C __根。
A. 16
B.18
C.19
D.20
.
27．在定点二进制运算器中，减法运算一般通过（ D ）来实现。
A. 原码运算的二进制减法器
B. 补码运算的二进制减法器
C. 原码运算的十进制加法器
D. 补码运算的二进制加法器
28．在虚拟存储器中，页式、段式和段页式的储存管理方式的主要任务是（ D ）。
A．装入程序 B. 编译 C. 加快存取速度 D. 虚拟地址到实地址的转换
29．按冯·诺依曼计算机体系结构的基本思想设计的计算机硬件系统包括（ B ）。
A．微程序控制器、存储器、显示器、键盘
B．运算器、控制器、存储器、输入设备、输出设备
C．总线、CPU、磁盘、显示器、打印机
D．运算器、主存、缓冲存储器、虚拟存储器、控制器
30．计算机系统的层次结构从内到外依次为（A）
A．硬件系统、系统软件、应用软件
B．系统软件、硬件系统、应用软件
C．系统软件、应用软件、硬件系统
D．应用软件、硬件系统、系统软件
31．假定下列字符码中有奇偶校验位，但没有数据错误，采用偶校验的字符码是（C ）。
A. 11001011
B. 11010110
C. 11000011
D. 11011001
32．采用虚拟存贮器的主要目的是（ B ）。
A．提高主存贮器的存取速度
B．扩大主存贮器的存贮空间，并能进行自动管理和调度
C．提高外存贮器的存取速度
D．扩大外存贮器的存贮空间；
33.常用的虚拟存贮系统由（ A ）两级存贮器组成，其中辅存是大容量的磁表面存贮器。
A.主存-辅存
B.快存-主存
C.快存-辅存
D.通用寄存器-主存
34.主存贮器和CPU之间增加cache的目的是（ A ）。
A. 提高CPU访问存储器系统的整体速度
B. 扩大主存贮器容量
C. 增加CPU中通用寄存器的数量
D. 加快CPU访问外存的速度
35.主存贮器和CPU之间增加cache的目的是（ A ）。
A. 解决CPU和主存之间的速度匹配问题
B. 扩大主存贮器容量
C. 扩大CPU中通用寄存器的数量
D. 既扩大主存贮器容量，又扩大CPU中通用寄存器的数量
36．计算机系统中的机器指令指的是（ A ）
A．用二进制代码表示的指令
B．用助记符表示的指令
C．用数学符号表示的指令
D．放在控制存储器中的微指令
37．八位二进制补码数的表示范围为（ C ）。
A. 0～+128
B. 0～+255
C. –128～+127
D. –255～+255
38．相联存储器采用按（B）访问方式，因而速度比普通存储器快。
A．地址 B. 内容 C. 实地址 D. 虚地址
39. 二个补码数相加减，可能产生溢出的情况是（D）
A．二个数同号 B. 二个数异号
C.相加数异号，相减数同号
D. 相加数同号，相减数异号
40．八位二进制移码数的表示范围为（ C ）。
A. 0~+128
B. 0~+255
C. –128~+127
D. –255~+255
三．填空题＋
1．按实现方式，控制器分为微程序控制器和硬布线控制器，后者的执行速度比前者快；RISC系统多采用硬布线控制器。
2．存储的信息在加电时不会丢失，断电后会丢失的既能读又能写的半导体器件称SRAM，而加电时需刷新的半导体器件器件称DRAM ，前者与后者相比，速度快。
3．取指周期中从内存读出的信息流为指令，执行周期中从内存读出的信息流为数据。
4．主存与cache的地址映射有_ 直接映射__、__全相联映射__、_组相联___三种方式。其中组相连方式适度地兼顾了前二者的优点，又尽量避免其缺点，从灵活性、命中率、硬件投资来说较为理想。
5．一个机器字长为16位，阶码8位，其中一位符号位，尾数8位，其中一位符号位，阶码和尾数均用补码表示，它能表示的规格化最大数为（1－2－7）×2127，最小数为－1×2127, 最接近0的正数为2－1×2－128，最接近0的负数为－（2－1＋2－7）×2－128。
6．在控制器中，专用寄存器PC用于指出下条指令地址，IR用于存放当前执行指令的代码；在微程序控制器中，指令译码器的功能是形成解释当前执行的机器指令的微程序入口地址。
7．在微程序控制的计算机中，将由同时发出的控制信号所执行的一组微操作称微指令，执行一条指令实际上就是执行一段存放在控存中的微程序。
8．在浮点数表示中，尾数等于0 和负溢出被称为机器零。。
9．16位的整数补码可表示的十进制数据范围为－215～215－1 。
10. 一个机器字长为16位，阶码8位，含一位阶符，尾数8位，含一位数符，阶码和尾数均用补码表示，它能
表示绝对值最大的规格化数的十进制真值为1×2127，绝对值的最小的规格化数的十进制真值为2－1×2－128。
11．浮点加法运算步骤的第一步应是对阶。
12. 完全水平型微指令，控制字段为16位，则一条微指令最多可同时启动16 个微操作；完全垂直型微指令，定义15种微操作，则微操作码字段最少需要 4 位。
13．CPU从_ 内存___取出一条指令并执行这条指令的时间总和称为_指令周期___。
14．运算器主要由通用寄存器、ALU、标志寄存器、数据寄存器（暂存器）、AR等部件组成。
15．字符码1001011的奇校验位的值为1。
17．在组合逻辑控制器中，从逻辑函数的角度来看，控制信号（微操作控制信号）是多种输入信号的函数。18．浮点数算术加减运算过程中，每次阶码运算后都应该进行尾数相加减。
19．某机字长16 位，CPU地址总线20位，数据总线16位，存储器按字编址。若该机主存采用16K×8位的DRAM 芯片（内部为128×128阵列）构成最大主存空间，则共需
128个芯片。若采用异步刷新方式，单元刷新周期为2ms，则刷新信号的周期为15.625微秒。20．微程序控制器主要由微地址形成电路、控存微地址寄存器、微指令寄存器等部件组成。
21．微机A、B是采用不同主频的CPU芯片，片内逻辑电路完全相同，若A机的CPU主频为8MHz，B机为12MHz。A机的平均指令执行速度为0.4MIPS, 那么A机的CPU主频周期为0.125 μs, A机的平均指令周期为 2.5 μs, B机的平均指令执行速度为0.6 MIPS。22．SRAM的存储单元是用双稳态触发器器件来存储信息的，而DRAM则是用
MOS 管上的极间电容器件来存储信息的，前者比后者速度快。
23．在原码除法的加减交替算法中，若本次余数为负，商上0 ，求下一位商的办法是，余数先左移一位，再＋| 除数Y |来得到新的部分余数。为加快除法运算的速度，可以采用阵列除法器件。25．微指令分为__水平____型微指令和__垂直____型微指令，前者并行操作能力强。
26．一个机器字长为16位，阶码8位，其中一位符号位，尾数8位，其中一位符号位，阶码和尾数均用补码表示，它能表示的非规格化最大数为（1－2－7）×2127，最小数为－1×2127 ,最接近0的正数为2－7×2－128，最接近0的负数为－2－7×2－128。
三．问答题
1．在RR型，RS型，SS型指令中，哪类指令执行时间长？哪类指令执行时间短？
答： SS型指令执行时间长，RR型指令执行时间短。
2．提高存储器速度可采用哪些措施？（至少3种）
答：可采用：cache，多体交叉存储器，双端口存储器，相联存储器等。
3．控制器的主要功能是是什么？
答：取指令，分析指令，执行指令。
4．在微指令控制器中，指令译码器的功能是什么？
答：形成解释当前执行的机器指令的微程序入口地址。
5．什么叫CISC和RISC，它们各有和特征？
答：CISC:复杂指令系统，RISC:精简指令系统。
CISC:指令系统复杂，寻址方式多，种类多，功能强大。多数指令控制器多采用微程序控制器。速度慢。 RISC: 指令系统简单，种类少，指令格式固定。寻址方式少，控制器多采用硬布线系统实现。速度快。6．CPU的基本组成有哪些？
答：CPU由ALU 和控制器组成。
7．在微程序控制器中，微程序的入口和下条微指令地址是如何形成的？
答：微程序的入口地址由指令译码器的对当前执行的机器指令的译码产生。
8．控制器的基本组成有哪些？
答：PC，IR，控制信号产生电路，指令译码器的，时序电路产生电路等。
9． SRAM，DRAM，ROM，EPROM有何区别？
答：SRAM是静态存储器，
DRAM是动态存储器，需定时刷新，
ROM只读存储器，永久性记忆存储器。内容不可改写。
EPROM是可擦除的只读存储器，信息擦除后再写入。
10．主机与外设交换信息的方式有哪几种？
答：主机与外设交换信息的方式有下列5种方式：
1.程序查询方式
2.程序中断方式
3.DMA方式
4.I/O通道方式
5.I/O处理机方式
11.简述指令操作码的扩展技术的基本方法。
答：采用可变操作码长度格式，操作码的长度随着地址数的减少而增加。另外还要根据指令出现的频度来分配操作码的长度，使用频度高的指令分配较短的操作码，而频度低的指令分配较长的操作码。
12．简述微程序控制的控制器和硬布线控制的控制器的不同及优缺点。
答：硬布线控制器电路复杂。不规整，不易修改和扩充，但执行速度快，多应用与RISC系统；而微程序控制器电路相对规整，易于修改和扩充，但执行速度慢，多应用以CSIC系统中。
13．主机与外设交换信息的“程序查询方式”和“程序中断方式”的工作过程各是怎样的？
答：程序查询方式是需CPU通过编程来查询外设状态，当外设准备出现好传输数据状态时，CPU才可与外设交换信息，否则等待外设准备好，或查询下一个外设状态。
程序中断方式是当外设需与CPU交换信息时，向CPU发出中断信号，在CPU执行完当前指令后，并再允许中断的情况及无高级的中断服务在响应的情况下，由中断系统管理自动转入事先设定好的相应中断服务程序处理，去完成信息交换。
四．综合题
1．某机字长8 位，CPU地址总线16位，数据总线8位，存储器按字节编址，CPU 的控制信号线有：MREQ#（存
储器访问请求，低电平有效），R/W#（读写控制，低电平为写信号，高电平为读信号）。试问：
①若该机主存采用16K×1位的DRAM芯片（内部为128×128阵列）构成最大主存空间，则共需多少个芯片？
若采用异步刷新方式，单元刷新周期为2ms，则刷新信号的周期为多少时间？刷新用的行地址为几位？
②若为该机配备2K×8位的Cache，每块8字节，采用2路组相联映象，试写出对主存地址各个字段的划分
（标出各个字段的位数）；若主存地址为3280H，则该地址可映象到的Cache的哪一组？
③若用2个16K×4位的SRAM芯片和2个8K×8位的SRAM芯片形成32K×8位的RAM存储区域，起
始地址为0000H，假设SRAM芯片有CS#（片选，低电平有效）和WE#（写使能，低电平有效）信号控制端。
（1）试画出地址译码方案；写出RAM的地址范围。
（2）并画出SRAM与CPU的连接图，请标明SRAM芯片个数、译码器的输入输出线、地址线、数据线、控制线及其连接。
2．设有浮点数，x=25×（9/16）,y=23×（－13/16）,阶码用4位（含1位符号位）移码表示，尾数用5位（含1位符号位）补码表示。
（1）写出x和y的浮点数表示。
（2）求真值x×y＝？要求写出完整的浮点运算步骤，并要求尾数用补码一位乘法（booth法）运算。
四．综合题
1．某机字长8 位，CPU地址总线16位，数据总线8位，存储器按字节编址，CPU 的控制信号线有：MREQ#（存储器访问请求，低电平有效），R/W#（读写控制，低电平为写信号，高电平为读信号）。试问：
④若该机主存采用16K×1位的DRAM芯片（内部为128×128阵列）构成最大主存空间，则共需多少个芯片？
若采用异步刷新方式，单元刷新周期为2ms，则刷新信号的周期为多少时间？刷新用的行地址为几位？
⑤若为该机配备2K×8位的Cache，每块8字节，采用2路组相联映象，试写出对主存地址各个字段的划分
（标出各个字段的位数）；若主存地址为3280H，则该地址可映象到的Cache的哪一组？
⑥若用4个8K×4位的SRAM芯片和2个4K×8位的SRAM芯片形成24K×8位的RAM存储区域，起始
地址为0000H，假设SRAM芯片有CS#（片选，低电平有效）和WE#（写使能，低电平有效）信号控制端。
（1）试画出地址译码方案；写出RAM的地址范围。
（2）并画出SRAM与CPU的连接图，请标明SRAM芯片个数、译码器的输入输出线、地址线、数据线、控制线及其连接。
2．设有浮点数，x=25×（9/16）,y=23×（－13/64）,阶码用4位（含1位符号位）补码表示，尾数用5位（含1位符号位）补码表示。.
（3）写出x和y的浮点数表示。
（2）. 求真值x×y＝？要求写出完整的浮点运算步骤，并要求尾数用补码一位乘法（booth法）运算。
1．某机字长8 位，CPU地址总线20位，数据总线8位，存储器按字节编址，CPU 的控制信号线有：MREQ#（存储器访问请求，低电平有效），R/W#（读写控制，低电平为写信号，高电平为读信号）。试问：
⑦若该机主存采用64K×1位的DRAM芯片（内部为256×256阵列）构成最大主存空间，则共需多少个芯片？
若采用异步刷新方式，单元刷新周期为8ms，则刷新信号的周期为多少时间？刷新用的行地址为几位？（4分）
⑧若为该机配备4K×8位的Cache，每块8字节，采用2路组相联映象，试写出对主存地址各个字段的划分
（标出各个字段的位数）；若主存地址为03280H，则该地址可映象到的Cache的哪一组？（6分）
⑨若用2个16K×4位的SRAM芯片和2个8K×8位的SRAM芯片形成32K×8位的RAM存储区域，起
始地址为0000H，假设SRAM芯片有CS#（片选，低电平有效）和WE#（写使能，低电平有效）信号控制端。
（1）试画出地址译码方案；写出RAM的地址范围。
（2）并画出SRAM与CPU的连接图，请标明SRAM芯片个数、译码器的输入输出线、地址线、数据线、控制线及其连接。
2．设有浮点数，x=24×（7/16）,y=23×（－9/64）,阶码用4位（含1位符号位）补码表示，尾数用5位（含1位符号位）补码表示。
（4）写出x和y的浮点数表示。
求真值x×y＝？请写出完整的浮点运算步骤，要求尾数用补码一位乘法运算。（6分）
四．设某流水线计算机有一个指令和数据合一的cache，已知cache的的读/写时间为10ns，主存的读/写时间为100ns，取指的命中率为90%，数据命中率为80%，在执行指令时，约有1/5指令需要存/取一个操作数，假设指令流水线在任何时候都不阻塞，那么，设置cache后，与无cache比较，计算机的运算速度可提高多少倍？
五．某计算机的字长为16位，存储器按字编址，访内存指令格式如下：
15 11 10 8 7 0
其中OP是操作码，M是定义寻址方式（见下表），A为形式地址。设PC和Rx分别为程序计数器和变址寄存器，字长为了16位，问：该格式能定义多少种指令?写出各种寻址方式的有效地址EA的计算式。
六、下图是某单总线结构计算机，IR为指令寄存器，PC为程序计数器，M为主存，AR为地址寄存器，DR为数据缓冲寄存器，ALU能完成加、减、乘、除运算。各部件的控制信号均已标出，控制信号的命名准则是：‘-’符号前的是数据发送方部件，‘-’符号后的是数据接收方部件，并且控制信号中的B表示IB总线，另外，J1#控制指令译码，R/W#控制存储器读/写（=1：读；=0：写），CS#是存储器的片选信号。例如B-DA1表示由总线IB将数据打入暂存器DA1的控制信号。
假如该机支持的机器指令格式如下：
1、根据所示的数据通路，画出访存指令LDA R0，（（A））对应的微程序流程图，其功能为：（（A））→R0，源操作数采用间接寻址；
2、根据所示的数据通路，画出无条件转移指令对应的微程序流程图：
JMP [PC+Disp] ；功能为：Disp+（PC）→ PC，采用相对寻址。
3、假如两个二进制补码数据X和Y分别放在R0和R1中（8位寄存器的最低4位补0），[X]补= 0.110,[Y]补＝1.001，ALU的控制信号‘*’可以实现补码的乘法计算，结果放在R0寄存器中。
（1）写出用补码一位乘法计算〔X×Y〕补的计算过程；
（2）请用微程序流程图描述机器指令MUL R0，R1的指令周期，其功能为：（R0）×（R1）→R0，操作数均采用寄存器寻址。
3、若该机采用微程序控制器，共有28种微操作命令（采用直接控制法），有7个转移控制状态（采用译码形式），微指令格式如下，其中下址字段7位，则操作控制字段和判别测试字段各有几位？控存容量是多少？（用字数×字长的形式表示）
3．设某8位计算机指令格式如下：
其中，各部分的含义如下：
（1）假设（PC）=00H；主存部分单元的内容如下表。问：这时CPU启动程序运行，机器执行到第几条指令后停机？写出每一条指令的功能、寻址方式、操作数及执行结果。
1．某机字长8 位，CPU地址总线20位，数据总线8位，存储器按字节编址，CPU 的控制信号线有：MREQ#（存储器访问请求，低电平有效），R/W#（读写控制，低电平为写信号，高电平为读信号）。试问：⑩若该机主存采用64K×1位的DRAM芯片（内部为256×256阵列）构成最大主存空间，则共需多少个芯片？
若采用异步刷新方式，单元刷新周期为8ms，则刷新信号的周期为多少时间？刷新用的行地址为几位？
?若为该机配备4K×8位的Cache，每块8字节，采用2路组相联映象，试写出对主存地址各个字段的划分（标出各个字段的位数）；若主存地址为03280H，则该地址可映象到的Cache的哪一组？
?若用2个16K×4位的SRAM芯片和2个8K×8位的SRAM芯片形成32K×8位的RAM存储区域，起始地址为0000H，假设SRAM芯片有CS#（片选，低电平有效）和WE#（写使能，低电平有效）信号控制端。
（1）试画出地址译码方案；写出RAM的地址范围。
（2）并画出SRAM与CPU的连接图，请标明SRAM芯片个数、译码器的输入输出线、地址线、数据线、控制线及其连接。
2．设有浮点数，x=25×（7/16）,y=23×（－9/16）,阶码用4位（含1位符号位）补码表示，尾数用5位（含1位符号位）补码表示。
（5）写出x和y的浮点数表示。
（6）求真值x×y＝？请写出完整的浮点运算步骤，要求尾数用补码一位乘法运算。
七设某计算机的机器字长16位，Cache容量16KB，采用4路组相联映像，主存容量为1MB，每块有16个字，主存按字节编址。
（1）主存地址有多少位？各个字段如何划分（标出各个字段的位数）。（4分）
（2）若主存地址为53280H，则该地址可映象到的Cache的哪一组？（2分）
（3）用64K×1位的DRAM芯片（内部为4个128×128阵列）组成该主存，则共需多少芯片？若该DRAM芯片采用地址复用的封装技术，问芯片有多少根地址线引脚？如果采用异步刷新方式，单元刷新间隔为2ms，则刷新信号周期是多少？（5分）
（4）若用４个64K×8位的SRAM芯片和1个32K×16位的SRAM芯片形成160K×16位的SRAM存储区域，起始地址为0000H，假设SRAM芯片有CS#（片选，低电平有效）和WE#（写使能，低电平有效）信号控制端；
试写出RAM的地址范围，并画出SRAM与CPU的连接图，请标明SRAM芯片个数、译码器的输入输出线、地址线、数据线、控制线及其连接。（10分）
五．CPU结构如下图所示，各部分间的连线表示数据通路，箭头表示数据信息传送方向。
1．请标明图中A,B,C,D四个寄存器名；
2．简述指令从主存储器取到控制器的数据通路；
（2）图1是模型机的结构图。某条指令的微程序流程图如图2所示。其中，J1指根据操作码散转至指令的微程序入口。请写出这二条指令的功能、寻址方式及指令的格式。
图2 微程序流程图
图2 微程序流程图
(3)画出MOV指令的微程序流程图。采用直接寻址方式，将以A为地址的主存单元的内容
送至Rd寄存器。指令格式为：
（4）若该机微指令下址字段为7位，则其控制存储器的地址范围为多少？（2分）
(3)画出ADD 指令的微程序流程图。该加法指令采用立即寻址方式，含义是将寄存器Rd的内容加上立即数DATA送到Rd寄存器。指令格式为：
（4）若该机微指令总共有138条，每条微指令需要一个控存单元，则微指令的下址字段至少需多少位？
第一章计算机系统概论 计算机的硬件是由有形的电子器件等构成的，它包括运算器、存储器、控制器、适配器、输入输出设备。早起将运算器和控制器合在一起称为CPU（中央处理器）。目前的CPU包含了存储器，因此称为中央处理器。存储程序并按地址顺序执行，这是冯·诺依曼型计算机的工作原理，也是CPU自动工作的关键。 计算机系统是一个有硬件、软件组成的多级层次结构，它通常由微程序级、一般程序级、操作系统级、汇编语言级、高级语言级组成，每一级上都能进行程序设计，且得到下面各级的支持。 习题：4冯·诺依曼型计算机的主要设计思想是什么？它包括那些主要组成部分？ 主要设计思想是：存储程序通用电子计算机方案，主要组成部分有：运算器、逻辑控制装置、存储器、输入和输出设备 5什么是存储容量？什么是单元地址？什么是数据字？什么是指令字？ 存储器所有存储单元的总数称为存储器的存储容量。每个存储单元都有编号，称为单元地址。如果某字代表要处理的数据，称为数据字。如果某字为一条指令，称为指令字 7指令和数据均存放在内存中，计算机如何区分它们是指令还是数据？ 每一个基本操作称为一条指令，而解算某一问题的一串指令序列，称为程序 第二章运算方法和运算器 按 对阶操作。
直接使用西文标准键盘输入汉字，进行处理，并显示打印汉字，是一项重大成就。为此要解决汉字的输入编码、汉字内码、子模码等三种不同用途的编码。 1第三章 内部存储器 CPU 能直接访问内存（cache 、主 存） 双端口存储器和多模块交叉存储器属于并行存储器结构。 cache 是一种高速缓冲存储器，是为了解决CPU 和主存之间速度不匹配而采用的一项重要的硬件技术，并且发展为多级cache 体系，指令cache 与数据cache 分设体 系。要求cache 的命中率接近于1 适度地兼顾了二者的优点又尽量避免其缺点，从灵活性、命中率、硬件投资来说较为理想，因而得到了普遍采用。 习题： 1设有一个具有20位地址和32位字长的存储器，问： （1）该存储器能存储多少个字节的信息？ （2）如果存储器由512K ×8位SRAM 芯片组成，需要多少片； （3）需要多少位地址做芯片选择？ (1)字节M 4832*220= (2)片84*28 *51232*1024==K K (3)1位地址作芯片选择 2 已知某64位机主存采用半导体存储器，其地址码为26位，若使用4M ×8位DRAM 芯片组成该机所允许的最大主存空间，并选用内存条结构形式，问： （1） 若每个内存条16M ×64位，共需几个内存条？ （2）每个内存条共有多少DRAM 芯片？ （3）主存共需多少DRAM 芯片？CPU 如何选
一．这是一个判断某一年是否为润年的程序，运行可执行程序Ifleap.exe后，输入具体的年份，可输出是本年是否为闰年的提示信息。 DATA SEGMENT ;定义数据段 INFON DB 0DH,0AH,'PLEASE INPUT A YEAR: $' Y DB 0DH,0AH,'THIS IS A LEAP YEAR! $' N DB 0DH,0AH,'THIS IS NOT A LEAP YEAR! $' W DW 0 BUF DB 8 DB ? DB 8 DUP(?) DATA ENDS STACK SEGMENT STACK DB 200 DUP(0) STACK ENDS CODE SEGMENT ASSUME DS:DATA,SS:STACK,CS:CODE START:MOV AX,DATA MOV DS,AX LEA DX,INFON ;在屏幕上显示提示信息 MOV AH,9 INT 21H LEA DX,BUF ;从键盘输入年份字符串 MOV AH,10 INT 21H MOV CL, [BUF+1] LEA DI,BUF+2 CALL DATACATE CALL IFYEARS JC A1 LEA DX,N MOV AH,9 INT 21H
JMP EXIT A1: LEA DX,Y MOV AH,9 INT 21H EXIT: MOV AH,4CH INT 21H 二．这是一个显示系统日期和时间的程序，运行时，在出现的提示信息中输入大写字母“D”,可显示系统当前日期；输入大写字母“T”,可显示系统当前时间；输入大写字母“Q”，可结束程序。 DATACATE PROC NEAR； PUSH CX; DEC CX LEA SI,BUF+2 TT1: INC SI LOOP TT1 ;LEA SI,CX[DI] POP CX MOV DH,30H MOV BL,10 MOV AX,1 L1: PUSH AX SUB BYTE PTR [SI],DH MUL BYTE PTR [SI] ADD W,AX POP AX MUL BL DEC SI LOOP L1 RET DATACATE ENDP
计算机组成原理试题 一、选择题（共20分，每题1分） 1．零地址运算指令在指令格式中不给出操作数地址，它的操作数来自____C__。 A．立即数和栈顶； B．暂存器； C．栈顶和次栈顶； D．累加器。 2．___C___可区分存储单元中存放的是指令还是数据。 A．存储器； B．运算器； C．控制器； D．用户。 3．所谓三总线结构的计算机是指_B_____。 A．地址线、数据线和控制线三组传输线。 B．I/O总线、主存总统和DMA总线三组传输线； C．I/O总线、主存总线和系统总线三组传输线； D．设备总线、主存总线和控制总线三组传输线．。 4．某计算机字长是32位，它的存储容量是256KB，按字编址，它的寻址范围是_____B_。 A．128K； B．64K； C．64KB； D．128KB。 5．主机与设备传送数据时，采用___A___，主机与设备是串行工作的。 A．程序查询方式； B．中断方式； C．DMA方式； D．通道。 6．在整数定点机中，下述第___B___种说法是正确的。 A．原码和反码不能表示-1，补码可以表示-1； B．三种机器数均可表示-1； C．三种机器数均可表示-1，且三种机器数的表示范围相同； D．三种机器数均不可表示-1。 7．变址寻址方式中，操作数的有效地址是___C___。 A．基址寄存器内容加上形式地址（位移量）； B．程序计数器内容加上形式地址； C．变址寄存器内容加上形式地址； D．以上都不对。 8．向量中断是___C___。 A．外设提出中断； B．由硬件形成中断服务程序入口地址； C．由硬件形成向量地址，再由向量地址找到中断服务程序入口地址
计算机组成原理 一、8 位算术逻辑运算 8 位算术逻辑运算实验目的 1、掌握简单运算器的数据传送通路组成原理。 2、验证算术逻辑运算功能发生器74LS181的组合功能。 8 位算术逻辑运算实验内容 1、实验原理 实验中所用的运算器数据通路如图3－1所示。其中运算器由两片74LS181以并/串形成8位字长的ALU构成。运算器的输出经过一个三态门74LS245(U33)到ALUO1插座，实验时用8芯排线和内部数据总线BUSD0～D7插座BUS1～6中的任一个相连，内部数据总线通过LZD0～LZD7显示灯显示；运算器的两个数据输入端分别由二个锁存器74LS273（U29、U30）锁存，两个锁存器的输入并联后连至插座ALUBUS，实验时通过8芯排线连至外部数据总线EXD0～D7插座EXJ1～EXJ3中的任一个；参与运算的数据来自于8位数据开并KD0～KD7，并经过一三态门74LS245（U51）直接连至外部数据总线EXD0～EXD7，通过数据开关输入的数据由LD0～LD7显示。 图中算术逻辑运算功能发生器74LS181（U31、U32）的功能控制信号S3、S2、S1、S0、CN、M并行相连后连至SJ2插座，实验时通过6芯排线连至6位功能开关插座UJ2，以手动方式用二进制开关S3、S2、S1、S0、CN、M来模拟74LS181（U31、U32）的功能控制信号S3、S2、S1、S0、CN、M；其它电平控制信号LDDR1、LDDR2、ALUB`、SWB`以手动方式用二进制开关LDDR1、LDDR2、ALUB、SWB来模拟，这几个信号有自动和手动两种方式产生，通过跳线器切换，其中ALUB`、SWB`为低电平有效，LDDR1、LDDR2为高电平有效。 另有信号T4为脉冲信号，在手动方式下进行实验时，只需将跳线器J23上T4与手动脉冲发生开关的输出端SD相连，按动手动脉冲开关，即可获得实验所需的单脉冲。 2、实验接线 本实验用到4个主要模块：⑴低8位运算器模块，⑵数据输入并显示模块，⑶数据总线显示模块，⑷功能开关模块（借用微地址输入模块）。
计算机组成原理试题 一、选择题 （ c ）1、在下列四句话中，最能准确反映计算机主要功能的是下面哪项。 A．计算机可以存储大量信息 B．计算机能代替人的脑力劳动 C．计算机是一种信息处理机 D．计算机可实现高速运算 （ c ）2、计算机硬件能直接执行的只能是下面哪项。 A．符号语言 B．汇编语言 C．机器语言 D．机器语言和汇编语言 （ c ）3、运算器的核心部件是下面哪项。 A．数据总线 B．数据选择器 C．算术逻辑运算部件 D．累加寄存器 （ c ）4、对于存储器主要作用，下面哪项说法正确。 A．存放程序 B．存放数据 C．存放程序和数据 D．存放微程序 （ c ）5、至今为止，计算机中所含所有信息仍以二进制方式表示，其原因是下面哪项。 A．节约元件 B．运算速度快 C．物理器件性能决定 D．信息处理方便（ a ）6、CPU中有若干寄存器，其中存放存储器中数据的寄存器是下面哪项。 A．地址寄存器 B．程序计数器 C．数据寄存器 D．指令寄存器（d？）7、CPU中有若干寄存器，其中存放机器指令的寄存器是下面哪项。 A．地址寄存器 B．程序计数器 C．指令寄存器 D．数据寄存器 （ c ）8、CPU中有若干寄存器，存放CPU将要执行的下一条指令地址的寄存器是下面哪项。 A．地址寄存器 B．数据寄存器 C．程序计数器 D．指令寄存器 （c）9、CPU中程序状态寄存器中的各个状态标志位是依据下面哪项来置位的。 A．CPU已执行的指令 B．CPU将要执行的指令 C．算术逻辑部件上次的运算结果 D．累加器中的数据 （ b ）10、为协调计算机各部件的工作，需要下面哪项来提供统一的时钟。 A．总线缓冲器 B．时钟发生器 C．总线控制器 D．操作命令发生器 （ c ）11、下列各种数制的数中最小的数是下面哪项。 A．(101001)2 B．(52)8 C．（101001）BCD D．(233)H （ d ）12、下列各种数制的数中最大的数是下面哪项。 A．(1001011)2 B．75 C．(112)8 D．(4F)H （ b ）13、将十进制数15/2表示成二进制浮点规格化数（阶符1位，阶码2位，数符1位，尾数4位）是下面哪项。 A．01101110 B．01101111 C．01111111 D．11111111
《计算机组成原理实验》课程实验报告 实验题目组成原理上机实验 班级1237-小 姓名 学号 时间2014年5月 成绩
实验一基本运算器实验 1.实验目的 （1）了解运算器的组成原理 （2）掌握运算器的工作原理 2.实验内容 输入数据，根据运算器逻辑功能表1-1进行逻辑、移位、算术运算,将运算结果填入表1-2。 表 1-1运算器逻辑功能表 运算类 A B S3 S2 S1 S0 CN 结果 逻辑运算65 A7 0 0 0 0 X F=( 65 ) FC=( ) FZ=( ) 65 A7 0 0 0 1 X F=( A7 ) FC=( ) FZ=( ) 0 0 1 0 X F=( ) FC=( ) FZ=( ) 0 0 1 1 X F=( ) FC=( ) FZ=( ) 0 1 0 0 X F=( ) FC=( ) FZ=( ) 移位运算0 1 0 1 X F=( ) FC=( ) FZ=( ) 0 1 1 0 0 F=( ) FC=( ) FZ=( ) 1 F=( ) FC=( ) FZ=( ) 0 1 1 1 0 F=( ) FC=( ) FZ=( ) 1 F=( ) FC=( ) FZ=( ) 算术运算 1 0 0 0 X F=( ) FC=( ) FZ=( ) 1 0 0 1 X F=( ) FC=( ) FZ=( ) 1 0 1 0X F=( ) FC=( ) FZ=( ) 1 0 1 0X F=( ) FC=( ) FZ=( ) 1 0 1 1 X F=( ) FC=( ) FZ=( ) 1 1 0 0 X F=( ) FC=( ) FZ=( ) 1 1 0 1 X F=( ) FC=( ) FZ=( ) 表1-2运算结果表
计算机组成原理期末考试试题及答案 文稿归稿存档编号：[KKUY-KKIO69-OTM243-OLUI129-G00I-FDQS58-
计算机组成原理试题 一、选择题（共20分，每题1分） 1．零地址运算指令在指令格式中不给出操作数地址，它的操作数来自______。 A．立即数和栈顶； B．暂存器； C．栈顶和次栈顶； D．累加器。 2．______可区分存储单元中存放的是指令还是数据。 A．存储器； B．运算器； C．控制器； D．用户。 3．所谓三总线结构的计算机是指______。 A．地址线、数据线和控制线三组传输线。 B．I/O总线、主存总统和DMA总线三组传输线； C．I/O总线、主存总线和系统总线三组传输线； D．设备总线、主存总线和控制总线三组传输线．。 4．某计算机字长是32位，它的存储容量是256KB，按字编址，它的寻址范围是______。 A．128K； B．64K； C．64KB； D．128KB。 5．主机与设备传送数据时，采用______，主机与设备是串行工作的。 A．程序查询方式； B．中断方式； C．DMA方式； D．通道。 6．在整数定点机中，下述第______种说法是正确的。
A．原码和反码不能表示-1，补码可以表示-1； B．三种机器数均可表示-1； C．三种机器数均可表示-1，且三种机器数的表示范围相 同； D．三种机器数均不可表示-1。 7．变址寻址方式中，操作数的有效地址是______。 A．基址寄存器内容加上形式地址（位移量）； B．程序计数器内容加上形式地址； C．变址寄存器内容加上形式地址； D．以上都不对。 8．向量中断是______。 A．外设提出中断； B．由硬件形成中断服务程序入口地址； C．由硬件形成向量地址，再由向量地址找到中断服务程序入口地址 D．以上都不对。 9．一个节拍信号的宽度是指______。 A．指令周期； B．机器周期； C．时钟周期； D．存储周期。 10．将微程序存储在EPROM中的控制器是______控制器。 A．静态微程序； B．毫微程序； C．动态微程序； D．微程序。 11．隐指令是指______。 A．操作数隐含在操作码中的指令； B．在一个机器周期里完成全部操作的指令； C．指令系统中已有的指令；
实验一基础汇编语言程序设计 一、实验目的： 1、学习和了解TEC-XP16教学实验系统监控命令的用法。 2、学习和了解TEC-XP16教学实验系统的指令系统。 3、学习简单的TEC-XP16教学实验系统汇编程序设计。 二、预习要求： 1、学习TEC-XP16机监控命令的用法。 2、学习TEC-XP16机的指令系统、汇编程序设计及监控程序中子程序调用。 3、学习TEC-XP16机的使用，包括开关、指示灯、按键等。 4、了解实验内容、实验步骤和要求。 三、实验步骤： 在教学计算机硬件系统上建立与调试汇编程序有几种操作办法。 第一种办法，是使用监控程序的A命令，逐行输入并直接汇编单条的汇编语句，之后使用G命令运行这个程序。缺点是不支持汇编伪指令，修改已有程序源代码相对麻烦一些，适用于建立与运行短小的汇编程序。 第二种办法，是使用增强型的监控程序中的W命令建立完整的汇编程序，然后用M命令对建立起来的汇编程序执行汇编操作，接下来用G命令运行这个程序。适用于比较短小的程序。此时可以支持汇编伪指令，修改已经在内存中的汇编程序源代码的操作更方便一些。 第三种办法，是使用交叉汇编程序ASEC，首先在PC机上，用PC机的编辑程序建立完整的汇编程序，然后用ASEC对建立起来的汇编程序执行汇编操作，接下来把汇编操作产生的二进制的机器指令代码文件内容传送到教学机的内存中，就可以运行这个程序了。适用于规模任意大小的程序。
在这里我们只采用第一种方法。 在TEC-XP16机终端上调试汇编程序要经过以下几步： 1、使教学计算机处于正常运行状态（具体步骤见附录联机通讯指南）。 2、使用监控命令输入程序并调试。 ⑴用监控命令A输入汇编程序 >A 或>A 主存地址 如：在命令行提示符状态下输入： A 2000↙；表示该程序从2000H（内存RAM区的起始地址）地址开始 屏幕将显示： 2000： 输入如下形式的程序： 2000: MVRD R0，AAAA ；MVRD 与R0 之间有且只有一个空格，其他指令相同 2002: MVRD R1，5555 2004: ADD R0，R1 2005: AND R0，R1 2006: RET ；程序的最后一个语句，必须为RET 指令 2007:（直接敲回车键，结束A 命令输入程序的操作过程） 若输入有误，系统会给出提示并显示出错地址，用户只需在该地址重新输入正确的指令即可。 ⑵用监控命令U调出输入过的程序并显示在屏幕上 >U 或>U 主存地址
武汉大学计算机学院 2007-2008学年第一学期2006级《计算机组成原理》 期末考试试题A卷答案 __ 学号_______ 班级 ____ _____ 姓名__ _________ 成绩_____ ___ 1．（16分）一浮点数，阶码部分为q位，尾数部分为p位，各包含一位符号位，均用补码表示；该浮点数所能表示的最大正数、最小正数、最大负数和最小负数分别是多少？ 解： 2．在一个具有四体低位多体交叉的存储器中，如果处理器的访存地址为以下十进制。求该存储器比单体存储器的平均访问速率提高多少？（忽略初启时的延迟） （1）1、2、3、…… 32 （10分） （2）2、4、6、…… 32 （10分） 解：设存储器的访问周期为T。 （1）四体低位多体交叉的存储器访问的情况如下： 1、2、3 所需时间= T ； 4、5、6、7 所需时间= T ； 8、9、10、11 所需时间= T ； 12、13、14、15 所需时间= T ； 16、17、18、19 所需时间= T ； 20、21、22、23 所需时间= T ； 24、25、26、27 所需时间= T ； 28、29、30、31 所需时间= T ； 32 所需时间= T ； 四体低位多体交叉的存储器访问所需时间=9T; 单体存储器访问所需时间=32T； 所以平均访问速率提高：32/9倍
（2）四体低位多体交叉的存储器访问的情况如下： 2 所需时间= T ； 4、6 所需时间= T ； 8、10 所需时间= T ； 12、14 所需时间= T ； 16、18 所需时间= T ； 20、22 所需时间= T ； 24、26 所需时间= T ； 28、30 所需时间= T ； 32 所需时间= T ； 四体低位多体交叉的存储器访问所需时间= 9T; 单体存储器访问所需时间=16T； 所以平均访问速率提高：16/9倍 3．（20分）假定指令格式如下： 其中： D／I为直接／间接寻址标志，D／I＝0表示直接寻址，D／I＝1表示间接寻址。 Bit10＝1：变址寄存器I寻址； 设有关寄存器的内容为(I)=063215Q 试计算下列指令的有效地址。（Q表示八进制） (1) 152301Q (2) 140011Q 解： (1) 152301Q＝1 101 010 011 000 001 因为Bitl0(I)＝1，故为变址寄存器寻址，EA＝(I)+A＝063215+301＝063516Q。 (3) 140011Q＝1 100 000 000 001 001 因为D／I＝0，故为直接寻址，EA＝A＝011Q。 4. 已知某运算器的基本结构如图所示，它具有＋(加)、－(减)、和Ｍ(传送)三种操作。 (1) 写出图中1～12表示的运算器操作的微命令；（6分） (2) 设计适合此运算器的微指令格式；（6分） (3) 指令DDA的功能是计算R1、R2和R3三个寄存器的和，若进位C＝0，则R1＋R2→R2；若进位C＝1，则R1＋R2＋R3→R2，画出指令DDA的微程序流程图，并列出微操作序列（取指令流程不写，取指令微指令安排在0号单元中）；（6分） （4）设下址地址为5位，将微程序流程图安排在1～3号单元里；（6分）
_计算机_学院计算机科学与技术专业_10（5）班______组、学号3210006075 姓名钟柳贤协作者___________ 教师评定 实验题目_基础汇编语言程序设计_______________________ 一、实验目的： 1．学习和了解TEC-XP教学实验系统监控命令的用法； 2．学习和了解TEC-CP教学实验系统的指令系统； 3．学习简单的TEC-XP教学实验系统汇编程序设计； 二、实验设备与器材： TEC-XP+教学实验系统 仿真终端软件PCEC 三、实验内容： 1．学习联机使用TEC-XP教学实验系统和仿真终端软件PCEC。 2．使用监控程序的R命令显示/修改寄存器内容，D命令显示存储器内容，E命令修改存储器内容： 3．使用A命令写一小段汇编程序，U命令反汇编刚输入的程序，用G命令连续运行该程序，用T，P命令单步运行并观察程序单步执行情况： 四、实验步骤： 一、实验具体操作步骤 1．准备一台串口工作良好的PC机； 2．将TXC－XP放在实验台上，打开实验箱的盖子，确定电源处于断开状态； 3．将黑色的电源线一端接220V交流电源，另一端插在TEC—XP实验箱的电源插座里；4．取出通讯线，将通讯的9芯插头接在TEC—XP实验箱上的串口“COM1”或“COM2”上，另一端接到PC机的串口上； 5．将TEC—XP实验系统左下方的五个黑色的控制机器运行状态的开关置于正确的位置，在这个实验中开关应置为00110（连续、内存读指令、组合逻辑、联机、16位），控制开关的功能在开关上、下方有标示；开关拨向上方表示“1”，拨向下方表示“0”，“X”表示任意，其它实验相同； 6．打开电源，船形开关和5V电源指示灯亮。 7．在PC机上运行PCEC16.EXE文件，根据连接的PC机的串口设置所用PC机的串口为“1” 或“2”，其它设置一般不作改动，直接回车即可。 8．按一下“RESET”按键，再按一下“START”按键，主机上显示：
1.刷新存储器的重要性能指标是它的带宽。若显示工作方式采用分辨率为1024*768，颜色深度24位，帧频（刷新速度）为72Hz,求： 1）刷新存储器的容量是多少 2）刷新存储器的带宽是多少 1）刷新存储器的容量= 1024*768 * 24bit= 2）帧频（刷新速度）为72Hz指的是：每秒钟读72次， 所以，刷新存储器的带宽=1024*768 * 24bit *72 次/秒=162MB/s 2.试推导磁盘存储器读写一块信息所需要的总时间 读写一块总时间TB=平均找道时间Ts+平均等待时间Tw +读写传输时间Tt 读写一块总时间TB=平均找道时间+平均等待时间+读写传输时间=Ts+Tw+Tt 1）Tw 设磁盘每秒r转，每条磁道N个字，则数据传输率=rN个字/秒 转一周的时间=1/r,所以 Tw =1/2*(1/r)=1/(2r) 2）Tt 又设每块的字数是n,一旦读写头定位在该块，则Tt≈n/(rN)秒 所以TB=Ts+ 1/(2r)+ n/(rN) 秒 3.采用串行接口进行7位ASCII码传送，带有一位奇偶校验位、一位起始位和一位停止位，当波特9600波特时，字符传送率是 9600波特=9600bit/秒 =9600 bit*(1字符/10bit)/秒 =960字符/秒 4．某总线在一个总线周期中并行传送8个字节的信息，设一个总线周期等于一个总线时钟周期，总线时钟频率为70MHz,求总线带宽 Dr=8字节/T秒=8*70*10^6≈420MB/秒 5.某机器CPU中有16个寄存器，运行某中断处理程序时，仅用到其中的2个寄存器，请问响应中断而进入该中断处理程序时是否将通用寄存器内容保存到主存中去需保存几个寄存器 要将通用寄存器内容保存到主存中去。 只要保存中断处理程序用到的那2个寄存器的内容。 1.已知cache的存储周期是40ns,主存存储周期200ns, cache/主存系统平均50ns,求cache的命中率访问n个字，设命中率为H cache/主存系统的平均访问时间 =命中cache的时间+不命中cache的主存访问时间 =H*Tc+(1-H)*Tm =H*40+(1-H)*200 =50
图16 启停单元布局图 序电路由1片74LS157、2片74LS00、4个LED PLS2、PLS3、PLS4）组成。当LED发光时 图17
图17 时序单元布局图 （二）启停、脉冲单元的原理 1．启停原理：（如图18） 启停电路由1片7474组成，当按下RUN按钮，信号输出RUN=1、STOP=0，表示当前实验机为运行状态。当按下STOP 按钮，信号RUN=0、STOP=1，表示当前实验机为停止状态。当 系统处于停机状态时，微地址、进位寄存器都被清零，并且可 通过监控单元来读写内存和微程序。在停止状态下，当HALT 时有一个高电平，同时HCK有一个上升沿，此时高电平被打入 寄存器中，信号输出RUN=1、STOP=0，使实验机处于运行状态。
图18 启停单元原理图 2．时序电路： 时序电路由监控单元来控制时序输出（PLS1、PLS2、PLS3、PLS4）。实验所用的时序电路（如图19）可产生4个等间隔的时序信号PLS1、PLS2、PLS3、PLS4。为了便于监控程序流程，由监控单元输出PO信号和SIGN脉冲来实现STEP（微单步）、GO （全速）和HALT（暂停）。当实验机处于运行状态，并且是微单步执行，PLS1、PLS2、PLS3、PLS4分别发出一个脉冲，全速执行时PLS1、PLS2、PLS3、PLS4脉冲将周而复始的发送出去。在时序单元中也提供了4个按钮，实验者可手动给出4个独立的脉冲，以便实验者单拍调试模型机。
图19 时序电路图 实验步骤 1．交替按下“运行”和“暂停”，观察运行灯的变化（运行：RUN 亮；暂停：RUN灭）。 2．把HALT信号接入二进制拨动开关，HCK接入脉冲单元的PLS1。按下表接线 接入开关位号 信号定 义 HCK PLS1孔 HALT H13孔 3．按启停单元中的停止按钮，置实验机为停机状态，HALT=1。 4．按脉冲单元中的PLS1脉冲按键，在HCK上产生一个上升
计算机组成原理期末考试试卷（1） 一．选择题（下列每题有且仅有一个正确答案，每小题2分，共20分）1．假设下列字符码中最后一位为校验码，如果数据没有错误，则采用偶校验的字符码的是____。 A. 11001011 B. 11010110 C. 11000001 D. 11001001 2．在定点二进制运算器中，减法运算一般通过______ 来实现。 A. 补码运算的二进制加法器 B. 补码运算的二进制减法器 C. 补码运算的十进制加法器 D. 原码运算的二进制减法器 3．下列关于虚拟存储器的说法，正确的是____。 A. 提高了主存储器的存取速度 B. 扩大了主存储器的存储空间，并能进行自动管理和调度 C. 提高了外存储器的存取速度 D. 程序执行时，利用硬件完成地址映射 4．下列说法正确的是____。 A. 存储周期就是存储器读出或写入的时间 B. 双端口存储器采用了两套相互独立的读写电路，实现并行存取 C. 双端口存储器在左右端口地址码不同时会发生读/写冲突 D. 在cache中，任意主存块均可映射到cache中任意一行，该方法称为直接映射方式 5．单地址指令中，为了完成两个数的算术运算，除地址码指明的一个操作数外，另一个操作数一般采用____寻址方式。 A. 堆栈 B. 立即 C. 隐含 D. 间接 6．指令系统中采用不同寻址方式的目的主要是______ 。 A．实现存储程序和程序控制 B．提供扩展操作码的可能并降低指令译码难度 C．可以直接访问外存 D．缩短指令长度，扩大寻址空间，提高编程灵活性7．下列说法中，不符合RISC指令系统特点的是____。 A. 指令长度固定，指令种类少 B. 寻址方式种类尽量少，指令功能尽可能强 C. 增加寄存器的数目，以尽量减少访存的次数 D. 选取使用频率最高的一些简单指令，以及很有用但不复杂的指令
一、简答题 1、试述浮点数规格化的目的和方法。 答：浮点的规格化是为了使浮点数尾数的最高数值位为有效数位。当尾数用补码表示时，若符号位与小数点后的第一位不相等，则被定义为已规格化的数，否则便是非规格化数。通过规格化，可以保证运算数据的精度。 方法：进行向左规格化，尾数左移一位，阶码减1，直到规格化完毕。 2、简述循环冗余码（CRC）的纠错原理。 答：CRC码是一种纠错能力较强的校验码。在进行校验时，先将被检数据码的多项式用 生成多项式G（X）来除，若余数为0，说明数据正确；若余数不为0，则说明被检数据有错。 只要正确选择多项式G（X），余数与CRC码出错位位置的对应关系是一定的，由此可以 用余数作为判断出错位置的依据而纠正出错的数据位。 3、DRAM存储器为什么要刷新？有几种刷新方式? DRAM存储元是通过栅极电容存储电荷来暂存信息。由于存储的信息电荷终究是有泄漏的，电荷数又不能像 SRAM存储元那样由电源经负载管来补充，时间一长，信息就会丢失。为此必须设法由外界按一定规律给栅 极充电，按需要补给栅极电容的信息电荷，此过程叫“刷新”。 ①集中式---正常读/写操作与刷新操作分开进行，刷新集中完成。 ②分散式---将一个存储系统周期分成两个时间片，分时进行正常读/写操作和刷新操作。 ③异步式---前两种方式的结合，每隔一段时间刷新一次，保证在刷新周期内对整个存储器 刷新一遍。 4、CPU中有哪些主要寄存器？简述这些寄存器的功能。 （1）指令寄存器（IR）：用来保存当前正在执行的一条指令。 （2）程序计数器（PC）：用来确定下一条指令的地址。 （3）地址寄存器（AR）：用来保存当前CPU所访问的内存单元的地址。 （4）缓冲寄存器（DR）： <1>作为CPU和内存、外部设备之间信息传送的中转站。 <2>补偿CPU和内存、外围设备之间在操作速度上的差别。 <3>在单累加器结构的运算器中，缓冲寄存器还可兼作为操作数寄存器。 （5）通用寄存器（AC）：当运算器的算术逻辑单元（ALU）执行全部算术和逻辑运算时，为ALU提供一个工作区。 （6）状态条件寄存器：保存由算术指令和逻辑指令运行或测试的结果建立的各种条件码内容。除此之外，还保存中断和系统工作状态等信息，以便使CPU和系统能及时了解机器运行状态和程序运行状态。 5、中断处理过程包括哪些操作步骤？ 关闭中断标识,重要数据入栈, 处理中断服务功能, 数据出栈, 恢复中断标识, 开中断.
河南农业大学 计算机组成原理实验报告 题目简单机模型实验 学院信息与管理科学学院 专业班级计算机科学与技术2010级1班 学生姓名张子坡（1010101029） 指导教师郭玉峰 撰写日期：二○一二年六月五日
一、实验目的： 1.在掌握各部件的功能基础上，组成一个简单的计算机系统模型机； 2．了解微程序控制器是如何控制模型机运行的，掌握整机动态工作过程； 3定义五条机器指令，编写相应微程序并具体上机调试。 二、实验要求： 1.复习计算机组成的基本原理； 2.预习本实验的相关知识和内容 三、实验设备： EL-JY-II型计算机组成原理试验系统一套，排线若干。 四、模型机结构及工作原理： 模型机结构框图见实验书56页图6-1. 输出设备由底板上上的四个LED数码管及其译码、驱动电路构成，当D-G和W/R均为低电平时将数据结构的数据送入数据管显示注：本系统的数据总线为16位，指令、地址和程序计数器均为8位。当数据总线上的数据打入指令寄存器、地址寄存器和程序寄存器时，只有低8位有效。 在本实验我们学习读、写机器指令和运行机器指令的完整过程。在机器指令的执行过程中，CPU从内存中取出一条机器指令到执行结束为一个指令周期，指令由微指令组成的序列来完成，一条机器指令对应一段微程序。另外，读、写机器指令分别由相应的微程序段来完成。
为了向RAM中装入程序和数据，检查写入是否正确，并能启动程序执行，必须设计三个控制操作微程序。 存储器读操作（MRD）：拨动清零开关CLR对地址、指令寄存器清零后，指令译码器输入CA1、CA2为“00”时，按“单步”键，可对RAM连续读操作。 存储器写操作（MWE）：拨动清零开关CLR对地址、指令寄存器清零后，指令译码器输入CA1、CA2为“10”时，按“单步”键，可对RAM连续写操作。 启动程序（RUN）：拨动开关CLR对地址、指令寄存器清零后，指令译码器输入CA1、CA2为“11”时，按“单步”键，即可转入第01号“取指”微指令，启动程序运行。 注：CA1、CA2由控制总线的E4、E5给出。键盘操作方式有监控程序直接对E4、E5赋值，无需接线。开关方式时可将E4、E5接至控制开关CA1、CA2，由开关控制。 五、实验内容、分析及参考代码： 生成的下一条微地址 UA5 UA0 MS5 MS0 微地址
广东外语外贸大学信息学院计算机系 2004—2005学年第2学期 《计算机组成原理》期末考试试卷A 考卷适用班级：计算机专业03级考试时间：120分钟 班级_______ 学号_____________姓名_________成绩_______ 一、填空题（每空1分，共20分） 1．8位二进制补码表示整数的最小值为__-128____，最大值为__127___。 2．计算机常用的校验码有奇偶校验码、海明校验码、____CRC码_____。 3．一个浮点数，当其补码尾数右移1位时，为使其值不变，阶码应该__加1____。4．ALU的基本逻辑结构是__快速进位__加法器，它比行波进位加法器优越，具有先行进位逻辑，不仅可以实现高速运算，还能完成逻辑运算。 5．采用双符号位的方法进行溢出检测时，若运算结果中两个符号位__不相同__，则表明发生了溢出。 6．要组成容量为4M×8位的存储器，需要__8__片4M×1位的存储器芯片并联，或者需要__4____片1M×8位的存储器芯片串联。 7．一台计算机所具有的各种机器指令的集合称为该计算机的__指令系统__。 8．指令编码中，操作码用来指定__操作的类型__，n位操作码最多可以表示___2n____条指令。 9．CPU中，保存当前正在执行的指令的寄存器为__指令寄存器IR_，保存下一条指令地址的寄存器为_程序计数器PC__，保存CPU访存地址的寄存器为__内存地址寄存器AR__。10．控制器在生成各种控制信号时，必须按照一定的__时序__进行，以便对各种操作实施时间上的控制。 11．微程序控制器的核心部件是存储微程序的__控制存储器____，它一般用_只读存储器_构成。 12．任何指令周期的第一步必定是__取指__周期。 13．异步方式下，总线操作周期时间不固定，通过_握手(就绪/应答)_信号相互联络。14．输入输出操作实现的CPU与I/O设备的数据传输实际上是CPU与__IO设备接口寄存器__之间的数据传输。 二、选择题（每小题1分，共20分） 1．冯·诺曼机工作方式的基本特点是___________。 A．多指令流单数据流B．按地址访问并顺序执行指令 C．堆栈操作D．存储器按内容选择地址 2．主机中能对指令进行译码的器件是_________。 A．ALU B．运算器 C．控制器D．存储器 3．运算器的主要功能是进行_______。 A．逻辑运算B．算术运算
福建农林大学计算机与信息学院信息工程类实验报告系：计算机科学与技术专业：计算机科学与技术年级： 09级 姓名：张文绮学号： 091150022 实验课程：计算机组成原理 实验室号：___田405 实验设备号： 43 实验时间：2010.12.19 指导教师签字：成绩： 实验一算术逻辑运算实验 1．实验目的和要求 1. 熟悉简单运算器的数据传送通路； 2. 验证4位运算功能发生器功能(74LS181)的组合功能。 2．实验原理 实验中所用到的运算器数据通路如图1-1所示。其中运算器由两片74181
以并/串形式构成8位字长的ALU。运算器的输出经过一个三态门(74245)和数据总线相连，运算器的两个数据输入端分别由两个锁存器(74373)锁存，锁存器的输入连接至数据总线，数据开关INPUT DEVICE用来给出参与运算的数据，并经过一个三态门(74245)和数据总线相连，数据显示灯“BUS UNIT”已和数据总线相连，用来显示数据总线内容。 图1-2中已将用户需要连接的控制信号用圆圈标明(其他实验相同，不再说明)，其中除T4为脉冲信号，其它均为电平信号。由于实验电路中的时序信号均已连至W/R UNIT的相应时序信号引出端，因此，在进行实验时，只需将W/R UNIT 的T4接至STATE UNIT的微动开关KK2的输出端，按动微动开关，即可获得实验所需的单脉冲，而S3，S2，S1，S0，Cn，LDDR1，LDDR2，ALU-B，SW-B各电平控制信号用SWITCH UNIT中的二进制数据开关来模拟，其中Cn，ALU-B，SW-B为低电平控制有效，LDDR1，LDDR2为高电平有效。 3．主要仪器设备（实验用的软硬件环境） ZYE1603B计算机组成原理教学实验系统一台，排线若干。 4．操作方法与实验步骤
计算机科学技术系王玉芬2012年11月3日
基础实验部分该篇章共有五个基础实验组成，分别是： 实验一运算器实验 实验二存储器实验 实验三数据通路组成与故障分析实验 实验四微程序控制器实验 实验五模型机CPU组成与指令周期实验
实验一运算器实验 运算器又称作算术逻辑运算单元（ALU），是计算机的五大基本组成部件之一，主要用来完成算术运算和逻辑运算。 运算器的核心部件是加法器，加减乘除运算等都是通过加法器进行的，因此，加快运算器的速度实质上是要加快加法器的速度。机器字长n位，意味着能完成两个n位数的各种运算。就应该由n个全加器构成n位并行加法器来实现。通过本实验可以让学生对运算器有一个比较深刻的了解。 一、实验目的 1．掌握简单运算器的数据传输方式。 2．掌握算术逻辑运算部件的工作原理。 3. 熟悉简单运算器的数据传送通路。 4. 给定数据，完成各种算术运算和逻辑运算。 二、实验内容： 完成不带进位及带进位的算术运算、逻辑运算实验。 总结出不带进位及带进位运算的特点。 三、实验原理： 1.实验电路图
图4-1 运算器实验电路图
2.实验数据流图 图4-2 运算器实验数据流图 3.实验原理 运算器实验是在ALU UNIT 单元进行；单板方式下，控制信号，数据，时序信号由实验仪的逻辑开关电路和时序发生器提供，SW7－SW0八个逻辑开关用于产生数据，并发送到总线上；系统方式下，其控制信号由系统机实验平台可视化软件通过管理CPU 来进行控制，SW7－SW0八个逻辑开关由可视化实验平台提供数据信号。 （1）DR1，DR2：运算暂存器， （2）LDDR1：控制把总线上的数据打入运算暂存器DR1，高电平有效。 （3）LDDR2：控制把总线上的数据打入运算暂存器DR2，高电平有效。 （4）S3，S2，S1，S0：确定执行哪一种算术运算或逻辑运算（运算功能表见附录1或者课本第49页）。 （5）M ：M ＝0执行算术操作；M ＝1执行逻辑操作。 （6）/CN ：/CN ＝0表示ALU 运算时最低位加进位1；/CN ＝1则表示无进位。 （7）ALU －BUS ：控制运算器的运算结果是否送到总线BUS ，低电平有效。 （8）SW －BUS ：控制8位数据开关SW7－SW0的开关量是否送到总线，低电平有效。 四、实验步骤： 实验前首先确定实验方式（是手动方式还是系统方式），如果在做手动方式实验则将方式选择开关置手动方式位置（31个开关状态置成单板方式）。实验箱已标明手动方式和系统方式标志。所有的实验均由手动方式来实现。如果用系统方式，则必须将系统软件安装到系统机上。将方式标志置系统模式位置。学生所做的实验均在系统机上完成。其中包括高 ALU DR1 DR2 LDDR1 T4 LDDR2 T4 S1 S2 M0 S0 CN S3
计算机组成原理期末考试试卷 一．选择题（下列每题有且仅有一个正确答案，每小题2分，共20分）1．通用寄存器属于____部分。 A．运算器B．控制器 C．存储器D．I/O接口 2．关于数据表示和编码，下列说法正确的是____。 A. 奇偶校验码是一种功能很强的检错纠错码 B. 在计算机中用无符号数来表示内存地址 C. 原码、补码和移码的符号编码规则相同 D. 用拼音从键盘上敲入汉字时，使用的拼音码是汉字的字模码 3．若x补=0.1101010，则x原=____。 A．1.0010101 B．1.0010110 C．0.0010110 D．0.1101010 4．在cache的下列映射方式中，无需考虑替换策略的是____。 A. 全相联映射 B. 组相联映射 C. 段相联映射 D. 直接映射 5．以下四种类型的二地址指令中，执行时间最短的是____。 A. RR型 B. RS型 C. SS型 D. SR型 6．下列关于立即寻址方式操作数所在位置的说法正确的是____。 A. 操作数在指令中 B. 操作数在寄存器中 C. 操作数地址在寄存器 D. 操作数地址（主存）在指令中 7．微程序控制器中，机器指令与微指令的关系是____。 A．每一条机器指令由一条微指令来执行 B．一段机器指令组成的程序可由一条微指令来执行 C．每一条机器指令由一段用微指令编成的微程序来解释执行 D．一条微指令由若干条机器指令组成 8．下面有关总线的叙述，正确的是____。 A. 单总线结构中，访存和访问外设主要是通过地址来区分的 B. 对电路故障最敏感的仲裁方式是独立请求方式
C. 系统总线连接CPU和内存，而PCI总线则连接各种低速I/O设备 D. 同步定时适用于各功能模块存取时间相差很大的情况 9．若磁盘的转速提高一倍，则____。 A．平均存取时间减半 B．平均找道时间减半 C．平均等待时间减半 D．存储密度可以提高一倍 10．为了便于实现多级中断，保存现场信息最有效的方法是采用____。 A. 通用寄存器 B. 堆栈 C. 存储器 D. 外存 二．填空题（下列每小题2分，共20分） 1．计算机系统是一个由硬件、软件组成的多级层次结构，它通常 由、一般机器级、、汇编语言级和高级语言级组成。 2．有一字长为64位的浮点数，符号位1位；阶码11位，用移码表示；尾数52位，用补码表示，则它所能表示的最小规格化负数 为。 3．某采用交叉方式编址的存储器容量为32字，存储模块数为4，存储周期为200ns，总线传送周期为50ns，某程序需要连续读出地址为1000～1011的4个字，则所需时间为。 4．在相对寻址方式中，操作数的有效地址等于的内容加上指令中的形式地址D。 5．不同的计算机有不同的指令系统，“RISC”表示的意思 是。 6．某CPU微程序控制器控存容量为512×20位，需要分别根据OP字段和ZF条件码进行分支转移，则P字段和后继地址字段应分别为和_ 位。 7．CPU从主存取出一条指令并执行该指令的时间叫做，它常常用若干个来表示，而后者又包含有若干个时钟周期。