原创看图快速学多层板叠层，阻抗计算，Si9000的使用
在多层板设计中我们经常遇到USB,HDMI，LVDS，DDR及各种天线等信号要做阻抗控制，从而保证机器稳定及各项指标测试合格率。
那么我们在设计时是怎么控制阻抗的呢？
1.用经验值，把以前做过的阻抗线记录，例如，线宽线距板厚记录下来，下次用时直接套用。
2.先按常规设计，把PCB需要做阻抗的线高亮，然后截图给PCB板厂，要板厂控制，板厂会按我们要求的阻抗对资料进行修改，比如调整线宽线距从而达到我们要求的阻抗。
3.在设计之初：我们按叠层参数，及要板厂提供相关资料（板材，介电常数，绿油，PP片厚度等），我们结合Si9000软件进行阻抗计算，然后用计算出来的参数走阻抗线，最后出洗板资料给PCB厂同时截图要板厂进行控制阻抗，这样的好处是，一般情况板厂不会动我们的资料，要动也是很微小的调整。
从上面可以看出，1与2点都不保险，第1点若PCB叠层参数变了，那么阻抗也会变，继续套用那天错了都不知道，第2.点截图要板厂控制，这个可是可以，但是也经常会遇到板厂工程人员打电话过来说，你的阻抗做不了，原因是你的设计的线宽线距相差太大，板上又没有足够的空间加宽线宽线距之类的。显然第3点方案最保险，不会出
现板厂不能控制阻抗的现象发生。
好了，现在我们开始学习如Si9000的使用，培训内容如下：
1.公司常用叠层模板说明
2.Shortcut to Si9000阻抗计算软件界面讲解。
3.常用阻抗计算模版说明。
4.阻抗计算正推反推教程
5.实列一讲解（单端阻抗包地计算）
6.实例二讲解（差分对阻抗包地讲算）
阻抗培训 1.外层单端:Coated Microstrip 1B H1:介质厚度(PP片或者板材,不包括铜厚) Er1:PP片的介电常数(板材为:4.5 P片4.2) W1:阻抗线上线宽(客户要求的线宽) W2:阻抗线下线宽(W2=W1-0.5MIL) T1:成品铜厚 C1:基材的绿油厚度(我司按0.8MIL) C2:铜皮或走线上的绿油厚度(0.5MIL) Cer:绿油的介电常数(我司按3.3MIL) Zo:由上面的参数计算出来的理论阻值
2.外层差分:Edge-Coupled Coated Microstrip 1B H1:介质厚度(PP片或者板材,不包括铜厚) Er1:PP片的介电常数(板材为:4.5 P片4.2) W1:阻抗线上线宽(客户要求的线宽) W2:阻抗线下线宽(W2=W1-0.5MIL) S1:阻抗线间距(客户原稿) T1:成品铜厚 C1:基材的绿油厚度(我司按0.8MIL) C2:铜皮或走线上的绿油厚度(0.5MIL) C3:基材上面的绿油厚度(0.50MIL) Cer:绿油的介电常数(我司按3.3MIL)
3.内层单端:Offset Stripline 1B1A H1:介质厚度(PP片或者光板,不包括铜厚) Er1:H1厚度PP片的介电常数(P片4.2MIL) H2:介质厚度(PP片或者光板,不包括铜厚) Er2:H2厚度PP片的介电常数(P片4.2MIL) W1:阻抗线上线宽(客户要求的线宽) W2:阻抗线下线宽(W2=W1-0.5MIL) T1:成品铜厚 Zo:由上面的参数计算出来的理论阻值
4.内层差分:Edge-Couled Offset Stripline 1B1A H1:介质厚度(PP片或者光板,不包括铜厚) Er1:H1厚度PP片的介电常数(P片4.2MIL) H2:介质厚度(PP片或者光板,不包括铜厚) Er2:H2厚度PP片的介电常数(P片4.2MIL) W1:阻抗线上线宽(客户要求的线宽) W2:阻抗线下线宽(W2=W1-0.5MIL) S1:客户要求的线距 T1:成品铜厚 Zo:由上面的参数计算出来的理论阻值
PCB阻抗设计及计算简介
特性阻抗的定义 ?何谓特性阻抗（Characteristic Impedance ，Z0） ?电子设备传输信号线中，其高频信号在传输线中传播时所遇到的阻力称之为特性阻抗;包括阻抗、容抗、感抗等，已不再只是简单直流电的“欧姆电阻”。 ?阻抗在显示电子电路，元件和元件材料的特色上是最重要的参数.阻抗(Z)一般定义为：一装置或电路在提供某特定频率的交流电(AC)时所遭遇的总阻力. ?简单的说，在具有电阻、电感和电容的电路里，对交流电所起的阻碍作用叫做阻抗。
设计阻抗的目的 ?随着信号传送速度迅猛的提高和高频电路的广泛应用，对印刷电路板也提出了更高的要求。印刷电路板提供的电路性能必须能够使信号在传输过程中不发生反射现象，信号保持完整，降低传输损耗，起到匹配阻抗的作用，这样才能得到完整、可靠、精确、无干扰、噪音的传输信号。?阻抗匹配在高频设计中是很重要的，阻抗匹配与否关系到信号的质量优劣。而阻抗匹配的目的主要在于传输线上所有高频的微波信号皆能到达负载点，不会有信号反射回源点。
?因此，在有高频信号传输的PCB板中，特性阻抗的控制是尤为重要的。 ?当选定板材类型和完成高频线路或高速数字线路的PCB 设计之后，则特性阻抗值已确定，但是真正要做到预计的特性阻抗或实际控制在预计的特性阻抗值的围，只有通过PCB生产加工过程的管理与控制才能达到。
?从PCB制造的角度来讲，影响阻抗和关键因素主要有： –线宽（w） –线距（s）、 –线厚（t）、 –介质厚度（h） –介质常数（Dk） εr相对电容率(原俗称Dk介质常数)，白容生对此有研究和专门诠释。 注：其实阻焊也对阻抗有影响，只是由于阻焊层贴在介质上，导致介电常数增大，将此归于介电常数的影响，阻抗值会相 应减少4%
叠层与阻抗(SI9000)的学习笔记 一．材质知识，规格 1.材料的分类 1）铜箔：导电图形构成的基本材料 2）芯板（CORE）:线路板的骨架，双面敷铜的板子，即可用于内层制作的双面板。3）半固化片（prepreg）：芯板与芯板之间的粘合剂，同时起到绝缘的作用。4）阻焊油墨：对板子起到阻焊、绝缘、防腐蚀等作用。 5）字符油墨：标示作用。 6）表面处理材料：包括铅锡合金、镍金合金、银、OSP等等。 2.名词说明 带状线：走在内层(stripline/double stripline),埋在PCB内部的带状走线。 微带线：是走在表面层(microstrip),附在PCB表面的带状走线。 3.常用的半固化片PP为: 1080厚度0.075MM?----------3.8（介电参数） 3313厚度0.09MM? 2116厚度0.115MM? 2116H厚度0.12MM?----------4.2 7628厚度0.175MM?-----------4.5(全部为1GHz状态下) 7628H厚度0.18MM? ↑常见芯板的厚度跟介电常数
↑常见半固化片类型厚度与介电常数 标称基铜厚度（um）18(0.5oz)35(1oz)70(2oz) 内层计算铜厚（mil）0.65 1.25 2.56 外层计算铜厚（mil）2.2 2.9 4.2 ↑PCB板实际铜厚表格对照表 3.特性阻抗的计算 1）影响特性阻抗的因素有：介电常数、介质厚度、线宽、铜箔厚度。 一般，介质厚度、线距越大阻抗值越大；介电常数、铜厚、线宽、阻焊厚度越大阻抗值越小。 2）阻抗匹配在高频设计中是很重要的，阻抗匹配与否关系到信号的质量优劣。而阻抗匹配的目的主要在于传输线上所有高频的微波信号皆能到达负载点，不会有信号反射回源点。3）铜厚:一般的设计是：表面铜厚做0.5OZ+plating，内层做1OZ。 4介电常数 不同板材其介电常数不一样，其与所用的树脂材料有关：FR4板材其介电常数为3.9—4.5,其会随使用的频率增加减小,聚四氟乙烯板材其介电常数为2.2—3.9间要获得高的信号传输要求高的阻抗值。 二．常用的叠层结构/ 1.常用4层板结构 ↑4层板 2.常用的6层板结构
阻抗计算说明 Rev0.0 heroedit@https://www.doczj.com/doc/5f13487726.html, z给初学者的 一直有很多人问我阻抗怎么计算的. 人家问多了,我想给大家整理个材料,于己于人都是个方便.如果大家还有什么问题或者文档有什么错误,欢迎讨论与指教! 在计算阻抗之前,我想很有必要理解这儿阻抗的意义 z传输线阻抗的由来以及意义 传输线阻抗是从电报方程推导出来(具体可以查询微波理论) 如下图,其为平行双导线的分布参数等效电路: 从此图可以推导出电报方程 取传输线上的电压电流的正弦形式 得 推出通解
定义出特性阻抗 无耗线下r=0, g=0得 注意,此特性阻抗和波阻抗的概念上的差异(具体查看平面波的波阻抗定义) ε μ=EH Z 特性阻抗与波阻抗之间关系可从 此关系式推出. Ok,理解特性阻抗理论上是怎么回事情,看看实际上的意义,当电压电流在传输线传播的时候,如果特性阻抗不一致所求出的电报方程的解不一致,就造成所谓的反射现象等等.在信号完整性领域里,比如反射,串扰,电源平面切割等问题都可以归类为阻抗不连续问题,因此匹配的重要性在此展现出来. z 叠层(stackup)的定义 我们来看如下一种stackup,主板常用的8层板(4层power/ground 以及4层走线层,sggssggs,分别定义为L1, L2…L8)因此要计算的阻抗为 L1,L4,L5,L8 下面熟悉下在叠层里面的一些基本概念,和厂家打交道经常会使用的 Oz 的概念 Oz 本来是重量的单位Oz(盎司 )=28.3 g(克) 在叠层里面是这么定义的,在一平方英尺的面积上铺一盎司的铜的厚度为1Oz, 对
PCB 阻抗设计及叠 层 目 录 、八— 刖言 ............................... 第一章阻抗计算工具及常用计算模型 1.0阻抗计算工具 .............. 1.1阻抗计算模型 ............... 1.11. 1.1 2. 1.13. 1.14. 1.15. 1.16. 1.17. 1.18. 1.19. 1.20. 1.21. 1.2 2. 外层单端阻抗计算模型 ............ 外层差分阻抗计算模型 ............ 外层单端阻抗共面计算模型 ........ 外层差分阻抗共面计算模型 ........ 内层单端阻抗计算模型 ............ 内层差分阻抗计算模型 ............ 内层单端阻抗共面计算模型 ........ 内层差分阻抗共面计算模型 ........ 嵌入式单端阻抗计算模型 .......... 嵌入式单端阻抗共面计算模型 ..... 嵌入式差分阻抗计算模型 .......... 嵌入式差分阻抗共面计算模型 ..... 8 9 .9 10 10 11 11 第二章双面板设计 ................................. 2.0双面板常见阻抗设计与叠层结构 ............ 2.1.50 100 II 0.5mm ...................... 2.2. 50 II 100 II 0.6mm .................... 2.3. 50 II 100 II 0.8mm .................... 2.4. 50 II 100 II 1.6mm .................... 2.5. 50 70 II 1.6mm ....................... 2.6. 50 II 0.9mm II Rogers Er= 3.5 .......... 2.7. 50 II 0.9mm || Arlo n Diclad 880 Er=2.2 第三章四层板设计 ................................. 3.0.四层板叠层设计方案 ..................... 3.1.四层板常见阻抗设计与叠层结构 ........... 12 12 13 14 14 14 14 15 15 15 16 16 17 17 18 3.10. SGGS II 50 55 60 || 90 100 || 0.8mm 1.0mm 1.2mm 1.6mm 2.0mm 3.11. SGGS II 50 55 60 || 90 100 || 0.8mm 1.0mm 1.2mm 1.6mm 2.0mm 3.12. SGGS II 50 55 60 || 90 95 100 || 1.6mm ............................. 3.13. SGGS II 50 55 60 II 85 90 95 100 II 1.0mm 1.6mm .................... 3.1 4. SGGS II 50 55 75 II 100 II 1.0mm 2.0mm ............................. 3.1 5. GSSG II 50 II 100 II 1.0mm ......................................... 18 19 20 21 22 22
阻抗线计算 一.传输线类型 1 最通用的传输线类型为微带线(microstrip)和带状线(stripline) 微带线(microstrip)：指在PCB外层的线和只有一个参考平面的线，有非嵌入/嵌入两种如图所示：（图1） 非嵌入(我们目前常用) （图2） 嵌入(我们目前几乎没有用过) 带状线：在绝缘层的中间，有两个参考平面。如下图： （图3） 2 阻抗线 2.1差动阻抗（图4）
差动阻抗,如上所示,阻抗值一般为90,100,110,120 2.2特性阻抗（图5） 特性阻抗: 如上如所示,.阻抗值一般为50 ohm,60ohm 二.PCB叠层结构 1板层、PCB材质选择 PCB是一种层叠结构。主要是由铜箔与绝缘材料叠压而成。附图为我们常用的1+6+1结构的，8层PCB叠层结构。（图6） 首先第一层为阻焊层（俗称绿油）。它的主要作用是在PCB表面形成一层保护膜，防止导体上不该上锡的区域沾锡。同时还能起到防止导体之间因潮气、化学品等引起的短路、生产
和装配中不良操作造成的断路、防止线路与其他金属部件短路、绝缘及抵抗各种恶劣环境，保证PCB工作稳定可靠。 防焊的种类有传统环氧树脂IR烘烤型,UV硬化型, 液态感光型(LPISM-Liquid Photo Imagable Solder Mask)等型油墨, 以及干膜防焊型(Dry Film, Solder Mask),其中液态感光型为目前制程大宗,常用的有Normal LPI, Lead-free LPI,Prob 77. 防焊对阻抗的影响是使得阻抗变小2~3ohm左右 阻焊层下面为第一层铜箔。它主要起到电路连通及焊接器件的作用。硬板中使用的铜箔一般以电解铜为主（FPC中主要使用压延铜）。常用厚度为0.5OZ及1OZ.(OZ为重量单位在PCB行业中做为一种铜箔厚度的计量方式。1OZ表示将重量为1OZ的铜碾压成1平方英尺后铜箔的厚度。1OZ=0.035mm). 铜箔下面为绝缘层..我们常用的为FR4半固化片.半固化片是以无碱玻璃布为增强材料,浸以环氧树脂.通过120-170℃的温度下,将半固化片树脂中的溶剂及低分子挥发物烘除.同时,树脂也进行一定程度的反应,呈半固化状态(B阶段).在PCB制作过程中通过层压机的高温压合.半固化中的树脂完全反应,冷却后完全固化形成我们所需的绝缘层. 半固化片中所用树脂主要为热塑性树脂, 树脂有三种阶段: A阶段:在室温下能够完全流动的液态树脂,这是玻钎布浸胶时状态 B阶段:环氧树脂部分交联处于半固化状态,在加热条件下,又能恢复到液体状态 C阶段:树脂全部交联为C阶段,在加热加压下会软化,但不能再成为液态,这是多层板压制后半固化片转成的最终状态. 由于半固化片在板层压合过程中，厚度会变小，因而半固化片的原始材料厚度和压合后的厚度不一样，因而必须分清厚度是原始材料厚度还是完成厚度。另外，半固化片的厚度不是固定不变的，根据板厚、板层和板厂不同，而有所不同。上述只是一例。 同时该叠层中用了两块芯板，即core(FR-4).芯板是厂家已压合好的带有双面铜的基材，在压合过程中厚度是不变的。常见芯板见下：（表二）
一,首先给大家介绍一下Polar软件,Polar是专业计算阻抗的软件,其版本包 括:Si6000,Si8000,及Si9000. 二,其次给大家介绍常见的几种阻抗模型:特性阻抗,差分阻抗,共面性阻抗. 1.外层特性阻抗模型: 2.层特性阻抗模型: 3.外层差分阻抗模型: 4.层差分阻抗模型: 5.共面性阻抗模型:包括(1)外层共面特性阻抗，(2)层共面特性阻抗，(3)外层共面差分阻抗，(4)层共面差分阻抗. 三,再次给大家介绍一下芯板(即Core)及半固化片(即PP), 每个多层板都是由芯板和半固化片通过压合而成的,普通的FR-4板材一般有:生益,建滔,联茂等板材供应商.生益FR-4的芯板根据板厚来划分 有:0.10MM ,0.15MM,,0.2MM ,,0.25MM.0.3MM,0.4MM,0.5MM等,包括有H/HOZ,1/1OZ,等这里有一点需要大家特别注意:含两位小数的板厚是指不含铜的厚度,只有一位小数指包括铜的总厚度,例如:0.10MM 1/1OZ的芯板,其0.10MM是指介质的厚度,其总厚度应为 0.10MM+0.035+0.035MM=0.17MM,再如:0.15MM 1/1OZ的芯板,其总厚度 是:0.15MM+0.035MM+0.035MM=0.22MM,而0.2MM 1/1OZ的芯板,其总厚度就是0.2MM,它的介质厚度应为:0.2MM-0.035MM-0.035MM=0.13MM. 半固化片(即PP),一般包括:106,1080,2116,7628等,其厚度为:106为 0.04MM,1080为0.06MM,2116为0.11MM,7628为0.19MM. 当我们计算层叠结构时候通常需要把几PP叠在一起,例如:2116+106,其厚度为0.15MM,即6MIL;1080*2+7628,其厚度为0.31MM,即12.2MIL等.但需注意以下几点:1,一般不允许4或4以上PP叠放在一起,因为压合时容易产生滑板现象.2,7628的PP一般不允许放在外层,因为7628表面比较粗糙,会影响板子的外观.3,另外31080也不允许放在外层,因为压合时也容易产生滑板现象. 后续我会把一些常用的芯板以及各种组合的PP厚度汇总给大家,以便学习用Polar软件计算阻抗及层叠结构时使用! 四,怎样使用Polar Si9000软件计算阻抗: 首先应知道是特性阻抗还是差分阻抗,具体阻抗线在哪些信号层上,阻抗线的参考面是哪些层?其次根据文件选择正确的阻抗模型来计算阻抗,最后通过调整各层间的介质厚度,或者调整阻抗线的线宽及间距来满足阻抗及板厚的要求! 五,举例说明怎样使用Polar Si9000计算阻抗及设计层叠结构: 1.四层板板厚1.6MM,外层信号线要求控制50欧姆特性阻抗和100欧姆差分阻抗.其设计结构详见:4层板1.6MM阻抗设计.jpg,其中H1代表的是信号层与参考层之间的介质厚度,即L1与L2之间的厚度为3.2MIL,Er1为板材的介电常数,FR-4通常为4.2-4.6,W1称为下线宽，W2称为上线宽,一般认为W1=W+0.5MIL,W2=W-0.5MIL,S1(注意S1<2W)为两根差分线之间的间距(指线边缘与线边缘之间距离),T1信号层的成品铜厚，外层1OZ=1.4MIL,而层考虑的蚀刻的因素，我们通常认为层1OZ=1.2MIL,而0.5OZ=0.6MIL。Zdiff为阻抗值。Calculate为计算按钮，各因素是可以互相推算的,例如我们要控制50欧姆的阻抗,线宽为
串、并联电路中的等效电阻 串、并联电路中的等效电阻 学习目标要求： 1．知道串、并联电路中电流、电压特点。 2．理解串、并联电路的等效电阻。 3．会计算简单串、并联电路中的电流、电压和电阻。 4．理解欧姆定律在串、并联电路中的应用。 5．会运用串、并联电路知识分析解决简单的串、并联电路问题。 中考常考内容： 1．串、并联电路的特点。 2．串联电路的分压作用，并联电路的分流作用。 3．串、并联电路的计算。 知识要点： 1．串联电路的特点 （1）串联电路电流的特点：由于在串联电路中，电流只有 一条路径，因此，各处的电流均相等，即；因此，在对串联电路的分析和计算中，抓住通过各段导体的电流相等这个条件，在不同导体间架起一座桥梁，是解题的一条捷径。
（2）由于各处的电流都相等，根据公式，可以得到 ，在串联电路中，电阻大的导体，它两端的电压也大，电压的分配与导体的电阻成正比，因此，导体串联具有分压作用。串联电路的总电压等于各串联导体两端电压之和，即 。 （3）导体串联，相当于增加了导体的长度，因此，串联导体的总电阻大于任何一个串联导体的电阻，总电阻等于各串联导 体电阻之和，即。如果用个阻值均为的 导体串联，则总电阻。 2．并联电路的特点 （1）并联电路电压的特点：由于在并联电路中，各支路两端分别相接且又分别接入电路中相同的两点之间，所以各支路两 端的电压都相等，即。因此，在电路的分析和计算中，抓住各并联导体两端的电压相同这个条件，在不同导体间架起一座桥梁，是解题的一条捷径。 （2）由于各支路两端的电压都相等，根据公式，可得 到，在并联电路中，电阻大的导体，通过它的电流小，电流的分配与导体的电阻成反比，因此，导体并联具有分流作用。并联电路的总电流等于各支路的电流之和，即 。
PCB线路板阻抗计算公式 现在关于PCB线路板的阻抗计算方式有很多种，相关的软件也能够直接帮您计算阻抗值，今天通过polar si9000来和大家说明下阻抗是怎么计算的。 在阻抗计算说明之前让我们先了解一下阻抗的由来和意义： 传输线阻抗是从电报方程推导出来(具体可以查询微波理论) 如下图,其为平行双导线的分布参数等效电路: 从此图可以推导出电报方程 取传输线上的电压电流的正弦形式 得
推出通解 定义出特性阻抗 无耗线下r=0, g=0 得 注意,此特性阻抗和波阻抗的概念上的差异(具体查看平面波的波阻抗定义) 特性阻抗与波阻抗之间关系可从此关系式推出. Ok,理解特性阻抗理论上是怎么回事情,看看实际上的意义,当电压电流在传输线传播的时候,如果特性阻抗不一致所求出的电报方程的解不一致,就造成所谓的反射现象等等.在信号完整性领域里,比如反射,串扰,电源平面切割等问题都可以归类为阻抗不连续问题,因此匹配的重要性在此展现出来. 叠层(stackup)的定义
我们来看如下一种stackup,主板常用的8 层板(4 层power/ground 以及4 层走线层,sggssggs,分别定义为L1, L2…L8)因此要计算的阻抗为L1,L4,L5,L8 下面熟悉下在叠层里面的一些基本概念,和厂家打交道经常会使用的 Oz 的概念 Oz 本来是重量的单位Oz(盎司)=28.3 g(克) 在叠层里面是这么定义的,在一平方英尺的面积上铺一盎司的铜的厚度为1Oz,对应的单位如下 介电常数(DK)的概念 电容器极板间有电介质存在时的电容量Cx 与同样形状和尺寸的真空电容量Co之比为介电常数：ε = Cx/Co = ε'-ε" Prepreg/Core 的概念 pp 是种介质材料,由玻璃纤维和环氧树脂组成,core 其实也是pp 类型介质,只不过他两面都覆有铜箔,而pp 没有.
PCB 阻抗控制设计说明 随着PCB 信号切换速度不断增长，当今的PCB 设计厂商需要理解和控制PCB 迹线的阻抗。相应于现代数字电路较短的信号传输时间和较高的时钟速率，PCB 迹线不再是简单的连接，而是传输线。 在实际情况中，需要在数字边际速度高于1ns 或模拟频率超过300Mhz 时控制迹线阻抗。PCB 迹线的关键参数之一是其特性阻抗 (即波沿信号传输线路传送时电压与电流的比值) 。印制电路板上导线的特性阻抗是电路板设计的一个重要指标，特别是在高频电路的PCB 设计中，必须考虑导线的特性阻抗和器件或信号所要求的特性阻抗是否一致，是否匹配。这就涉及到两个概念：阻抗控制与阻抗匹配，本文重点讨论阻抗控制和叠层设计的问题。 阻抗控制 阻抗控制(eImpedance Controling) ，线路板中的导体中会有各种信号的传递，为提高其传输速率而必须提高其频率，线路本身若因蚀刻，叠层厚度，导线宽度等不同因素，将会造成阻抗值得变化，使其信号失真。故在高速线路板上的导体，其阻抗值应控制在某一范围之内，称为“阻抗控制”。 PCB 迹线的阻抗将由其感应和电容性电感、电阻和电导系数确定。影响PCB 走线的阻抗的因素主要有: 铜线的宽度、铜线的厚度、介质的介电常数、介质的厚度、焊盘的厚度、地线的路径、走线周边的走线等。PCB 阻抗的范围是25 至120 欧姆。 在实际情况下，PCB 传输线路通常由一个导线迹线、一个或多个参考层和绝缘材质组成。迹线和板层构成了控制阻抗。PCB 将常常采用多层结构，并且控制阻抗也可以采用各种方式来构建。但是，无论使用什么方式，阻抗值都将由其物理结构和绝缘材料的电子特性决定： 信号迹线的宽度和厚度 迹线两侧的内核或预填材质的高度 迹线和板层的配置 内核和预填材质的绝缘常数 PCB 传输线主要有两种形式：微带线( Microstrip )与带状线( Stripline )。 微带线( Microstrip ) 微带线是一根带状导线，指只有一边存在参考平面的传输线，顶部和侧边都曝置于空气中（也可上敷涂覆层），位于绝缘常数Er 线路板的表面之上，以电源或接地层为参考。如下图所示：
一直有很多人问我阻抗怎么计算的. 人家问多了,我想给大家整理个材料,于己于人都是个方便.如果大家还有什么问题或者文档有什么错误,欢迎讨论与指教! 在计算阻抗之前,我想很有必要理解这儿阻抗的意义。 传输线阻抗的由来以及意义 传输线阻抗是从电报方程推导出来(具体可以查询微波理论) 如下图,其为平行双导线的分布参数等效电路: 从此图可以推导出电报方程 取传输线上的电压电流的正弦形式 得 推出通解
定义出特性阻抗 无耗线下r=0, g=0 得 注意,此特性阻抗和波阻抗的概念上的差异(具体查看平面波的波阻抗定义) 特性阻抗与波阻抗之间关系可从此关系式推出. Ok,理解特性阻抗理论上是怎么回事情,看看实际上的意义,当电压电流在传输线传播的时候,如果特性阻抗不一致所求出的电报方程的解不一致,就造成所谓的反射现象等等.在信号完整性领域里,比如反射,串扰,电源平面切割等问题都可以归类为阻抗不连续问题,因此匹配的重要性在此展现出来. 叠层(stackup)的定义 我们来看如下一种stackup,主板常用的8 层板(4 层power/ground 以及4 层走线 层,sggssggs,分别定义为L1, L2…L8)因此要计算的阻抗为L1,L4,L5,L8
下面熟悉下在叠层里面的一些基本概念,和厂家打交道经常会使用的 Oz 的概念 Oz 本来是重量的单位Oz(盎司 )=28.3 g(克) 在叠层里面是这么定义的,在一平方英尺的面积上铺一盎司的铜的厚度为1Oz,对应的单位如下 介电常数(DK)的概念 电容器极板间有电介质存在时的电容量Cx 与同样形状和尺寸的真空电容量Co之比为介电常数： ε = Cx/Co = ε'-ε" Prepreg/Core 的概念 pp 是种介质材料,由玻璃纤维和环氧树脂组成,core 其实也是pp 类型介质,只不过他两面都覆有铜箔,而pp 没有. 传输线特性阻抗的计算 首先,我们来看下传输线的基本类型,在计算阻抗的时候通常有如下类型: 微带线和带状线,
名词定义：SIG：信号层；GND：地层；PWR：电源层； 电路板的叠层安排是对PCB的整个系统设计的基础。叠层设计如有缺 陷，将最终影响到整机的EMC性能。 总的来说叠层设计主要要遵从两个规矩: 1. 每个走线层都必须有一个邻近的参考层(电源或地层); 2. 邻近的主电源层和地层要保持最小间距,以提供较大的耦合电容; 下面列出从两层板到十层板的叠层： 2.1 单面板和双面板的叠层； 对于两层板来说，由于板层数量少，已经不存在叠层的问题。控制EMI辐射主要从布线和布局来考虑；单层板和双层板的电磁兼容问题越来越突出。造成这种现象的主要原因就是因是信号回路面积过大，不仅产生了较强的电磁辐射，而且使电路对外界干扰敏感。要改善线路的电磁兼容性，最简单的方法是减小关键信号的回路面积。 关键信号：从电磁兼容的角度考虑，关键信号主要指产生较强辐射的信号和对外界敏感的信号。能够产生较强辐射的信号一般是周期性信号，如时钟或地址的低位信号。对干扰敏感的信号是指那些电平较低 的模拟信号。
单、双层板通常使用在低于10KHz的低频模拟设计中: 1 在同一层的电源走线以辐射状走线，并最小化线的长度总和； 2 走电源、地线时，相互靠近；在关键信号线边上布一条地线，这条地线应尽量靠近信号线。这样就形成了较小的回路面积，减小差模辐射对外界干扰的敏感度。当信号线的旁边加一条地线后，就形成了一个面积最小的回路，信号电流肯定会取道这个回路，而不是其它地线 路径。 3 如果是双层线路板，可以在线路板的另一面，紧靠近信号线的下面，沿着信号线布一条地线，一线尽量宽些。这样形成的回路面积等于线 路板的厚度乘以信号线的长度。 2.2 四层板的叠层； 推荐叠层方式： 2.2.1 SIG－GND(PWR)－PWR (GND)－SIG； 2.2.2 GND－SIG(PWR)－SIG(PWR)－GND；
PCB阻抗匹配总结 网名：chinawei97qq: 1219658831 做硬件工程师好几年，有最初的不做阻抗，到后面认为做阻抗是PCB厂家的事情，导致设计的pcb交给pcb厂家后重新修改修改布线，影响项目进度，下面把总结写在后面，以面再犯同样的错误。 做4层板，正片工艺，这样就对做半孔工艺带来加工不方便，半孔工艺会带来价格的增加，单价增加0.05元/cm2 1.6mm厚度的4层PCB板加工，建议做阻抗设计的时候按照1.5mm厚度进行设计，剩下0.1mm厚度留给工厂作为其他工艺要求用（后制诚厚度，绿油、丝印等）。 （1）满足我们TOP层及BOTTOM层5mil线宽单端阻抗控制为55ohm，见附图一；
（2）满足差分线阻抗为100ohm，见附图二
附图二 一般是通过调整层与层之间的填充（如FR-4）的厚度来满足整个板厚及阻抗控制（单端阻抗与填充厚度及导线宽度有关）的要求。 0.5OZ的铜相当于1.2mil ，1OZ的铜相当于1.9mil 。4层板来说，第一、第二层的厚度和第三、第四层的厚度相同，这样平衡对称有利用PCB板加工和使用，放置翘板。采用了外层1.7mil 内层1.4mil 的填充工艺。采用外层1OZ,内存0.5OZ 的工艺。 附图一中H1为第一层、第二层的间距为3MIL 这样第三层、第四层也为3MIL; 整板厚度为1.6mm，取1.5mm 等于 60mil 。叠层设计的厚度为：1.7＋1.7＋1.4＋1.4＋3＋3＋47.8,大致设计以后可以参考candece下面的计算，见附图三。具体阻抗要求 还是以工厂为准。
附图三 差分阻抗比单端阻抗还要多一个影响参数间距，和要设置Coupling Type 对线的类型，参考附图二的trace separation 中S1 参数为 6.5mil ，allegro 计算如附图四。 附图四
概述 变压器短路阻抗试验的目的是判定变压器绕组有无变形。 变压器是电力系统中主要电气设备之一，对电力系统的安全运行起着重大的作用。在变压器的运行过程中，其绕组难免要承受各种各样的短路电动力的作用，从而引起变压器不同程度的绕组变形。绕组变形以后的变压器，其抗短路能力急剧下降，可能在再次承受短路冲击甚至在正常运行电流的作用下引起变压器彻底损坏。为避免变压器缺陷的扩大，对已承受过短路冲击的变压器，必须进行变压器绕组变形测试，即短路阻抗测试。 变压器的短路阻抗是指该变压器的负荷阻抗为零时变压器输入端的等效阻抗。短路阻抗可分为电阻分量和电抗分量，对于110kV及以上的大型变压器，电阻分量在短路阻抗中所占的比例非常小，短路阻抗值主要是电抗分量的数值。变压器的短路电抗分量，就是变压器绕组的漏电抗。变压器的漏电抗可分为纵向漏电抗和横向漏电抗两部分，通常情况下，横向漏电抗所占的比例较小。变压器的漏电抗值由绕组的几何尺寸所决定的，变压器绕组结构状态的改变势必引起变压器漏电抗的变化，从而引起变压器短路阻抗数值的改变。 二、额定条件下短路阻抗基本算法
三、非额定频率下的短路阻抗试验 当作试验的电源频率不是额定频率(一般为50Hz)时，应对测试结果进行校正。由于短路阻抗由直流电阻和绕组电流产生的漏磁场在变压器中引起的电抗组成。可以认为直流电阻与频率无关，而由绕组电流产生的漏磁场在变压器中引起的电抗与试验频率有关。当试验频率与额定频率偏差小于5％时，短路阻抗可以认为近似相等，阻抗电压则按下式折算： 式中u k75 --75℃下的阻抗电压，%； u kt—试验温度下的阻抗电压，%； f N --额定频率(Hz)； f′--试验频率(Hz)； P kt --试验温度下负载损耗(W)； S N --变压器的额定容量(kVA)； K—绕组的电阻温度因数。 四、三相变压器的分相短路阻抗试验 当没有三相试验电源、试验电源容量较小或查找负载故障时，通常要对三相变压器进行单相负载试验。 1、供电侧为Y接法 当高压绕组为Ｙ联结时，另一侧为y或d联结时，分相试验是将试品低压三相线端短路，由高压侧AB、BC、CA分别施加试验电压。此时折算到三相阻抗电压和三相负载损耗可
阻抗计算： 1.介电常数E r E r（介电常数）就目前而言通常情况下选用的材料为 F R-4，该种材料的E r 特性为随着加载频率的不同而变化，一般情况下E r的分水岭默认为1 G H Z（高频）。目前材料厂商能够承诺的指标<5.4（1M H z)，根据我们实际加工的经验，在使用频率为1G H Z以下的其E r认为4．2左右。1.5—2.0G H Z的使用频率其仍有下降的空间。故设计时如有阻抗的要求则须考虑该产品的当时的使用频率。 我们在长期的加工和研发的过程中针对不同的厂商已经摸索出一定的规律和计算公式。 ●7628----4.5（全部为1G H z状态下) ●2116----4.2 ●1080----3.6 2. 介质层厚度H H（介质层厚度）该因素对阻抗控制的影响最大故设计中如对阻抗的宽容度很小的话，则该部分的设计应力求准确，FR-4的H的组成是由各种半固化片组合而成的（包括内层芯板），一般情况下常用的半固化片为： ●1080 厚度0.075MM、 ●7628 厚度0.175MM、 ●2116厚度 0.105MM。 3.线宽W 对于W1、W2的说明：
5.铜箔厚度 外层铜箔和内层铜箔的原始厚度规格，一般有0.5OZ、1OZ、2OZ(1OZ约为35um或1.4mil)三种，但经过一系列表面处理后，外层铜箔的最终厚度一般会增加将近1 OZ左右。内层铜箔即为芯板两面的包铜，其最终厚度与原始厚度相差很小，但由于蚀刻的原因，一般会减少几个um。
表层铜箔： 可以使用的表层铜箔材料厚度有三种：12um、18um和35um。加工完成后的最终厚度大约是44um、50um和67um，大致相当于铜厚1 OZ、1.5 OZ、2 OZ。注意：在用阻抗计算软件进行阻抗控制时，外层的铜厚没有0.5 OZ的值。 走线厚度T与该层的铜厚有对应关系，具体如下： 铜箔厚度单位转换： Oz 本来是重量的单位Oz(盎司ang si )=28.3 g(克) 在叠层里面是这么定义的,在一平方英尺的面积上铺一盎司的铜的厚度为1Oz,对应的单位如下
关于PCB叠层及阻抗计算 为了很好地对PCB进行阻抗控制，首先要了解PCB的结构： 通常我们所说的多层板是由芯板和半固化片互相层叠压合而成的，芯板是一种硬质的、有特定厚度的、两面包铜的板材，是构成印制板的基础材料。而半固化片构成所谓的浸润层，起到粘合芯板的作用，虽然也有一定的初始厚度，但是在压制过程中其厚度会发生一些变化。 通常多层板最外面的两个介质层都是浸润层，在这两层的外面使用单独的铜箔层作为外层铜箔。外层铜箔和内层铜箔的原始厚度规格，一般有0.5OZ、1OZ、2OZ（1OZ约为35um或1.4mil）三种，但经过一系列表面处理后，外层铜箔的最终厚度一般会增加将近1OZ左右。内层铜箔即为芯板两面的包铜，其最终厚度与原始厚度相差很小，但由于蚀刻的原因，一般会减少几个um。 多层板的最外层是阻焊层，就是我们常说的“绿油”，当然它也可以是黄色或者其它颜色。阻焊层的厚度一般不太容易准确确定，在表面无铜箔的区域比有铜箔的区域要稍厚一些，但因为缺少了铜箔的厚度，所以铜箔还是显得更突出，当我们用手指触摸印制板表面时就能感觉到。 当制作某一特定厚度的印制板时，一方面要求合理地选择各种材料的参数，另一方面，半固化片最终成型厚度也会比初始厚度小一些。下面是一个典型的6层板叠层结构： PCB的参数： 不同的印制板厂，PCB的参数会有细微的差异。 表层铜箔： 可以使用的表层铜箔材料厚度有三种：12um、18um和35um。加工完成后的最终厚度大约是44um、50um和67um。 芯板：我们常用的板材是S1141A，标准的FR-4，两面包铜 半固化片： 规格（原始厚度）有7628（0.185mm），2116（0.105mm），1080（0.075mm），3313（0.095mm ），实际压制完成后的厚度通常会比原始值小10-15um左右。同一个浸润层最多可以使用3个半固化片，而且3个半固化片的厚度不能都相同，最少可以只用一个半固化片，但有的厂家要求必须至少使用两个。如果半固化片的厚度不够，可以把芯板两面的铜箔蚀刻掉，再在两面用半固化片粘连，这样可以实现较厚的浸润层。 阻焊层： 铜箔上面的阻焊层厚度C2≈8-10um，表面无铜箔区域的阻焊层厚度C1根据表面铜厚的不同而不同，当表面铜厚为45um时C1≈13-15um，当表面铜厚为70um时C1≈17-18um。 导线横截面： 以前我一直以为导线的横截面是一个矩形，但实际上却是一个梯形。以TOP层为例，当铜箔厚度为1OZ时，梯形的上底边比下底边短1MIL。比如线宽5MIL，那么其上底边约4MIL，下底边5MIL。上下底边的差异和铜厚有关，下表是不同情况下梯形上下底的关系。 介电常数：半固化片的介电常数与厚度有关，下表为不同型号的半固化片厚度和介电常数参数： 板材的介电常数与其所用的树脂材料有关，FR4板材其介电常数为4.2—4.7，并且随着频率的增加会减小。 介质损耗因数：电介质材料在交变电场作用下，由于发热而消耗的能量称之谓介质损耗，通常以介质损耗因数tanδ表示。S1141A的典型值为0.015。 能确保加工的最小线宽和线距：4mil/4mil。 阻抗计算的工具简介： 当我们了解了多层板的结构并掌握了所需要的参数后，就可以通过EDA软件来计算阻抗。可以使用Allegro来计算，推荐另一个工具Polar SI9000，这是一个很好的计算特征阻抗的工具，现在很多印制板厂都在用这个软件。 无论是差分线还是单端线，当计算内层信号的特征阻抗时，你会发现Polar SI9000的计算结果与Allegro仅存在着微小的差距，这跟一些细节上的处理有关，比如说导线横截面的形状。但如果是计算表层信号的特征阻抗，我建议你选择Coated模型，而不是Surface模型，因为这类模型考虑了阻焊层的存在，所以结果会更准确。下图是用Polar SI9000计算在考虑阻焊层的情况下表层差分线阻抗的部分截图： 由于阻焊层的厚度不易控制，所以也可以根据板厂的建议，使用一个近似的办法：在Surface模型计算的结果上减去一个特定的值，我建议差分阻抗减去8欧姆，单端阻抗减去2欧姆
PCB叠层 1 层叠的定义及添加 对高速多层板来说，默认的两层设计无法满足布线信号质量及走线密度要求，这个时候需要对PCB层叠进行添加，以满足设计的要求。 2 正片层与负片层 正片层就是平常用于走线的信号层（直观上看到的地方就是铜线），可以用“线”“铜皮”等进行大块铺铜与填充操作，如图8-32所示。 图8-32 正片层 负片层则正好相反，即默认铺铜，就是生成一个负片层之后整一层就已经被铺铜了，走线的地方是分割线，没有铜存在。要做的事情就是分割铺铜，再设置分割后的铺铜
的网络即可，如图8-33所示。 图8-33 负片层 3 内电层的分割实现 在Protel版本中，内电压是用“分裂”来分割的，而现在用的版本Altium Designer 19直接用“线条”、快捷键“PL”来分割。分割线不宜太细，可以选择15mil及以上。分割铺铜时，只要用“线条”画一个封闭的多边形框，再双击框内铺铜设置网络即可，如图8-34所示。
图8-34 双击给予网络 正、负片都可以用于内电层，正片通过走线和铺铜也可以实现。负片的好处在于默认大块铺铜填充，再进行添加过孔、改变铺铜大小等操作都不需要重新铺铜，这样省去了重新铺铜计算的时间。中间层用电源层和GND层（也称地层、地线层、接地层）时，层面上大多是大块铺铜，这样用负片的优势就很明显。 4 PCB层叠的认识 随着高速电路的不断涌现，PCB的复杂度也越来越高，为了避免电气因素的干扰，信号层和电源层必须分离，所以就牵涉到多层PCB的设计。在设计多层PCB之前，设计者需要首先根据电路的规模、电路板的尺寸和电磁兼容（EMC）的要求来确定所采用的电路板结构，也就是决定采用4层、6层，还是更多层数的电路板。这就是设计多层板的一个简单概念。 确定层数之后，再确定内电层的放置位置及如何在这些层上分布不同的信号。这就是多层PCB层叠结构的选择问题。层叠结构是影响PCB的EMC性能的一个重要因素，一个好的层叠设计方案将会大大减小电磁干扰（EMI）及串扰的影响。 板的层数不是越多越好，也不是越少越好，确定多层PCB的层叠结构需要考虑较多的因素。从布线方面来说，层数越多越利于布线，但是制板成本和难度也会随之增加。
Sub：多层板常规叠层规定 为节约成本，规范叠层，特对叠层规定如下：（客户对叠层有要求除外） 压板厚度＝内层芯板厚度＋内层半固化片厚度＋内层所有铜厚＋外层铜箔厚度 1、压板厚度＝成品厚度+0.05/-0.075mm 2、内层半固化片厚度按阻抗规范要求计算（其取值随相邻两铜面情况不同而变化）。 3、对于铜面情况与规定不一致或非常规铜厚情况，需在该规定基础上调整。 18um 、35 um 、70 um 铜箔厚度 7628（0.185mm），2116（0.105mm）1080（0.075mm）3313（0.095mm） 半固化片厚度 一、 四层板（其中2、3层全部是GND层） (1)成品板厚要求：0.5+/-0.10MM ___________________ 18UM ___________2116*1 ___________________ 0.13mm 35/35um ___________2116*1 ____________________18um 理论压板厚:0.46mm (2)成品板厚要求：0.8mm+/-0.10mm ___________________ 18UM ___________1080*1 ____________2116*1 _______________0.25mm 35/35um ____________2116*1 ____________1080*1 _____________________18um 理论压板厚:0.71mm (3)成品板厚要求：1.0MM+/-0.10MM ____________________ 18UM ___________1080*2 ________________0.51mm 35/35um ____________1080*2 _____________________18um 理论压板厚:0.89mm (4)成品板厚要求:1.6+/-0.15MM _____________________ 18UM ___________1080*1 ____________7628*1 _______________1.0mm 35/35um ____________7628*1 ____________1080*1 _____________________18um 理论压板厚:1.54mm (5)成品板厚要求:2.0+/-0.20MM _____________________ 18UM ___________1080*2