cpu频率单核多核的相关介绍
很多网友问cpu频率单核多核是什么，下面是小编带来的关于cpu频率单核多核的内容，欢迎阅读!
cpu频率单核多核：
双核的优势不是频率，而是对付同时处理多件事情。单核同时只能干一件事，比如你同时在后台BT下载，前台一边看电影一边拷贝文件一边QQ。这么多程序同时需要CPU来响应要靠操作系统，window本身就是多线程操作系统(DOS就是单线程系统，dos下2核和单核没区别，处理一个任务时必须停下来等待处理结束才能干下一件事)，它可以把每个处理任务划分为多“份”，多个处理任务按顺序排成队列，这样单核心的CPU可以一次处理一“份”，轮流处理每个程序的“份”，这样你感觉就是CPU同时在干几件事了。
但如果CPU不够强劲，同时排队等待处理的东西太多了，你就会感觉系统在等待，有延时，反应慢等等症状。再或者某个程序出现错误，死机了，造成后面排队的其他任务都在那里干等，造成系统无反应。
双核CPU就是基板上集成有多个单核CPU，自己集成了任务分配系统，再搭配操作系统就能真正同时开工，2个核心同时处理2“份”任务，速度快了，万一1个核心死机，起码另一个U还可以继续处理关机、关闭软件等任务。所以一方面每个核心的性能还在发展，另一方面多核心集成的手段双管齐下，这样CPU的性能可以迅速提升。1G双核应该比1G单核快近2倍，那么1G的4核应该比1G的双核快近2倍!如果有4G的双核，那么应该和2G的4核性能近似。
单核就是CPU集成了一个运算核心; 双核是两个运算核心，相当于两个CPU同时工作; 四核是四个运算核心，相当于四个CPU 同时工作; 简单的比喻：完成同样的任务，由一条生产线来完成或由两条稍慢的生产线来完成或由四条更慢的生产线来完成，虽然生产线的生产速度慢，但由于同时进行的生产线多，所以任务的最终完成时间可能最短。
一般来看，如果经常运行大型软件或游戏，或经常进行图形设计，尽量采用多核处理器，可以有效提高处理速度。在几年以前，也曾有过类似的方法，就是主板支持双CPU，一般服务器用得多些。
相关CPU多核介绍：
最原生多核指的是真正意义上的多核，早由AMD提出，每个核心之间都是完全独立的，都拥有自己的前端总线，不会造成冲突，即使在高负载状况下，每个核心都能保证自己的性能不受太大的影响，通俗的说，原生多核的抗压能力强，但是需要先进的工艺，每扩展一个核心都需要很多的研发时间。
折叠封装多核封装多核是只把多个核心直接封装在一起，比如Intel早期的PD双核系列，就是把两个单核直接封装在一起，但两核心只能共同拥有一条前端总线，在两个核心满载时，两个核心会争抢前端总线，导致性能大幅度下降，所以早期的PD被扣上了"高频低能"的帽子，要提高封装多核的性能，在多任务的高压下尽量减少性能损失，只能不断的扩大前端总线的总体大小，来弥补多核心争抢资源带来的性能损失，但这样做只能在一定程度上弥补性能的不足，和原生的比起来还是差了很多，而且后者成本比较高，优点在于多核心的发展要比原生快的多。
片上众核处理器硬件同步机制研究* 徐卫志1,2刘志勇1范东睿1焦帅1,2张浩1宋风龙1雷峥蒙1,2余磊1,2 1（中国科学院计算技术研究所系统结构重点实验室北京 100190） 2（中国科学院研究生院北京 100039） 摘要同步机制是片上多核/众核处理器正确执行和协同通信的关键，其效率对处理器的性能非常重要。本文针对片上众核体系结构，提出了两种硬件粗粒度同步机制，集中式同步机制和分布式同步机制，分别通过片上的集中式锁管理器和分布式锁管理器来实现；以片上同构众核处理器Godson-T模拟器为平台，通过量化评估程序，评估比较了提出的两种硬件支持的同步机制与基于原语的软件同步机制的性能。结果表明，硬件支持可以使得片上众核处理器的同步机制性能明显提高，而分布式锁管理器的扩展性要好于集中式锁管理器。 关键词片上众核处理器；同步；硬件支持；集中式锁管理器；分布式锁管理器 中图法分类号: TP302 文献标识码: A 1 引言 传统单核处理器采用指令级并行的技术提高性能，借助于超标量和流水处理提高处理器的主频，但是随着主频的提高却使得功耗和散热问题难以依靠现有的技术解决。而半导体工艺的发展，使得片上可集成的晶体管数目日益增多，因而体系结构设计者为了在性能进一步提升的同时降低功耗和散热，提出了线程级粗粒度并行的片上多核/众核处理器[1]。片上多核/众核处理器与传统多处理器相比，其优点是片上处理能力强、带宽高、通信距离短、传输速度快等，多个线程之间的数据通信效率高，因而需要高效的同步机制与之匹配。 同步操作保证多个线程之间的数据传播，临界区的互斥访问使得多个线程对共享存储的写操作等同于串行执行，保证程序执行语义的正确性。因而，同步操作的性能对片上众核处理器而言非常重要，直接影响了多个线程协同执行的速度。 在传统多处理器系统中，已有许多针对于互斥操作的研究，主要可以分为两类，一类是设计更好的软件算法，第二类是为其提供专用的硬件支持等。软件锁的缺点在于同步开销大、扩展性差、存储空间要求高等。例如，Test&Set锁[2]是基于原子指令Test&Set的软件锁，它需要每个参与同步的线程不断地执行Test&Set指令，每一次执行Test&Set指令，就检查并修改对应的内存块，造成大量的访存操作和网络操作，当线程数增多时，Test&Set锁的扩展性很差。虽然已经有一些改进的基于原子指令的软件同步方法，但是原子指令实现困难，代价高，当片上集成了成百上千个处理器核时，软件锁难以满足众核处理器的性能需求，势必形成“synchronization wall”。 虽然基于同步原语的软件锁相对于硬件锁较灵活，但是在众核片上支持硬件锁，可以充分利用片上通信速度快的特点，大大提高同步操作的效率，从而提高整个芯片的计算能力。文献[3]针对于众核处理器Cyclops-64，提出了专用的硬件同步状态缓存器SSB，用于支持细粒度的同步操作，目的是有效利用众核处理器的片上处理能力。然而，硬件支持对于片上众核处理器中粗粒度同步机制的性能影响仍没有相关的研究。 因而，我们提出了基于片上众核体系结构的两种硬件粗粒度同步机制，使用专门的片上锁管理器来实现同步，包括集中式锁管理器和分布式锁管理器，从不同角度评估了硬件支持对片上众核结构同步机制的性能提升，将集中式同步机制，分布式同步机制，以及软件同步机制进行了比较。结果表明，硬件支持可以使得片上众核处理器的同步机制性能明显提高，而分布式锁管理器比集中式锁管理器扩展性更好。 本文如下组织：第2节介绍多核/众核同步机制的相关研究工作，包括基于原语的同步机制实现方式，硬件同步，细粒度同步，事务内存等；第3节提出片上众核结构中专用硬件支持的同步机制，包括集中式同步管理器与分布式同步管理器，为了评估需要，在片上众核结构中也实现了Ticket Lock；第4节介绍模拟平台和试验结果，并对结果进行分析，对软件锁和硬件锁，集中式锁管理器和分布式锁锁管理器进行比较；第5节总结本文，并提出进一步的工作。 *本课题得到国家自然科学基金重点项目(60736012)、国家“九七三”重点基础研究发展规划项目基金(2005CB321600)、国家“八六三”高技术研究发展计划项目基金(2009AA01Z103)、国家杰出青年科学基金(60925009 )、国家自然科学基金创新研究群体科学基金(60921002)、北京市自然科学基金（4092044）资助。 徐卫志（1982年生），男，山东龙口人，博士研究生，主要研究方向为高性能计算机体系结构、并行算法等；刘志勇(1946年生)，男，博士，研究员，博士生导师，主要研究领域为算法、计算机系统结构、并行处理、片上存储系统等；范东睿（1979年生），男，博士，副研究员，主要研究方向为低功耗处理器设计；张浩，博士，助理研究员；宋风龙，博士；雷峥蒙，硕士研究生；余磊，博士研究生。
从多核到众核处理器 此文由客座作者Zheng Li所写，欢迎大家follow他的twitter: https://www.doczj.com/doc/4d648539.html,/biglizheng 其实“多核”这个词已经流行很多年了，世界上第一款商用的非嵌入式多核处理器是2002年IBM推出的POWER4。当然，多核这个词汇的流行主要归功与AMD和Intel的广告，Intel 与AMD的真假四核之争，以及如今的电脑芯片市场上全是多核处理器的事实。接下来，学术界的研究人员开始讨论未来成百上千核的处理器了。有一个与多核匹配的词叫片上网络（Networks on Chip），讲的是多核里的网络式互连结构，甚至有人预测未来将互连网集成到片上这种概念了。当然，这样的名词是很吸引眼球的，不过什么东西都得从实际出发，这篇文章也就简单地分析了为什么有多核这个事情，以及多核系统的挑战。 为什么有多核处理器？ 事先需要提及的是，一个常见误区就是多核和众核处理器的发展来源于应用和市场驱动。实际上，应用和市场希望单核处理器的寿命越来越长，而物理限制是多核以及未来众核处理器出现和发展的动力。之后我们来谈论一下，首先，为什么有多核处理器？从Intel 80286 到Intel Pentium 4大概二十多年的时间都是单核处理器的天下，为什么最近几年单核处理器却销声匿迹了？是什么导致了多核时代的到来？ 这里需要知道一个经验定律和三个限制，他们是多核处理器的最本质缘由。这个定理就是摩尔定律。Gordon Moore博士是Intel的创始人之一。早在他参与创建Intel之前的1965年，他就提出，在至少十年内，每个芯片上集成的晶体管数（集成度）会每两年翻一番。后来，大家把这个周期缩短到十八个月。这个指数规律的发展速度是令人难以置信的，大家都听过那个国王按几何级数赏赐大臣谷粒，从而使得国库被掏空的传说。而摩尔定律讲得就是现实中晶体管数量几何级数倍增的故事，更令人难以置信的是这个速度保持到今天已经快五十年了。人类历史上应该还没有任何技术是指数发展这么久的。题外话一句，若干年前，互联网骨干网带宽曾经这么指数了几年，曾有人将其总结为一个定律忽悠一堆人研究光纤通讯，后来发现带宽没法按照指数定律涨了，许多搞光电的人也就找不到工作了。扯远了点，整个 IT产业之所以风光了这么多年，摩尔定律是本质的因素。 当无数的硅公硅婆和软件民工们将晶体管数目的增长转换为计算机等IT产品的性能时，摩尔定律也就有了两个推论，每十八个月，计算机等 IT 产品的性能会翻一番；相同性能的计算机等 IT 产品，每十八个月价钱会降一半。后面这个推论很可怕的一件事情，他说，如果你IT产品像菜市场的商贩一年年复一年的卖同样的东西，那么你IT产品的价钱会指数下降。从某种意义上来说摩尔定律逼迫着所有的IT企业不断的按指数规律提高产品的性能，并且创新出新的产品。但不幸的是，这种从晶体管数转换为性能增长的过程日趋困难。 时至今日，集成度还在以摩尔定律的速度增长，但是性能的增长遇到了三个物理规律的限制。第一是功耗，第二是互连线延时，第三是设计复杂度。
从多核到众核处理器 其实“多核”这个词已经流行很多年了，世界上第一款商用的非嵌入式多核处理器是2002年IBM推出的POWER4。当然，多核这个词汇的流行主要归功与AMD和Intel的广告，Intel与AMD的真假四核之争，以及如今的电脑芯片市场上全是多核处理器的事实。接下来，学术界的研究人员开始讨论未来成百上千核的处理器了。有一个与多核匹配的词叫片上网络（Networks on Chip），讲的是多核里的网络式互连结构，甚至有人预测未来将互连网集成到片上这种概念了。当然，这样的名词是很吸引眼球的，不过什么东西都得从实际出发，这篇文章也就简单地分析了为什么有多核这个事情，以及多核系统的挑战。 为什么有多核处理器？ 事先需要提及的是，一个常见误区就是多核和众核处理器的发展来源于应用和市场驱动。实际上，应用和市场希望单核处理器的寿命越来越长，而物理限制是多核以及未来众核处理器出现和发展的动力。之后我们来谈论一下，首先，为什么有多核处理器？从Intel 80286到Intel Pentium 4大概二十多年的时间都是单核处理器的天下，为什么最近几年单核处理器却销声匿迹了？是什么导致了多核时代的到来？ 这里需要知道一个经验定律和三个限制，他们是多核处理器的最本质缘由。这个定理就是摩尔定律。Gordon Moore博士是Intel的创始人之一。早在他参与创建Intel之前的1965年，他就提出，在至少十年内，每个芯片上集成的晶体管数（集成度）会每两年翻一番。后来，大家把这个周期缩短到十八个月。这个指数规律的发展速度是令人难以置信的，大家都听过那个国王按几何级数赏赐大臣谷粒，从而使得国库被掏空的传说。而摩尔定律讲得就是现实中晶体管数量几何级数倍增的故事，更令人难以置信的是这个速度保持到今天已经快五十年了。人类历史上应该还没有任何技术是指数发展这么久的。题外话一句，若干年前，互联
多核处理器的发展趋势 摘要：多核处理器以其高性能、低功耗优势正逐步取代传统的单处理器成为市场的主流。介绍了 Hydra、Cell、RAW 这 3 种典型的多核处理器结构，重点讨论了核心结构选择、存储结构设计、低功耗等 4个影响当前多核处理器发展的关键技术，最后得出多核处理器的未来将呈现众核、低功耗和异构结构 3 种发展趋势。 Abstract：Multi-core processor has replaced single processor as the mainstream in the market for its high performance and low power. Three typical structures of multi-core processor: Hydra, Cell, RAW is introduced, and then four key techniques is presented, such as core architecture, memory architecture design, low power and finally thedevelopmenttrends of multi-coreprocessor isdiscussed, whichare manycore, low power and heterogeneous. 多核处理器也称为片上多处理器 (chip multi-processor，CMP)，或单芯片多处理器。自 1996 年美国斯坦福大学首次提出片上多处理器(CMP)思想和首个多核结构原型，到 2001 年IBM 推出第一个商用多核处理器 POWER4，再到 2005 年 Intel和AMD多核处理器的大规模应用，最后到现在多核成为市场主流，多核处理器经历了十几年的发展。在这个过程中，多核处理器的应用范围已覆盖了多媒体计算、嵌入式设备、个人计算机、商用服务器和高性能计算机等众多领域，多核技术及其相关研究也迅速发展，比如多核结构设计方法、片上互连技术、可重构技术、下一代众核技术等。然而，多核处理器的技术并未成熟，多核的潜力尚未完全挖掘，仍然存在许多待研究的问题。 多核处理器将多个完全功能的核心集成在同一个芯片内，整个芯片作为一个统一的结构对外提供服务，输出性能。多核处理器首先通过集成多个单线程处理核心或者集成多个同时多线程处理核心，使得整个处理器可同时执行的线程数或任务数是单处理器的数倍，这极大地提升了处理器的并行性能。其次，多个核集成在片内，极大地缩短了核间的互连线，核间通信延迟变低，提高了通信效率，数据传输带宽也得到提高。再者，多核结构有效共享资源，片上资源的利用率得到了提高，功耗也随着器件的减少得到了降低。最后，多核结构简单，易于优化设计，扩展性强。这些优势最终推动了多核的发展并逐渐取代单处理器成为主流。 在整体结构设计上多核处理器与传统的单处理器相比，多核内部结构没有固定的组织形式，可以有很多种实现方式。各个研究机构和厂商根据自己的应用目标设计出结构完全不同的多核结构。虽然如此，但在已有的多核处理器中仍存在几种比较典型的结构，它们分别代表了多核处理器结构中的某一类特点，而 Hydra、Cell 和 RAW 处理器就是 3 种典型的结构。 Hydra处理器是 1996 年美国斯坦福大学研制得一个集成了 4 个核心的处理器，这在当时是一种新型的处理器结构。Hydra在一个芯片上集成了 4 个核心，核心间通过总线结构共享片上二级缓存、存储器端口和 I/O 访问端口。4 个核心采用了通用的百万指令级(MIPS)处理器，每个独立的处理核心有私有的一级缓存，其中指令缓存和数据缓存相互分离。 4 个核心共享的二级缓存，采用 DRAM 存储。核心之间、核心到二级缓存、主存与片内以及I/O 设备与片内的通信都是由总线结构来实现的。Hydra 被认为是一种典型的多核结构，不仅在于它是第一个多核处理器设计原型，还因为它采用了共享二级缓存的同构对称设计和高速总线的核间通信方式。 2001 年 3 月，IBM 与 Sony、Toshiba 合作，着手开发一种全新的微处理器结构——Cell 处理器，旨在以高效率、低功耗来处理下一代宽带多媒体与图形应用。Cell 处理器主要包含 9 个核心、一个存储器控制器和一个 IO 控制器，片上的部件互联总线将它们连接在一起。核心间通信和访问外部端口均是通过内部总线进行，而且为了便于核间通信，整