版图对电路的影响—差分放大器(一）
标准小信号模型
将Rss视为电流源，输出电阻无穷大，平衡状态下的小信号差动增益|Av|=gmRd，单边输出增益减半。尾流源让共模电平对偏置电流的影响尽可能的小。理想差分放大器共模增益为零，共模抑制比无穷大。
一、共模输入变化引起输出的变化
电路对称
Rd1=Rd2=Rd
Vin1=Vin2
gm1=gm2=gm, Vgs1=Vgs2=Vgs
Vin1=Vin2=Vin=Vgs+2gmVgsRss
Vx=Vy=Vout=-gmVgsRd
Avc=Vout/Vin=(-gm)Rd/(1+2gmRss)
仅负载失配
Rd1≠Rd2
Vin1=Vin2=Vin
Vgs1=Vgs2=Vgs
beta1=beat2=beta
gm=beta*(Vgs-Vth)
gm1=gm2=gm
Vin=Vgs+2gmVgsRss
Vx=-gmVgsRd1
Vy=-gmVgsRd2
Vx-Vy=-gmVgs(Rd1-Rd2)
Avc=(Vx-Vy)/Vin=(-gm)(Rd1-Rd2)/(1+2gmRss)
仅晶体管失配
beta1≠beta2
gm1≠gm2
Vgs1=Vgs2=Vgs
Rd1=Rd2=Rd
Vin1=Vin2=Vin
Vin=Vgs+(gm1+gm2)VgsRss
Vx=-gm1VgsRd
Vy=-gm2VgsRd
Vx-Vy=-VgsRd(gm1-gm2)
Avc=Vx-Vy/Vin=-Rd(gm1-gm2)/[1+(gm1+gm2)Rss]
摘录自(1)：
1、共模扰动频率的增加与尾流源并联的电容会使电流产生很大的变化(即使
尾流源输出阻抗很大，在高频时也会变得很严重)
2、电路不对称既来自负载电阻，也来自输入晶体管。通常后者产生的失配要
大得多。
由i=q/t, q=cv, f=1/t得到i=cvf，所以尾流部分的寄生电容与输入频率会影响到尾流源，进而影响到整个差动电路的性能。
C=Eox * Area / Tox,很容易看出面积越大电容也越大。以W/L = 100 / 1的晶体管为例，画成finger =1时，diff_area_f1=100 * (1.5*2 + 1) = 400, all _area_f1=400 + (0.5*4*2) = 404；当finger =2 时，diff_area_f2 = 50 * (1.5*3 +1*2) = 325, all_area_f2=325 + (0.5*6.5*2) = 331.5。每次减小重合部分的面积。设MOS宽度为W,重合部分宽度为ds，channel长度为g，gate出diff为cap，finger 数目为n，有(W/n+2*cap)(n*ds+ds+n*g)>=(W+2*cap)(2*ds+g)，得出当n>=W*ds/[2*cap*(g+ds)]时，finger=n的整体面积大于finger=1的面积。
如果ds=x * cap, g=y *cap则
n = [W/(2*cap)] *[x / (x+y)]，finger=n
如果y=z*x，其中z=g/d，则
n=W/[2*(1+z)*cap]，将(1+z)*cap作为一个整体k，则
n=(W/2)*(1/k)，k=(1+g/ds)*cap
上式可知k越小，n越大，也就是k越小画成多个finger的形式越合算。更直观讲就是栅宽度过大于源漏极的宽度，或者栅超出有源区很大值时，画成finger态就不太经济了。以图例的值计算结果n=60，当然拆分来画，还是要是电路的性能作为最终的依据。
这里建议取n为偶数根source端在两边，drain端在中间，注意（以图为例）水平宽度与垂直高度相对比例。
尾流源器件目的是提供稳定的电流，其实可以是镜像电流源的一部分，所以画法已经在上次讨论过了。不过考虑与另一晶体管相距较远，应以metal 作为连线。
晶体管失配会造成很大的影响，为保持晶体管的匹配通常的做法有，中心对称和质心对称（交叉对称）法，这些可以运用在制程偏差很大的项目中。在先进的工艺里，这方面的所占的比重在逐步下降，甚至可以忽略，在种情况下的匹配就是将晶体管尽量靠近，比如共用。
二、差模输入变化引起输出的变化
电路对称：
Rd1=Rd2=Rd
Vgs1=Vgs2=Vgs
gm1=gm2=gm
Vx=-Vy
Vx-Vy=2Vx
Vx=-gmVgsRd
Vin1=-Vin2
Vin1-Vin2=2Vin1
Vin1=Vgs+2gmVgsRss
Avd=(Vx-Vy)/(Vin1-Vin2)=Vx/Vin1=(-gm)Rd/(1+2gmRss)
仅负载失配
Rd1≠Rd2
Vgs1=Vgs2=Vgs
gm1=gm2=gm
Vx=-gmVgsRd1
Vy=gmVgsRd2
Vx-Vy=-gmVgs(Rd1+Rd2)
Vin1=-Vin2
Vin1-Vin2=2Vin1
Vin1=Vgs+2gmVgsRss
Avd=(Vx-Vy)/2Vin=(-gm)[(Rd1+Rd2)/2]/(1+2gmRss)
仅晶体管失配
beta1≠beta2
gm1≠gm2
Vgs1≠Vgs2
Vin1=-Vin2
Vin1-Vin2=2Vin1
Vin1-Vgs1=Vin2-Vgs2
2Vin1=Vgs1-Vgs2
Vin1=Vgs1+(gm1Vgs1+gm2Vgs2)Rss
Vin2=Vgs2+(gm1Vgs1+gm2Vgs2)Rss
Vin1=-Vin2
Vgs2=-Vgs1(1+2gm1Rss)/(1+2gm2Rss)
Vx=-gm1Vgs1Rd
Vy=-gm2Vgs2Rd
Vx-Vy=-Vgs1Rd(gm1+gm2+4gm1gm2Rss)/(1+2gm2Rss)
2Vin1=2Vgs1(1+gm1Rss+gm2Rss)/(1+2gm2Rss)
Avd=(Vx-Vy)/(Vin1-Vin2)=(Vx-Vy)/2Vin1
Avd=(-Rd/2)(gm1+gm2+4gm1gm2Rss)/(1+gm1Rss+gm2Rss)
三、视Rss为电流源时，
(Vx-Vy)/Vin1|du to vin1=(-Rd1)/[(1/gm1)+(1/gm2)]-Rd2/[(1/gm2)+(1/gm1)]
(Vx-Vy)/Vin2|du to vin2=(Rd2)/[(1/gm2)+(1/gm1)]-(-Rd1)/[(1/gm1)+(1/gm2)]
Avd=(Vx-Vy)/(Vin1-Vin2)=-(Rd1+Rd2)/[(1/gm1)+(1/gm2)]
如果Rd1=Rd2=Rd，gm1=gm2=gm，则Avd=-gmRd
如果Rd1=Rd2=Rd，gm2=2gm1=gm，则Avd=(-4/3)gmRd
这些资料还没有整理完，因为拖得太久就先贴出来与大家共同探讨。本篇中，着重讨论了共模和少部分差模情况，在后续的内容中，会从相关问题为出发点来进行整理，比如，增益减小、摆幅下降、输出频率下降、相位位移、噪音干扰等，这些都是我们应该知道的，问题出现了我们要做些什么？
[参考文献]
1、《模拟CMOS集成电路设计》--- Razavi
2、《CMOS模拟集成电路设计》—Allen
典型差分放大电路 1、典型差分放大电路的静态分析 （1）电路组成 （2）静态工作点的计算 静态时：v s1=v s2=0， 电路完全对称，所以有 I B Rs1+U BE +2I E Re=V EE 又∵ I E =（1+β）I B ∴ I B1=I B2=I B = 通常Rs<<(1+β)Re ，U BE =0.7V （硅管）: I B1=I B2=I B = 因： I C1=I C2=I C =βI B 故： U CE1=U CE2=V CC －I C Rc 静态工作电流取决于V EE 和Re 。同时，在输入信号为零时，输出信号电压也为零（u o= Vc1－VC2=0），即该差放电路有零输入——零输出。 2、差分放大电路的动态分析 ()e s BE EE R 12R U V β++-
（1）差模信号输入时的动态分析 如果两个输入端的信号大小相等、极性相反，即 v s1=- v s2= 或 v s1- v s2= u id u id 称为差模输入信号。 在输入为差模方式时，若一个三极管的集电极电流增大时，则另一个三极管的集电极电流一定减小。在电路理想对称的条件下，有：i c1=- i c2。 Re 上的电流为： i E =i E1+i E2=（I E1+ i e1）+（I E2+ i e2 ） 电路对称时，有I E1= I E2= I E 、i e1=- i e2，使流过Re 上的电流i E =2I E 不变，则发射极的电位也保持不变。差模信号的交流通路如图: 差模信号下不同工作方式的讨论: ① 双端输入—双端输出放大倍数： 当输入信号从两个三极管的基极间加入、输出电压从两个三极管的集电极之间输出时，称之为双端输入—双端输出,其差模电压 be s c s1o1s2s1o2o1id o ud r R R 22u u A +-==--== βv v v v v v
全差分运算放大器设计 岳生生（200403020126） 一、设计指标 以上华0.6um CMOS 工艺设计一个全差分运算放大器，设计指标如下： ?直流增益：>80dB ?单位增益带宽：>50MHz ?负载电容：＝5pF ?相位裕量：>60度 ?增益裕量：>12dB ?差分压摆率：>200V/us ?共模电压：2.5V (VDD=5V) ?差分输入摆幅：>±4V 二、运放结构选择
运算放大器的结构重要有三种：（a ）简单两级运放，two-stage 。如图2所示；（b ）折叠共源共栅，folded-cascode 。如图3所示；（c ）共源共栅，telescopic 。如图1的前级所示。本次设计的运算放大器的设计指标要求差分输出幅度为±4V ，即输出端的所有NMOS 管的,DSAT N V 之和小于0.5V ，输出端的所有PMOS 管的,DSAT P V 之和也必须小于0.5V 。对于单级的折叠共源共栅和直接共源共栅两种结构，都比较难达到该 要求，因此我们采用两级运算放大器结构。另外，简单的两级运放的直流增益比较小，因此我们采用共源共栅的输入级结构。考虑到折叠共源共栅输入级结构的功耗比较大，故我们选择直接共源共栅的输入级，最后选择如图1所示的运放结构。两级运算放大器设计必须保证运放的稳定性，我们用Miller 补偿或Cascode 补偿技术来进行零极点补偿。 三、性能指标分析 1、 差分直流增益 (Adm>80db) 该运算放大器存在两级：（1）、Cascode 级增大直流增益（M1-M8）;（2）、共源放大器（M9-M12） 第一级增益 1 3 5 11 1357 113 51 3 57 5 3 ()m m m o o o o o m m m m o o o o m m g g g g g g G A R r r r r g g r r r r =-=-=-+ 第二级增益 9 2 2 9112 9 9 11 ()m o o o m m o o g g G A R r r g g =-=-=- + 整个运算放大器的增益： 4 1 3 5 9 1 2 1 3 5 7 5 3 9 11 (80)10m m m m overall o o o o m m o o dB g g g g A A A g g g g r r r r = = ≥++ 2、 差分压摆率 （>200V/us ） 转换速率（slew rate ）是大信号输入时，电流输出的最大驱动能力。 定义转换速率SR ：
集成电路设计实习Integrated Circuits Design Labs I t t d Ci it D i L b 单元实验三（第二次课） 模拟电路单元实验－差分放大器版图设计 2007-2008 Institute of Microelectronics Peking University
实验内容、实验目的、时间安排 z实验内容： z完成差分放大器的版图 z完成验证：DRC、LVS、后仿真 z目的： z掌握模拟集成电路单元模块的版图设计方法 z时间安排： z一次课完成差分放大器的版图与验证 Institute of Microelectronics, Peking University集成电路设计实习－单元实验三Page1
实验步骤 1.完成上节课设计放大器对应的版图 对版图进行、检查 2.DRC LVS 3.创建后仿真电路 44.后仿真（进度慢的同学可只选做部分分析） z DC分析：直流功耗等 z AC分析：增益、GBW、PM z Tran分析：建立时间、瞬态功耗等 Institute of Microelectronics, Peking University集成电路设计实习－单元实验三Page2
Display Option z Layout->Options ->Display z请按左图操作 Institute of Microelectronics, Peking University集成电路设计实习－单元实验三Page3
由Schematic创建Layout z Schematic->Tools->Design Synthesis->Layout XL->弹出窗口 ->Create New->OK >选择Create New>OK z Virtuoso XL->Design->Gen From Source->弹出窗口 z选择所有Pin z设置Pin的Layer z Update Institute of Microelectronics, Peking University集成电路设计实习－单元实验三Page4
Project report 课程名称：VLSI版图设计 作业内容：差分放大器版图设计 任课教师：田应洪 学生姓名：刘毓达 学校院系：华东师范大学电子工程系所在班级：集成电路工程
一、设计目标 本次版图设计我做的是CMOS差分放大器的设计。CMOS差分放大器是模拟电路中最基本也是最重要的电路单元之一，掌握其版图对更进一步加深对电路的理解极为重要，更为关键的是，良好的版图能力是一个合格的模拟电路设计者所必须具备的素质。本次所画差分放大器的原理图如下： 二、设计要求
设计规则是设计人员与工艺人员之间的接口与“协议”，是版图设计必须无条件的服从的准则，可以极大地避免由于短路、断路造成的电路失效和容差以及寄生效应引起的性能劣化。设计规则主要包括几何规则、电学规则以及走线规则。 1.工艺 本次版图设计使用无锡上华CSMC 0.6um的工艺库。 2.DRC 在版图完成后必须要通过DRC规则检查。只有通过DRC的版图才初步具备实际的生产价值。DRC文件为工艺库中自带。以下为部分规则示意：
3.I/O端口 两个输入端口，两个输出端口，VDD及VSS接口。如原理图所示。 4.尺寸 差分放大器共使用了5个MOS管。两个PMOS，三个NMOS管。其
中P管尺寸为W/L=80/1，N管尺寸为W/L=64/1。均使用叉指结构。 P管分成8个W/L为10:1的管。 N管分成16个W/L为4:1的管。 PAD尺寸为： poly层：120*120um metal1和metal2层：110*110um nwell层：100*100um pad层：96*96um via层：88*88um 三、版图设计 首先考虑五个管子的布局。从上面所给的管子尺寸可以看到，每一个晶体管都是又细又长的一条。对于实际生产显然不合适，所以经过考虑将每个晶体管做成叉指结构，这样使版图密集紧凑，并且能很好的工作。对于总体布局，应充分考虑外部pad的连接，避免外部引线过长及交叉。
常规放大电路和差分放大电路 0、小叙闲言 有一个两相四线的步进电机，需测量其A、B两相的电流大小，电机线圈的电阻为0.6Ω，电感为2.2mH。打算在A、B相各串接一个0.1Ω的采样电阻，然后通过放大电路，送到单片机采样（STM32，12位AD采样），放大的电压值是最大应为3v。电路如下。我在这里讨论其中的采样放大电路。很多东西平时在书本上学到烂熟，但真正在实战时，还是碰到了不少问题。纸上得来终觉浅，绝知此事要躬行。因此，在这里总结一下，供自己学习之用，或许也可给大家一点点帮助。
图1 步进电机系统结构图 1、常规放大电路 这里暂时不讨论放大电路的工作原理，直接使用放大器的虚短（短路）和虚断（断路）性质来分析这一类电路，之所以在前面加个虚字，是因为放大器的两端并不是真正的短路或断路。如下图所示，虚短：UP=UN，虚断：IP=0; IN=0。无论放大器接在何种电路中，这两个式子都是成立的。
图2 放大器性质 1.1、电压跟随器 电压跟随，听名字应该就能想到，它的作用就是输出电压Uo应该是随着输入电压Ui变化而变化的（Uo=Ui），如下图所示，由上面讲到的虚短性质， 很容易得到Ui=Up=Un=Uo。有人会疑问，直接把Ui接到Uo，岂不是更加方便，要这个做什么。这个就要看电路需求而定了。电压跟随器的作用一般
是起到隔离的作用，输入的电流太大的话，也不影响到输出的电流。 图3 电压跟随器电路图1.2、电压放大电路
说了这么多，也没有看到放大器起到放大的作用，那么它是如下做到放大的电压作用的呢，且看下面这个电路。
图4 电压放大电路 从图4可以看到电路将输入电压放大了-3倍，这个负号来源，在图4中的公式推导已经说得很明白了。充分利用虚短和虚断的性质，加上外接电路，可以实现放大电压的功能（当然也可以缩小电压）。这个电路有一个小小的问题，就是它放大电压后有一个负号，平时我们要的都是输出电压与输入电压同符号，那么如何做到输出电压与同向呢，其实也很容易，且看下面电路图5。它的放大倍数也很好计算，元器件没有比上面多。但是这里又引是入一个新的问题，从下图4的公式推导中，可以明显看到，Uo/Ui>1，那么在我们需要将电压值缩小的场合，这个电路将不再适用。
专业课程设计任务书 第一周课题（四选一） 1．1M调幅接收机设计 要求：中心频率f0=1MHz，低频信号频率f m=10kHz。 2．锁相频率合成器设计 要求：锁相环使用C4046芯片，频率范围为10k~100k，步进10k。 3．LC低通滤波器设计 要求：设计一五阶Butterworth低通滤波器，截止频率为1.6MHz，输入、输出阻抗为50Ω 4．差分编码器（码发生器和编码器）设计 要求：码发生器输出一n=4的m序列伪码，码元传输速率10kB 第二周课题（三选一） 5．FSK调制解调系统设计 要求：码元传输速率1kB，载波频率分别为300kHz和600kHz 6．高频小信号放大器设计 要求：中心频率f0=1MHz，通频带30kHz<2Δf0.7<50kHz，电压增益不低于15dB 7．高频LC振荡电路设计制作 要求：（1）设计一个LC正弦波振荡电路 （2）电路采用单电源12V （3）可采用考毕兹，克拉波或西勒振荡器电路稳定输出频率 （4）振荡频率在1-2MHz连续可调 （5）在频率范围内输出峰峰值大于4V且无明显失真
课题一 课程设计报告内容索引 内容页码 1、课程设计题目 (5) 2、主要技术指标（电路功能及其精度等） (5) 3、方案论证及选择 (5) 4、系统组成框图 (8) 5、单元电路设计及说明 (9) 6、总体电路图 (10) 7、元器件列表 (10) 8、总结 (10) 9、参考文献 (11)
一、课程设计题目 差分编码器设计 要求：码发生器输出N=4的序列伪码，码元传输速率10KB 二、主要技术指标 1、码发生器输出n=4的序列伪码 2、码元传输速率为10KB 三、方案论证及选择 方案一 1基本原理： DQPSK（Differential QuadriPhase-Shift Keying，差分四相正交相移健控）是在QPSK（四相正交绝对调相）的基础上作的改进，它克服了QPSK信号载波的相位模糊问题，用相邻码元之间载波相位的相对变化来表示两位二进制数字信息。常用的DQPSK系统的方框图如图1所示，信息源来的信码先通过串/并变换电路分成两路并行二进制信号，再送入差分编码器实现两路二进制（即四进制）的差分编码。由于格雷码有其自身的优点，即判决接收到一个信号码元时，如发生错误，最容易判为它相邻的信号码元，即最多错一比特，所以送入QPSK四相绝对调制器要用格雷码。由于差分编码器是对自然二进制作差分编码，所以要在差分编码器和QPSK调制器之间做一个二－格变换电路，把双比特自然二进制码变换为双比特格雷码，再输入QPSK调制器。
目录 摘要 (2) 第一章引言 (3) 第二章基础知识介绍 (4) 2.1 集成电路简介 (4) 2.2 CMOS运算放大器 (4) 2.2.1理想运放的模型 (4) 2.2.2非理想运算放大器 (5) 2.2.3运放的性能指标 (5) 2.3 CMOS运算放大器的常见结构 (6) 2.3.1单级运算放大器 (6) 2.3.2简单差分放大器 (6) 2.3.3折叠式共源共栅(Folded-cascode)放大器 (7) 2.4版图的相关知识 (8) 2.4.1版图介绍 (8) 2.4.2硅栅CMOS工艺版图和工艺的关系 (8) 2.4.3 Tanner介绍 (9) 第三章电路设计 (10) 3.1总体方案 (10) 3.2各级电路设计 (10) 3.2.1第三级电路设计 (10) 3.2.2第二级电路设计 (11) 3.2.3第一级电路设计 (12) 3.2.4三级运放整体电路图及仿真结果分析 (14) 第四章版图设计 (15) 4.1版图设计的流程 (15) 4.1.1参照所设计的电路图的宽长比，画出各MOS管 (15) 4.1.2 布局 (17) 4.1.3画保护环 (17) 4.1.4画电容 (17) 4.1.5画压焊点 (18) 4.2 整个版图 (19) 第五章 T-Spice仿真 (21) 5.1提取T-Spice文件 (21) 5.2用T-Spice仿真 (24) 5.3仿真结果分析 (26) 第六章总结 (27) 参考文献 (28)
摘要 本次专业综合课程设计的主要内容是设计一个CMOS三级运算跨导放大器，该放大器可根据不同的使用要求，通过开关的开和闭，选择单级、两级、三级组成放大器，以获得不同的增益和带宽。用ORCAD画电路图，设计、计算宽长比，仿真，达到要求的技术指标，逐级进行设计仿真。然后用L-Edit软件根据设计的宽长比画版图，最后通过T-Spice仿真，得到达到性能指标的仿真结果。 设计的主要结果归纳如下： （1）运算放大器的基本工作原理 （2）电路分析 （3）设计宽长比 （4）画版图 （5）仿真 （6）结果分析 关键词：CMOS运算跨导放大器；差分运放；宽长比；版图设计；T-Spice仿真
全差分运算放大器设计 岳生生（0126） 一、设计指标 以上华CMOS 工艺设计一个全差分运算放大器，设计指标如下： 直流增益：>80dB 单位增益带宽：>50MHz 负载电容：＝5pF 相位裕量：>60度 增益裕量：>12dB 差分压摆率：>200V/us 共模电压：(VDD=5V) 差分输入摆幅：>±4V 运放结构选择
运算放大器的结构重要有三种：（a ）简单两级运放，two-stage 。如图2所示；（b ）折叠共源共栅，folded-cascode 。如图3所示；（c ）共源共栅，telescopic 。如图1的前级所示。本次设计的运算放大器的设计指标要求差分输出幅度为±4V ，即输出端的所有NMOS 管的 ,DSAT N V 之和小于，输出端的所有PMOS 管的 ,DSAT P V 之和也必须小于。对于单 级的折叠共源共栅和直接共源共栅两种结构，都比较难达到该要求，因此我们采用两级运算放大器结构。另外，简单的两级运放的直流增益比较小，因此我们采用共源共栅的输入级结构。考虑到折叠共源共栅输入级结构的功耗比较大，故我们选择直接共源共栅的输入级，最后选择如图1所示的运放结构。两级运算放大器设计必须保证运放的稳定性，我们用Miller 补偿或Cascode 补偿技术来进行零极点补偿。 性能指标分析 差分直流增益 (Adm>80db) 该运算放大器存在两级：（1）、Cascode 级增大直流增益（M1-M8）;（2）、共源放大器（M9-M12） 第一级增益 1 3 5 1 1 1 3 5 7 1 1 3 5 1 3 5 7 5 3 ()m m m o o o o o m m m m o o o o m m g g g g g g G A R r r r r g g r r r r =-=-=- +P 第二级增益9 2 2 9 11 2 9 9 11 ()m o o o m m o o g g G A R r r g g =-=-=-+P 整个运算放大器的增益： 4 1 3 5 9 1 2 1 3 5 7 5 3 9 11 (80)10m m m m overall o o o o m m o o dB g g g g A A A g g g g r r r r == ≥++ 差分压摆率 （>200V/us ） 转换速率（slew rate ）是大信号输入时，电流输出的最大驱动能力。 定义转换速率SR ： 1）、输入级： max 1max |2| Cc out DS C C d SR dt I v I C C = = = 单位增益带宽1m u C g C ω= ，可以得到 1m C u g C ω =
第3章 场效应管及其放大电路例题解析 例3．1 试将场效应管栅极和漏极电压对电流的控制机理，与双极型晶体管基极和集电极电压对电流的控制机理作一比较。 场效应管栅极电压是通过改变场效应管导电沟道的几何尺寸来控制电流。漏极电压则改变导电沟道几何尺寸和加速载流子运动。双极型三极管基极电压是通过改变发射结势垒高度来控制电流，集电极电压(在放大区)是通过改变基区宽度，从而改变基区少子密度梯度来控制电流。 例3．2 N 沟道JFET 的转移特性如图3．1所示。试确定其饱和漏电流I DSS 和夹断电压V P 。 解 由图3．1可至知，此JFET 的饱和漏电流I DSS ≈4mA ，夹断电压V P ≈-4V 。 例3．3 N 沟道JFET 的输出特性如图3．2所示。漏源电压的V DS ＝15V ，试确定其饱和漏电流I DSS 和夹断电压V P 。并计算V GS ＝-2V 时的跨导g m 。 解 由图3．2可得：饱和漏电流I DSS ≈4mA ，夹断电压V P ≈-4V ，V GS ＝-2V 时，用作图法求得跨导近似为：ms g m 2.1) 2(14.16.2=----≈ 例３．4 在图3．3所示的放大电路中，已知V DD ＝20V ，R D ＝10k Ω，R S ＝10k Ω，R １＝200k Ω，R 2＝51k Ω，R G ＝1M Ω，并将其输出端接一负载电阻R L ＝10 k Ω。所用的场效应管为N 沟道耗尽型，其参数I DSS ＝0．9mA ，V P ＝—4V ，g m ＝1．5mA ／V 。试求：(1)静态值； (2)电压放大倍数。 解 (1) 画出其微变等效电路，如图3．4所示。其中考虑到ｒＧＳ很大，可认为ｒＧＳ开路，由电路图可知， V V V R R R V DD G 42010 )51200(105133 212=??+?=+= 并可列出 D D S G G S I I R V V 310104?-=-= 图3．1 图3． 2
福州大学物信学院 《集成电路版图设计》 实验报告 姓名：席高照 学号：111000833 系别：物理与信息工程 专业：微电子学 年级：2010 指导老师：江浩
一、实验目的 1.掌握版图设计的基本理论。 2.掌握版图设计的常用技巧。 3.掌握定制集成电路的设计方法和流程。 4.熟悉Cadence Virtuoso Layout Edit软件的应用 5.学会用Cadence软件设计版图、版图的验证以及后仿真 6.熟悉Cadence软件和版图设计流程，减少版图设计过程中出现的错误。 二、实验要求 1.根据所提供的反相器电路和CMOS放大器的电路依据版图设计的规则绘制电路的版图，同时注意CMOS查分放大器电路的对称性以及电流密度（通过该电路的电流可能会达到5mA） 2.所设计的版图要通过DRC、LVS检测 三、有关于版图设计的基础知识 首先，设计版图的基础便是电路的基本原理，以及电路的工作特性，硅加工工艺的基础、以及通用版图的设计流程，之后要根据不同的工艺对应不同的设计规则，一般来说通用的版图设计流程为①制定版图规划记住要制定可能会被遗忘的特殊要求清单②设计实现考虑特殊要求及如何布线创建组元并对其进行布局③版图验证执行基于计算机的检查和目视检查，进行校正工作④最终步骤工程核查以及版图核查版图参数提取与后仿真 完成这些之后需要特别注意的是寄生参数噪声以及布局等的影响，具体是电路而定，在下面的实验步骤中会体现到这一点。 四、实验步骤 I.反相器部分： 反相器原理图：
反相器的基本原理：CMOS反相器由PMOS和NMOS构成，当输入高电平时，NMOS导通，输出低电平，当输入低电平时，PMOS导通，输出高电平。 注意事项： （1）画成插齿形状，增大了宽长比，可以提高电路速度 （2）尽可能使版图面积最小。面积越小，速度越高，功耗越小。 （3）尽可能减少寄生电容和寄生电阻。尽可能增加接触孔的数目可以减小接触电阻。（4）尽可能减少串扰，电荷分享。做好信号隔离。 反相器的版图： 原理图电路设计： 整体版图：
第4节 差分放大器设计 [学习要求] 掌握差分放大器的主要特性参数及其测试方法；学会设计具有恒流源的差分放大器及电路的调试技术。 [重点与难点] 重点：差分放大器的传输特性及差模特性。 难点：恒流源的镜像电流；输入输出信号的连接方式对性能的影响。 [理论内容] 一、具有恒流源的差分放大器 具有恒流源的差分放大器，应用十分广泛。特别是在模拟集成电路中，常作为输入级或中间放大级，电路如图1所示。其中，T 1、T 2称为差分对管，常采用双三极管如5G921或BG319等，它与电阻R Bl 、R B2、R Cl 、R C2及电位器RP 共同组成差分放大器的基本电路。T 3、T 4与电阻R E3、R E4、R 共同组成恒流源电路，为差分对管的射极提供恒定电流。均压电阻R 0I 1、R 2给差分放大器提供对称差模输入信号。晶体管T 1与T 2、T 3与T 4的特性应相同，电路参数应完全对称，改变RP 可调整电路的对称性。由于电路的这种对称性结构特点及恒流源的作用，无论是温度的变化，还是电源的波动(称之为共模信号)，对T 1、T 2两管的影响都是一样的。因此，差分放大器能有效地抑制零点漂移。 图1具有恒流源的差分放大器 1、输入输出信号的连接方式
如图1所示，差分放大器的输入信号与输出信号可以有4种不同的连接方 .id V . od V 式： ·双端输入—双端输出连接方式为①—A'—A ，②—B'—B ；③—C ，④—D 。 ·双端输入—单端输出连接方式为①—A'—A ，②—B'—B ；③、④分别接一电阻 RL 到地。 ·单端输入—双端输出连接方式为①—A ，②—B —地：③—C ，④—D 。 ·单端输入—单端输出连接方式为①—A ，②—B —地：③、④分别接一电阻R L 到地。 连接方式不同，电路的特性参数有所不同。 2、静态工作点的计算 静态时，差分放大器的输入端不加信号。对于恒流源电路的电流值 .id V 0 4444422I I I I I I I Q C Q C Q C Q C Q B R ≈≈+=+=β （1） 故称为0I R I 的镜像电流，其表达式为 407.0E EE R R R V V I I +??== （2） 上式表明，恒定电流主要由电源电压0I EE V ?及电阻R 、4E R 决定 对于差分对管T1、T2组成的对称电路，则有 2021I I I Q C Q C == （3） 21 01121C CC C Q C CC Q C Q C R I V R I V V V ?=?== （4） {}(){}mA I mV mA I mV r mA mA E be ?++?=?++?=226130026)1(3000ββ （5） 可见差分放大器的静态工作点，主要由恒流 源电流的大小决定 0I 二、主要特性参数及其测试方法 1、传输特性 传输特性是指差分放大器在差模信号输
设计课题 设计一个具有恒流偏置的单端输入-单端输出差分放大器。 学校：延安大学
一： 已知条件 正负电源电压V V V V EE cc 12,12-=-+=+；负载Ω=k R L 20； 输入差模信号mV V id 20=。 二：性能指标要求 差模输入电阻Ω>k R id 10；差模电压增益15≥vd A ；共模抑制 比dB K CMR 50>。 三：方案设计及论证 方案一：
方案二
方案论证： 在放大电路中，任何元件参数的变化，都将产生输出电压的漂移，由温度变化所引起的半导体参数的变化是产生零点漂移的主要原因。采用特性相同的管子使它们产生的温漂相互抵消，故构成差分放大电路。差分放大电路的基本性能是放大差模信号，抑制共模信号好，采用恒流源代替稳流电阻，从而尽可能的提高共模抑制比。 论证方案一：用电阻R6来抑制温漂 ?优点：R6 越大抑制温漂的能力越强； ?缺点：<1>在集成电路中难以制作大电阻； <2> R6的增大也会导致Vee的增大（实际中Vee不
可能随意变化） 论证方案二 优点：（1）引入恒流源来代替R6,理想的恒流源内阻趋于无穷，直流压降不会太高，符合实际情况； （2）电路中恒流源部分增加了两个电位器，其中47R的用来调整电路对称性，10K的用来控制Ic的大小，从而调节静态工作点。 通过分析最终选择方案二。 四：实验工作原理及元器件参数确定 ?静态分析：当输入信号为0时， ?I EQ≈(Vee-U BEQ)/2Re ?I BQ= I EQ /(1+β) ?U CEQ=U CQ-U EQ≈Vcc-I CQ Rc+U BEQ 动态分析 ?已知：R1=R4,R2=R3
版图对电路的影响—差分放大器(一） 标准小信号模型 将Rss视为电流源，输出电阻无穷大，平衡状态下的小信号差动增益|Av|=gmRd，单边输出增益减半。尾流源让共模电平对偏置电流的影响尽可能的小。理想差分放大器共模增益为零，共模抑制比无穷大。 一、共模输入变化引起输出的变化 电路对称 Rd1=Rd2=Rd Vin1=Vin2 gm1=gm2=gm, Vgs1=Vgs2=Vgs Vin1=Vin2=Vin=Vgs+2gmVgsRss
Vx=Vy=Vout=-gmVgsRd Avc=Vout/Vin=(-gm)Rd/(1+2gmRss) 仅负载失配 Rd1≠Rd2 Vin1=Vin2=Vin Vgs1=Vgs2=Vgs beta1=beat2=beta gm=beta*(Vgs-Vth) gm1=gm2=gm Vin=Vgs+2gmVgsRss Vx=-gmVgsRd1 Vy=-gmVgsRd2 Vx-Vy=-gmVgs(Rd1-Rd2) Avc=(Vx-Vy)/Vin=(-gm)(Rd1-Rd2)/(1+2gmRss) 仅晶体管失配 beta1≠beta2 gm1≠gm2 Vgs1=Vgs2=Vgs Rd1=Rd2=Rd Vin1=Vin2=Vin Vin=Vgs+(gm1+gm2)VgsRss Vx=-gm1VgsRd Vy=-gm2VgsRd Vx-Vy=-VgsRd(gm1-gm2) Avc=Vx-Vy/Vin=-Rd(gm1-gm2)/[1+(gm1+gm2)Rss]
摘录自(1)： 1、共模扰动频率的增加与尾流源并联的电容会使电流产生很大的变化(即使 尾流源输出阻抗很大，在高频时也会变得很严重) 2、电路不对称既来自负载电阻，也来自输入晶体管。通常后者产生的失配要 大得多。 由i=q/t, q=cv, f=1/t得到i=cvf，所以尾流部分的寄生电容与输入频率会影响到尾流源，进而影响到整个差动电路的性能。 C=Eox * Area / Tox,很容易看出面积越大电容也越大。以W/L = 100 / 1的晶体管为例，画成finger =1时，diff_area_f1=100 * (1.5*2 + 1) = 400, all _area_f1=400 + (0.5*4*2) = 404；当finger =2 时，diff_area_f2 = 50 * (1.5*3 +1*2) = 325, all_area_f2=325 + (0.5*6.5*2) = 331.5。每次减小重合部分的面积。设MOS宽度为W,重合部分宽度为ds，channel长度为g，gate出diff为cap，finger 数目为n，有(W/n+2*cap)(n*ds+ds+n*g)>=(W+2*cap)(2*ds+g)，得出当n>=W*ds/[2*cap*(g+ds)]时，finger=n的整体面积大于finger=1的面积。 如果ds=x * cap, g=y *cap则 n = [W/(2*cap)] *[x / (x+y)]，finger=n 如果y=z*x，其中z=g/d，则 n=W/[2*(1+z)*cap]，将(1+z)*cap作为一个整体k，则
对于全差分放大器，一般可以得到更大的swing (由于差分信号)，同时可以实现对共模干扰、噪声以及偶数阶的非线性的抑制；但其需要有两个匹配的反馈网络，以及共模反馈电路 顺便提一下，对于全差分的折叠共源共栅（folded cascode）放大器，需要注意 转换速率（正向与负向）对输入对差分对的尾电流源和cascode电流源的考虑 非主极点的位置–输入对管的drain节点（注意全差分没有镜像极点的问题..），如果考虑PMOS输入的结构，将会折叠到n管的cascode，从而减小此节点阻抗，提高此非主极点的频率；但是P输入结构亦有其问题，如直流增益和cmfb电路的速度（考虑cmfb控制的为cascode的pmos电流源） 关于共模反馈CMFB 从反馈环路来看，共模的稳定问题来源于闭环的共模增益：由于输入差分对的尾电流源的local-feedback，通常共模增益较小，导致运放无法控制其输出共模点；通过CMFB共模反馈电路，可以提高共模反馈环路的增益，以稳定共模信号。 设计CMFB需考虑补偿以减小环路的稳定时间（settling time）和提高稳定性。 从性能上，我们希望共模反馈的单位增益带宽足够大，但由于cmfb的环路相较于差模通路可能有更多高频极点，故此在一定的功耗要求下其UGB一般比较难做的高，有书中提到可以将其设计为差模UGB 的1/3 一般共模反馈的方法是控制放大器的电流源，这里如果是folded-cascode的结构，可以考虑用cmfb控制cascode的电流源而不是输入差分对的电流源—-因其在共模环路中有较少的节点–>更容易补偿等..（另一种考虑是控制尾电流源可能导致共模增益的问题) 另外，对于cmfb控制的尾电流源，常见将尾电流源分为两半，其中之一由cmfb控制，另一半接恒定偏置电流；这种结构的具体分析可见Gray书12.4.2节的内容，简单来说，single-stage的opamp中控制尾电流源的cmfb结构，其UGB主要为gmt/CL, 其中gmt为尾电流源的跨导，这里拆分尾电流源来减半cmc共模控制的部分，这样UGB减小，即缩减带宽来提升共模反馈环路的相位裕度，当然cmfb的增益相应也减小了；另外恒定偏置部分也可帮助共模电压的初始建立，减小cmfb大的扰动。 具体的，共模反馈可以分为连续时间和开关电容两类 连续时间的共模反馈 一般的问题是信号幅度的限制和共模信号干扰，具体的共模反馈的方法： 1.电阻分压resistive-divider （如下左图） 电阻和cm-sense amplifier的输入电容会引入一个极点，可以通过在电阻上并联电容的方法，引入一个左半平面零点，来减小高频极点的影响
巢湖学院2014届本科毕业论文（设计） 共源级放大器的电路设计及版图实现 摘要 集成电路设计技术是现在信息时代的关键技术之一，当今的超大规模集成电路（VLSL）设计也已经离不开计算机辅助（CAD）。Tanner 就是CAD软件的一种，它是由Tanner Research公司开发的基于windows平台的用于集成电路设计的工具软件，该软件功能强大，从电路设计、分析模拟到电路布局都可实现。本设计就是基于tanner软件实现共源级放大器的电路图设计及版图绘制。共源极放大器是CMOS电路中的基本增益级。它是典型的反向放大器，负载可以是有源负载或者电流源。共源极放大器需要得到比有源负载放大器更大的增益。设计电流源负载共源极放大器对学习了解IC有着本质的帮助和提高，这是理论与实践的相结合。本论文主要设计三种情况的放大器电路，他们是电阻负载共源级放大器、二极管连接的负载的共源级放大器和电流源负载共源级放大器电路，通过这三种放大器的设计能让我们更好的使用共源级放大器。 关键词：共源级放大器；版图；Tanner Tools
共源级放大器的电路设计及版图实现 Circuit Design and Layout Implementation of the Dommon-source Amplifier Abstract IC design technology is now one of the key technologies of the information age, today's VLSI (VLSL) has been inseparable from computer-aided design (CAD). Tanner is a CAD software, which is based IC design software tools for windows platform, powerful functionality of the software developed by the Tanner Research, analog circuit design, analysis of the circuit layout can be realized. This design is the circuit diagram tanner common source software based amplifier design and layout drawing. Is a common-source amplifier circuit of the basic CMOS gain stage. It is a typical inverting amplifier, or the load may be an active load current source. Common-source amplifier needs to be greater than the active load amplifier gain. Design current source load common-source amplifier IC has to learn to understand the nature of the help and improve, which is a combination of theory and practice. This thesis amplifier circuit design three cases, they are a common source amplifier resistive load of source-level amplifier and a current source diode connected load of the load common source amplifier circuit, amplifier design by these three make us more Use good common source amplifier. Key word: CAD；TANNER；Common-source Amplifier
三运放仪表放大线路设计（2010－5－12更新） 最近看到许多朋友在做一些小信号的放大，例如感应器的信号采集 这里仅仅提供一个设计方法和思路，在实际应用当考虑电源的杂讯以及一些Bypass的电容例如在LM324电源接一些100uF ,0.01uF 的电容，这些电容尽量靠近LM324 当然如果不是局限LM324的应用，市面上有许多这样兜售的零件例如TI的INA122，INA154 ADI的AD620，AD628等等，而且频带宽和噪声系数都很好 这些运放在放大的时候单级尽量不要超过40dB（100倍），避免噪声过大 这里设计的是理论值而已 举例设计: 设计一个仪表放大器其增益可以在1V/V
LM324 采用双电源，单信号输入，放大100倍 采用OP07之双电源，单信号输入，100倍
采用Lm324之单电源，单输入信号设计参考（输入信号切不可为零） #运算放大器
苏州市职业大学实验报告姓名：学号：班级：
图2 差分放大器电路调零 R12kΩ R2 2kΩ R36.8kΩ R46.8kΩ R55.1kΩ R6510Ω R7510Ω R812kΩ Rp1 100ΩKey=A 50% V112 V V212 V Q1 2N3903Q2 2N390316 710 11 0U1 DC 1e-009W 1.089m A + - 125 U3 DC 1e-009W -0.015m A +- 140 4U2 DC 10M W 5.303 V + - 3 2 图3差分放大器电路静态工作点测量
R1 2kΩ R2 2kΩR3 6.8kΩ R4 6.8kΩ R5 5.1kΩ R6 510|?R7 510Ω R8 12kΩ Rp1 100Ω Key=A 50% V1 12 V V2 12 V Q1 2N3903 Q2 2N3903 16 7 10 11 0 2 XFG1 XSC1 A B Ext Trig + + _ _+_ 8 5 12 4 3 图4 测量差模电压放大倍数 图5 差模输入差分放大电路输入、输出波形图 3.测量共模放大倍数
将函数信号发生器XFG1的“+”端接放大电路的共同输入端，COM 接地，构成共模输入方式，如图6所示。在输出负载端用万用表测量输出电压值，打开仿真开关，测得8R 两端输出电压值为pV 038.1,几乎为0，所以共模双端输出放大倍数也就近似为0。 图6 共模输入、双端输出电压放大倍数测量 示波器观察到的差分放大电路输入、输出波形如图7所示。
图7共模输入差分放大电路输入、输出波形 R1 2k|? R2 2k|?R3 6.8k|? R4 6.8k|? R5 5.1k|? R6 510|?R7 510|? R8 12k|? Rp1 100|? Key=A 50% V1 12 V V2 12 V Q1 2N3903 Q2 2N3903 16 7 10 11 0 2 XSC1 A B Ext Trig + + _ _+_ 5 XFG1 34 8 9 图8 单端输出差分放大电路
《IC课程设计》报告——模拟部分电流镜负载的差分放大器设计
摘要 在对单极放大器与差动放大器的电路中，电流源起一个大电阻的作用，但不消耗过多的电压余度。而且，工作在包河区的MOS器件可以当作一个电流源。 在模拟电路中，电流源的设计是基于对基准电流的“复制”，前提是已经存在一个精确的电流源可以利用。但是，这一方法可能引起一个无休止的循环。一个相对比较复杂的电路被用来产生一个稳定的基准电流，这个基准电流再被复制，从而得到系统中很多电流源。而电流镜的作用就是精确地复制电流而不收工艺和温度的影响。在典型的电流镜中差动对的尾电流源通过一个NMOS镜像来偏置，负载电流源通过一个PMOS镜像来偏置。电流镜中的所有晶体管通常都采用相同的栅长，以减小由于边缘扩散所产生的误差。而且，短沟器件的阈值电压对沟道长度有一定的依赖性。因此，电流值之比只能通过调节晶体管的宽度来实现。而本题就是利用这一原理来实现的。 目录 1设计目标 (1) 2相关背景知识 (2) 3设计过程 (6) 3.1 电路结构设计 (6) 3.2 主要电路参数的手工推导 (6) 3.3 参数验证（手工推导） (7) 4 电路仿真 (9) 4.1 用于仿真的电路图 (9) NMOS： (9) PMOS (9) 整体电路图 (10) 4.2 仿真网表（注意加上注释） (10) 4.3 仿真波形 (13) 5 讨论 (17) 6 收获和建议 (17) 参考文献 (19)
1设计目标 设计一个电流镜负载的差分放大器，参考电路图如下：
2相关背景知识 据题目所述，电流镜负载的差分放大器的制作为0.35um CMOS 工艺，要求在5v 的电源电压下，负载电容为2pF 时，增益带宽积大于25MHz ，低频开环增益大于100，同时功耗和面积越小表示性能越优。 我们首先根据0.35um CMOS 工艺大致确定单个CMOS 的性能，即在一定值的W/L 下确定MOS 管在小信号模型中的等效输出电阻和栅跨导，然后记下得到的参数并将其带入到整体电路中计算，推导电流镜负载的差分放大器电路中的器件参数，例如，小信号模型的增益、带宽、功耗等，再分析是否满足题目中的各项指标的要求。若不满足，则依据摘要理所说的，调节晶体管的宽度，然后用调整后的参数进行仿真、验证，直到符合要求为止。 相关背景知识： 1. 差分式放大器 差分式放大器是由两个各项参数都相同的三端器件（包括BJT 、FET ）所组成的差分式放大电路，并在两器件下端公共接点处连接一电流源。差分式又分为差模和共模信号：输入电压Vid 为Vi1和Vi2的差成为共模电压；另外，若输入电压Vic 为VI1和Vi2的算术平方根，则称为共模电压。当输入电压是共模形式时，，即在两个输入端各加入相同的信号电压，在差分放大电路中，无论是温度变化，还是电源波动引起的变化，其效果相当于在两个输入端加入了共模信号，两输出端输出的共模电压相同，故双端输出时输出电压为零；当输入电压是差模形式时，即在电路的两个输入端各加一个大小相等、极性相反的信号电压，一管电流将增加，另一管电流则减小，所以在两输出端间有信号电压输出。而差分放大器正是利用共模输入的特点来克服噪声信号和零点漂移的。此题要求用双端差模信号输入，单端输出，相应的计算公式如下： 1. 差模输入电压：12 id i i v v v =- 2. 共模输入电压：() 122 i i ic v v v += 3. 差模输出电压： 12 od o o v v v =- 4. 共模输出电压：12 2 o o oc v v v += 5. 双端输入——单端输出的差模电压增益： 2(2|| v d m d s d s A g r r = 6. 双端输入——单端输出的等效栅跨导：