双端口存储器原理实验报告
一、实验内容、方法和步骤
1.接线
IAR_BUS 接 GND，ALU_BUS 接 GND，RS_BUS 接GND，禁止中断地址寄存器、运算器、多端口寄存器堆 RF 向数据总线 DBUS 送数据。AR1_INC 接GND，M3 接 VCC，使地址寄存器 AR1 和 AR2 从数据总线 DBUS 取得地址数据。
信号IAR_
BUS
ALU_
BUS
RS_B
US
AR1_
INC M3
开
关GND GND GND GND VC C
信号LDI
R
SW_
BUS
LD
AR
2
LDAR
1 CER LRW CEL
开
关K6 K5 K4 K3 K2 K1 K0 2.置 DP = 1，DB = 0，DZ = 0，使实验台处于单拍状态。工作模式开关=“脱机”合上电源。按复位按钮 CLR#，使实验系统处于初始状态。置 DP = 1，DB = 0，DZ = 0，使实验台处于单拍状态。工作模式开关=“脱机”合上电源。按复位按钮 CLR#，使实验系统处于初始状态。
（1）写地址寄存器 AR1=00
信号SW7
~0 LDIR
SW_B
US
LDAR
2
LDAR
1 CER LRW CEL
开
关K6 K5 K4 K3 K2 K1 K0
状 态 / 00H 0 1 0 1 0 0 0 值 按一次 QD ，将 00H 写入 AR1。 （2）向存储器 00H 地址写数 00H 信 SW7~0 LDIR SW_B US LDAR 2 LDAR 1 CER LRW CEL 号 开关 K6 K5 K4 K3 K2 K1 K0 状 态 / 00H 0 1 0 0 0 0 1 值 按一次 QD ，将 00H 写入存储器 00H 地址。 （3）写地址寄存器 AR1=10 信号 SW7~0 LDIR SW_B US LDAR 2 LDAR 1 CER LRW CEL 开关 K6 K5 K4 K3 K2 K1 K0 状 态 / 10H 0 1 0 1 0 0 0 值
按一次 QD ，将 10H 写入 AR1。
（4）向存储器 10H 地址写数 10H 信 SW7~0 LDIR SW_B US LDAR 2 LDAR 1 CER LRW CEL 号 开关 K6 K5 K4 K3 K2 K1 K0 状 态 / 10H 0 1 0 0 0 0 1 值 按一次 QD ，将 10H 写入存储器 10H 地址。 （5）写地址寄存器 AR1=20 信号 SW7~0 LDIR SW_B US LDAR 2 LDAR 1 CER LRW CEL 开关 K6 K5 K4 K3 K2 K1 K0 状 态 / 20H 0 1
0 1 0 0 0 值 按一次 QD ，将 10H 写入 AR1。 （6）向存储器 20H 地址写数 20H 信 SW7~0 LDIR SW_B US LDAR 2 LDAR 1 CER LRW CEL 号 开关 K6 K5 K4 K3 K2 K1 K0 状
态
/ 20H 0 1 0 0 0 0 1 值 按一次 QD ，将 20H 写入存储器 20H 地址。 （7）写地址寄
存器 AR1=30 信号 SW7~0 LDIR SW_B US LDAR 2 LDAR 1 CER LRW CEL 开关 K6 K5 K4 K3 K2 K1 K0 状 态 / 30H 0 1
0 1 0 0 0 值 按一次 QD ，将 30H 写入 AR1。 （8）向存储器 30H 地址写数 30H 信 SW7~0 LDIR SW_B US LDAR 2 LDAR 1 CER LRW CEL 号 开关 K6 K5 K4 K3 K2 K1 K0 状 态 / 30H 0 1 0 0 0 0 1 值 按一次 QD ，将 30H 写入
存储器 30H 地址。
（9）写地址寄存器AR1=40
信
号 SW7~0 LDI R SW_BUS LDA R2 LDA R1 CER LRW CEL 开
关 40H K6 K5 K4 K3 K2 K1 K0
机构的结构分析 2-1填充题及简答题 （1）平面运动副的最大约束数为，最小约束数为。 （2）平面机构中若引入一高副将带入个约束，而引入一个低副将带入个约束。 （3）机构具有确定运动的条件是什么？ （4）何谓复合铰链、局部自由度和虚约束？ （5）杆组具有什么特点？如何确定机构的级别？选择不同的原动件对机构级别有无影响？ 答案： （1）平面运动副的最大约束数为2，最小约束数为1 （2）平面机构中若引入一高副将带入1个约束，而引入一个低副将带入2个约束。 （3）机构具有确定运动的条件是：机构的自由度大于零，且自由度数等于原动件数。 （4）复合铰链：在同一点形成两个以上的转动副，这一点为复合铰链。 局部自由度：某个构件的局部运动对输出构件的运动没有影响，这个局部运动的自由度叫局部自由度。 虚约束：起不到真正的约束作用，所引起的约束是虚的、假的。 （5）杆组是自由度为零、不可再拆的运动链。机构的级别是所含杆组的最高级别。选择不 同的原动件使得机构中所含杆组发生变化，可能会导致机构的级别发生变化。 2-2 计算下图机构的自由度，若含有复合铰链，局部自由度，虚约束等情况时必须一一指出， 图中BC、ED、FG分别平行且相等。要使机构有确定运动，请在图上标出原动件。 2-2答案：B点为复合铰链，滚子绕B点的转动为局部自由度，ED及其两个转动副引入虚 约束，I、J两个移动副只能算一个。
11826323=-?-?=--=h L p p n F 根据机构具有确定运动的条件，自由度数等于原动件数，故给凸轮为原动件。 2-3 题图2-3所示为一内燃机的机构简图，试计算其自由度，以AB 为原动件分析组成此机 构的基本杆组。又如在该机构中改选EF 为原动件，试问组成此机构的基本杆组是否与前有所不同，机构的级别怎样？ 2-3答案：110273=?-?=F 。注意其中的C 、F 、D 、Ｈ点并不是复合铰链。 以AB 为原动件时： 此时，机构由三个Ⅱ级基本杆组与原动件、机架构成，机构的级别为二级。 以EF 为原动件时： 机构由1个Ⅱ级基本杆组，1个Ⅲ级基本杆组和机架组成。机构的级别为三级。显然，取不同构件为原动件，机构中所含的杆组发生了变化，此题中，机构的级别也发生了变化。 2-4 图示为一机构的初拟设计方案。试分析：
华中科技大学实验报告实验名称双端口存储器原理实验成绩实验日期第 2 次试验指导老师陈国平专业计科班号组别 学生姓名同组学生 一、实验目的 1.了解双端口静态存储器IDT7132的工作特性及其使用方法 2.了解半导体存储器怎样存储和读取数据。 3.了解双端口存储器怎样并行读写，并分析冲突产生的情况。 二、实验电路
图3.2 双端口存储器实验电路图 图3.2示出了双端口存储器的实验电路图。这里使用一片IDT7132（2048×8位），两个端口的地址输入A8－A10引脚接地，因此实际使用的存储容量为256字节。左端口的数据输出接数据总线DBUS，右端口的数据输出端接指令总线IBUS。 IDT7132有六个控制引脚：CEL#、LR/W#、OEL#、CER#、RR/W#、OER#。CEL#、LR/W#、OEL#控制左端口读、写操作；CER#、RR/W#、OER#控制右端口的读写操作。CEL#为左端口选择引脚，低电平有效；当CEL#＝1时，禁止对左端口的读、写操作。LR/W#控制对左端口的读写。当LR/W#=1时，左端口进行读操作；LR/W#＝0时，左端口进行写操作。OEL#的作用等同于三态门，当OEL#＝0时，允许左端口读出的数据送到数据总线DBUS上；当OEL#＝1时，禁止左端口的数据放到DBUS。因此，为便于理解，在以后的实验中，我们将OEL#引脚称为RAM_BUS#。控制右端口的三个引脚与左端口的三个完全类似，这里不再赘述。有两点需要说明：
（1）右端口读出的数据（更确切的说法是指令）放到指令总线IBUS上而不是数据总线DBUS，然后送到指令寄存器IR。 （2）所有数据/指令的写入都使用左端口，右端口作为指令端口，不需要进行数据的写入，因此我们将右端口处理成一个只读端口，已将RR/W#固定接高电平，OER#固定接地。这两点请同学好好理解。 存储器左端口的地址寄存器AR和右端口的地址寄存器PC都使用2片74LS163，具有地址递增的功能。同时，PC在以后的实验当中也起到程序计数器的作用。左右端口的数据和左右端口的地址都有特定的显示灯显示。存储器地址和写入数据都由实验台操作板上的二进制开关分时给出。 当LDAR#＝0时，AR在T2时从DBUS接收来自SW7－SW0的地址；当AR＋1＝1时，在T2存储器地址加1。LDAR#和AR＋1不能同时有效。在下一个时钟周期，令CEL#＝0，LR/W#＝0，则在T2的上升沿开始进行写操作，将SW7－SW07设置的数据经DBUS写入存储器。 三、实验任务 1.按图3.2所示，将有关控制信号和二进制开关对应接好，仔细复查一遍，然后 接通电源。 2.将二进制数码开关SW7－SW0（SW0为最低位）设置为00H，将其作为存储 器地址置入AR；然后将二进制开关的00H作为数据写入RAM中。用这个方 法，向存储器的10H、20H、30H、40H单元依次写入10H、20H、30H和40H。 3.使用存储器的左端口，依次将第2步存入的5个数据读出，观察各单元中存 入的数据是否正确。记录数据。注意：禁止两个或两个以上的数据源同时向 数据总线上发送数据！在本实验中，当存储器进行读出操作时，务必将
计算机科学与技术系 实验报告 专业名称计算机科学与技术 课程名称计算机组成与结构 项目名称静态随机存储器实验 班级 学号 姓名 同组人员无 实验日期 2015-10-24
一、实验目的与要求 掌握静态随机存储器RAM 工作特性及数据的读写方法 二、实验逻辑原理图与分析 2.1 实验逻辑原理图及分析 实验所用的静态存储器由一片6116(2K ×8bit)构成(位于MEM 单元)，如下 图所示。6116有三个控制线：CS(片选线)、OE(读线)、WE(写线)，当片选有效(CS=0)时，OE=0时进行读操作，WE=0时进行写操作，本实验将CS 常接地线。 由于存储器(MEM)最终是要挂接到CPU 上，所以其还需要一个读写控制逻辑，使得CPU 能控制MEM 的读写，实验中的读写控制逻辑如下图所示，由于T3的参与，可以保证MEM 的写脉宽与T3一致，T3由时序单元的TS3给出。IOM 用来选择是对I/O 还是对MEM 进行读写操作，RD=1时为读，WR=1时为写。 XMRD XIOR XIOW XMWR RD IOM WE T3 读写控制逻辑 实验原理图如下如所示，存储器数据线接至数据总线，数据总线上接有8 个LED 灯显示D7…D0的内容。地址线接至地址总线，地址总线上接有8个LED 灯显示A7…A0的内容，地址由地址锁存器(74LS273,位于PC&AR 单元)给出。数据开关(位于IN 单元)经一个三态门(74LS245)连至数据总线，分时给出地址和数据。地址寄存器为8位，接入6116的地址A7…A0，6116的高三位地址A10…A8接地，所以其实际容量为256字节。
计算机组成原理实验报告 实验名称双端口存储器实验专业软件工程学院计算机与软件学院 姓名徐振兴班级（2）学号069 指导老师任勇军 实验日期得分 一、实验类别 原理性+分析性 二、实验目的 ⑵了解双端口静态存储器IDT7132的工作特性及其使用方法； ⑵了解半导体存储器怎样存储和读取数据； ⑶了解双端口存储器怎样并行读写； ⑷熟悉TEC-8模型计算机中存储器部分的数据通路。 三、实验设备 ⑴TEC-8 实验系统1台⑵双踪示波器1台 ⑵直流万用表1块⑷逻辑测试笔（在TEC-8 实验台上） 1 支 四、实验电路 双端口RAM 电路由1 片IDT7132 及少许附加电路组成，存放程序和数据。IDT7132 有2 个端口，一个称为左端口，一个称为右端口。2 个端口各有独立的存储器地址线、数据线和3 个读、写控制信号： CE#、R/W#和OE#，可以同时对器件内部的同一存储体同时进行读、写。IDT7132 容量为2048 字节，TEC-8 实验系统只使用64 字节。 在TEC-8 实验系统中，左端口配置成读、写端口，用于程序的初始装入操作，从存储器中取数到数据总线DBUS，将数据总线DBUS 上的数写入存储器。当信号MEMW 为 1 时，在T 2 为1 时，将数据总线DBUS 上的数D7～D0 写入AR7～AR0 指定的存储单 元；当MBUS 信号为1 时，AR7～AR0 指定的存储单元的数送数据总线DBUS。右端口设置成只读方式，从PC7～PC0 指定的存储单元读出指令INS7～INS0，送往指令寄存器IR。 程序计数器PC 由2 片GAL22V10（U53 和U54）组成。向双端口RAM 的右端口提供存储器地址。当复位信号CLR#为0 时，程序计数器复位，PC7～PC0 为00H。当信号LPC 为1 时，在T3 的上升沿，将数据总线DBUS 上的数D7～D0 写入PC。当信号PCINC 为1 时，在T3 的上升沿，完成PC 加1。当PCADD 信号为1 时，PC 和IR 中的转移偏量（IR3～IR0）相加，在T3 的上升沿，将相加得到的和写入PC 程序计数器。 地址寄存器AR 由1 片GAL22V10（U58）组成，向双端口RAM 的左端口提供存储器地址AR7～AR0。当复位信号CLR#为0 时，地址寄存器复位，AR7～AR0 为00H。当信号LAR 为1 时，在T3 的上升沿，将数据总线DBUS 上的数D7～D0 写入AR。当信号ARINC 为1 时，在T3 的上升沿，完成AR 加1。 指令寄存器IR是1片74273（U47），用于保存指令。当信号LIR为1时，在T3的上升沿，将从双端口RAM右端口读出的指令INS7～INS0写入指令寄存器IR。 数据开关SD7～SD0用于设臵双端口RAM的地址和数据。当信号SBUS为1时，数SD7～SD0送往数据总线DBUS。 本实验中用到的信号归纳如下： MBUS 当它为1时，将双端口RAM的左端口数据送到数据总线DBUS。 MEMW 当它为1时，在T2为1期间将数据总线DBUS上的D7～D0写入双端 口RAM 写入的存储器单元由AR7～AR0指定。 LIR 当它为1时，在T3的上升沿将从双端口RAM的右端口读出的指令 INS7～ INS0写入指令寄存器IR。读出的存储器单元由PC7～PC0
计算机原理与设计 实验报告 实验二存储器实验 ：XXX 学号：2013551728
班级：13级软件工程2班 实验日期：2014年10 月29 日 1.FPGA中ROM定制与读出实验 一．实验目的 1、掌握FPGA中ROM的设置，作为只读存储器ROM的工作特性和配置方法。 2、用文本编辑器编辑mif文件配置ROM，学习将程序代码以mif格式文件加载于ROM中； 3、在初始化存储器编辑窗口编辑mif文件配置ROM； 4、验证FPGA中ROM的功能。 二．实验原理 ALTERA的FPGA中有许多可调用的模块库，可构成如rom、ram、fifo等存储器结构。CPU 中的重要部件，如RAM、ROM可直接调用他们构成，因此在FPGA中利用嵌入式阵列块EAB 可以构成各种结构的存储器，ROM是其中的一种。ROM有5组信号：地址信号address[ ]、数据信号q[ ]、时钟信号inclock、outclock、允许信号memenable，其参数都是可以设定的。由于ROM是只读存储器，所以它的数据口是单向的输出端口，ROM中的数据是在对FPGA 现场配置时，通过配置文件一起写入存储单元的。图2-1-1中的ROM有3组信号：inclk——输入时钟脉冲；instruction[31..0]——lpm_ROM的32位数据输出端；a[4..0]——lpm_ROM的5位读出地址。 实验中主要应掌握以下三方面的内容： （1）ROM的参数设置； （2）ROM中数据的写入，即FILE初始化文件的编写；
（3）ROM的实际应用，在GW48_CP+实验台上的调试方法。 三．实验步骤 （1）新建工程。工程名是scinstmem.qpf。 （2）用初始化存储器编辑窗口编辑ROM配置文件（文件名.mif）。这里预先给出后面将要用到的指令存储器初始化文件：scinstmem.mif 。如下图，scinstmem.mif中的数据是机器指令代码。 scinstmem.mif中的数据 （3）模块设计。用图形编辑，使用工具Mega Wizard Plug-In Manager，定制指令存储器rom 宏功能块。设置地址总线宽度address[]和数据总线宽度q[]，分别为5位和32位,并添加输入输出引脚，如图设置和连接。 ROM的结构图 在设置rom数据参数选择项file的对应窗口中（下图），用键盘输入ROM配置文件的路径（scinstmem.mif），然后设置在系统ROM/RAM读写允许，以便能对FPGA中的ROM在系统读写。
信息与管理科学学院计算机科学与技术 实验报告 课程名称：计算机组成原理 实验名称：存储器读写和总线控制实验 姓名：班级：指导教师：学号： 实验室：组成原理实验室 日期： 2013-11-22
一、实验目的 1、掌握半导体静态随机存储器RAM的特性和使用方法。 2、掌握地址和数据在计算机总线的传送关系。 3、了解运算器和存储器如何协同工作。 二、实验环境 EL-JY-II型计算机组成原理实验系统一套，排线若干。 三、实验内容 学习静态RAM的存储方式，往RAM的任意地址里存放数据，然后读出并检查结果是否正确。 四、实验操作过程 开关控制操作方式实验 注：为了避免总线冲突，首先将控制开关电路的所有开关拨到输出高电平“1”状态，所有对应的指示灯亮。 本实验中所有控制开关拨动，相应指示灯亮代表高电平“1”，指示灯灭代表低电平“0”。连线时应注意：对于横排座，应使排线插头上的箭头面向自己插在横排座上；对于竖排座，应使排线插头上的箭头面向左边插在竖排座上。 1、按图3－1接线图接线： 2、拨动清零开关CLR，使其指示灯显示状态为亮—灭—亮。 3、往存储器写数据：
以往存储器的（FF ） 地址单元写入数据“AABB ”为例，操作过程如下： 4、按上述步骤按表3－2所列地址写入相应的数据 表3－2 5、从存储器里读数据： 以从存储器的（FF ） 地址单元读出数据“AABB ”为例，操作过程如下： (操作) (显示) (操作) (显示) (操作) (显6、按上述步骤读出表3－2数据，验证其正确性。 五、实验结果及结论 通过按照实验的要求以及具体步骤，对数据进行了严格的检验，结果是正确的，具体数据如图所示：
实验二双端口存储器原理实验一、实验目的 （1）了解双端口静态随机存储器IDT7132的工作特性及使用方法。 （2）了解半导体存储器怎样存储和读出数据。 （3）了解双端口存储器怎样并行读写，产生冲突的情况如何。 二、实验电路 图7 双端口存储器实验电路图
图7示出了双端口存储器的实验电路图。这里使用了一片IDT7132（U36）(2048×8位)，两个端口的地址输入A8—A10引脚接地，因此实际使用存储容量为256字节。左端口的数据部分连接数据总线DBUS7—DBUS0，右端口的数据部分连接指令总线INS7—INS0。一片GAL22V10(U37)作为左端口的地址寄存器（AR１），内部具有地址递增的功能。两片４位的74HC298(U28、U27)作为右端口的地址寄存器（AR2H、AR2L），带有选择输入地址源的功能。使用两组发光二极管指示灯显示地址和数据：通过开关IR/DBUS 切换显示数据总线DBUS和指令寄存器IR的数据，通过开关AR1/AR2切换显示左右两个端口的存储地址。写入数据由实验台操作板上的二进制开关SW0—SW7设置，并经过SW_BUS三态门74HC244(U38)发送到数据总线DBUS上。指令总线INS的指令代码输出到指令寄存器IR(U20)，这是一片74HC374。 存储器IDT7132有6个控制引脚：CEL#、LRW、OEL#、CER#、RRW、OER#。CEL#、LRW、OEL#控制左端口读、写操作，CER#、RRW、OER#控制右端口读、写操作。CEL#为左端口选择引脚，低有效。当CEL# =1时，禁止左端口读、写操作；当CEL# =0 时，允许左端口读、写操作。当LRW为高时，左端口进行读操作；当LRW为低时，左端口进行写操作。当OEL#为低时，将左端口读出的数据放到数据总线DBUS上；当OEL#为高时，禁止左端口读出的数据放到数据总线DBUS上。CER#、RRW、OER#控制右端口读、写操作的方式与CEL#、LRW、OER#控制左端口读、写操作的方式类似，不过右端口读出的数据放到指令总线上而不是数据总线上。实验台上的OEL#由LRW经反相产生。当CEL#=0且LRW=1时，左端口进行读操作，同时将读出的数据放到数据总线DBUS上。当CER#=0且LRW=0时，在T3的上升沿开始进行写操作，将数据总线上的数据写入存储器。实验台上已连接T3到时序发生器的T3输出。实验台上OER#已固定接地，RRW固定接高电平，CER#由CER反相产生，因此当CER=1且LDIR=1时,右端口读出的指令在T4的上升沿打入IR寄存器。 存储器的地址由地址寄存器AR1、AR2提供，而AR1和AR2的内容根据数码开关SW0—SW7设置产生，并经三态门SW_BUS发送到数据总线时被AR1或AR2接收, 三态门的控制信号SW_BUS#是低电平有效。数据总线DBUS有5个数据来源：运算器ALU，寄存器堆RF，控制台开关SW0—SW7，双端口存储器IDT7132和中断地址寄存器IAR。在任何时刻，都不允许2个或者2个以上的数据源同时向数据总线DBUS输送数据,只允许1个(或者没有)数据源向数据总线DBUS输送数据。在本实验中，为了保证数据的正确设置和观察，请令RS_BUS# = 1, ALU_BUS = 0, IAR_BUS# = 1。AR1的控制信号是LDAR1和AR1_INC。当LDAR1 = 1时，AR1从DBUS接收地址；当AR1_INC =1时,使AR1中的存储器地址增加１；在T4的上升沿,产生新的地址；LDAR1和AR1_INC两者不可同时为１。AR2的控制信号是LDAR2和M3。当M3 =1 时，AR2从数据总线DBUS接收数据；当M3=0 时，AR2以PC总线PC0—PC7作为数据来源。当LDAR2=1时，在T2的下降沿，将新的PC值打入AR2。 三、实验设备 （1）TEC－４计算机组成原理实验系统1台 （2）双踪示波器一台 （3）直流万用表一只 （4）逻辑测试笔一支 四、实验任务 （1）按图7所示，将有关控制信号和二进制开关对应接好，仔细复查一遍，然后接通电源。 （2）将数码开关SW0—SW7（SW0是最低位）设置为00H，将此数据作为地址置入AR1；然后重新设置二进制开关控制，将数码开关SW0—SW7上的数00H写入RAM第0号单元。依此方法，在存储器10H单元写入数据10H，20H单元写入20H，30H单元写入30H，40H号单元写入40H。共存入5个数据。 使用双端口存储器的左端口，依次读出存储器第00H、10H、20H、30H、40H单元中的内容，观察上述各单元中的内容是否与该单元的地址号相同。请记录数据。注意：总线上禁止两个以上部件同时向总线输出数据。当存储器进行读出操作时，必须关闭SW_BUS三态门！而当向AR1送入地址时，双端口存储器不能被选中。 （3）通过双端口存储器右端口（指令端口），依次把存储器第00H、10H、20H、30H、40H单元中的内容置入指令寄存器IR，观察结果是否与（2）相同，并记录数据。
操作系统实验报告 存储器管理 学院电信学院 专业计算机科学与技术 班级 14级计科一班 实验题目动态分区分配 实验组别第三组 指导老师曹华
一、实验目的 了解动态分区分配方式中使用的数据结构和分配算法，并进一步加深对动态分区存储管理方式及其实现过程的理解。 二、实验内容 用Ｃ语言分别实现采用首次适应算法和最佳适应算法的动态分区分配过程alloc()和回收过程free()。其中，空闲分区通过分区链来管理，在进行内存分配时，系统优先使用空闲区低端的空间。 请分别用首次适应算法和最佳适应算法进行内存块的分配和回收，要求每次分配和回收后显示出空闲内存分区链的情况。 三、实验主要仪器设备 软件环境：ＶＣ＋＋６编程环境 四、实验原理及设计方案 1.实验原理： 可变分区调度算法有：最先适应分配算法，循环首次适应算法，最佳适应算法，最坏适应算法。 首次适应算法（First-fit）：当要分配内存空间时，就查表，在各空闲区中查找满足大小要求的可用块。只要找到第一个足以满足要求的空闲块就停止查找，并把它分配出去； 如果该空闲空间与所需空间大小一样，则从空闲表中取消该项；如果还有剩余，则余下的部分仍留在空闲表中，但应修改区分大小和分区始址。 用户提出内存空间的申请：系统根据申请者的要求，按照一定的分配策略分析内存空间的使用情况，找出能满足请求的空闲区，分给申请者；当程序执行完毕或主动归还内存资源时，系统要收回它所占用的内存空间或它归还的部分内存空间。 最佳适应算法（Best-fit）：当要分配内存空间时，就查找空闲表中满足要求的空闲块，并使得剩余块是最小的。然后把它分配出去，若大小恰好合适，则直按分配；若有剩余块，则仍保留该余下的空闲分区，并修改分区大小的起始地址。 内存回收：将释放作业所在内存块的状态改为空闲状态，删除其作业名，设置为空，并判断该空闲块是否与其他空闲块相连，若释放的内存空间与空闲块相连时，则合并为同一个空闲块，同时修改分区大小及起始地址。 每当一个进程被创建时，内存分配程序首先要查找空闲内存分区链，从中寻找一个合适的空闲块进行划分，并修改空闲内存分区链，系统根据回收区的首址，从空闲区链中找到相应的插入点，此时出现如下四种情况： (１)回收区与插入点的前一个空闲区Ｆ１相邻接，此时可将回收区直接与Ｆ１合并，并修改Ｆ１的大小； (２)回收区与插入点的后一个空闲分区Ｆ２相邻接，此时可将回收区直接与Ｆ２合并，并用回收区的首址作为新空闲区的首址，大小为二者之和； (３)回收区同时与插入点的前后两个空闲分区邻接，此时需将三者合并； (４)回收区不与任何一个空闲区邻接，此时应建一新的表项 2.主要数据结构的说明 定义一个空闲区说明表结构
机械原理实验指导 实验一 机构运动简图的测绘 一、 实验目的 1．掌握根据各种机构实物或模型绘制机构运动简图的方法； 2．验证机构自由度的计算公式； 3．分析某些四杆机构的演化过程。 二、 实验设备和工具 1．各类机构的模型和实物； 2．钢板尺、量角器、内外卡钳等； 3．三角尺、铅笔、橡皮、草稿纸等（自备）。 三、 实验原理 由于机构的运动仅与机构中构件的数目和构件所组成的运动副数目、类型和相对位置有关。因此，可以撇开构件的实际外形和运动副的具体构造，用简单的线条来表示构件，用规定的或惯用的符号来表示运动副，并按一定的比例画出运动副的相对位置，这种简单的图形即为机构运动简图。 四、 实验步骤 1．使被测机构缓慢运动，从原动件开始，循着传动路线观察机构的运动，分清各个运动单元，确定组成机构的构件数目； 2．根据直接相联接两构件的接触情况及相对运动性质，确定运动副的种类； 3．选择能清楚表达各构件相互关系的投影面，从原动件开始，按传动路线用规定的符号，以目测的比例画出机构运动示意图，再仔细测量与机构有关的尺寸，按确定的比例再画出机构运动简图，用数字1、2、3……分别标注各构件，用字母A 、B 、C ……分别标注各运动副； 比例尺） （构件在图纸上的长度 ） （构件实际长度mm AB cm L AB L = μ 4．分析机构运动的确定性，计算机构运动的自由度。
五、思考题 1．一张正确的机构运动简图应包括哪些内容？ 2．绘制机构运动简图时，原动件的位置能否任意选择？是否会影响简图的正确性？ 3．机构自由度的计算对测绘机构运动简图有何帮助？ 六、实验报告
实验二 渐开线齿轮的范成原理 一、 实验目的 1．掌握用范成法加工渐开线齿轮齿廓曲线的原理； 2．了解齿廓产生根切现象的原因及避免根切的方法； 3．了解刀具径向变位对齿轮的齿形和几何尺寸的影响。 二、 实验设备和工具 1．齿轮范成仪； 2．剪刀、绘图仪； 3．圆规、三角尺、两种颜色的铅笔或圆珠笔（自备）。 三、 实验原理 范成法是利用齿轮啮合时其共轭齿廓互为包络线的原理来加工齿轮的一种方法。加工时，其中一轮为刀具，另一轮为轮坯。他们之间保持固定的角速度比传动，好象一对真正的齿轮啮合传动一样，同时刀具还沿轮坯的轴向作切削运动，这样制得的齿轮齿廓就是刀具的刀刃在各个位置的包络线。为了能清楚地看到包络线的形成，我们用范成仪来模拟实现齿轮轮坯与刀具间的传动“切削”过程。 齿轮范成仪构造如图2——1所示，半圆盘2绕固定于机架上的轴心转动，在圆盘的周缘刻有凹槽，凹槽内嵌有两条钢丝3，钢丝绕在凹槽内，其中心线形成的圆相当于被加工齿轮的分度圆。两条钢丝的一端固定在圆盘2上的B 、B ‘ 点，另一端固定在拖板4的A 、A ’ 点，拖板可水平方向移动，这与被加工齿轮相对齿条刀具的运动方向相同。 在拖板4上还装有带有刀具的小拖板5，转动螺钉7可以调节刀具中线至轮坯中心的距离。 齿轮范成仪中，已知基本参数为： 1． 齿条刀具：压力角0 20=α，模数mm m 25=， 齿顶高系数0.1* =a h ，径向间隙系数25.0* =C 2． 被加工齿轮：分度圆直径mm d 200= 四、 实验步骤 1．根据已知基本参数分别计算被加工齿轮的基圆直径d b 、最小变位系数x min ，标准齿轮和变位齿轮的齿顶圆直径d a1和d a2、齿根圆直径d f1和d f2，将上述六个圆
双端口存储器原理实验 Document serial number【UU89WT-UU98YT-UU8CB-UUUT-UUT108】
华中科技大学实验报告实验名称双端口存储器原理实验成绩 实验日期第 2 次试验指导老师陈国平 专业计科班号组别 学生姓名同组学生 一、实验目的 1.了解双端口静态存储器IDT7132的工作特性及其使用方法 2.了解半导体存储器怎样存储和读取数据。 3.了解双端口存储器怎样并行读写，并分析冲突产生的情况。 二、实验电路 图示出了双端口存储器的实验电路图。这里使用一片IDT7132（2048×8位），两个端口的地址输入A8－A10引脚接地，因此实际使用的存储容量为256字节。左端口的数据输出接数据总线DBUS，右端口的数据输出端接指令总线IBUS。 IDT7132有六个控制引脚：CEL#、LR/W#、OEL#、CER#、RR/W#、OER#。 CEL#、LR/W#、OEL#控制左端口读、写操作；CER#、RR/W#、OER#控制右端口的读写操作。CEL#为左端口选择引脚，低电平有效；当CEL#＝1时，禁止对左端口的读、写操作。LR/W#控制对左端口的读写。当LR/W#=1时，左端口进行读操作；LR/W#＝0时，左端口进行写操作。OEL#的作用等同于三态门，当OEL#＝0时，允许左端口读出的数据送到数据总线DBUS上；当OEL#＝1时，禁止左端口的数据放到DBUS。因此，为便于理解，在以后的实验中，我们将OEL#引脚称为
RAM_BUS#。控制右端口的三个引脚与左端口的三个完全类似，这里不再赘述。有两点需要说明： （1）右端口读出的数据（更确切的说法是指令）放到指令总线IBUS上而不是数据总线DBUS，然后送到指令寄存器IR。 （2）所有数据/指令的写入都使用左端口，右端口作为指令端口，不需要进行数据的写入，因此我们将右端口处理成一个只读端口，已将RR/W#固定接高电平，OER#固定接地。这两点请同学好好理解。 存储器左端口的地址寄存器AR和右端口的地址寄存器PC都使用2片 74LS163，具有地址递增的功能。同时，PC在以后的实验当中也起到程序计数器的作用。左右端口的数据和左右端口的地址都有特定的显示灯显示。存储器地址和写入数据都由实验台操作板上的二进制开关分时给出。 当LDAR#＝0时，AR在T2时从DBUS接收来自SW7－SW0的地址；当AR＋1＝1时，在T2存储器地址加1。LDAR#和AR＋1不能同时有效。在下一个时钟周期，令CEL#＝0，LR/W#＝0，则在T2的上升沿开始进行写操作，将SW7－SW07设置的数据经DBUS写入存储器。 三、实验任务 1.按图所示，将有关控制信号和二进制开关对应接好，仔细复查一遍，然后 接通电源。 2.将二进制数码开关SW7－SW0（SW0为最低位）设置为00H，将其作为存储 器地址置入AR；然后将二进制开关的00H作为数据写入RAM中。用这个 方法，向存储器的10H、20H、30H、40H单元依次写入10H、20H、30H和 40H。
实习五虚拟存储器 一、实习内容 模拟分页式虚拟存储管理中硬件的地址转换和缺页中断，以及选择页面调度算法处理缺页中断。 二、实习目的 在计算机系统中，为了提高主存利用率，往往把辅助存储器（如磁盘）作为主存储器的扩充，使多道运行的作业的全部逻辑地址空间总和可以超出主存的绝对地址空间。用这种办法扩充的主存储器称为虚拟存储器。通过本实习帮助同学理解在分页式存储管理中怎样实现虚拟存储器。 三、实习题目 本实习有三个题，其中第一题必做，第二、第三题中可任选一个。 第一题：模拟分页式存储管理中硬件的地址转换和产生缺页中断。 [提示]： (1) 分页式虚拟存储系统是把作业信息的副本存放在磁盘上，当作业被选中时，可把作业的开始几页先装入主存且启动执行。为此，在为作业建立页表时，应说明哪些页已在主存，哪些页尚未装入主存，页表的格式为： 其中，标志——用来表示对应页是否已经装入主存，标志位=1，则表示该页已经在主存，标志位=0，则表示该页尚未装入主存。 主存块号——用来表示已经装入主存的页所占的块号。 在磁盘上的位置——用来指出作业副本的每一页被存放在磁盘上的位置。 (2) 作业执行时，指令中的逻辑地址指出了参加运算的操作数存放的页号和单元号，硬件的地址转换机构按页号查页表，若该页对应标志为“1”，则表示该页已在主存，这时根据关系式： 绝对地址=块号 块长+单元号 计算出欲访问的主存单元地址。如果块长为2的幂次，则可把块号作为高地址部分，把单元号作为低地址部分，两者拼接而成绝对地址。按计算出的绝对地址可以取到操作数，完成一条指令的执行。若访问的页对应标志为“0”，则表示该页不在主存，这时硬件发“缺页中断”信号，由操作系统按该页在磁盘上的位置，把该页信息从磁盘读出装入主存后再重新执行这条指令。 (3) 设计一个“地址转换”程序来模拟硬件的地址转换工作。当访问的页在主存时，则形成绝对地址，但不去模拟指令的执行，而用输出转换后的地址来代替一条指令的执行。当访问的页不在主存时，则输出“*该页页号”，表示产生了一次缺页中断。该模拟程序的算法如图5-1。 (4) 假定主存的每块长度为128个字节；现有一个共七页的作业，其中第0页至第3
《机构测绘、分析及设计》实验思考题参考答案 1．一个正确的“机构运动简图”应能说明哪些内容？ 机构运动简图应着重表达机构各构件间的相对运动关系，应包括原动件的运动规律、机构中所有构件和运动副的类型、数目及其相对位置(即转动副的中心位置、移动副的中心线位置和高副接触点的位置)，而与构件的外形、断面尺寸、组成构件的零件数目及其固联方式和运动副的具体结构无关。因此绘制机构运动简图可以撇开构件的复杂外形和运动副的具体构造，用简单的线条和规定的符号代表构件和运动副，并按比例定出各运动副的相对位置。 2．根据所装配的曲柄滑块机构，分析此机构中曲柄存在条件是什么？连杆长度与机构传力性能之间有什么关联？ 曲柄滑块机构中曲柄存在条件是： L AB +e<=L BC 连杆长度越长则机构传力性能越好，因为连杆越长则压力角越小。 3．牛头刨六杆机构中滑杆的行程长度如何调整？调整曲柄长度 4．曲柄滑块机构、曲柄摇块机构、摆动导杆机构之间的演化关系如何？举例说明机构演化的方法有哪些？ 铰链四杆机构可以通过四种方式演化出其它形式的四杆机构。即①取不同构件为机架；②转动副变移动副；③杆状构件与块状构件互换；④销钉扩大。 曲柄滑块机构曲柄摇块机构摆动导杆机构
曲柄滑块机构、曲柄摇块机构、摆动导杆机构之间通过取不同构件为机架来演化。 对心曲柄滑块机构偏心轮滑块机构 牛头刨六杆机构正弦机 构曲柄摇杆机构 《平面机构特性分析》实验思考题参考答案 1、铰链四杆机构（L1=50 mm，L2=100 mm，L3=80 mm）中，通过改变机架长度可得到何种机构？ 设四杆机构中机架L4<=50，L4=L min，则由曲柄存在条件：最短杆与最长杆的长度之和必须小于或等于其余二杆的长度之和(L max+L min<=L2+L3)可得： 100＋L4<=50＋80 即0
实验五存储器读写实验报告 实验报告 课程名：《计算机组成原理》题目：实验五存储器读写班级：计算机+ 自动化0901班姓名：张哲玮，郑俊飞 《计算机组成原理》实验报告- 1 - 实验五、存储器读写实验 一、目的与要求 (1)掌握存储器的工作特性 (2)熟悉静态存储器的操作过程，验证存储器的读写方法 二、实验原理及原理图 (1)?静态存储器芯片6116的逻辑功能 6116是一种数据宽度为8位(8个二进制位)，容量为2048字节的静态存储器芯片，封在24引脚的封装中，封装型式如图2-7所示。6116芯片有8根双向三态数据线D7-D0,所谓三态是指输入状态，输出状态和高阻状态，高阻状态数据线处于一种特殊的“断开”状态；11根地址线A10-A0,指示芯片内部2048个存储单元号;3根控制线CS片选控制信号，低电平时，芯片可进行读写操作，高电平时，芯片保存信息不能进行读写;WE 为写入控制信号，低电平时，把数据线上的信息存入地址线A10-A0指示的存储单元中;0E为输出使能控制信号，低电平时，把地址线A10-A0指示的存储单元中的数据读出送到数据线上。
6116芯片控制信号逻辑功能表 (2).存储器实验单元电路 因为在计算机组成原理实验中仅用了256个存储单元，所以6116芯片的3根地址线A11-A8接地也没有多片联用问题，片选信号CS接地使芯片总是处于被选中状态。芯片的WE和0E信号分别连接实验台的存储器写信号M-W和存储器读信号M-Ro这种简化了控制过程的实验电路可方便实验进行。 存储器部件电路图 (3)?存储器实验电路 存储器读\写实验需三部分电路共同完成:存储器单元(MEM UNIT),地址寄存器单元(ADDRESS UNIT)和输入，输出单元(INPUT/OUTPIT UNIT).存储器单元6116芯片为中心构成，地址寄存器单元主要由一片74LS273组成，控制信号B-AR的作用是把总线上的数据送入地址寄存器，向存储器单元电路提供地址信息，输入，输出单元作用与以前相同。
实验五 存储器读写实验实验目的 1. 掌握存储器的工作特性。 2. 熟悉静态存储器的操作过程，验证存储器的读写方法。 二、实验原理 表芯片控制信号逻辑功能表
2. 存储器实验单元电路 芯片状态 控制信号状态 DO-D7 数据状态 M-R M -W 保持 1 1 高阻抗 读出 0 1 6116-^总钱 写人 1 0 总线-*6116 无效 报警 ^2-10 D7—DO A7—A0
團2-8存储器实验电路逻辑图 三、实验过程 1. 连线 1） 连接实验一（输入、输出实验）的全部连线。 2） 按逻辑原理图连接M-W M-R 两根信号低电平有效信号线 3） 连接A7-A0 8根地址线。 4） 连接B-AR 正脉冲有效信号 2. 顺序写入存储器单元实验操作过程 1） 把有B-AR 控制开关全部拨到0,把有其他开关全部拨到1,使全部信号都处 于无效 状态。 2） 在输入数据开关拨一个实验数据，如“ 00000001”即16进制的01耳 把IO-R 控制开关拨下，把地址数据送到总线。 3） 拨动一下B-AR 开关，即实现“1-0-1 ”产生一个正脉冲，把地址数据送地 址寄存器保存。 4） 在输入数据开关拨一个实验数据，如“ 10000000',即16进制的80耳 把IO-R 控 制开关拨下，把实验数据送到总线。 3. 存储器实验电路 0 O O 0 0 olo O O O O 0 00 OUTPUT L/O :W 8-AR ￡ ■」2 ■七 ol^Fgr' L P O 74LS273 A7- AO vz 0 o|o 0 r 6116 A7 INPUT D7-O0 [olololololololol T2
双端口存储器原理实验
华中科技大学实验报告 实验名称双端口存储器原理实验成绩 实验日期第2次试验指导老师陈国平 专业计科班号组别 学生姓名同组学生 一、实验目的 1.了解双端口静态存储器IDT7132的工作特性及其使用方法 2.了解半导体存储器怎样存储和读取数据。 3.了解双端口存储器怎样并行读写，并分析冲突产生的情况。 二、实验电路 图3.2 双端口存储器实验电路图 图3.2示出了双端口存储器的实验电路图。这里使用一片IDT7132（2048×8位），两个端口的地址输入A8－A10引脚接地，因此实际使用的存储容量为256字节。左端
口的数据输出接数据总线DBUS，右端口的数据输出端接指令总线IBUS。 IDT7132有六个控制引脚：CEL#、LR/W#、OEL#、CER#、RR/W#、OER#。CEL#、LR/W#、OEL#控制左端口读、写操作；CER#、RR/W#、OER#控制右端口的读写操作。CEL#为左端口选择引脚，低电平有效；当CEL#＝1时，禁止对左端口的读、写操作。LR/W#控制对左端口的读写。当LR/W#=1时，左端口进行读操作；LR/W#＝0时，左端口进行写操作。OEL#的作用等同于三态门，当OEL#＝0时，允许左端口读出的数据送到数据总线DBUS上；当OEL#＝1时，禁止左端口的数据放到DBUS。因此，为便于理解，在以后的实验中，我们将OEL#引脚称为RAM_BUS#。控制右端口的三个引脚与左端口的三个完全类似，这里不再赘述。有两点需要说明： （1）右端口读出的数据（更确切的说法是指令）放到指令总线IBUS上而不是数据总线DBUS，然后送到指令寄存器IR。 （2）所有数据/指令的写入都使用左端口，右端口作为指令端口，不需要进行数据的写入，因此我们将右端口处理成一个只读端口，已将RR/W#固定接高电平，OER#固定接地。这两点请同学好好理解。 存储器左端口的地址寄存器AR和右端口的地址寄存器PC都使用2片74LS163，具有地址递增的功能。同时，PC在以后的实验当中也起到程序计数器的作用。左右端口的数据和左右端口的地址都有特定的显示灯显示。存储器地址和写入数据都由实验台操作板上的二进制开关分时给出。 当LDAR#＝0时，AR在T2时从DBUS接收来自SW7－SW0的地址；当AR＋1＝1时，在T2存储器地址加1。LDAR#和AR＋1不能同时有效。在下一个时钟周期，令CEL#＝0，LR/W#＝0，则在T2的上升沿开始进行写操作，将SW7－SW07设置的数据经DBUS 写入存储器。 三、实验任务 1.按图3.2所示，将有关控制信号和二进制开关对应接好，仔细复查一遍，然 后接通电源。 2.将二进制数码开关SW7－SW0（SW0为最低位）设置为00H，将其作为存储器 地址置入AR；然后将二进制开关的00H作为数据写入RAM中。用这个方法， 向存储器的10H、20H、30H、40H单元依次写入10H、20H、30H和40H。 3.使用存储器的左端口，依次将第2步存入的5个数据读出，观察各单元中存 入的数据是否正确。记录数据。注意：禁止两个或两个以上的数据源同时向 数据总线上发送数据！在本实验中，当存储器进行读出操作时，务必将 SW_BUS#的三态门关闭。而当向AR送入数据时，双端口存储器也不能被选中。 4.通过存储器的右端口，将第2步存入的5个数据读出，观察结果是否与第3 步结果相同。记录数据。 5.双端口存储器的并行读写和访问冲突。 将CEL#、CER#同时置为0，使存储器的左右端口同时被选中。当AR和PC的地址不相同时，没有访问冲突；地址相同时，由于都是读操作，也不会冲突。如果左右端口地址相同，且一个进行读操作，一个进行写操作，就会发生冲突。检测冲突的方法：观察两个端口的“忙”信号输出指示灯BUSYL#和BUSYR#。BUSYL#/BUSYR#灯亮（为0）时，不一定发生冲突，但发生冲突时，BUSYL#/BUSYR#必定亮。
南昌航空大学实验报 二0 一七年5月3日 课程名称：数据库概论实验名称：存储器与触发器 班级： XX X 姓名：XXX 同组人： 指导教师评定：________________________________________ 签名：__________________ 一、实验环境 1. Windows2000或以上版本； 2. SQLServer2000 或2005。 二、实验目的 1. 掌握存储过程的创建，修改，使用，删除; 2. 掌握触发器的创建，修改，使用，删除。 三、实验步骤及参考源代码 1.创建过程代码： CREATEPROCEDURI_P_Proc( @ccna varchar (10), @cnochar (4) OUTPU,T@cna varchar (10) OUTPU,T@pnavarchar (20) OUTPU,T@numint OUTPUT
AS SELECT@cna=cna, @cno=cp. cno, @pna=pna, @num=num FROMcp , customer , paper WHEREcustomer . cno=cp. cno ANDpaper . pno=cp. pno ANDcna =@ccna; 6.执行存储过程C_P_Pro,实现对李涛，钱金浩等不同顾客的订阅信息查询 execute C_P_Proc @nam=e' 李涛' execute C_P_Proc @nam=e' 钱金浩' 7，删除存储过程C_P_Prcc DROPPROCEDURCE_P_PROC （4）在DingBao数据库中针对PAPER创建插入触发器TR_PAPER_I删除触发器TR_PAPER_D修改触发器TR_PAPER_J具体要求如下。 <1>对PAPER的插入触发器：插入报纸记录，单价为负值或为空时，设定为10 元。 CREATE TRIGGER TR_PAPER_I ON paper FOR INSERT AS DECLARE @ippr FLOAT; declare @ipno int;