课程总复习
第一章计算机系统概论
1 计算机的分类
电子计算机从总体上来说分为两大类:电子模拟计算机和电子数字计算
机。
电子模拟计算机的特点是数值由连续量来表示,运算过程也是连续的。
电子数字计算机的主要特点是按位运算,并且不连续地跳动计算。
数字计算机与模拟计算机的主要区别见表1.1:
表1.1 数字计算机与模拟计算计的主要区别
2 计算机系统结构与性能之间的关系
分为巨型机、大型机、中型机、小型机、微型机、单片机六类，其结构复杂性、性能、价格、依次递减。
3 计算机的硬件组成一般结构
由：运算器+存储器+控制器+适配器与输入/输出设备等构成。
应掌握各部分的主要功能。
[指令与程序的基本概念]：
1) 指令的形式
指令的内容由两部分组成,即操作的性质和操作的地址。前者称为
操作码,
2) （冯.诺依曼结构计算机原理）：周而复始地进
行取指/执行的操作，完成既定的任务。
非冯.诺依曼结构计算机则是指：脱离“存储程序”控制的模式，完成计算机功能。
3) 指令流和数据流概念
指令和数据统统放在内存中,从形式上看,它们都是二进制数码。一般来讲，在取指周期中从内存读出的信息是指令流,它流向控制器；而执行周期中从内存读出的信息流是数据流,它由内存流向运算器。
适配器与输入设备、计算机的系统结构发展发展趋势（自阅）
4 计算机的软件
[软件的组成和分类]
计算机软件一般分为两大类：一类叫系统程序,一类叫应用程序。
系统程序用来简化程序设计,简化使用方法,提高计算机的使用效率,发挥和扩大计算机的功能及用途。
应用程序是用户利用计算机来解决某些问题所编制的程序,如工程设计程序、数据处理程序、自动控制程序、企业管理程序、情报检索程序、科学计算程序等等。
[软件的发展演变]目的程序--汇编程序--源程序--操作系统--数据库管理系统
5 计算机系统的层次结构
计算机系统多级结构包括：微程序设计级--一般机器级--操作系统级--汇编语言级--高级语言级
第二章运算方法与运算器
1 数据与文字的表示方法
[数据格式 ]
计算机中常用的数据表示格式有两种，一是定点格式，二是浮点格式。一般来说，定点格式容许的数值范围有限，但要求的处理硬件比较简单。而浮点格式容许的数值范围很大，但要求的处理硬件比较复杂。
应当掌握：
1）定点数的表示方法，包括：纯小数、纯整数
目前计算机中多采用定点纯整数表示，因此将定点数表示的运算简称为整数运算。
2）浮点表示法：
一个机器浮点数由阶码和尾数及其符号位组成（尾数：用定点小数表示，给出有效数字的位数决定了浮点数的表示精度；阶码：用整数形式表示，指明小数点在数据中的位置，决定了浮点数的表示范围。）。
[数的机器码表示]
计算机中把数据的符号位和数字位一起编码，来表示相应的数据。各种表示法有：原码、补码、反码、移码等。为了区别一般书写表示的数和机器中这些编码表示的数，通常将前者称为真值，后者称为机器数或机器码。
要求重点掌握：原码、补码、反码、移码表示方法的求取和相互转换。
上面的数据四种机器表示法中，移码表示法主要用于表示浮点数的阶码。[字符、字符串及汉字的表示方法]（自阅）
注意：汉字的输入编码、汉字内码、字模码是计算机中用于输入、内部处理、输出三种不同用途的编码,不要混为一谈。
[校验码]
为了防止计算机在处理信息过程中出现错误,可将信号采用专门的逻辑线路进行编码，以检测错误,甚至校正错误。
掌握最简单且应用广泛的检错码：采用一位校验位的奇校验或偶校验。
注意到：奇偶校验可提供单个错误检测,但无法检测多个错误,更无法识别错误信息的位置。
2 定点加法减法运算
[补码加减法]
[溢出概念与检测方法]
两个正数相加,结果大于机器所能表示的最大正数,称为上溢。而两个负数相加,结果小于机器所能表示的最小负数,称为下溢。
为了判断“溢出”是否发生,可采用两种检测的方法：
第一种方法是采用双符号位法,这称为“变形补码”或“模4补码”。
结论为：
1）当以模4补码运算,运算结果的二符号位相异时,表示溢出；相同时,表示未溢出。此逻辑表达式可用异或门实现。
2）模4补码相加的结果,不论溢出与否,最高符号位始终指示正确的符号。
第二种方法是采用单符号位法。当最高有效位产生进位而符号位无进位时,产生上溢；当最高有效位无进位而符号位有进位时,产生下溢。此逻辑表达式也可用异或门实现。
[基本的二进制加法/减法器]：
由n个一位全加器组成。
[十进制加法器]
十进制加法器可由BCD码(二－十进制码)来设计,它可以在二进制加法器的基础上加上适当的“校正”逻辑来实现,该校正逻辑可将二进制的“和”改变成所要求的十进制格式。
3 定点乘、除法运算
1）不带符号的阵列乘（除）法器
2）带符号的阵列乘（除）法器
包括：原码并行乘（除）法器和补码并行乘（除）法器。
掌握：补码与真值的关系、求补器原理和一般化全加器概念。
4 定点运算器的组成
[逻辑运算] 主要掌握是指逻辑非、逻辑加、逻辑乘、逻辑异四种基本运算。
[多功能算术/逻辑运算单元(ALU)]
多功能算术/逻辑运算单元(ALU)不仅具有多种算术运算和逻辑运算的功能,而且具有先行进位逻辑, 从而能实现高速运算。
[定点运算器的基本结构]
运算器包括ALU\阵列乘除器\寄存器\多路开关\三态缓冲器\数据总线等逻辑部件。
计算机的运算器大体有如下三种结构形式
单总线结构的运算器
这种结构的主要缺点是操作速度较慢。但是由于它只控制一条总线,故控制电路比较简单。
双总线结构的运算器
在这种结构中,两个操作数同时加到ALU进行运算,只需一次操作控制,而且马上就可以得到运算结果。
三总线结构的运算器
在三总线结构中,ALU的两个输入端分别由两条总线供给,而ALU的输出则与第三条总线相连。这样,算术逻辑操作就可以在一步的控制之内完成。很显然,三总线结构的运算器的特点是操作时间快。
5浮点运算方法和浮点运算器
[浮点加法、减法运算]
设有两个浮点数ｘ和ｙ,它们分别为
ｘ＝2Eｘ·M
ｘ
ｙ＝2Eｙ·M
ｙ
其中Eｘ和Eｙ分别为数ｘ和ｙ的阶码,Mｘ和Mｙ为数ｘ和ｙ的尾数。
完成浮点加减运算的操作过程大体分为四步：1） 0 操作数的检查；2）比较阶码大小并完成对阶；3）尾数进行加或减运算；4）结果规格化并进行舍入或溢出处理。
掌握运算规则与方法（如：对阶规则、运算结果的规格化方法、舍入及溢出处理等）。
[浮点乘法、除法运算]
浮点数的乘除运算大体分为四步：
1）0 操作数检查；2）阶码加/减操作；3）尾数乘/除操作；4）结果规格化及舍入处理。
[浮点运算流水线]
理解流水线原理与特点，线性流水线定义以及k级线性流水线的加速比的计算。
第三章存储系统
1 存储器概述
[掌握存储器分类]
[存储器的分级结构]
目前通常采用多级存储器体系结构，即使用高速缓冲存储器、主存储器和外存储器。
2 随机读写存储器
[SRAM存储器]
基本存储元
基本存储元主要掌握六管SRAM存储元的电路图及读写操作过程。
SRAM存储器的组成
包括：存储体；地址译码器；驱动器；I/O电路；片选；输出驱动电路等。
[存储器与CPU连接]
主要掌握：
★位扩展法：只加大字长，而存储器的字数与存储器芯片字数一致,对片子没有选片要求。
★字扩展法:仅在字向扩充，而位数不变.需由片选信号来区分各片地址。
★含字、位同时扩展的典型存储系统的设计。
存储器的读、写周期
注意：读周期与读出时间是两个不同的概念。
读出时间：是从给出有效地址到外部数据总线上稳定地出现所读出的数据信息所经历的时间。
读周期时间：则是存储片进行两次连续读操作时所必须间隔的时间，它总是大于或等于读出时间。
[DRAM存储器]
四管动态存储元：四管的动态存储电路是将六管静态存储元电路中的负载管
T3，T4去掉而成的。
注意理解它和六管静态存储元电路的区别。
[DRAM的刷新]
动态MOS存储器采用“读出”方式进行刷新。从上一次对整个存储器刷新结束到下一次对整个存储器全部刷新一遍为止，这一段时间间隔叫刷新周期。而刷新信号周期则是指给芯片发送的刷新动作信号的周期。
常用的刷新方式：集中式刷新、分散式刷新、异步式刷新。掌握各方式的主要特点与计算。
[存储器控制电路]
DRAM控制器用于DRAM的刷新控制，其包括刷新计数器、刷新/访存裁决、刷新控制逻辑等控制电路。
[高性能的主存储器]
了解EDRAM芯片、EDRAM内存条等主要特点。
3 只读存储器和闪速存储器
要求：了解闪速存储器的逻辑结构和闪速存储器的工作模式与原理，以及闪速存储器与CPU的连接方法。
主要特点：闪速存储器是在EPROM功能基础上增加了电路的电擦除和重新编程能力。
4 高速存储器
[双端口存储器] 掌握逻辑结构和有/无冲突时的读写控制。
[多模块交叉存储器] 掌握存储器的模块化组织及其各模块的物理安排方式；多模块交叉存储器的基本结构。
[相联存储器] 理解：相联存储器的基本原理、相联存储器的组成和功能。
5 cache存储器
掌握：1）cache的功能和基本工作原理、cache的命中率的概念与计算方法。
2）主存与cache的地址映射。
地址映射即是应用某种方法把主存地址定位到cache中。
地址映射方式：全相联方式、直接方式和组相联方式的思想与分析方法。
3）了解替换策略的概念。
4）cache的写操作策略的特点。
6虚拟存储器
掌握：
1）虚拟存储器的基本概念及其与主存/cache结构的区别
2）主存-外存层次的基本信息传送单位，即：段、页或段页的划分与使用方法。
3）页式、段式和段页式虚拟存储器各自特点与管理方法。
4）了解主要替换算法的实现与特点。
7存储保护
了解：1）存储区域保护方法，包括：页表保护、段表保护、键式保护和环保护等方法。
2）访问方式保护的思想。
第四章指令系统
1 指令系统的基本概念
指令：就是要计算机执行某种操作的命令。
计算机的指令有：微指令、机器指令和宏指令之分。
微指令：微程序级的命令，它属于硬件；
宏指令：由若干条机器指令组成的软件指令，它属于软件；
机器指令（指令）：介于微指令与宏指令之间，每条指令可完成一个独立的算术运算或逻辑运算。
指令系统：一台计算机中所有机器指令的集合。
包括：复杂指令系统计算机(CISC)、精简指令系统计算机（RISC）。
[指令系统的性能要求]
一个完善的指令系统应满足如下四方面的要求：
完备性、有效性、规整性、兼容性。
[低级语言与硬件结构的关系]
2 指令格式
包括：操作码、地址码、指令字长度、指令助记符。
[操作码]
指令字（简称指令）即表示一条指令的机器字。
指令格式则是指令字用二进制代码表示的结构形式，由操作码字段和地址码字段组成。
操作码字段表征指令的操作特性与功能；地址码字段通常指定参与操作的操作数或操作数的地址。
从操作数的物理位置来说，又可归结为SS型、RR型和RS型等三种类型。[指令字长度]
指令字长度：一个指令字中包含二进制代码的位数。
机器字长：计算机能直接处理的二进制数据的位数，它决定了计算机的运算精度。
3 指令和数据的寻址方式
包括：指令的寻址方式、操作数寻址方式
[指令的寻址方式]
当采用地址指定方式时，形成操作数或指令地址的方式，称为寻址方式。
寻址方式分为两类，既指令寻址方式和数据寻址方式，前者比较简单，后者比较复杂。
[指令的寻址方式]有两种：一种是顺序寻址方式，另一种是跳跃寻址方式。[操作数寻址方式]：形成操作数的有效地址的方法，称为操作数的寻址方式。其主要包括：
1）隐含寻址特点是：在指令中不明显的给出而是隐含着操作数的地址。
2）立即寻址特点是：指令的地址字段指出的不是操作数的地址，而直接是操作数本身。
3）直接寻址特点是：在指令格式的地址字段中直接指出操作数在内存的地址D。
4）间接寻址特点是：指令地址字段中的形式地址D不是操作数的真正地
址，而是操作数地址的指示器，D单元的内容才是操作数的
有效地址。
5）寄存器寻址方式和寄存器间接寻址方式
寄存器间接寻址方式与寄存器寻址方式的区别在于：指令格式中的寄存器内容不是操作数，而是操作数的地址，该地址指明的操作数在内存中。
6）相对寻址方式
相对寻址是把程序计数器PC的内容加上指令格式中的形式地址D而形成操作数的有效地址。程序计数器的内容就是当前指令的地址。
7）基址寻址方式
将CPU中基址寄存器的内容加上指令格式中的形式地址而形成操作数的有效地址。它的优点是可以扩大寻址能力。
8. 变址寻址方式
变址寻址方式与基址寻址方式计算有效地址的方法很相似，它把CPU中某个变址寄存器的内容与偏移量D相加来形成操作数有效地址。但使用变址寻址方式的目的不在于扩大寻址空间，而在于实现程序块的规律变化。
9. 块寻址方式
块寻址方式经常用在输入输出指令中，以实现外存储器或外围设备同内存之间的数据块传送。
10. 段寻址方式这种寻址方式的实质还是基址寻址，方法上采用段寄存器数据自动左移若干位，然后与偏移量相加，进而形成所需的内存地址。
掌握各种寻址方式的有效地址E形成方法及寻址空间的确定。
4 堆栈寻址方式
包括：串联堆栈、存储器堆栈
[串联堆栈]
一些计算机的CPU中有一组专门的寄存器，有16个或更多，它们称为串联堆栈，其中每一个寄存器能保存一个字的数据。数据的入栈或出栈遵循“后进先出”的原则。
[存储器堆栈]
由程序员设指出一部分主存储器来作为堆栈，称为存储器堆栈。
这种堆栈有三个优点：
⑴堆栈能够具有程序员要求的任意长度；
⑵只要程序员喜欢，愿意建立多少堆栈，就能建立多少堆栈；
⑶可以用对存储器寻址的任何一条指令来对堆栈中的数据进行寻址。
注意到：存储器堆栈中，进栈时先存入数据，后修改堆栈指示器；出栈时，先修改堆栈指示器，然后取出数据。
即：栈顶浮动，栈底固定。
5 典型指令
包括：指令的分类、基本指令系统、精简指令系统（RISC）
[指令的分类]主要包括：数据传送指令、算术运算指令、逻辑运算指令、程序控制指令、输入输出指令、字符串处理指令以及特权指令和其他指令。
[基本指令系统]
这些指令的功能具有普遍意义，几乎所有计算机的指令集中都能找到这些指令。
[精简指令系统RISC]
RISC指令系统的最大特点是：
⑴选区使用频率最高的一些简单指令，指令条数少；
⑵指令长度固定，指令格式种类少；
⑶只有取数／存数指令访问存储器，其余指令的操作都在寄存器之间进行。
第五章中央处理器
1 CPU的组成和功能
[CPU器的功能]
CPU需具有四方面的基本功能：指令控制、操作控制、时间控制、数据加工。[CPU的基本组成]
CPU的基本部分由运算器、cache和控制器三大部分组成。掌握各部分的主要功能。
[CPU中的主要寄存器] CPU中至少要有六类寄存器，即：
1.数据缓冲寄存器（DR）；
2.指令寄存器（IR）；
3.程序计数器（PC）；
4.地址寄存器（AR）；
5.累加寄存器（AC）；
6.状态条件寄存器（PSW）
掌握各寄存器的主要功能。
[操作控制器与时序产生器]（了解）
数据通路是许多寄存器之间传送信息的通路。
操作控制器可分为时序逻辑型、存储逻辑型、时序逻辑与存储逻辑结合型三种。
2 指令周期
[指令周期的基本概念] （具体参看课程CAI演示）
掌握：指令周期、CPU周期、时钟周期等概念及其相互关系。
[用方框图语言表示指令周期]
掌握方法的特点：用方框图语言表示的指令周期
方框代表一个CPU周期，方框中的内容表示数据通路的操作或某种控制操作。菱形通常用来表示某种判别或测试，不过时间上它依附于紧接它的前面一个方框的CPU周期，而不单独占用一个CPU周期。
3 时序产生器和控制方式
掌握时序信号的作用和体制，
计算机的协调动作需要时间标志，而时间标志则是用时序信号来体现的。
硬布线控制器中，时序信号往往采用主状态周期-节拍电位-节拍脉冲三级体制。在微程序控制器中，时序信号比较简单，一般采用节拍电位-节拍脉冲二级体制。[时序信号产生器]（了解）
微程序控制器中使用的时序信号产生器由时钟源、环形脉冲发生器、节拍脉冲和读写时序译码逻辑、启停控制逻辑等部分组成，掌握各部分的工作原理。[控制方式]
控制方式即控制不同操作序列时序信号的方法。常用的有同步控制、异步控制、联合控制三种方式，其实质反映了时序信号的定时方式。
4 微程序控制器
掌握： 1）微操作的概念与区别。
2）微指令和微程序的概念。
[微程序控制器原理框图]
它主要由控制存储器、微指令寄存器和地址转移逻辑三大部分组成，理解各部分的主要功能。
[CPU周期与微指令周期的关系]
在串行方式的微程序控制器中:
微指令周期 = 读出微指令的时间 + 执行该条微指令的时间
1.一条机器指令所完成的操作划分成若干条微指令（即：一段微程序）来完成，由微指令进行解释和执行。
2.从指令与微指令，程序与微程序，地址与微地址的一一对应关系来看，前者与内存储器有关，后者与控制存储器有关。
3.每一个CPU周期就对应一条微指令。
5 微程序设计技术
[微命令编码]
微命令编码对微指令中的操作控制字段采用的表示方法。通常有以下三种方
1.直接表示法、
2.编码表示法、
3.混合表示法。
[微地址的形成方法]
通常，产生后继微地址有两种方法：1.计数器方式、 2.多路转移方式。掌握这两种方法的设计特点，尤其是多路转移方式的设计方法。
[微指令格式]
微指令的格式大体分成两类：水平型微指令和垂直型微指令。
掌握这两种格式微指令的设计方法，以及水平型微指令与垂直型微指令的特点比较。
7 传统的CPU
了解：M6800 CPU、Intel 8088 CPU 、IBM 370 系列 CPU和Intel 80486 CPU 等传统CPU的基本结构特点。
8 流水CPU
[并行处理技术] 并行性的两种含义：
同时性指两个以上事件在同一时刻发生；
并发性指两个以上事件在同一时间间隔内发生。
计算机的并行处理技术概括起来主要有以下三种形式：
1.时间并行；
2.空间并行；
3.时间并行+空间并行。
[流水CPU的结构]
理解：1）流水计算机的系统组成机理，即：CPU按流水线方式组织，通常由三部分组成：指令部件、指令队列、执行部件。
2）存储器一般都采用多体交叉存储器。
3）执行段的速度匹配问题：通常采用并行的运算部件以及部件流水线的工作方式来解决。
理解流水CPU的时空图的分析方法。（参阅课程CAI演示）
[流水线分类]
主要分为：指令流水线、算术流水线和处理机流水线。
[流水线中的主要问题]
相关冲突问题：包括：资源相关、数据相关和控制相关。理解产生的原因，及其解决的方法。
9 RISC CPU
了解：1）RISC的三个要素和基于三要素的RISC机器的特征；
2）了解RISC与CISC之间的主要区别。
第六章：总线系统
1总线的概念和结构形态
[总线的基本概念]
一个单处理器系统中的总线，大致分为三类：
(1)内部总线：CPU内部连接各寄存器及运算部件之间的总线。
(2)系统总线：CPU同计算机系统的其他高速功能部件，如存储器、通道等互相连接的总线。
(3)I/O总线：中、低速I/O设备之间互相连接的总线。
[总线的连接方式]：单总线结构、双总线结构和三总线结构等。
[了解总线结构对计算机系统性能的影响]
最大存储容量、指令系统、吞吐量、
[总线的内部结构] 一般包括：地址线、数据线和控制线。
现代总线一般分成如下四部分：
1 数据传送总线：由地址线、数据线、控制线组成。
2 仲裁总线：包括总线请求线和总线授权线。
3 中断和同步总线：用于处理带优先级的中断操作，包括中断请求线和中断认可线。
4 公用线：包括时钟信号线、电源线、地线、系统复位线以及加电或断电的时序信号线等。
目前，大多数计算机采用了分层次的多总线结构。在这种结构中，速度差异较大的设备模块使用不同速度的总线，而速度相近的设备模块使用同一类总线。（如pentium计算机主板的总线结构）
2 总线接口
[信息的传送方式]
计算机系统中，传输信息采用三种方式：串行传送、并行传送和分时传送。但是出于速度和效率上的
考虑，系统总线上传送的信息必须采用方式。
注意串行传送、并行传送与分时传送的各自特点。
[接口的基本概念]
典型的接口通常具有如下功能：
1.控制
接口靠程序的指令信息来控制外围设备的动作，如启动、关闭设备等。2.缓冲
接口在外围设备和计算机系统其他部件之间用作为一个缓冲器，以补偿各种设备在速度上的差异。
3.状态
接口监视外围设备的工作状态并保存状态信息。状态信息包括数据“准备就绪”、“忙”、“错误”等等，供CPU询问外围设备时进行分析之用。
4.转换
接口可以完成任何要求的数据转换，例如并－－串转换或串－－并转换，因此数据能在外围设备和CPU之间正确地进行传送。
5.整理
接口可以完成一些特别的功能，例如在需要时可以修改字计数器或当前内存地址寄存器。
6.程序中断
每当外围设备向CPU请求某种动作时，接口即发生一个中断请求信号到CPU。
3 总线的仲裁、定时和数据传送模式
[总线的仲裁]
为了解决多个主设备同时竞争总线控制权，必须具有总线仲裁部件。
仲裁方式分为集中式仲裁和分布式仲裁
集中式仲裁包括：链式查询方式、计数器定时查询方式和独立请求方式。
分布式仲裁：分布式仲裁不需要中央仲裁器，每个潜在的主方功能模块都有自己的仲裁号和仲裁器。每次总是获胜者的仲裁号保留在仲裁总线上。显然，分布式仲裁是以优先级仲裁策略为基础。
[总线的定时]
定时：指事件出现在总线上的时序关系。
包括两种方式：1）同步定时2）异步定时
[总线数据传送模式]
当代的总线标准大都能支持以下四类模式的数据传送：
读、写操作、块传送操作、写后读、读修改写操作、广播、广集操作
第七章外围设备
1 外围设备概述
包括：外围设备的一般功能和外围设备的分类
外围设备类别：可分为输入设备、输出设备、外存设备、数据通信设备和过程控制设备几大类。
2 显示设备
包括：显示设备的分类与一般概念；字符/图形显示器；图象显示设备；IBM PC 系列机的显示系统
[显示设备的分类与有关概念]
分辨率和灰度级、刷新和刷新存储器、
[了解字符/图形显示器原理]
3 输入设备和打印设备
[输入设备]
常用的计算机输入设备分为图形输入、图像输入、声音输入
[打印设备]
打印输出是计算机最基本的输出形式。与显示器输出相比，打印输出可产生永久性记录，因此打印设备又称为硬拷贝设备
4 硬磁盘存储设备
[了解磁记录原理与记录方式]
计算机的外存储器又称磁表面存储设备。所谓磁表面存储，是用某些磁性材料薄薄地涂在金属铝或塑料表面作载磁体来存储信息。磁盘存储器、磁带存储器
均属于磁表面存储器。
[记录方式] 形成不同写入电流波形的方式，称为记录方式。包括：不归零制(NRZ0)、见“1”就翻不归零制(NRZ1)、调频制(FM)、改进调频制(MFM)等。
[硬磁盘机的基本组成和分类]
硬磁盘机是指记录介质为硬质圆形盘片的磁表面存储器。它主要由磁记录介质、磁盘控制器、磁盘驱动器三大部分组成。
[硬磁盘驱动器和控制器]
磁盘控制器是主机与磁盘驱动器之间的接口。作为主机与驱动器之间的控制器，它需要有两个方面的接口：一个是与主机的接口，
控制外存与主机总线之间交换数据；另一个是与设备的接口，根据
主机命令控制设备的操作。前者称为系统级接口，后者称为设备级
接口
[磁盘上信息的分布] 一般格式：记录面、磁道（柱面）、扇区。
[磁盘存储器的技术指标]
磁盘存储器的主要指标包括存储密度、存储容量、存取时间及数据传输率。
5 软磁盘存储设备（了解）
6 磁带存储设备（了解）
7 光盘存储设备（了解）
第八章输入输出系统
1 外围设备的定时方式与信息交换方式
[外围设备的定时方式]
掌握：1）输入/输出设备同CPU交换数据的过程：
* 速度极慢或简单的外围设备通常采用任意定时方式；
* 慢速或中速的外围设备---- 通常采用异步定时方式。
* 高速的外围设备------------ 通常采用同步定时方式。
2）信息交换方式
程序查询方式
直接内存访问(DMA)方式
2 程序中断方式
[中断的基本概念]
掌握中断的基本概念和工作特点。包括：保存现场、中断屏蔽、中断周期、中断嵌套、单级中断系统和多级中断系统工作原理等概念。
中断处理过程的详细流程图请参见本课程CAI演示。
[单级中断]
掌握：1）单级中断的概念
2）单级中断源的识别方法-----串行排队链法。（其逻辑电路见本课程CAI演示）
3）中断向量的概念及其产生方法
[多级中断]
掌握：1以程序嵌套方式进行工作的多级中断系统，请见本课程CAI演示(a)；
多级中断可分为一维多级中断和二维多级中断，请见CAI演示(b)。
注意到：一维多级中断是指每一级中断里只有一个中断源，而二维多级中断是指每一级中断里又有多个中断源。
对多级中断，重点注意如下几点：
(1)一个系统若有n级中断，在CPU中就有n个中断请求触发器，总称为中断请求寄存器；与之对应的有n个中断屏蔽触发器，总称为中断屏蔽寄存器。与单级中断不同，在多级中断中，中断屏蔽寄存器的内容是一个很重要的程序现场，因此在响应中断时，需要把中断屏蔽寄存器的内容保存起来，并设置新的中断屏蔽状态。一般在某一级中断被响应后，要置“1 ”(关闭)本级和优先权低于本级的中断屏蔽触发器，置“0”(开放)更高级的中断屏蔽触发器，以此来实现正常
(2)多级中断中的每一级可以只有一个中断源，也可以有多个中断源。在多级中断之间可以实现中断嵌套，但是同一级内有不同中断源的中断是不能嵌套的，必
(3) 设置多级中断的系统一般都希望有较快的中断响应时间，因此首先响应哪一级中断和哪一个中断源，都是由硬件逻辑实现，而不是用程序实现。另外，在二维中断结构中，除了有中断优先级排队电路确定优先响应中断级外，还要确定优先响应的中断源，一般通过链式查询的硬件逻辑来实现。显然，这里采用了独立
(4)和单级中断情况类似，在多级中断中也使用中断堆栈保存现场信息。使用堆栈保存现场的好处是：a.控制逻辑简单，保存和恢复现场的过程按先进后出顺序进行。b.每一级中断不必单独设置现场保护区，各级中断现场可按其顺序放在同一个栈里。
2）多级中断源的识别方法------主要采用独立请求方式（独立请求方式的中断优先级排队与中断向量产生的逻辑结构请见课程CAI 演示）
[中断控制器] 了解8259中断控制器的基本结构与工作原理。
[奔腾中断机制] 了解中断类型、中断服务子程序进入过程（参见课程CAI演示
(a)、（b））、以及中断处理过程。
3 DMA方式
[DMA的基本概念] 掌握DMA (直接内存访问)的基本概念和工作特点。
多种DMA至少能执行以下一些基本操作：
(1)从外围设备发出DMA
(2)CPU响应请求，把CPU工作改成DMA操作方式，DMA控制器从
CPU接管总线的控制；(3)由DMA控制器对内存寻址，即决定数据
传送的内存单元地址及数据传送个数的计数，并执行数据传送的操
(4)向CPU报告DMA
注意在DMA方式中，一批数据传送前的准备工作，以及传送结束后的处理工作，均由管理程序承担，而DMA控制器仅负责数据传送的工作。
[DMA传送方式]理解DMA控制器与CPU分时使用内存通常采用以下三种方法：停止CPU访问内存法、周期挪用法、DMA与CPU交替访内法。
[基本的DMA控制器]理解DMA控制器的基本组成、DMA数据传送过程。
[选择型和多路型DMA控制器]了解选择型DMA控制器的工作原理和多路型DMA 控制器原理。
（对链式多路型DMA控制器和独立请求方式多路型DMA控制器有兴趣请见课程CAI演示）
4 通道方式（了解）
[通道的功能]
理解：1）通道的功能（典型的具有通道的计算机系统结构图请见课程CAI演示）2） CPU
3）
[通道的类型]
了解1）选择通道的含义
2）数组多路通道基本思想
5 通用I/O标准接口
（了解）
实验报告 课程名称计算机组成原理部件实验 实验项目实验二运算器组成实验 系别___ _计算机学院 _ ______ 专业___ 计算机科学与技术 ___ 班级/学号___计科1601/55___ 学生姓名 ______罗坤__ ________ 实验日期_（2018年4月12日） 成绩_______________________ 指导教师吴燕
实验二运算器组成实验一．实验目的 （1）掌握算术，逻辑运算单元的工作原理。 （2）熟悉多通用寄存器结构的简单运存器。 （3）进一步熟悉运算器的结构传送通路及控制方法。（4）按给定的各种操作流程完成运算。 二．实验电路
三．试验设备 数据通路板（B板）、控制信号板（A板）各一块。 四．实验数据 R0 ○OH→R0 SW=OH SW-BUS Ys1Ys0=11 LDR0,T4 R1 ○**H→R1 SW=**H SW-BUS Ys1Ys0=11 LDR1,T4 ○(R1)→DR1 YS1YS0=00 R1-BUS LDDR1,T4 ○(DR1)+1→R1 000001 ALU YS1YS0=11 LDR1,T4 YS1YS0=00 R1-BUS R2 ○**H→R2 SW=**H SW-BUS YS1YS0=11 LDR2,T4 ○(R2)→DR2 YS1YS0=00 R2-BUS LDDR2,T4 ○(DR2非)→R2 010110 ALU YS1YS0=11
YS1YS0=00 R2-BUS R1,R0 ○**H→R1 SW=**H SW-BUS Ys1Ys0=11 LDR1,T4 ○(R1)→DR2 YS1YS0=00 R2-BUS LDDR2,T4 ○(DR2) →R0 YS1YS0=00 LDR0,T4 YS1YS0=00 R0-BUS R1,R0 ○**H→R1 SW=**H SW-BUS Ys1Ys0=11 LDR1,T4 ○(R1)→DR1 YS1YS0=00 R1-BUS LDDR1,T4 ○**H→R0 SW=**H SW-BUS Ys1Ys0=11 LDR0,T4 ○(R0)→DR2 YS1YS0=00 R2-BUS LDDR2,T4 ○(DR1)-(DR2)→R0 011001 ALU YS1YS0=11 LDR2,T4 YS1YS0=00
第一章计算机系统概论 计算机的硬件是由有形的电子器件等构成的，它包括运算器、存储器、控制器、适配器、输入输出设备。早起将运算器和控制器合在一起称为CPU（中央处理器）。目前的CPU包含了存储器，因此称为中央处理器。存储程序并按地址顺序执行，这是冯·诺依曼型计算机的工作原理，也是CPU自动工作的关键。 计算机系统是一个有硬件、软件组成的多级层次结构，它通常由微程序级、一般程序级、操作系统级、汇编语言级、高级语言级组成，每一级上都能进行程序设计，且得到下面各级的支持。 习题：4冯·诺依曼型计算机的主要设计思想是什么它包括那些主要组成部分 主要设计思想是：存储程序通用电子计算机方案，主要组成部分有：运算器、逻辑控制装置、存储器、输入和输出设备 5什么是存储容量什么是单元地址什么是数据字什么是指令字 存储器所有存储单元的总数称为存储器的存储容量。每个存储单元都有编号，称为单元地址。如果某字代表要处理的数据，称为数据字。如果某字为一条指令，称为指令字 7指令和数据均存放在内存中，计算机如何区分它们是指令还是数据 每一个基本操作称为一条指令，而解算某一问题的一串指令序列，称为程序 第二章运算方法和运算器
按 对阶操作。 直接使用西文标准键盘输入汉字，进行处理，并显示打印汉字，是一项重大成就。为此要解决汉字的输入编码、汉字内码、子模码等三种不同用途的编码。 1第三章内部存储器 CPU能直接访问内存（cache、主 存） 双端口存储器和多模块交叉存储器属于并行存储器结构。 cache是一种高速缓冲存储器，是为了解决CPU和主存之间速度不匹配而采用的一项重要的硬件技术，并且发展为多级cache体系，指令cache与数据cache分设体 系。要求cache的命中率接近于1 适度地兼顾了二者的优点又尽量避免其缺点，从灵活性、命中率、硬件投资来说较为理想，因而得到了普遍采用。 习题：1设有一个具有20位地址和32位字长的存储器，问： （1）该存储器能存储多少个字节的信息
计算机组成原理补充题 判断题 1．磁盘存储中如果文件长度超过磁道容量，会将其放在同一个记录面上。 2．随机存储存储器的访问时间与存储位置有关。 3．微程序控制器中，一条机器指令对应于一个微程序。 4．任何指令的执行可以由硬件来实现，也可以由软件来完成。 5．通常多级中断系统可实现中断嵌套。 6. RR、RS及SS型指令中，RR型指令的执行速度最慢。 补：7. 通常单级中断系统可实现中断嵌套。 8. RR、RS及SS型指令中，SS型指令的执行速度最慢 9.单管DRAM必须不断刷新是因为其为破坏性读出。 10.磁盘的读出过程是一个磁——电变换。 11.寄存器的间接寻址中，操作数存放在内存的相应单元中。 12.并行技术之所以能提升效率是因期许自身的物理性能得到了改善。 13.流水CPU一定是RISC机器。 14.半导体存储器均为易失性存储器。 15.寄存器间接寻址中，操作数存放在内存的相应单元中。 1.× 2.× 3. √ 4.√ 5.√ 6.× 7.× 8.√ 9.× 10.√ 11.× 12.× 13.×14.×15.× 填空题 1.流水CPU中可能造成“断流”的主要原因是存在数据相关、资源相关和控制相关。 2．双端口存储器和多模块交叉存储器均为并行存储器结构，前者采用空间并行技术，后者采用时间并行技术。 3.集中式仲裁通常可采用优先（级）策略或公平策略选择下一个总线主设备。 4.CPU从主存取出一条指令并执行该指令的时间叫指令周期，它通常包含若干个机器周期。而后者又包含又若干个时钟周期（节拍脉冲）。 5．冯.诺依曼型计算机的工作原理为：存储程序并按地址顺序执行。 6．指令的寻址方式包括顺序寻址和跳跃寻址两种方式。 7．计算机通常使用程序计数器来指定指令的地址。 8．建立Cache的理论依据是程序访问的局部性。 9．磁盘上访问信息的最小物理单位是扇区。 10.计算机系统是由硬件、软件组成的多级层次结构，它通常由微程序级、一般机器级、操作系统级、汇编语言级、高级语言级组成。 补：11.RSIC的三个基本要素：一个有限的简单的指令集、CPU配备大量的通用寄存器、强调对指令流水线的优化。 12.在定点二进制运算器中，减法运算一般用补码运算的二进制加法器。 13.-1的补码用8位二进制表示为1111111。 14.DMA的传送方式停止CPU访问、周期挪用、DMA与CPU交替访问。 15.保存当前正在执行的指令的寄存器IR（指令寄存器）； 指示下一条指令地址的寄存器PC（程序计数器）； 保存当前正在执行的指令地址AR（地址寄存器）； 算术逻辑运算结果通常放在DR（数据寄存器）和通用寄存器。 16.某机字长32位，存储容量1MB，按字节编址，它的寻址范围是0-256K。 单选题 1．中断处理过程中，由硬件完成的操作是。
计算机组成原理试题 一、选择题（共20分，每题1分） 1．零地址运算指令在指令格式中不给出操作数地址，它的操作数来自____C__。 A．立即数和栈顶； B．暂存器； C．栈顶和次栈顶； D．累加器。 2．___C___可区分存储单元中存放的是指令还是数据。 A．存储器； B．运算器； C．控制器； D．用户。 3．所谓三总线结构的计算机是指_B_____。 A．地址线、数据线和控制线三组传输线。 B．I/O总线、主存总统和DMA总线三组传输线； C．I/O总线、主存总线和系统总线三组传输线； D．设备总线、主存总线和控制总线三组传输线．。 4．某计算机字长是32位，它的存储容量是256KB，按字编址，它的寻址范围是_____B_。 A．128K； B．64K； C．64KB； D．128KB。 5．主机与设备传送数据时，采用___A___，主机与设备是串行工作的。 A．程序查询方式； B．中断方式； C．DMA方式； D．通道。 6．在整数定点机中，下述第___B___种说法是正确的。 A．原码和反码不能表示-1，补码可以表示-1； B．三种机器数均可表示-1； C．三种机器数均可表示-1，且三种机器数的表示范围相同； D．三种机器数均不可表示-1。 7．变址寻址方式中，操作数的有效地址是___C___。 A．基址寄存器内容加上形式地址（位移量）； B．程序计数器内容加上形式地址； C．变址寄存器内容加上形式地址； D．以上都不对。 8．向量中断是___C___。 A．外设提出中断； B．由硬件形成中断服务程序入口地址； C．由硬件形成向量地址，再由向量地址找到中断服务程序入口地址
计算机组成原理题解指南 第一部分：简答题 第一章计算机系统概论 1．说明计算机系统的层次结构。 计算机系统可分为：微程序机器级，一般机器级（或称机器语言级），操作系统级，汇编语言级，高级语言级。 第四章主存储器 1．主存储器的性能指标有哪些？含义是什么？ 存储器的性能指标主要是存储容量. 存储时间、存储周期和存储器带宽。 在一个存储器中可以容纳的存储单元总数通常称为该存储器的存储容量。 存取时间又称存储访问时间，是指从启动一次存储器操作到完成该操作所经历的时间。 存储周期是指连续两次独立的存储器操作（如连续两次读操作）所需间隔的最小时间。 存储器带宽是指存储器在单位时间中的数据传输速率。 2．DRAM存储器为什么要刷新？DRAM存储器采用何种方式刷新？有哪几种常用的刷新方式？DRAM存储元是通过栅极电容存储电荷来暂存信息。由于存储的信息电荷终究是有泄漏的，电荷数又不能像SRAM存储元那样由电源经负载管来补充，时间一长，信息就会丢失。为此必须设法由外界按一定规律给栅极充电，按需要补给栅极电容的信息电荷，此过程叫“刷新”。 DRAM采用读出方式进行刷新。因为读出过程中恢复了存储单元的MOS栅极电容电荷，并保持原单元的内容，所以读出过程就是再生过程。 常用的刷新方式由三种：集中式、分散式、异步式。 3．什么是闪速存储器？它有哪些特点？ 闪速存储器是高密度、非易失性的读/写半导体存储器。从原理上看，它属于ROM型存储器，但是它又可随机改写信息；从功能上看，它又相当于RAM，所以传统ROM与RAM的定义和划分已失去意义。因而它是一种全新的存储器技术。 闪速存储器的特点：（1）固有的非易失性，（2）廉价的高密度，（3）可直接执行，（4）固态性能。4．请说明SRAM的组成结构，与SRAM相比，DRAM在电路组成上有什么不同之处？ SRAM存储器由存储体、读写电路、地址译码电路、控制电路组成，DRAM还需要有动态刷新电路。 第五章指令系统 1．在寄存器—寄存器型，寄存器—存储器型和存储器—存储器型三类指令中，哪类指令的执行时间最长？哪类指令的执行时间最短？为什么？ 寄存器-寄存器型执行速度最快,存储器-存储器型执行速度最慢。因为前者操作数在寄存器中，后者操作数在存储器中，而访问一次存储器所需的时间一般比访问一次寄存器所需时间长。2．一个较完整的指令系统应包括哪几类指令？ 包括：数据传送指令、算术运算指令、逻辑运算指令、程序控制指令、输入输出指令、堆栈指令、字符串指令、特权指令等。 3．什么叫指令？什么叫指令系统？ 指令就是要计算机执行某种操作的命令 一台计算机中所有机器指令的集合，称为这台计算机的指令系统。 第六章中央处理部件CPU 1．指令和数据均存放在内存中，计算机如何从时间和空间上区分它们是指令还是数据。 时间上讲，取指令事件发生在“取指周期”，取数据事件发生在“执行周期”。从空间上讲，从内存读出的指令流流向控制器（指令寄存器）。从内存读出的数据流流向运算器（通用寄存器）。
计算机组成原理 一、8 位算术逻辑运算 8 位算术逻辑运算实验目的 1、掌握简单运算器的数据传送通路组成原理。 2、验证算术逻辑运算功能发生器74LS181的组合功能。 8 位算术逻辑运算实验内容 1、实验原理 实验中所用的运算器数据通路如图3－1所示。其中运算器由两片74LS181以并/串形成8位字长的ALU构成。运算器的输出经过一个三态门74LS245(U33)到ALUO1插座，实验时用8芯排线和内部数据总线BUSD0～D7插座BUS1～6中的任一个相连，内部数据总线通过LZD0～LZD7显示灯显示；运算器的两个数据输入端分别由二个锁存器74LS273（U29、U30）锁存，两个锁存器的输入并联后连至插座ALUBUS，实验时通过8芯排线连至外部数据总线EXD0～D7插座EXJ1～EXJ3中的任一个；参与运算的数据来自于8位数据开并KD0～KD7，并经过一三态门74LS245（U51）直接连至外部数据总线EXD0～EXD7，通过数据开关输入的数据由LD0～LD7显示。 图中算术逻辑运算功能发生器74LS181（U31、U32）的功能控制信号S3、S2、S1、S0、CN、M并行相连后连至SJ2插座，实验时通过6芯排线连至6位功能开关插座UJ2，以手动方式用二进制开关S3、S2、S1、S0、CN、M来模拟74LS181（U31、U32）的功能控制信号S3、S2、S1、S0、CN、M；其它电平控制信号LDDR1、LDDR2、ALUB`、SWB`以手动方式用二进制开关LDDR1、LDDR2、ALUB、SWB来模拟，这几个信号有自动和手动两种方式产生，通过跳线器切换，其中ALUB`、SWB`为低电平有效，LDDR1、LDDR2为高电平有效。 另有信号T4为脉冲信号，在手动方式下进行实验时，只需将跳线器J23上T4与手动脉冲发生开关的输出端SD相连，按动手动脉冲开关，即可获得实验所需的单脉冲。 2、实验接线 本实验用到4个主要模块：⑴低8位运算器模块，⑵数据输入并显示模块，⑶数据总线显示模块，⑷功能开关模块（借用微地址输入模块）。
实验三：八位运算器组成实验 一：实验目的： 1：掌握运算器的组成原理、工作原理； 2：了解总线数据传输结构； 3：熟悉简单的运算器的数据通路与控制信号的关系； 4：完成给定数据的算术操作、逻辑操作； 二：实验条件： 1：PC机一台； 2：MAX+PLUSⅡ软件； 三：实验内容（一） 1：所用到的芯片 74181：四位算术逻辑运算单元； 74244：收发器（双向的三态缓冲器） 74273：八位D触发器； 74374：八位D锁存器； 74163：八进制计数器； 7449：七段译码器 2:实验电路图 （1）运算器电路图 （A）数据输入电路由两个十六进制计数器连接成16*16=256进制的计数器，可以实现八位的输入。 （B）运算功能选择电路由一个十六进制计数器组成，可以实现16种不同运算的选择。再加上逻辑运算器上的M位和Cn位的选择，一共可以实现16*3=48种运算功能。内部由一个74163构成。
内部结构： （C）数码管扫描显示电路由一个扫描电路scan和一个七段译码器7449组成，scan 内部是一个二选一的多路复用器。 scan内部结构： （D）运算器电路图
（2）波形仿真图 （A）输入两个数A=05H,B=0AH,O5H DR1,0AH DR2,并通过经由74181在总线上显示。
（B）对两个数进行各种数学运算和逻辑运算。加法运算：输出控制：s4s3s2s1=0001,M=0,CN=0 输出使能：ALU_BUS=0 计算结果：05H+0AH=10H
四：实验内容（二） 给定A,B两个数，设A=05H,B=0AH,完成几种常见的算术运算和逻辑运算画出运算的波形和仿真图 （1）逻辑运算：A and B,A or B,取反/A,A⊙B,A⊕B; /A A⊕B A⊙B A and B A or B 输入控制s3s2s1s0 0000 0110 1001 1011 1110 计算结果FAH 0FH F0H 00H 0FH
计算机组成原理期末考试试题及答案 文稿归稿存档编号：[KKUY-KKIO69-OTM243-OLUI129-G00I-FDQS58-
计算机组成原理试题 一、选择题（共20分，每题1分） 1．零地址运算指令在指令格式中不给出操作数地址，它的操作数来自______。 A．立即数和栈顶； B．暂存器； C．栈顶和次栈顶； D．累加器。 2．______可区分存储单元中存放的是指令还是数据。 A．存储器； B．运算器； C．控制器； D．用户。 3．所谓三总线结构的计算机是指______。 A．地址线、数据线和控制线三组传输线。 B．I/O总线、主存总统和DMA总线三组传输线； C．I/O总线、主存总线和系统总线三组传输线； D．设备总线、主存总线和控制总线三组传输线．。 4．某计算机字长是32位，它的存储容量是256KB，按字编址，它的寻址范围是______。 A．128K； B．64K； C．64KB； D．128KB。 5．主机与设备传送数据时，采用______，主机与设备是串行工作的。 A．程序查询方式； B．中断方式； C．DMA方式； D．通道。 6．在整数定点机中，下述第______种说法是正确的。
A．原码和反码不能表示-1，补码可以表示-1； B．三种机器数均可表示-1； C．三种机器数均可表示-1，且三种机器数的表示范围相 同； D．三种机器数均不可表示-1。 7．变址寻址方式中，操作数的有效地址是______。 A．基址寄存器内容加上形式地址（位移量）； B．程序计数器内容加上形式地址； C．变址寄存器内容加上形式地址； D．以上都不对。 8．向量中断是______。 A．外设提出中断； B．由硬件形成中断服务程序入口地址； C．由硬件形成向量地址，再由向量地址找到中断服务程序入口地址 D．以上都不对。 9．一个节拍信号的宽度是指______。 A．指令周期； B．机器周期； C．时钟周期； D．存储周期。 10．将微程序存储在EPROM中的控制器是______控制器。 A．静态微程序； B．毫微程序； C．动态微程序； D．微程序。 11．隐指令是指______。 A．操作数隐含在操作码中的指令； B．在一个机器周期里完成全部操作的指令； C．指令系统中已有的指令；
《计算机组成原理》习题解答 第1章 1. 解释概念或术语：实际机器、虚拟机器，机器指令、机器指令格式，主机、CPU、主存、I/O、PC、IR、ALU、CU、AC、MAR、MDR，机器字长、存储字长、指令字长、CPI、T C、主频、响应时间、吞吐量、MIPS、MFLOPS。 答：略 2. 如何理解计算机系统的层次结构？说明高级语言、汇编语言及机器语言的差别与联系。 答：⑴计算机系统是由软件和硬件结合而成的整体。为了提高计算机系统的好用性，程序设计语言的描述问题能力越来越强，各种程序设计语言大体上是一种层次结构，即高等级编程语言指令包含低等级编程语言指令的全部功能。 对于使用不同层次编程语言的程序员来说，他们所看到的同一计算机系统的属性是不同的，这些属性反映了同一计算机系统的不同层次的特征，即同一计算机系统可划分成多个层次结构，不同层次的结构反映的计算机系统的特征不同而已。 ⑵机器语言是能够被计算机硬件直接识别和执行的程序设计语言，机器语言是一种面向硬件的、数字式程序设计语言；汇编语言和高级语言均用符号表示机器语言指令，指令很容易阅读和编写、但不能被硬件直接识别和执行，它们均是一种面向软件的、符号式程序设计语言；相对于汇编语言而言，高级语言描述问题的能力更强；高级语言和汇编语言程序必须翻译成机器语言程序后，才能在计算机硬件上执行。 3. 计算机系统结构、计算机组成的定义各是什么？两者之间有何关系？ 答：计算机系统结构是指机器语言程序员或编译程序编写者所看到的计算机系统的属性，包括概念性结构和功能特性两个方面。主要研究计算机系统软硬件交界面的定义及其上下的功能分配。 计算机组成是指计算机硬件设计人员所看到的计算机系统的属性。主要研究如何合理地逻辑实现硬件的功能。 计算机组成是计算机系统结构的逻辑实现。 4. 冯·诺依曼模型的存储程序原理包含哪些内容、对计算机硬件和软件有哪些要求？冯·诺依曼模型计算机的特点有哪些？ 答：存储程序原理是指程序和数据预先存放在存储器中，机器工作时自动按程序的逻辑顺序从存储器中逐条取出指令并执行。 存储程序原理要求存储器是由定长单元组成的、按地址访问的、一维线性空间结构的存储部件；要求软件指令支持用地址码表示操作数在存储器中的地址，指令长度为存储单元长度的倍数，编程语言中必须有转移型指令，以实现程序存储顺序到程序逻辑顺序的转变。 冯·诺依曼模型计算机的特点可归纳为如下几点： ⑴计算机由运算器、控制器、存储器、输入设备和输出设备组成； ⑵存储器是由定长单元组成的、按地址访问的、一维线性空间结构； ⑶程序由指令组成，指令和数据以等同地位存放在存储器中； ⑷机器工作时自动按程序的逻辑顺序从存储器中逐条取出指令并执行； ⑸指令由操作码和地址码组成，操作码用于表示操作的性质，地址码用于表示操作数在
实验一基础汇编语言程序设计 一、实验目的： 1、学习和了解TEC-XP16教学实验系统监控命令的用法。 2、学习和了解TEC-XP16教学实验系统的指令系统。 3、学习简单的TEC-XP16教学实验系统汇编程序设计。 二、预习要求： 1、学习TEC-XP16机监控命令的用法。 2、学习TEC-XP16机的指令系统、汇编程序设计及监控程序中子程序调用。 3、学习TEC-XP16机的使用，包括开关、指示灯、按键等。 4、了解实验内容、实验步骤和要求。 三、实验步骤： 在教学计算机硬件系统上建立与调试汇编程序有几种操作办法。 第一种办法，是使用监控程序的A命令，逐行输入并直接汇编单条的汇编语句，之后使用G命令运行这个程序。缺点是不支持汇编伪指令，修改已有程序源代码相对麻烦一些，适用于建立与运行短小的汇编程序。 第二种办法，是使用增强型的监控程序中的W命令建立完整的汇编程序，然后用M命令对建立起来的汇编程序执行汇编操作，接下来用G命令运行这个程序。适用于比较短小的程序。此时可以支持汇编伪指令，修改已经在内存中的汇编程序源代码的操作更方便一些。 第三种办法，是使用交叉汇编程序ASEC，首先在PC机上，用PC机的编辑程序建立完整的汇编程序，然后用ASEC对建立起来的汇编程序执行汇编操作，接下来把汇编操作产生的二进制的机器指令代码文件内容传送到教学机的内存中，就可以运行这个程序了。适用于规模任意大小的程序。
在这里我们只采用第一种方法。 在TEC-XP16机终端上调试汇编程序要经过以下几步： 1、使教学计算机处于正常运行状态（具体步骤见附录联机通讯指南）。 2、使用监控命令输入程序并调试。 ⑴用监控命令A输入汇编程序 >A 或>A 主存地址 如：在命令行提示符状态下输入： A 2000↙；表示该程序从2000H（内存RAM区的起始地址）地址开始 屏幕将显示： 2000： 输入如下形式的程序： 2000: MVRD R0，AAAA ；MVRD 与R0 之间有且只有一个空格，其他指令相同 2002: MVRD R1，5555 2004: ADD R0，R1 2005: AND R0，R1 2006: RET ；程序的最后一个语句，必须为RET 指令 2007:（直接敲回车键，结束A 命令输入程序的操作过程） 若输入有误，系统会给出提示并显示出错地址，用户只需在该地址重新输入正确的指令即可。 ⑵用监控命令U调出输入过的程序并显示在屏幕上 >U 或>U 主存地址
1.刷新存储器的重要性能指标是它的带宽。若显示工作方式采用分辨率为1024*768，颜色深度24位，帧频（刷新速度）为72Hz,求： 1）刷新存储器的容量是多少 2）刷新存储器的带宽是多少 1）刷新存储器的容量= 1024*768 * 24bit= 2）帧频（刷新速度）为72Hz指的是：每秒钟读72次， 所以，刷新存储器的带宽=1024*768 * 24bit *72 次/秒=162MB/s 2.试推导磁盘存储器读写一块信息所需要的总时间 读写一块总时间TB=平均找道时间Ts+平均等待时间Tw +读写传输时间Tt 读写一块总时间TB=平均找道时间+平均等待时间+读写传输时间=Ts+Tw+Tt 1）Tw 设磁盘每秒r转，每条磁道N个字，则数据传输率=rN个字/秒 转一周的时间=1/r,所以 Tw =1/2*(1/r)=1/(2r) 2）Tt 又设每块的字数是n,一旦读写头定位在该块，则Tt≈n/(rN)秒 所以TB=Ts+ 1/(2r)+ n/(rN) 秒 3.采用串行接口进行7位ASCII码传送，带有一位奇偶校验位、一位起始位和一位停止位，当波特9600波特时，字符传送率是 9600波特=9600bit/秒 =9600 bit*(1字符/10bit)/秒 =960字符/秒 4．某总线在一个总线周期中并行传送8个字节的信息，设一个总线周期等于一个总线时钟周期，总线时钟频率为70MHz,求总线带宽 Dr=8字节/T秒=8*70*10^6≈420MB/秒 5.某机器CPU中有16个寄存器，运行某中断处理程序时，仅用到其中的2个寄存器，请问响应中断而进入该中断处理程序时是否将通用寄存器内容保存到主存中去需保存几个寄存器 要将通用寄存器内容保存到主存中去。 只要保存中断处理程序用到的那2个寄存器的内容。 1.已知cache的存储周期是40ns,主存存储周期200ns, cache/主存系统平均50ns,求cache的命中率访问n个字，设命中率为H cache/主存系统的平均访问时间 =命中cache的时间+不命中cache的主存访问时间 =H*Tc+(1-H)*Tm =H*40+(1-H)*200 =50
图16 启停单元布局图 序电路由1片74LS157、2片74LS00、4个LED PLS2、PLS3、PLS4）组成。当LED发光时 图17
图17 时序单元布局图 （二）启停、脉冲单元的原理 1．启停原理：（如图18） 启停电路由1片7474组成，当按下RUN按钮，信号输出RUN=1、STOP=0，表示当前实验机为运行状态。当按下STOP 按钮，信号RUN=0、STOP=1，表示当前实验机为停止状态。当 系统处于停机状态时，微地址、进位寄存器都被清零，并且可 通过监控单元来读写内存和微程序。在停止状态下，当HALT 时有一个高电平，同时HCK有一个上升沿，此时高电平被打入 寄存器中，信号输出RUN=1、STOP=0，使实验机处于运行状态。
图18 启停单元原理图 2．时序电路： 时序电路由监控单元来控制时序输出（PLS1、PLS2、PLS3、PLS4）。实验所用的时序电路（如图19）可产生4个等间隔的时序信号PLS1、PLS2、PLS3、PLS4。为了便于监控程序流程，由监控单元输出PO信号和SIGN脉冲来实现STEP（微单步）、GO （全速）和HALT（暂停）。当实验机处于运行状态，并且是微单步执行，PLS1、PLS2、PLS3、PLS4分别发出一个脉冲，全速执行时PLS1、PLS2、PLS3、PLS4脉冲将周而复始的发送出去。在时序单元中也提供了4个按钮，实验者可手动给出4个独立的脉冲，以便实验者单拍调试模型机。
图19 时序电路图 实验步骤 1．交替按下“运行”和“暂停”，观察运行灯的变化（运行：RUN 亮；暂停：RUN灭）。 2．把HALT信号接入二进制拨动开关，HCK接入脉冲单元的PLS1。按下表接线 接入开关位号 信号定 义 HCK PLS1孔 HALT H13孔 3．按启停单元中的停止按钮，置实验机为停机状态，HALT=1。 4．按脉冲单元中的PLS1脉冲按键，在HCK上产生一个上升
一、简答题 1、试述浮点数规格化的目的和方法。 答：浮点的规格化是为了使浮点数尾数的最高数值位为有效数位。当尾数用补码表示时，若符号位与小数点后的第一位不相等，则被定义为已规格化的数，否则便是非规格化数。通过规格化，可以保证运算数据的精度。 方法：进行向左规格化，尾数左移一位，阶码减1，直到规格化完毕。 2、简述循环冗余码（CRC）的纠错原理。 答：CRC码是一种纠错能力较强的校验码。在进行校验时，先将被检数据码的多项式用 生成多项式G（X）来除，若余数为0，说明数据正确；若余数不为0，则说明被检数据有错。 只要正确选择多项式G（X），余数与CRC码出错位位置的对应关系是一定的，由此可以 用余数作为判断出错位置的依据而纠正出错的数据位。 3、DRAM存储器为什么要刷新？有几种刷新方式? DRAM存储元是通过栅极电容存储电荷来暂存信息。由于存储的信息电荷终究是有泄漏的，电荷数又不能像 SRAM存储元那样由电源经负载管来补充，时间一长，信息就会丢失。为此必须设法由外界按一定规律给栅 极充电，按需要补给栅极电容的信息电荷，此过程叫“刷新”。 ①集中式---正常读/写操作与刷新操作分开进行，刷新集中完成。 ②分散式---将一个存储系统周期分成两个时间片，分时进行正常读/写操作和刷新操作。 ③异步式---前两种方式的结合，每隔一段时间刷新一次，保证在刷新周期内对整个存储器 刷新一遍。 4、CPU中有哪些主要寄存器？简述这些寄存器的功能。 （1）指令寄存器（IR）：用来保存当前正在执行的一条指令。 （2）程序计数器（PC）：用来确定下一条指令的地址。 （3）地址寄存器（AR）：用来保存当前CPU所访问的内存单元的地址。 （4）缓冲寄存器（DR）： <1>作为CPU和内存、外部设备之间信息传送的中转站。 <2>补偿CPU和内存、外围设备之间在操作速度上的差别。 <3>在单累加器结构的运算器中，缓冲寄存器还可兼作为操作数寄存器。 （5）通用寄存器（AC）：当运算器的算术逻辑单元（ALU）执行全部算术和逻辑运算时，为ALU提供一个工作区。 （6）状态条件寄存器：保存由算术指令和逻辑指令运行或测试的结果建立的各种条件码内容。除此之外，还保存中断和系统工作状态等信息，以便使CPU和系统能及时了解机器运行状态和程序运行状态。 5、中断处理过程包括哪些操作步骤？ 关闭中断标识,重要数据入栈, 处理中断服务功能, 数据出栈, 恢复中断标识, 开中断.
河南农业大学 计算机组成原理实验报告 题目简单机模型实验 学院信息与管理科学学院 专业班级计算机科学与技术2010级1班 学生姓名张子坡（1010101029） 指导教师郭玉峰 撰写日期：二○一二年六月五日
一、实验目的： 1.在掌握各部件的功能基础上，组成一个简单的计算机系统模型机； 2．了解微程序控制器是如何控制模型机运行的，掌握整机动态工作过程； 3定义五条机器指令，编写相应微程序并具体上机调试。 二、实验要求： 1.复习计算机组成的基本原理； 2.预习本实验的相关知识和内容 三、实验设备： EL-JY-II型计算机组成原理试验系统一套，排线若干。 四、模型机结构及工作原理： 模型机结构框图见实验书56页图6-1. 输出设备由底板上上的四个LED数码管及其译码、驱动电路构成，当D-G和W/R均为低电平时将数据结构的数据送入数据管显示注：本系统的数据总线为16位，指令、地址和程序计数器均为8位。当数据总线上的数据打入指令寄存器、地址寄存器和程序寄存器时，只有低8位有效。 在本实验我们学习读、写机器指令和运行机器指令的完整过程。在机器指令的执行过程中，CPU从内存中取出一条机器指令到执行结束为一个指令周期，指令由微指令组成的序列来完成，一条机器指令对应一段微程序。另外，读、写机器指令分别由相应的微程序段来完成。
为了向RAM中装入程序和数据，检查写入是否正确，并能启动程序执行，必须设计三个控制操作微程序。 存储器读操作（MRD）：拨动清零开关CLR对地址、指令寄存器清零后，指令译码器输入CA1、CA2为“00”时，按“单步”键，可对RAM连续读操作。 存储器写操作（MWE）：拨动清零开关CLR对地址、指令寄存器清零后，指令译码器输入CA1、CA2为“10”时，按“单步”键，可对RAM连续写操作。 启动程序（RUN）：拨动开关CLR对地址、指令寄存器清零后，指令译码器输入CA1、CA2为“11”时，按“单步”键，即可转入第01号“取指”微指令，启动程序运行。 注：CA1、CA2由控制总线的E4、E5给出。键盘操作方式有监控程序直接对E4、E5赋值，无需接线。开关方式时可将E4、E5接至控制开关CA1、CA2，由开关控制。 五、实验内容、分析及参考代码： 生成的下一条微地址 UA5 UA0 MS5 MS0 微地址
实验3 MIPS指令系统和MIPS体系结构 一.实验目的 （1）了解和熟悉指令级模拟器 （2）熟悉掌握MIPSsim模拟器的操作和使用方法 （3）熟悉MIPS指令系统及其特点，加深对MIPS指令操作语义的理解（4）熟悉MIPS体系结构 二. 实验内容和步骤 首先要阅读MIPSsim模拟器的使用方法，然后了解MIPSsim的指令系统。（1）、启动MIPSsim （2）、选择“配置”->“流水方式”选项，使模拟器工作在非流水方式。
（3）、参照使用说明，熟悉MIPSsim模拟器的操作和使用方法。 （4）、选择“文件”->“载入程序”选项，加载样例程序 alltest.asm，然后查看“代码”窗口，查看程序所在的位置。 （5）、查看“寄存器”窗口PC寄存器的值：[PC]= 0x00000000 。
（6）、执行load和store指令，步骤如下： 1)单步执行一条指令（F7）。 2)下一条指令地址为 0x00000004 ，是一条有(有，无)符号载入字节 (字节，半字，字)指令。 3)单步执行一条指令（F7）。 4)查看R1的值，[R1]=-128。
5)下一条指令地址为 0x00000008 ，是一条(有，无)符号载入字(字节，半字，字)指令。 6)单步执行1条指令。 7)查看R1的值，[R1]=128。 8)下一条指令地址为 0x0000000C ，是一条无(有，无)符号载入字(字节，半字，字)指令。 9)单步执行1条指令。
10)查看R1的值，[R1]=128。 11)单步执行1条指令。 12)下一条指令地址为 0x00000014 ，是一条保存字(字节，半字，字)指令。 13）单步执行一条指令。
测验1 一. （10分）求[X]补、[X/2]补、[X/4]补、[2X]补=？ X= -43/64 解： X=（-43/64）10=（-0.101011）2 [X]补= 1.010101 X/2]补= 1.101010 或[X/2]补= 1.101011 [X/4]补= 1.110101 [2X]补= 溢出 二. （12分）定点数的表示范围。 32位整数原码。25位小数原码。 28位整数补码。27位小数补码。 解： N+1位的机器数 32位整数原码的表示范围：+(2^31—1）~ -(2^31—1） 25位小数原码的表示范围：+(1—2^-24）~ -(1—2^-24）28位整数补码的表示范围：+(2^27—1）~ -2^27 27位小数补码的表示范围：+(1—2^-26）~ -1.0 三．（16分）定点补码加减法。求X+Y，X—Y X= -0.5625，Y= +39/64 解： X=（-0.5625）10=（-0.1001）2
Y=（+39/64）10=（+0.100111）2 采用7位机器数（N=6）[X]补= 1.011100 [Y]补= 0.100111 [X+Y]补=[X]补+[Y]补= 11.011100+ 00.100111 =00.000011 取双符号位运算 11.011100 + 00.100111 00.000011 X+Y= +0.000011 [-Y]补= 1.011001 [X—Y]补=[X]补+[-Y]补= 11.011100+11.011001 = 溢出 11.011100 + 11.011001 10.110101
五． （16分）移码加减法。求X+Y ， X —Y X= -69，Y= +57， 解： X=（-69）10=（-1000101）2 Y=（ +57）10=（+111001）2 [X]补移 = 00111011 （N=7） [Y]补 = 00111001 [Y]移 [X+Y]移 = [X]移+[Y]补 = 00111011+00111001 = 000111011+000111001 = 001110100 [X+Y]补 X+Y= （-1100）2=（-12）10 四. （8分）浮点数表示范围。尾数12位原码，阶码8位补码。 写出该浮点数能表示的：最大正数，绝对值最大负数，最小正数， 绝对值最小负数。 解： 最大正数 绝对值最大负数 最小正数 绝对值最小负数 规格化 1 21172)21(--?-1 21172)21(--?--7 2122--?7 2122--?-非规格化 121172)21(--?-121172)21(--?--721122--?721122--?-
计算机科学技术系王玉芬2012年11月3日
基础实验部分该篇章共有五个基础实验组成，分别是： 实验一运算器实验 实验二存储器实验 实验三数据通路组成与故障分析实验 实验四微程序控制器实验 实验五模型机CPU组成与指令周期实验
实验一运算器实验 运算器又称作算术逻辑运算单元（ALU），是计算机的五大基本组成部件之一，主要用来完成算术运算和逻辑运算。 运算器的核心部件是加法器，加减乘除运算等都是通过加法器进行的，因此，加快运算器的速度实质上是要加快加法器的速度。机器字长n位，意味着能完成两个n位数的各种运算。就应该由n个全加器构成n位并行加法器来实现。通过本实验可以让学生对运算器有一个比较深刻的了解。 一、实验目的 1．掌握简单运算器的数据传输方式。 2．掌握算术逻辑运算部件的工作原理。 3. 熟悉简单运算器的数据传送通路。 4. 给定数据，完成各种算术运算和逻辑运算。 二、实验内容： 完成不带进位及带进位的算术运算、逻辑运算实验。 总结出不带进位及带进位运算的特点。 三、实验原理： 1.实验电路图
图4-1 运算器实验电路图
2.实验数据流图 图4-2 运算器实验数据流图 3.实验原理 运算器实验是在ALU UNIT 单元进行；单板方式下，控制信号，数据，时序信号由实验仪的逻辑开关电路和时序发生器提供，SW7－SW0八个逻辑开关用于产生数据，并发送到总线上；系统方式下，其控制信号由系统机实验平台可视化软件通过管理CPU 来进行控制，SW7－SW0八个逻辑开关由可视化实验平台提供数据信号。 （1）DR1，DR2：运算暂存器， （2）LDDR1：控制把总线上的数据打入运算暂存器DR1，高电平有效。 （3）LDDR2：控制把总线上的数据打入运算暂存器DR2，高电平有效。 （4）S3，S2，S1，S0：确定执行哪一种算术运算或逻辑运算（运算功能表见附录1或者课本第49页）。 （5）M ：M ＝0执行算术操作；M ＝1执行逻辑操作。 （6）/CN ：/CN ＝0表示ALU 运算时最低位加进位1；/CN ＝1则表示无进位。 （7）ALU －BUS ：控制运算器的运算结果是否送到总线BUS ，低电平有效。 （8）SW －BUS ：控制8位数据开关SW7－SW0的开关量是否送到总线，低电平有效。 四、实验步骤： 实验前首先确定实验方式（是手动方式还是系统方式），如果在做手动方式实验则将方式选择开关置手动方式位置（31个开关状态置成单板方式）。实验箱已标明手动方式和系统方式标志。所有的实验均由手动方式来实现。如果用系统方式，则必须将系统软件安装到系统机上。将方式标志置系统模式位置。学生所做的实验均在系统机上完成。其中包括高 ALU DR1 DR2 LDDR1 T4 LDDR2 T4 S1 S2 M0 S0 CN S3
《计算机组成原理》试题 一、（共30分） 1.(10分) (1)将十进制数+107/128化成二进制数、八进制数和十六进制数（3分） (2)请回答什么是二--十进制编码?什么是有权码、什么是无权码、各举一个你熟悉的有权码和无权码的例子？（7分） 2.已知X=0.1101,Y=-0.0101,用原码一位乘法计算X*Y=?要求写出计算过程。(10分) 3.说明海明码能实现检错纠错的基本原理?为什么能发现并改正一位错、也能发现二位错，校验位和数据位在位数上应满足什么条件？（5分） 4.举例说明运算器中的ALU通常可以提供的至少5种运算功能?运算器中使用多累加器的好处是什么?乘商寄存器的基本功能是什么?(5分) 二、(共30分) 1.在设计指令系统时,通常应从哪4个方面考虑?(每个2分,共8分) 2.简要说明减法指令SUB R3,R2和子程序调用指令的执行步骤(每个4分，共8分) 3.在微程序的控制器中，通常有哪5种得到下一条指令地址的方式。(第个2分，共10分） 4.简要地说明组合逻辑控制器应由哪几个功能部件组成？(4分） 三、（共22分） 1.静态存储器和动态存储器器件的特性有哪些主要区别？各自主要应用在什么地方？（7分） 2.CACHE有哪3种基本映象方式，各自的主要特点是什么？衡量高速缓冲存储器（CACHE）性能的最重要的指标是什么？（10分） 3.使用阵列磁盘的目的是什么？阵列磁盘中的RAID0、RAID1、RAID4、RAID5各有什么样的容错能力？（5分） 四、（共18分） 1.比较程序控制方式、程序中断方式、直接存储器访问方式，在完成输入/输出操作时的优缺点。（9分） 2.比较针式、喷墨式、激光3类打印机各自的优缺点和主要应用场所。（9分） 答案 一、（共30分） 1.(10分) (1) (+107/128)10 = (+1101011/10000000)2 = (+0.1101011)2 = (+0.153)8 = (+6B)16 (2) 二-十进制码即8421码，即4个基2码位的权从高到低分别为8、4、2、1，使用基码的0000，0001，0010，……，1001这十种组合分别表示0至9这十个值。4位基二码之间满足二进制的规则，而十进制数位之间则满足十进制规则。 １
计算机组成原理实验报告 学院信息与管理科学学院 专业班级计算机科学与技术2010级2班学生姓名毛世均 1010101046 指导教师郭玉峰 撰写日期：二○一二年六月四日
SA4=1 1.根据上边的逻辑表达式，分析58页图6-2的P1测试和P4测试两条指令的微地址转移方向。 P1测试:进行P1测试时，P1为0，其他的都为1, 因此SA4=1， SA3=I7，SA2=I6，SA1=，SA0=I4 微地址011001，下址字段为001000下址字段001000译码后，高两位不变，仍然为00，低四位受到机器指令的高四位I7-I4的影响。 机器指令的高四位为0000时，下一条微指令地址为001000，转到IN 操作。机器指令高四位0010时，下一条微指令地址为001010，转到MOV 操作。机器指令高四位为0001时，下一条微指令地址为001001，转到ADD 操作。机器指令高四位为0011时，下一条微指令地址为001011，转到OUT 操作。机器指令高四位为0100时，下一条微指令地址001100，转到JMP 操作 P4测试:进行P4测试时，P4为0，其他的都为1. 因此SA4=SA3=SA2=1，SA1=CA2，SA0=CA1 微地址000000，下址字段为010000. 010000被译码之后，高四位不变，0100低两位由CA2和CA1控制。CA2和CA1的值是由单片机的键盘填入控制的。 当实验选择CtL2=1时，CA2和CA1被填入0和1，这时低两位被译码电路翻译成01，所以下一条微地址就是010001，然后进入写机器指令的状态。当实验选择CtL2=2时，CA2和CA1被填入1和0，这时低两位被译码电路翻译成10，所以下一条微地址就是010010，然后进入读机器指令的状态。当实验选择CtL2=2时，CA2和CA1被填入1和1，这时低两位被译码电路翻译成 11，所以下一条微地址就是010011，然后进入运行机器指令的状态。 2.分析实验六中五条机器指令的执行过程。