MOS 管集成电路设计》期中论文CMOS 二输入与非门设计
日期：2015 年 5 月21 日
目录
一电路设计
1.1与非门基础 (3)
1.2 CMOS二输入与非门 (4)
二版图设计
2.1 LASI7软件介绍 (5)
2.2版图设计过程 (5)
三规则检查 (8)
四LTspice 仿真 (10)
4.1电路仿真分析软件简介 (10)
4.2 LTspice仿真过程 (11)
五总结 (15)
六参考文献 (15)
摘要
MOS（Metal-Oxide-Semiconductor ）晶体管是一种金属- 氧化物半导体硅场效应管，分为PMO管和NMO管两种，由NMO和PMOS共同构成的电路即为CMO电路。和传统的TTL电路相比，MOS H成电路具有功耗较低，速度较快，输入阻抗高，热稳定性好等优点，因而在目前有着广泛的应有，可以预见的是，MOS集成电路代替TTL电路已是大势所趋。
与非门是一种数字电路的基本逻辑电路，可以看做是与门与非门的结合，若当输入均为高电平（1），则输出为低电平（0）；若输入中至少有一个为低电平（0），则输出为高电平（1），在数字电路中有着非常重要的作用。
本设计旨在采用CMO设计一个二输入的与非门，根据需要，它由两个PMO（M3和M4和两个NMO（M1和M2构成。其中，两个PMO作为上拉管，两个NMO作为下拉管，两个输入信号A和B分别加在两对互补的NMO管和PMO管的栅极上，输出从他们的漏极引出。设计完之后，用LASI7 软件画出版图并进行规则检查。
关键词：CMO、S 与非门、逻辑电路、LASI7
一电路设计
1.1与非门基础
与非门是数字电路中一种重要的逻辑电路，本设计设计的是二输入与非门，它有两个输入端和一个输出端，当输入均为高电平，输出为低电平；若输入中至少有一个为低电平，贝揃出为高电平，其逻辑符号如图1所示
图1二输入与非门逻辑符号
由于有两个输入，所以真值表中它的组合共有4种形式，如表1
所示
表1二输入与非门真值表
1.2 CMOS二输入与非门
二输入与非门的下拉管由串联的NMOST M1和M2组成，上拉管则由并联的PMO管的M3和M4构成。两个输入信号A和B分别加在两对互补的NMO管和PMOST的栅极上，输出从他们的漏极引出。
当两个输入端A和B窦唯高电平时，两只NMO下拉管M1和M2 都导通，而两只PMOSb拉管M3和M4都截止，电源V DD和地之间没有电流通路形成，输出被导通的NMO下拉管拉倒低电平0,则输出为低电平；只要两个输入端有低电平输入，其对应的PMOSt拉管导通，但NMO下拉管截止，电源V DD到地之间没有电流通路形成，输出被导通的上拉管拉到V^D即输出高电平。与真值表相对照，发现该电路实现了二输入与非门的功能。用Multisim画出电路设计如图2所示
图2 CMOSX输入与非门
二版图设计
2.1 LASI7 软件介绍
LASIS是一个通用的IC布线和设计系统。LASI可以用于各种电路的设计和布线，LASI 的图形功能很强，能够输入原理图并对其进行分析。LASI 由一个主要的画图主程序和几个工具程序组成。包括GDS CIF、DXF格式转换工具、位图格式的设计规则检查工具和一个能从原理图提取SPICE文件的图形化的SHPICE编译器。LASI在80 年代中被作者用来在MS-DO下作为自己设计IC的软件，后来作者开发了WINDOWS的LASI。LASI本身不支持SPICE仿真，但是LASI能够与现有很好的SPICE仿真工具集成。另外，LASI作为一个开放式的项目，相关的电路资源十分丰富。
2.2 版图设计过程
完成了电路原理图设计之后，需要用LASI7 进行版图的设计。打开LASI7 之后，首先要对各层属性进行设计，点击Attr 按钮，在弹出的对话框中即可进行相关层属性的设置。如图 3 所示
Layer Attributes
Attribute! Tabte 1
5or
[~F][y][v )m[~^~]T~]mrT~)[ncv]iv )rv"]r^~]
□ □□目回罔園頤叼■
? BcocnciJcmDciJczicn 垄画畐區n
Dash _QJ -------------------------------------------
B ----------------------
CS ------------------- CZ) -------------------
图3 Attr 界面
本设计对板层属性的设置如表 2所示 Layer Color Fill Dash CONT A 13 0 NWEL W 0 3 NSEL G 0 0 PSEL Y 0 0 POLI R 7 0 MET1 B 9 0 ACTV
G
3
表2板层属性设置
接下来设置栅格属性，打开 Cnfg 对话框进行设置，如图4所示
■ E PADS 囲 ■
PWEL 41 ■
NWEL 4?
■ 匚 AC7V 43
■ □ PSEL 44 ■ □ NSEL 45 ■ 0POL1 46 ■
E MET1 49
0K
页 -------------------
|y|ARRW □ OTLN 5CHW NTXT _ CTXT Dixr _|PTXT J CONT
1
」V1A1
□ MFR □ OVGL
卩0L2
PEAS CWEL
二 V1A2
_MET3
生 32 33 開 37 35 罰
Cn'g (Dra ? n g Corf gLraTjorQ^|
图5 NMOS 版图
图 6 PMOS 版图
Draw Resabiion 1 WO
Conwnor FLC Felder
Cell ResaLTioi 敏 Shial Cell Outkre 5dld 呼 Drts 、Hde
图4 Cnfg 设置
在设置完成之后，先新建一个cell ，命名为NMO ,采用N 掺杂， 在该cell 中画出NMO ,如图5所示。在新建cell ，命名为PMOS 采用P 掺杂，N 阱工艺画出PMOS 如图6所示
Opticme |~| Ude lODtiaE ^I'.fee- Te^iToobar | De niter ~op Todber □ Lkt d Cgfriinanc Mwu ~~| Lock Wxtow Fra? |TjndfSihell Adi 禅 Madk |J| Snow
n
Ml [rrpert Oriy Nw Layier N LFI I MIS I Lnyc^ Descrndng L^| ■Jhdup Sef* Savrig Cdl |
严屯k In
CXI
l~~l 03 低 Vflieri Ckvslro □ Wrttt OdTLCFomat
I I Tjm> cn W HS Mooetoc L TILA |T 」rnonrRdU i Cikz? Sd /ai | T 」m eff Tcgge Redr?
Working 订
片◎容
0.5
Da Side
Edkre
在画好了NMO$口PMO之后，再新建一个cell，调出NMO和PMOS 画出最终需要的CMO二输入与非门。其中，电源部分采用N阱工艺, 同时加入N掺杂，GN［部分采用P掺杂。如图7所示
图7 CMOSX输入与非门
三规则检查
在设计好了版图之后，需要对相关的规则的进行检查。点击System-LasiDrc-Setup-Browse，将规则导入，如图8所示，点击“0K。
图8规则导入
导入完成后点击Go即开始检查，结果如图9和图10所示Sc alih rilg Ar rm
图9规则检查过程
La s i Dru
DRC Completed ... 0 Total Maps
Total Run Time: OhrQrin-feec
图10规则检查结果
从检查结果可以看出，本设计没有错误
四LTspice 仿真
4.1电路仿真分析软件简介
电路仿真(simulation )分析软件很多，有用于模拟电路的、有
用于数字电路的、有既可以用于数字电路也可以用于模拟电路的，而且在这些软件中，有的功能非常强大，用户使用起来很方便、并且容易入手，而有些就要逊色多了，用户可以根据实际情况选择适合的。LTspice是集成电路仿真分析软件其中之一，它是一个可视化的图形输入电路仿真软件，在win dows操作系统下运行。Linear Tech no logy 公司是一家大型的美国电子元器件制造商，它生产各种各样电子元器件，有模拟电路元器件、有数字电路元器件等等。
Lin ear Tech no logy Corporati on 的LTspice/SwitcherCAD 是一款免费易用强大无限制的电路图编辑和仿真工具。有spice netlist
导出功能(也可以导出标准spice之外的其他软件的网表格式)，方便配合其它仿真工具。
4.2 LTspice 仿真过程
首先打开LTspice ，新建一个原理图界面，找到相关的元器件画 出二输入与非门的原理图，如图 11所示。同时，需要设计 PMO 番口 NMO 的相关参数，这里讲 PMOS 口 NMOS 勺长宽都设为0.18卩，如图
12、13所示
NMOS 1
M2 _,
~I
M3 ■ PMOS
PMOS
图11二输入与非门电路原理图
图12 PMOS 参数设定
图13 NMOS参数设定
接下来新建一个符号界面，对电路原理图进行封装，如图14所示。这里需要注意符号文件保存的名称要和原理图一致，否则仿真时软件将因为找不到底层文件而不能运行。
图14符号界面封装图
最后要给封装好的模块添加信号源。新建一个原理图，找到封装
模型，加入信号源。设置相关的输入信号，仿真类型为仿真做准备。如图15所示
V2
)
PULSEfO 5 0 0 0 1m 4m 3)
A
VDD
F
B
VS
)
PULSE(D 5 0 0 0 3m 4m 3)
图15仿真原理图
完成了以上内容之后就可以进行仿真验证了。在这里，输入信号A是一个幅值为5V,周期为4ms,脉冲宽度为1ms上升时间和下降时间都为0的方波，如图16所示；输入信号E是一个幅值为5V, 周期为4 ms 脉冲宽度为3 ms上升周期和下降周期都为0的方波, 如图17所示。并对它们选用3个周期进行仿真验证。
b.OV
45￥彳
43-
3.SV-
3.0V-
*?胡
?.5v-^
l.OV
0.5V-I
°3 i r r~"—T r—""??r r r n r
V1
'Fy 5v
R se*r?1
.(ran 0 12m 0 OJm
图17信号A波形图
图18信号B波形图
从中可以看出，虽然上升时间和下降时间以及延时时间都设为了0,但波形还是出现了明显地瑕疵。
点击F之后观察输出信号如图19所示。
图19输出波形图
从表1可以知道，与非门只有当输入信号都为1时输出才为0, 其它组合下输出都为0,对比图17,18,19可以发现，仿真得到的结果与理论分析是吻合的。
成绩评定表
课程设计任务书
目录 1 绪论 (1) 1.1设计背景 (1) 1.2设计目标 (1) 2 四输入与非门电路 (2) 2.1电路原理图 (2) 2.2四输入与非门电路仿真观察波形 (2) 2.3四输入与非门电路的版图绘制 (3) 2.4四输入与非门版图电路仿真观察波形 (4) 2.5LVS检查匹配 (5) 总结 (7) 参考文献 (8) 附录一：电路原理图网表 (9) 附录二：版图网表 (10)
1 绪论 1.1 设计背景 tanner是用来IC版图绘制软件，许多EDA系统软件的电路模拟部分是应用Spice程序来完成的，而tanner软件是一款学习阶段应用的版图绘制软件，对于初学者是一个上手快，操作简单的EDA软件。 Tanner集成电路设计软件是由Tanner Research 公司开发的基于Windows 平台的用于集成电路设计的工具软件。该软件功能十分强大，易学易用，包括S-Edit，T-Spice，W-Edit，L-Edit与LVS，从电路设计、分析模拟到电路布局一应俱全。其中的L-Edit版图编辑器在国内应用广泛，具有很高知名度。 L-Edit Pro是Tanner EDA软件公司所出品的一个IC设计和验证的高性能软件系统模块，具有高效率，交互式等特点，强大而且完善的功能包括从IC设计到输出，以及最后的加工服务，完全可以媲美百万美元级的IC设计软件。L-Edit Pro包含IC设计编辑器(Layout Editor)、自动布线系统(Standard Cell Place & Route)、线上设计规则检查器（DRC）、组件特性提取器（Device Extractor）、设计布局与电路netlist的比较器(LVS)、CMOS Library、Marco Library，这些模块组成了一个完整的IC设计与验证解决方案。L-Edit Pro丰富完善的功能为每个IC设计者和生产商提供了快速、易用、精确的设计系统。 1.2设计目标 1.用tanner软件中的原理图编辑器S-Edit编辑四输入与非门电路原理图。 2.用tanner软件中的W-Edit对四输入与非门电路进行仿真，并观察波形。 3.用tanner软件中的L-Edit绘制四输入与非门版图，并进行DRC验证。 4.用W-Edit对四输入与非门的版图电路进行仿真并观察波形。 5.用tanner软件中的layout-Edit对四输入与非门进行LVS检验观察原理图与版图的匹配程度。
） 课程设计任务书 学生姓名：王伟专业班级：电子1001班 指导教师：刘金根工作单位：信息工程学院题目: 基于CMOS的二输入与门电路 初始条件： 计算机、Cadence软件、L-Edit软件 要求完成的主要任务:（包括课程设计工作量及其技术要求，以及说明书撰写等具体要求） & 1、课程设计工作量：2周 2、技术要求： （1）学习Cadence IC软件和L-Edit软件。 （2）设计一个基于CMOS的二输入的与门电路。 （3）利用Cadence和L-Edit软件对该电路进行系统设计、电路设计和版图设计，并进行相应的设计、模拟和仿真工作。 3、查阅至少5篇参考文献。按《武汉理工大学课程设计工作规范》要求撰写设计报告书。全文用A4纸打印，图纸应符合绘图规范。 时间安排： 布置课程设计任务、选题；讲解课程设计具体实施计划与课程设计报告格式的要求；课程设计答疑事项。 | 学习Cadence IC和L-Edit软件，查阅相关资料，复习所设计内容的基本理论知识。 对二输入与门电路进行设计仿真工作，完成课设报告的撰写。 提交课程设计报告，进行答辩。 指导教师签名：年月日系主任（或责任教师）签名：年月日
目录 # 摘要 (2) 绪论…....………………………………………….………………….. ..3 一、设计要求 (4) 二、设计原理 (4) 三、设计思路 (4) 3.1、非门电路 (4) 3.2、二输入与非门电路 (6) 、二输入与门电路 (8) } 四、二输入与门电路设计 (9) 4.1、原理图设计 (9) 4.2、仿真分析 (10) 4.3、生成网络表 (13) 五、版图设计........................ (20) 、PMOS管版图设计 (20) 、NMOS管版图设计 (22) 、与门版图设计 (23)
院 课程设计 三输入与门设计 学生姓名： 学院： 专业班级： 专业课程：集成电路设计基础指导教师： 年月日
目录 一、概述 (2) 二、设计要求 (3) 三、设计原理 (3) 四、设计思路 (4) 4.1非门电路 (4) 4.2三输入与非门电路 (4) 五、三输入与门电路设计 (6) 5.1原理图设计 (6) 5.2仿真分析 (6) 六、版图设计 (8) 6.1 PMOS管版图设计 (8) 6.2 NMOS管版图设计 (10) 6.3与门版图设计 (11) 七、LVS比对 (15) 八、心得体会 (16) 参考文献 (17)
一、概述 随着微电子技术的快速发展，人们生活水平不断提高，使得科学技术已融入到社会生活中每一个方面。而对于现代信息产业和信息社会的基础来讲，集成电路是改造和提升传统产业的核心技术。随着全球信息化、网络化和知识经济浪潮的到来，集成电路产业的地位越来越重要，它已成为事关国民经济、国防建设、人民生活和信息安全的基础性、战略性产业。 集成电路有两种。一种是模拟集成电路。另一种是数字集成电路。从制造工艺上可以将目前使用的数字集成电路分为双极型、单极型和混合型三种。而在数字集成电路中应用最广泛的就是CMOS集成电路，CMOS集成电路出现于20世纪60年代后期，随着其制造工艺的不断进步，CMOS电路逐渐成为当前集成电路的主流产品。本文便是讨论的CMOS与门电路的设计仿真及版图等的设计。 版图(Layout)是集成电路设计者将设计并模拟优化后的电路转化成的一系列几何图形，包含了集成电路尺寸大小、各层拓扑定义等有关器件的所有物理信息。集成电路制造厂家根据版图来制造掩膜。版图的设计有特定的规则，这些规则是集成电路制造厂家根据自己的工艺特点而制定的。不同的工艺，有不同的设计规则。设计者只有得到了厂家提供的规则以后，才能开始设计。版图在设计的过程中要进行定期的检查，避免错误的积累而导致难以修改。很多集成电路的设计软件都有设计版图的功能，L-Edit软件的的版图设计软件帮助设计者在图形方式下绘制版图。 对于复杂的版图设计，一般把版图设计分成若干个子步骤进行：（1）划分为了将处理问题的规模缩小，通常把整个电路划分成若干个模块。
课程设计任务书 学生姓名：专业班级：电子1003班 指导教师：封小钰工作单位：信息工程学院 题目: CMOS四输入与非门电路设计 初始条件： 计算机、ORCAD软件、L-EDIT软件 要求完成的主要任务:（包括课程设计工作量及其技术要求，以及说明书撰写等具体要求） 1、课程设计工作量：2周 2、技术要求： （1）学习ORCAD软件、L-EDIT软件。 （2）设计一个CMOS四输入与非门电路。 （3）利用ORCAD软件、L-EDIT软件对该电路进行系统设计、电路设计和版图设计，并进行相应的设计、模拟和仿真工作。 3、查阅至少5篇参考文献。按《武汉理工大学课程设计工作规范》要求撰写设计报告书。全文用A4纸打印，图纸应符合绘图规范。 时间安排： 2013.11.22布置课程设计任务、选题；讲解课程设计具体实施计划与课程设计报告格式的要求；课程设计答疑事项。 2013.11.25-11.27学习ORCAD软件、L-EDIT软件，查阅相关资料，复习所设计内容的基本理论知识。 2013.11.28-12.5对CMOS四输入与非门电路进行设计仿真工作，完成课设报告的撰写。 2013.12.6 提交课程设计报告，进行答辩。 指导教师签名：年月日 系主任（或责任教师）签名：年月日
摘要........................................................................ I Abstract ................................................................... II 1 绪论 (1) 2 设计内容及要求 (2) 2.1 设计的目的及主要任务 (2) 2.2 设计思想 (2) 3软件介绍 (3) 3.1 OrCAD简介 (3) 3.2 L-Edit简介 (4) 4 COMS四输入与非门电路介绍 (5) 4.1 COMS四输入与非门电路组成 (5) 4.2 四输入与非门电路真值表 (6) 5 Cadence中四输入与非门电路的设计 (7) 5.1 四输入与非门电路原理图的绘制 (7) 5.2 四输入与非门电路的仿真 (8) 6 L-EDIT中四输入与非门电路版图的设计 (10) 6.1 版图设计的基本知识 (10) 6.2 基本MOS单元的绘制 (11) 6.3 COMS四输入与非门的版图设计 (13) 7课程设计总结 (14) 参考文献 (15)
1绪论 1.1 设计背景 随着集成电路技术的日益进步，使得计算机辅助设计（CAD）技术已成为电路设计师不可缺少的有力工具[1]。国内外电子线路CAD软件的相继推出与版本更新，使CAD技术的应用渗透到电子线路与系统设计的各个领域，如芯片版图的绘制、电路的绘图、模拟电路仿真、逻辑电路仿真、优化设计、印刷电路板的布线等。CAD技术的发展使得电子线路设计的速度、质量和精度得以保证。在众多的CAD工具软件中，Spice程序是精度最高、最受欢迎的软件工具，tanner是用来IC版图绘制软件，许多EDA系统软件的电路模拟部分是应用Spice程序来完成的，而tanner软件是一款学习阶段应用的版图绘制软件，对于初学者是一个上手快，操作简单的EDA软件。 Tanner集成电路设计软件是由Tanner Research 公司开发的基于Windows平台的用于集成电路设计的工具软件。该软件功能十分强大，易学易用，包括S-Edit，T-Spice，W-Edit，L-Edit与LVS，从电路设计、分析模拟到电路布局一应俱全。其中的L-Edit版图编辑器在国内应用广泛，具有很高知名度。 L-Edit Pro是Tanner EDA软件公司所出品的一个IC设计和验证的高性能软件系统模块，具有高效率，交互式等特点，强大而且完善的功能包括从IC设计到输出，以及最后的加工服务，完全可以媲美百万美元级的IC设计软件。L-Edit Pro包含IC设计编辑器(Layout Editor)、自动布线系统(Standard Cell Place & Route)、线上设计规则检查器（DRC）、组件特性提取器（Device Extractor）、设计布局与电路netlist的比较器(LVS)、CMOS Library、Marco Library，这些模块组成了一个完整的IC设计与验证解决方案[2]。L-Edit Pro丰富完善的功能为每个IC设计者和生产商提供了快速、易用、精确的设计系统。 虽然SPICE开发至今已超过20年，然而其重要性并未随着制程的进步而降低。就国内的设计环境而言，商用的SPICE模拟软件主要有Hspice、Pspice、SBTspice、SmartSpice与Tspice等。 HSpice是Spice程序应用在PC上的程序，它的主要算法与Spice相同。
《集成电路CAD》课程设计报告》 ——两输入或非门的设计 班级： 学号： 姓名： 指导教师：
一、设计要求 （1）绘制电路图 a、明确电路结构； b、明确电路中器件的类型、数目； c、明确电路中端口的数目以及所联接的信号类型； d、确定MOS的宽长比，确定MOS管的尺寸，沟长采用所用工艺规定的最 小条宽的整数倍。 （2）根据电路结构绘制版图 在正确的电路结构基础上，绘制版图： a、要求版图中电路的元件数目、类型以及尺寸与所画电路结构保持一致； b、要求元件之间连接正确，并与所确定电路结构保持一致； c、要求版图中电路的端口数目、位置与所确定电路保持一致； （3）DRC验证 绘制版图后要进行DRC验证： a、采用DRC规则文件对绘制版图进行DRC校验； b、根据校验提示语句修改版图直至正确为止，提交正确的DRC校验结果。 （4）撰写课程设计报告 按以下要求书写： a、报告严格按照以下提供模板格式书写； b、报告内容要含有原电路电路图以及所绘制版图的截图； c、报告内容要含有DRC校验结果（相关截图以及文件）。 二、设计目的 1、熟悉candence软件，并掌握其各种工具的使用方法。 2、用cadence设计一个三输入或非门，并画出仿真电路、版图、并验证其特性。 三、设计的具体实现 1.电路概述 二输入或非门有两个输入端A和B以及一个输出端Q，当A端或B端为高电平时输出为低电平，当两个输入都为低电平输出才为高，表达式如下所示： = Y+ A B
或非门的电路符号和真值表如图1所示： 图2 由于此次是用CMOS管构建的二输入或非门，而CMOS管的基本门电路有非门、与非门、或非门等，所以直接用CMOS管搭建出二输或非门电路。原理图如图二所示。 2.cadence简介： Cadence公司的电子设计自动化（Electronic Design Automation）产品涵盖了电子设计的整个流程，包括系统级设计，功能验证，IC综合及布局布线，模拟、混合信号及射频IC设计，全定制集成电路设计，IC物理验证，PCB设计和硬件仿真建模等。本次设计是基于cadence工具的三输入或非门的电路和版图设计。
目录 1绪论 (2) 1.1 设计背景 (2) 1.2设计目标 (2) 2与门电路设计 (3) 2.1电路原理 (3) 2.2电路结构 (3) 2.3与门电路仿真波形 (4) 2.4与门电路的版图绘制及DRC验证 (5) 2.5与门电路版图仿真 (6) 2.6 LVS检查匹配 (6) 总结 (8) 参考文献 (9) 附录一版图网表： (10) 附录二电路图网表 (12)
1绪论 1.1 设计背景 Tanner集成电路设计软件是由Tanner Research 公司开发的基于Windows 平台的用于集成电路设计的工具软件。该软件功能十分强大，易学易用，包括S-Edit，T-Spice，W-Edit，L-Edit与LVS，从电路设计、分析模拟到电路布局一应俱全。其中的L-Edit版图编辑器在国内应用广泛，具有很高知名度。 L-Edit Pro是Tanner EDA软件公司所出品的一个IC设计和验证的高性能软件系统模块，具有高效率，交互式等特点，强大而且完善的功能包括从IC设计到输出，以及最后的加工服务，完全可以媲美百万美元级的IC设计软件。L-Edit Pro包含IC设计编辑器(Layout Editor)、自动布线系统(Standard Cell Place & Route)、线上设计规则检查器（DRC）、组件特性提取器（Device Extractor）、设计布局与电路netlist的比较器(LVS)、CMOS Library、Marco Library，这些模块组成了一个完整的IC设计与验证解决方案。L-Edit Pro丰富完善的功能为每个IC设计者和生产商提供了快速、易用、精确的设计系统。 1.2设计目标 1.用MOS场效应管实现二输入与门电路。 2.用tanner软件中的原理图编辑器S-Edit编辑反相器电路原理图。 3.用tanner软件中的W-Edit对反相器电路进行仿真，并观察波形。 4.用tanner软件中的L-Edit绘制反相器版图，并进行DRC验证。 5.用W-Edit对反相器的版图电路进行仿真并观察波形。 6.用tanner软件中的layout-Edit对反相器进行LVS检验观察原理图与版图的 匹配程度。
Lab 2 二与非门电路原理图设计 1.实验目的 1.1了解Schematic设计环境 1.2掌握二与非门电路原理图输入方法 1.3掌握逻辑符号创建方法 2.实验原理 2.1Schematic设计环境 启动Schematic Editor后，在命令解释窗口CIW中，打开任意库与单元中的Schematic视图，浏览Schematic Editing窗口如图2.1所示，顶部为菜单栏（Menu），左侧为图标栏（Icon Bar），具体介绍如下： 图2.1 Schematic Editing窗口 菜单栏 菜单栏中可选菜单有Tool、Design、Window、Edit、Add、Check、Sheet、Options等项。其中常用菜单有： Tool菜单提供设计工具以及辅助命令。比如，lab4、lab5所使用的仿真工具ADE，就在Tool下拉菜单中。 Window菜单中的各选项有调整窗口的辅助功能。比如，Zoom选项对窗口放大（Zoom in）与缩小（Zoom out），fit选项将窗口调整为居中，redraw选项为刷新。 Edit菜单实现具体的编辑功能，主要有取消操作（Undo）、重复操作（Redo）、拉伸（Stretch）、拷贝（copy）、移动（Move）、删除（Delete）、旋转（Rotate）、属性（Properties）、选择（Select）、查找（Search）等子菜单，在以下实验中将大量应用。 Add菜单用于添加编辑所需要的各种素材，比如元件（Instance）或输入输出端点（pin）等。 图标栏 图标栏内的所有命令都可以在菜单栏实现，图标栏提供使用频率较高的一些
课程名称Course 集成电路设计技术 项目名称 Item 二输入与非门、或非门版图设 计 与非门电路的版图： .spc文件（瞬时分析）： * Circuit Extracted by Tanner Research's L-Edit / Extract ; * TDB File: E:\cmos\yufeimen, Cell: Cell0 * Extract Definition File: C:\Program Files\Tanner EDA\L-Edit\spr\ * Extract Date and Time: 05/25/2011 - 10:03 .include H:\ VPower VDD GND 5 va A GND PULSE (0 5 0 5n 5n 100n 200n) vb B GND PULSE (0 5 0 5n 5n 50n 100n) .tran 1n 400n .print tran v(A) v(B) v(F) * WARNING: Layers with Unassigned AREA Capacitance. *
*
* * WARNING: Layers with Unassigned FRINGE Capacitance. * * * 三输入与非门的版图 1、版图 2、Spice网表文件 * Circuit Extracted by Tanner Research's L-Edit Version 13.00 / Extract Version 13.00 ; * TDB File: G:\bantu\NAND3.1.tdb * Cell: Cell0 Version 1.36 * Extract Definition File: C:\Users\tbmei\Documents\Tanner EDA\Tanner Tools v13.0\L-Edit and LVS\SPR\Lights\Layout\lights.ext * Extract Date and Time: 06/09/2014 - 18:17 .include "G:\bantu\ml5_20.md" * Warning: Layers with Unassigned FRINGE Capacitance. * * 6 = A (2 , 38) M1 OUT C1 vdd vdd PMOS L=3u W=20u AD=96p PD=52u AS=100p PS=30u $ (37 46 40 66) M2 vdd B OUT vdd PMOS L=3u W=20u AD=100p PD=30u AS=110p PS=31u $ (24 46 27 66) M3 OUT A vdd vdd PMOS L=3u W=20u AD=110p PD=31u AS=108p PS=54u $ (10 46 13 66) M4 OUT C1 9 8 NMOS L=3u W=20u AD=120p PD=56u AS=100p PS=30u $ (37 0 40 20) M5 9 B 7 8 NMOS L=3u W=20u AD=100p PD=30u AS=110p PS=31u $ (24 0 27 20) M6 7 A Gnd 8 NMOS L=3u W=20u AD=110p PD=31u AS=172p PS=60u $ (10 0 13 20) .include "G:\bantu\ml5_20.md" .tran 600n 600n start=0 VDDD vdd Gnd 3 VAin A Gnd pwl (0ns 0V 100ns 0V 105ns 3V 200ns 3V 205ns 0V 300ns 0V 305ns 3V 400ns 3V 405ns 0V 500ns 0V 505ns 3V 600ns 3V) VBin B Gnd pwl (0ns 0V 100ns 0V 105ns 0V 200ns 0V 205ns 3V 300ns 3V 305ns 3V 400ns 3V 405ns 0V 500ns 0V 505ns 3V 600ns 3V) VCin C1 Gnd pwl (0ns 0V 100ns 0V 105ns 0V 200ns 0V 205ns 0V 300ns 0V 305ns 0V 400ns 0V 405ns 3V 500ns 3V 505ns 3V 600ns 3V) .print tran v(A,Gnd) .print tran v(B,Gnd) .print tran v(C1,Gnd) .print tran v(OUT,Gnd) * Pins of element D2 are shorted: * D2 vdd vdd D_lateral $ (3 58 7 66) * Total Nodes: 9 * Total Elements: 8 * Total Number of Shorted Elements not written to the SPICE file: 0 * Output Generation Elapsed Time: 0.000 sec * Total Extract Elapsed Time: 0.687 sec .END 3、仿真波形图 第二章逻辑门电路 第一节重点与难点 一、重点： 1．TTL与非门外特性 （1）电压传输特性及输入噪声容限：由电压传输特性曲线可以得出与非门的输出信号随输入信号的变化情况，同时还可以得出反映与非门抗干扰能力的参数U on、U off、U NH和U NL。开门电平U ON是保证输出电平为最高低电平时输入高电平的最小值。关门电平U OFF是保证输出电平为最小高电平时，所允许的输入低电平的最大值。 （2）输入特性：描述与非门对信号源的负载效应。根据输入端电平的高低，与非门呈现出不同的负载效应，当输入端为低电平U IL时，与非门对信号源是灌电流负载，输入低电平电流I IL通常为1～。当输入端为高电平U IH时，与非门对信号源呈现拉电流负载，输入高电平电流I IH通常小于50μA。 （3）输入负载特性：实际应用中，往往遇到在与非门输入端与地或信号源之间接入电阻的情况，电阻的取值不同，将影响相应输入端的电平取值。当R≤关门电阻R OFF时，相应的输入端相当于输入低电平；当R≥?开门电阻R ON时，相应的输入端相当于输入高电平。 2．其它类型的TTL门电路 （1）集电极开路与非门（OC门） 多个TTL与非门输出端不能直接并联使用，实现线与功能。而集电极开路与非门（OC 门）输出端可以直接相连，实现线与的功能，它与普通的TTL与非门的差别在于用外接电阻代替复合管。 （2）三态门TSL 三态门即保持推拉式输出级的优点，又能实现线与功能。它的输出除了具有一般与非门的两种状态外，还具有高输出阻抗的第三个状态，称为高阻态，又称禁止态。处于何种状态由使能端控制。 3．CMOS逻辑门电路 CMOS反相器和CMOS传输门是CMOS逻辑门电路的最基本单元电路，由此可以构成各种CMOS逻辑电路。当CMOS反相器处于稳态时，无论输出高电平还是低电平，两管中总有一管导通，一管截止，电源仅向反相器提供nA级电流，功耗非常小。CMOS器件门限电平U TH近似等于1/2U DD，可获得最大限度的输入端噪声容限U NH和U NL=1/2U DD。 二、难点： 1．根据TTL与非门特性，正确分析和设计电路； 2．ECL门电路的逻辑功能分析； 3．CMOS电路的分析与设计； 4．正确使用逻辑门。 三、考核题型与考核重点 1．概念 题型为填空、判断和选择。 * * * WARNING: Layers with Unassigned FRINGE Capacitance. * * * 集成电路版图设计 课程设计报告 课题名称：三输入多数表决器 姓名： XXXX 学号： 21111111 班级：电子科学与技术班 1.概述 集成电路是一种微型电子器件或部件。它是采用一定的工艺，把一个电路中所需的晶体管等有源器件和电阻、电容等无源器件及布线互连在一起，制作在一小块半导体晶片上，封装在一个管壳内，执行特定电路或系统功能的微型结构；这样，整个电路的体积大大缩小，且引出线和接点的数目也可控制、大为减少，从而使电子元件向着微小型化、低功耗和高可靠性方面迈进一大步。目前，集成电路经历了小规模集成、中规模集成、大规模集成和超大规模集成。单个芯片上已经可以制作包含臣大数量晶体管的、完整的数字系统。 在整个集成电路设计过程中，版图设计是其中重要的一环。它是把每个原件的电路表示转换成集合表示，同时，元件间连接的线也被转换成几何连线图形。对于复杂的版图设计，一般把版图设计划分成若干个子版图进行设计，对每个子版图进行合理的规划和布图，子版图之间进行优化连线、合理布局，使其大小和功能都符合要求。 版图设计有特定的规则，这些规则是集成电路制造厂家根据自己的工艺特点而制定的。不同的工艺，有不同的设计规则。设计者只有得到了厂家提供的规则以后，才能开始设计。在版图设计过程中，要进行定期的检查，避免错误的积累而导致难以修改。 2.设计要求 1) .设计一个三输入的多数表决器的版图。 2)．分析三输入多数表决器的功能及逻辑关系。 3)．用与非门的形式构建该表决器的电路图。 4)．利用EDA工具PDT画出其相应版图。 5)．利用几何设计规则文件进行在线DRC验证并修改版图。3.电路分析 根据三输入多数表决器的功能要求设计如果同意则输入1不同意输入0三输入表决器功能为有两个或者两个以上人同意则，则输出1，否者输出0,其真值表如下： 化简真值表得逻辑表达式表示并化简为： Out=A BC + A B C + AB C +ABC =AB+BC+AC = AB BC AC 这样可以用到三个两输入与非门和一个四输入与非门，达到逻辑功能和晶体管数量最小化的效果，节约了版图资源，减小了复杂程度。其逻辑电路图很容易得出如下： 实验二组合逻辑电路的设计与测试 一、实验目的 1、掌握组合逻辑电路的分析与设计方法。 2、加深对基本门电路使用的理解。 二、实验原理 1、组合电路是最常用的逻辑电路，可以用一些常用的门电路来组合完成具有其他 功能的门电路。例如，根据与门的逻辑表达式Z= AB =得知，可以用两 个非门和一个或非门组合成一个与门，还可以组合成更复杂的逻辑关系。 2、分析组合逻辑电路的一般步骤是： 1)由逻辑图写出各输出端的逻辑表达式； 2)化简和变换各逻辑表达式； 3)列出真值表； 4) 根据真值表和逻辑表达式对逻辑电路进行分析，最后确定其功能。 3、设计组合逻辑电路的一般步骤与上面相反，是： 1)根据任务的要求，列出真值表； 2)用卡诺图或代数化简法求出最简的逻辑表达式； 3)根据表达式，画出逻辑电路图，用标准器件构成电路； 4)最后，用实验来验证设计的正确性。 4、组合逻辑电路的设计举例 1)用“与非门”设计一个表决电路。当四个输入端中有三个或四个“1”时， 输出端才为“1”。 设计步骤： 根据题意，列出真值表如表2-1所示，再添入卡诺图表2-2中。 表2-1 表决电路的真值表 表2-2 表决电路的卡诺图 然后，由卡诺图得出逻辑表达式，并演化成“与非”的形式： ABD CDA BCD ABC Z+ + + = B A+ ? = ? ABC? ACD BCD ABC 最后，画出用“与非门”构成的逻辑电路如图2-1所示： 图2-1 表决电路原理图 输入端接至逻辑开关（拨位开关）输出插口，输出端接逻辑电平显示端口，自拟真值表，逐次改变输入变量，验证逻辑功能。 三、实验设备与器材 1.数字逻辑电路实验箱。 2.数字逻辑电路实验箱扩展板。 3.数字万用表。 4.芯片74LS00、74LS02、74LS04、74LS10、74LS20。 四、实验内容实验步骤 1、完成组合逻辑电路的设计中的两个例子。 2、设计一个四人无弃权表决电路(多数赞成则提议通过)，要求用四2输入与非门 来实现。 3、用与非门74LS00和异或门74LS86设计一可逆的4位码变换器。 要求： 1)当控制信号C=1时，它将8421码转换成为格雷码；当控制信号C=0时，它 将格雷码转换成为8421码； 2)写出设计步骤，列出码变换关系真值表并画出逻辑电路图； 3)安装电路并测试逻辑电路的功能。 五、实验预习要求 1、复习各种基本门电路的使用方法。 2、实验前，画好实验用的电路图和表格。 3、自己参考有关资料画出实验内容2、3、4中的原理图，找出实验将要使用的芯 片，以备实验时用。 六、实验报告要求 1、将实验结果填入自制的表格中，验证设计是否正确。 2、总结组合逻辑电路的分析与设计方法。 二或门电路的设计 一．实验目的 1.熟悉Schematic，Virtuoso设计环境，掌握或门电路原理图输入方法。 2.熟悉仿真参数设置，掌握仿真步骤 3.掌握画版图步骤，了解版图设计规则 4.掌握版图的验证。 二．实验内容 2.1原理图设计 ①建立库文件 在CIW窗口中建立or库文件与or视图，打开电路原理图设计窗口。 ②添加元件 在gpdk180中选择3个pmos和3个nmos，在analoglib库中选择vcc和gnd各一个，按图1添加所需文件。 ③连线：按图1完成连线。 图1 二或门电路原理图 ④添加输入pin为A,B;输出pin为Y。 ⑤检查 检查电路结构与连线如图1所示，使用Check and Save图标进行差错修改并保存。 2.2二输入或门仿真 仿真电路如图1所示。对输入信号进行设值。 A输入信号设值如图2所示： 图2 Setup Analog Stimuli窗口 B输入信号设值如图3所示： 图3 Setup Analog Stimuli窗口电源电压设置如图4所示: 图4 Setup Analog Stimuli窗口对二输入或门进行瞬态分析，仿真设值窗口如图5所示： 图5 Choosing Analyses窗口 输出显示信号在原理图中选择A、B、Y三端。如图6所示： 图6 Analog Design Environment 窗口运行仿真，仿真曲线如图7所示： 图7 或门tran仿真曲线 2.3或门版图设计 启动版图设计环境Virtuoso layout Editor,完成or版图设计。 ①创建视图 在CIW窗口中建立Design库的or视图，打开Virtuoso layout Editor设计窗口。 ②添加元件 选择并添加3个pmos和3个nmos的单元版图。 ③布局布线 参考电路结构的特点，直接调用设计好的单元版图，按照MOS管版图设计规则，考虑所有布线所需要的几何尺寸以及所在的版层，可以选择先画出或非门版图，再画反相器版图，然后再将两者相连从而完成布线。 ④按照电路图1进行连线检查，连线无误后保存。 实验一二输入端与非门的设计 利用EDA-V+板，使用Quartus II 9.0软件，完成实验内容。 二输入端与非门有2个输入端，1个输出端。在 EPM7128SLC84-15芯片内实现功能，选择合适的引脚。1. 实验目的 掌握Quartus II 9.0软件的使用； 学会实验箱EDA-V+资源的使用。 2. 实验原理 2二输入端与非门有2个输入端：A、B；1个输出端Y。其真值表如表1所示。 表1 4选1二输入端与非门真值表 地址输入输出 A B Y 0 0 1 0 11 10 1 110 3. 实验步骤 (1 建立工程项目： 确定具有合法的密码文件后，安装进入如下提示： 图1 点击NEXT进入建立工程对话窗口： 图2 或者，从主菜单选取File→New Project Wizard，同样出现图 2。来创建工程。 图3 从主下拉菜单主选择路径新建工程项目 出现对话框如图4所示。 图4 新建工程 更改工程保存的路径为D:\EDA_test\2nand，工程名称为2nand，文件名称为2nand，点击Next,提示是否创建“D:\EDA_test\2nand”？ 选择“是”，出现： 在上图中的File name对话框内输入2nand.bdf， 然后，点击右侧的Add。 图3 添加文件到工程中 接着点击Next,在下图中选择所使用的器件。在 Family“系列”下拉窗口中选择MAX7000S，在Available devices 下选择EPM7128SLC84-15具体器件。 图4 选择器件 在图4中，点击Next进入图5。 图5 选择第三方工具 在图5中取默认值，直接点击Next进入图6。 作业报告 作业题目：画一个4输入与非门的版图，w=5~20. L =2~10. 作业要求：（1）画出版图并进行设计规则检查，提取T-spice 网表文件 （2）根据从版图中提取的参数，用T-space 软件进行仿真，观测器输出波形。 （3）采用CMOS 2 um 工艺。 （4）撰写设计报告，设计报告如有雷同均视为不及格，请各位妥善保管好自己的设计文档。 （5）提交报告的最后截止日期位6月10号。 一 四输入与非门电路图如下图所示： 四输入与非门的工作原理为： 四输入端CMOS 与非门电路，其中包括四个串联的N 沟道增强型MOS 管 和四个并联的P 沟道增强型MOS 管。每 个输入端连到一个N 沟道和一个P 沟道MOS 管的栅极。当输入端A 、B 、C 、D 中只要有一个为低电平时，就会使与它相连的NMOS 管截止，与它相 连的PMOS 管导通，输出为高电平；仅当A 、B 、C 、D 全为高电平时，才会使四个串联的NMOS 管都导通，使四个 、管路敷设技术通过管线不仅可以解决吊顶层配置不规范高中资料试卷问题，而且可保障各类管路习题到位。在管路敷设过程中，要加强看护关于管路高中资料试卷连接管口处理高中资料试卷弯扁度固定盒位置保护层防腐跨接地线弯曲半径标等，要求技术交底。管线敷设技术中包含线槽、管架等多项方式，为解决高中语文电气课件中管壁薄、接口不严等问题，合理利用管线敷设技术。线缆敷设原则：在分线盒处，当不同电压回路交叉时，应采用金属隔板进行隔开处理；同一线槽内强电回路须同时切断习题电源，线缆敷设完毕，要进行检查和检测处理。、电气课件中调试对全部高中资料试卷电气设备，在安装过程中以及安装结束后进行 高中资料试卷调整试验；通电检查所有设备高中资料试卷相互作用与相互关系，根据生产工艺高中资料试卷要求，对电气设备进行空载与带负荷下高中资料试卷调控试验；对设备进行调整使其在正常工况下与过度工作下都可以正常工作；对于继电保护进行整核对定值，审核与校对图纸，编写复杂设备与装置高中资料试卷调试方案，编写重要设备高中资料试卷试验方案以及系统启动方案；对整套启动过程中高中资料试卷电气设备进行调试工作并且进行过关运行高中资料试卷技术指导。对于调试过程中高中资料试卷技术问题，作为调试人员，需要在事前掌握图纸资料、设备制造厂家出具高中资料试卷试验报告与相关技术资料，并且了解现场设备高中资料试卷布置情况与有关高中资料试卷电气系统接线等情况 ，然后根据规范与规程规定，制定设备调试高中资料试卷方案。 、电气设备调试高中资料试卷技术电力保护装置调试技术，电力保护高中资料试卷配置技术是指机组在进行继电保护高中资料试卷总体配置时，需要在最大限度内来确保机组高中资料试卷安全，并且尽可能地缩小故障高中资料试卷破坏范围，或者对某些异常高中资料试卷工况进行自动处理，尤其要避免错误高中资料试卷保护装置动作，并且拒绝动作，来避免不必要高中资料试卷突然停机。因此，电力高中资料试卷保护装置调试技术，要求电力保护装置做到准确灵活。对于差动保护装置高中资料试卷调试技术是指发电机一变压器组在发生内部故障时，需要进行外部电源高中资料试卷切除从而采用高中资料试卷主要保护装置。 四输入与非门课程设计任务书 学生姓名：专业班级： 指导教师：工作单位： 题目: CMOS四输入与非门电路设计 初始条件： 计算机、ORCAD软件、L-EDIT软件 要求完成的主要任务:（包括课程设计工作量及其技术要求，以及说明书撰写等具体要求） 1、课程设计工作量：2周 2、技术要求： （1）学习ORCAD软件、L-EDIT软件。 （2）设计一个CMOS四输入与非门电路。 （3）利用ORCAD软件、L-EDIT软件对该电路进行系统设计、电路设计和版图设计，并进行相应的设计、模拟和仿真工作。 3、查阅至少5篇参考文献。按《武汉理工大学课程设计工作规范》要求撰写设计报告书。全文用A4纸打印，图纸应符合绘图规范。 时间安排： 2013.11.22布置课程设计任务、选题；讲解课程设计具体实施计划与课程设计报告格式的要求；课程设计答疑事项。 2013.11.25-11.27学习ORCAD软件、L-EDIT软件，查阅相关资料，复习所设计内容的基本理论知识。 2013.11.28-12.5对CMOS四输入与非门电路进行设计仿真工作，完成课设报告的撰写。 2013.12.6 提交课程设计报告，进行答辩。 指导教师签名：年月日 系主任（或责任教师）签名：年月日 摘要........................................................................ I Abstract ................................................................... II 1 绪论 (1) 2 设计内容及要求 (2) 2.1 设计的目的及主要任务 (2) 2.2 设计思想 (2) 3软件介绍 (3) 3.1 OrCAD简介 (3) 3.2 L-Edit简介 (4) 4 COMS四输入与非门电路介绍 (5) 4.1 COMS四输入与非门电路组成 (5) 4.2 四输入与非门电路真值表 (6) 5 Cadence中四输入与非门电路的设计 (7) 5.1 四输入与非门电路原理图的绘制 (7) 5.2 四输入与非门电路的仿真 (8) 6 L-EDIT中四输入与非门电路版图的设计 (10) 6.1 版图设计的基本知识 (10) 6.2 基本MOS单元的绘制 (11) 6.3 COMS四输入与非门的版图设计 (13) 7课程设计总结 (14) 参考文献 (15)三输入与非门版图
数字电子技术基础第三版第二章答案
二输入与非门、或非门版图设计
三输入多数表决器版图设计
实验二--组合逻辑电路的设计与测试
二或门电路的设计
实验一 二输入端与非门的设计EPM7128-bdf_百度文库.
四输出与非门版图
电路四输入与非门设计 - 副本
相关主题
文本预览