电子封装技术发展现状及趋势 摘要 电子封装技术是系统封装技术的重要内容，是系统封装技术的重要技术基础。它要求在最小影响电子芯片电气性能的同时对这些芯片提供保护、供电、冷却、并提供外部世界的电气与机械联系等。本文将从发展现状和未来发展趋势两个方面对当前电子封装技术加以阐述，使大家对封装技术的重要性及其意义有大致的了解。 引言 集成电路芯片一旦设计出来就包含了设计者所设计的一切功能，而不合适的封装会使其性能下降，除此之外，经过良好封装的集成电路芯片有许多好处，比如可对集成电路芯片加以保护、容易进行性能测试、容易传输、容易检修等。因此对各类集成电路芯片来说封装是必不可少的。现今集成电路晶圆的特征线宽进入微纳电子时代，芯片特征尺寸不断缩小，必然会促使集成电路的功能向着更高更强的方向发展，这就使得电子封装的设计和制造技术不断向前发展。近年来，封装技术已成为半导体行业关注的焦点之一，各种封装方法层出不穷，实现了更高层次的封装集成。本文正是要从封装角度来介绍当前电子技术发展现状及趋势。
正文 近年来，我国的封装产业在不断地发展。一方面，境外半导体制造商以及封装代工业纷纷将其封装产能转移至中国，拉动了封装产业规模的迅速扩大；另一方面，国内芯片制造规模的不断扩大，也极大地推动封装产业的高速成长。但虽然如此，IC的产业规模与市场规模之比始终未超过20%，依旧是主要依靠进口来满足国内需求。因此，只有掌握先进的技术，不断扩大产业规模，将国内IC产业国际化、品牌化，才能使我国的IC产业逐渐走到世界前列。 新型封装材料与技术推动封装发展，其重点直接放在削减生产供应链的成本方面，创新性封装设计和制作技术的研发倍受关注，WLP 设计与TSV技术以及多芯片和芯片堆叠领域的新技术、关键技术产业化开发呈井喷式增长态势，推动高密度封测产业以前所未有的速度向着更长远的目标发展。 大体上说，电子封装表现出以下几种发展趋势：（1）电子封装将由有封装向少封装和无封装方向发展；（2）芯片直接贴装（DAC）技术，特别是其中的倒装焊（FCB）技术将成为电子封装的主流形式；（3）三维（3D）封装技术将成为实现电子整机系统功能的有效途径；（4）无源元件将逐步走向集成化；（5）系统级封装（SOP或SIP）将成为新世纪重点发展的微电子封装技术。一种典型的SOP——单级集成模块（SLIM）正被大力研发；（6）圆片级封装（WLP）技术将高速发展；（7）微电子机械系统（MEMS）和微光机电系统（MOEMS）正方兴未艾，它们都是微电子技术的拓展与延伸，是集成电子技术与精密
集成电路封装的发展现 状及趋势 公司内部档案编码：[OPPTR-OPPT28-OPPTL98-OPPNN08]
序号：39 集成电路封装的发展现状及趋势 姓名：张荣辰 学号： 班级：电科本1303 科目：微电子学概论 二〇一五年 12 月13 日
集成电路封装的发展现状及趋势 摘要： 随着全球集成电路行业的不断发展，集成度越来越高，芯片的尺寸不断缩小，集成电路封装技术也在不断地向前发展，封装产业也在不断更新换代。 我国集成电路行业起步较晚，国家大力促进科学技术和人才培养，重点扶持科学技术改革和创新，集成电路行业发展迅猛。而集成电路芯片的封装作为集成电路制造的重要环节，集成电路芯片封装业同样发展迅猛。得益于我国的地缘和成本优势，依靠广大市场潜力和人才发展，集成电路封装在我国拥有得天独厚的发展条件，已成为我国集成电路行业重要的组成部分，我国优先发展的就是集成电路封装。近年来国外半导体公司也向中国转移封装测试产能，我国的集成电路封装发展具有巨大的潜力。下面就集成电路封装的发展现状及未来的发展趋势进行论述。 关键词：集成电路封装、封装产业发展现状、集成电路封装发展趋势。 一、引言 晶体管的问世和集成电路芯片的出现，改写了电子工程的历史。这些半导体元器件的性能高，并且多功能、多规格。但是这些元器件也有细小易碎的缺点。为了充分发挥半导体元器件的功能，需要对其进行密封、扩大，以实现与外电路可靠的电气连接并得到有效的机械、绝缘等
方面的保护，防止外力或环境因素导致的破坏。“封装”的概念正事在此基础上出现的。 二、集成电路封装的概述 集成电路芯片封装（Packaging，PKG）是指利用膜技术及微细加工技术，将芯片及其他要素在框架或基板上布置、粘贴固定及连线，引出接线端并通过可塑性绝缘介质灌封固定，构成整体立体结构的工艺。此概念称为狭义的封装。 集成电路封装的目的，在于保护芯片不受或少受外界环境的影响，并为之提供一个良好的工作条件，以使集成电路具有稳定、正常的功能。封装为芯片提供了一种保护，人们平时所看到的电子设备如计算机、家用电器、通信设备等中的集成电路芯片都是封装好的，没有封装的集成电路芯片一般是不能直接使用的。 集成电路封装的种类按照外形、尺寸、结构分类可分为引脚插入型、贴片型和高级封装。 引脚插入型有DIP、SIP、S-DIP、SK-DIP、PGA DIP：双列直插式封装；引脚在芯片两侧排列，引脚节距，有利于散热，电气性好。 SIP：单列直插式封装；引脚在芯片单侧排列，引脚节距等特征与DIP基本相同。
现代电子信息技术飞速发展,电子产品向小型化、便携化、多功能化方向发展.电子封装材料和技术使电子器件最终成为有功能的产品.现已研发出多种新型封装材料、技术和工艺.电子封装正在与电子设计和制造一起,共同推动着信息化社会的发展 一．电子封装材料现状 近年来,封装材料的发展一直呈现快速增长的态势.电子封装材料用于承载电子元器件及其连接线路,并具有良好的电绝缘性.封装对芯片具有机械支撑和环境保护作用,对器件和电路的热性能和可靠性起着重要作用.理想的电子封装材料必须满足以下基本要求: 1)高热导率,低介电常数、低介电损耗,有较好的高频、高功率性能; 2)热膨胀系数(CTE)与Si或GaAs芯片匹配,避免芯片的热应力损坏;3)有足够的强度、刚度,对芯片起到支撑和保护的作用; 4)成本尽可能低,满足大规模商业化应用的要求;5)密度尽可能小(主要指航空航天和移动通信设备),并具有电磁屏蔽和射频屏蔽的特性。电子封装材料主要包括基板、布线、框架、层间介质和密封材料. 基板 高电阻率、高热导率和低介电常数是集成电路对封装用基片的最基本要求,同时还应与硅片具有良好的热匹配、易成型、高表面平整度、易金属化、易加工、低成本并具有一定的机械性能电子封装基片材料的种类很多,包括:陶瓷、环氧玻璃、金刚石、金属及金属基复合材料等. 陶瓷
陶瓷是电子封装中常用的一种基片材料,具有较高的绝缘性能和优异的高频特性,同时线膨胀系数与电子元器件非常相近,化学性能非常稳定且热导率高随着美国、日本等发达国家相继研究并推出叠片多层陶瓷基片,陶瓷基片成为当今世界上广泛应用的几种高技术陶瓷之一目前已投人使用的高导热陶瓷基片材料有A12q,AIN,SIC和B或)等. 环氧玻璃 环氧玻璃是进行引脚和塑料封装成本最低的一种,常用于单层、双层或多层印刷板,是一种由环氧树脂和玻璃纤维(基础材料)组成的复合材料.此种材料的力学性能良好,但导热性较差,电性能和线膨胀系数匹配一般.由于其价格低廉,因而在表面安装(SMT)中得到了广泛应用. 金刚石 天然金刚石具有作为半导体器件封装所必需的优良的性能,如高热导率(200W八m·K),25oC)、低介电常数、高电阻率(1016n·em)和击穿场强(1000kV/mm).从20世纪60年代起,在微电子界利用金刚石作为半导体器件封装基片,并将金刚石作为散热材料,应用于微波雪崩二极管、GeIMPATT(碰撞雪崩及渡越时间二极管)和激光器,提高了它们的输出功率.但是,受天然金刚石或高温高压下合成金刚石昂贵的价格和尺寸的限制,这种技术无法大规模推广. 金属基复合材料 为了解决单一金属作为电子封装基片材料的缺点,人们研究和开
先进封装技术WLCSP和SiP的发展现状和趋势 关于先进封装工艺的话题从未间断，随着移动电子产品趋向轻巧、多功能、低功耗发展，高阶封装技术也开始朝着两大板块演进，一个是以晶圆级芯片封装WLCSP （Fan-In WLP、Fan-out WLP等）为首，功能指向在更小的封装面积下容纳更多的引脚数；另一板块是系统级芯片封装（SiP），功能指向封装整合多种功能芯片于一体，压缩模块体积，提升芯片系统整体功能性和灵活性。 图1：主要封装形式演进 Source：拓璞产业研究所整理，2016.9 WLCSP：晶圆级芯片封装（Wafer Level Chip Scale Package）也叫WLP。与传统封装工艺相反，WLP是先封装完后再切割，因此切完后芯片的尺寸几乎等于原来晶粒的大小，相比传统封装工艺，单颗芯片封装尺寸得到了有效控制。 如何在更小的尺寸芯片上容纳更多的引脚数目？WLP技术利用重分布层（RDL）可以直接将芯片与PCB做连接，这样就省去了传统封装DA（Die attach）段的工艺，不仅省去了DA工艺的成本，还降低了整颗封装颗粒的尺寸与厚度，同时也绕过DA工艺对良率造成的诸多影响。 起初，Fan-In WLP单位面积的引脚数相对于传统封装（如FC BGA）有所提升，但植球作业也仅限于芯片尺寸范围内，当芯片面积缩小的同时，芯片可容纳的引脚数反而减少，在这个问题的节点上，Fan-out WLP诞生，实现在芯片范围外充分利用RDL做连接，以此获取更多的引脚数。 图2：从传统封装至倒装封装及晶圆级封装结构变化示意图 Source：拓璞产业研究所整理，2016.9 SiP：将不同功能的裸芯片通过整合封装的方式，形成一个集多种功能于一体的芯片组，有效地突破了SoC（从设计端着手，将不同功能的解决方案集成与一颗裸芯片中）在整合
微电子封装技术发展趋势 电子产品正朝着便携式、小型化、网络化和多媒体化方向发展，这种市场需求对电路组装技术提出了相应的要求，单位体积信息的提高(高密度)和单位时间处理速度的提高(高速化)成为促进微电子封装技术发展的重要因素。 片式元件：小型化、高性能 片式元件是应用最早、产量最大的表面组装元件。它主要有以厚薄膜工艺制造的片式电阻器和以多层厚膜共烧工艺制造的片式独石电容器，这是开发和应用最早和最广泛的片式元件。 随着工业和消费类电子产品市场对电子设备小型化、高性能、高可靠性、安全性和电磁兼容性的需求，对电子电路性能不断地提出新的要求，片式元件进一步向小型化、多层化、大容量化、耐高压、集成化和高性能化方向发展。在铝电解电容和钽电解电容片式化后，现在高Q 值、耐高温、低失真的高性能MLCC已投放市场；介质厚度为10um的电容器已商品化，层数高达100层之多；出现了片式多层压敏和热敏电阻，片式多层电感器，片式多层扼流线圈，片式多层变压器和各种片式多层复合元件；在小型化方面，规格尺寸从3216→2125→1608→1005发展，目前最新出现的是0603(长0.6mm，宽0.3mm)，体积缩小为原来的0.88%。 集成化是片式元件未来的另一个发展趋势，它能减少组装焊点数目和提高组装密度，集成化的元件可使Si效率(芯片面积/基板面积)达到80%以上，并能有效地提高电路性能。由于不在电路板上安装大量的分立元件，从而可极大地解决焊点失效引起的问题。 芯片封装技术：追随IC的发展而发展 数十年来，芯片封装技术一直追随着IC的发展而发展，一代IC就有相应一代的封装技术相配合，而SMT的发展，更加促进芯片封装技术不断达到新的水平。 六七十年代的中、小规模IC，曾大量使用TO型封装，后来又开发出DIP、PDIP，并成为这个时期的主导产品形式。八十年代出现了SMT，相应的IC封装形式开发出适于表面贴装短引线或无引线的LCCC、PLCC、SOP等结构。在此基础上，经十多年研制开发的QFP 不但解决了LSI的封装问题，而且适于使用SMT在PCB或其他基板上表面贴装，使QFP终于成为SMT主导电子产品并延续至今。为了适应电路组装密度的进一步提高，QFP的引脚间距目前已从1.27mm发展到了0.3mm 。由于引脚间距不断缩小，I/O数不断增加，封装体积也不断加
先进封装技术发展趋势 2009-09-27 | 编辑： | 【大中小】【打印】【关闭】 作者：Mahadevan Iyer, Texas Instruments, Dallas 随着电子产品在个人、医疗、家庭、汽车、环境和安防系统等领域得到应用，同时在日常生活中更加普及，对新型封装技术和封装材料的需求变得愈加迫切。 电子产品继续在个人、医疗、家庭、汽车、环境和安防系统等领域得到新的应用。为获得推动产业向前发展的创新型封装解决方案（图1），在封装协同设计、低成本材料和高可靠性互连技术方面的进步至关重要。 图1. 封装技术的发展趋势也折射出应用和终端设备的变化。 在众多必需解决的封装挑战中，需要强大的协同设计工具的持续进步，这样可以缩短开发周期并增强性能和可靠性。节距的不断缩短，在单芯片和多芯片组件中三维封装互连的使用，以及将集成电路与传感器、能量收集和生物医学器件集成的需求，要求封装材料具有低成本并
易于加工。为支持晶圆级凸点加工，并可使用节距低于60μm凸点的低成本晶圆级芯片尺寸封装（WCSP），还需要突破一些技术挑战。最后，面对汽车、便携式手持设备、消费和医疗电子等领域中快速发展的MEMS器件带来的特殊封装挑战，我们也要有所准备。 封装设计和建模 建模设计工具已经在电子系统开发中得到长期的使用，这包括用于预测基本性能，以保证性能的电学和热学模型。借助热机械建模，可以验证是否满足制造可行性和可靠性的要求。分析的目标是获得第一次试制时就达到预期性能的设计。随着电子系统复杂性的增加以及设计周期的缩短，更多的注意力聚焦于如何将建模分析转换到设计工程开始时使用的协同设计工具之中，优化芯片的版图和架构并进行必要的拆分，以最低成本的付出获得最高的性能。 为实现全面的协同设计，需要突破现今商业化建模工具中存在的一些限制。目前的工具从CAD数据库获得输入，通常需要进行繁杂的操作来构建用于物理特性计算的网格。不同的工具使用不同IP的特定方法来划分网格，因而对于每种工具需要独立进行网格的重新划分。重复的网格划分会浪费宝贵的设计时间，也会增加建模成本。网格重新划分也限制了在这三种约束下进行多个参数折中分析的可行性。
电子封装的现状及发展趋势 现代电子信息技术飞速发展,电子产品向小型化、便携化、多功能化方向发展.电子封装材料和技术使电子器件最终成为有功能的产品.现已研发出多种新型封装材料、技术和工艺.电子封装正在与电子设计和制造一起,共同推动着信息化社会的发展 一．电子封装材料现状 近年来,封装材料的发展一直呈现快速增长的态势.电子封装材料用于承载电子元器件及其连接线路,并具有良好的电绝缘性.封装对芯片具有机械支撑和环境保护作用,对器件和电路的热性能和可靠性起着重要作用.理想的电子封装材料必须满足以下基本要求: 1)高热导率,低介电常数、低介电损耗,有较好的高频、高功率性能; 2)热膨胀系数(CTE)与Si或GaAs芯片匹配,避免芯片的热应力损坏;3)有足够的强度、刚度,对芯片起到支撑和保护的作用; 4)成本尽可能低,满足大规模商业化应用的要求;5)密度尽可能小(主要指航空航天和移动通信设备),并具有电磁屏蔽和射频屏蔽的特性。电子封装材料主要包括基板、布线、框架、层间介质和密封材料. 1.1基板 高电阻率、高热导率和低介电常数是集成电路对封装用基片的最基本要求,同时还应与硅片具有良好的热匹配、易成型、高表面平整度、易金属化、易加工、低成本并具有一定的机械性能电子封装基片材料的种类很多,包括:陶瓷、环氧玻璃、金刚石、金属及金属基复合材料等.
1.1.1陶瓷 陶瓷是电子封装中常用的一种基片材料,具有较高的绝缘性能和优异的高频特性,同时线膨胀系数与电子元器件非常相近,化学性能非常稳定且热导率高随着美国、日本等发达国家相继研究并推出叠片多层陶瓷基片,陶瓷基片成为当今世界上广泛应用的几种高技术陶瓷之一目前已投人使用的高导热陶瓷基片材料有A12q,AIN,SIC和B或)等. 1.1.2环氧玻璃 环氧玻璃是进行引脚和塑料封装成本最低的一种,常用于单层、双层或多层印刷板,是一种由环氧树脂和玻璃纤维(基础材料)组成的复合材料.此种材料的力学性能良好,但导热性较差,电性能和线膨胀系数匹配一般.由于其价格低廉,因而在表面安装(SMT)中得到了广泛应用. 1.1.3金刚石 天然金刚石具有作为半导体器件封装所必需的优良的性能,如高热导率(200W八m·K),25oC)、低介电常数(5.5)、高电阻率(1016n·em)和击穿场强(1000kV/mm).从20世纪60年代起,在微电子界利用金刚石作为半导体器件封装基片,并将金刚石作为散热材料,应用于微波雪崩二极管、GeIMPATT(碰撞雪崩及渡越时间二极管)和激光器,提高了它们的输出功率.但是,受天然金刚石或高温高压下合成金刚石昂贵的价格和尺寸的限制,这种技术无法大规模推广. 1.1.4金属基复合材料 为了解决单一金属作为电子封装基片材料的缺点,人们研究和开
2015-2020年中国IC先进封装市场现状研究分析与发展前景预测报告 报告编号：1658203
行业市场研究属于企业战略研究范畴，作为当前应用最为广泛的咨询服务，其研究成果以报告形式呈现，通常包含以下内容： 一份专业的行业研究报告，注重指导企业或投资者了解该行业整体发展态势及经济运行状况，旨在为企业或投资者提供方向性的思路和参考。 一份有价值的行业研究报告，可以完成对行业系统、完整的调研分析工作，使决策者在阅读完行业研究报告后，能够清楚地了解该行业市场现状和发展前景趋势，确保了决策方向的正确性和科学性。 中国产业调研网https://www.doczj.com/doc/3d8947917.html,基于多年来对客户需求的深入了解，全面系统地研究了该行业市场现状及发展前景，注重信息的时效性，从而更好地把握市场变化和行业发展趋势。
一、基本信息 报告名称：2015-2020年中国IC先进封装市场现状研究分析与发展前景预测报告 报告编号：1658203←咨询时，请说明此编号。 优惠价：￥7020 元可开具增值税专用发票 网上阅读：https://www.doczj.com/doc/3d8947917.html,/R_JiXieDianZi/03/ICXianJinFengZhuangHangYeQianJingF enXi.html 温馨提示：如需英文、日文等其他语言版本，请与我们联系。 二、内容介绍 《2015-2020年中国IC先进封装市场现状研究分析与发展前景预测报告》对IC先进封装行业相关因素进行具体调查、研究、分析，洞察IC先进封装行业今后的发展方向、IC先进封装行业竞争格局的演变趋势以及IC先进封装技术标准、IC先进封装市场规模、IC先进封装行业潜在问题与IC先进封装行业发展的症结所在，评估IC先进封装行业投资价值、IC先进封装效果效益程度，提出建设性意见建议，为IC先进封装行业投资决策者和IC先进封装企业经营者提供参考依据。 正文目录 第一部分产业动态聚焦 第一章IC封装产业相关概述 第一节IC封装涵盖 第二节IC封装类型阐述 一、SOP封装 二、QFP与LQFP封装 三、FBGA 四、TEBGA 五、FC-BGA 六、WLCSP
微电子封装技术的发展 一、封装技术的发展 从80年代中后期，开始电子产品正朝着便携式、小型化、网络化和多媒体化方向发展，这种市场需求对电路组装技术提出了相应的要求，单位体积信息的提高(高密度)和单位时间处理速度的提高(高速化)成为促进微电子封装技术发展的重要因素。 1.1 片式元件：小型化、高性能 片式元件是应用最早、产量最大的表面组装元件。它主要有以厚薄膜工艺制造的片式电阻器和以多层厚膜共烧工艺制造的片式独石电容器，这是开发和应用最早和最广泛的片式元件。随着工业和消费类电子产品市场对电子设备小型化、高性能、高可靠性、安全性和电磁兼容性的需求，对电子电路性能不断地提出新的要求，片式元件进一步向小型化、多层化、大容量化、耐高压、集成化和高性能化方向发展。在铝电解电容和钽电解电容片式化后，现在高Q值、耐高温、低失真的高性能MLCC已投放市场；介质厚度为10um的电容器已商品化，层数高达100层之多；出现了片式多层压敏和热敏电阻，片式多层电感器，片式多层扼流线圈，片式多层变压器和各种片式多层复合元件；在小型化方面，规格尺寸从3216→2125→1608→1005发展，目前最新出现的是0603(长0.6mm，宽0.3mm)，体积缩小为原来的0.88%。集成化是片式元件未来的另一个发展趋势，它能减少组装焊点数目和提高组装密度，集成化的元件可使Si效率(芯片面积/基板面积)达到80%以上，并能有效地提高电路性能。由于不在电路板上安装大量的分立元件，从而可极大地解决焊点失效引起的问题。 1.2 芯片封装技术：追随IC的发展而发展 数十年来，芯片封装技术一直追随着IC的发展而发展，一代IC就有相应一代的封装技术相配合，而SMT的发展，更加促进芯片封装技术不断达到新的水平。六七十年代的中、小规模IC，曾大量使用TO型封装，后来又开发出DIP、PDIP，并成为这个时期的主导产品形式。八十年代出现了SMT，相应的IC封装形式开发出适于表面贴装短引线或无引线的LCCC、PLCC、SOP等结构。在此基础上，经十多年研制开发的QFP不但解决了LSI的封装问题，而且适于使用SMT在PCB或其他基板上表面贴装，使QFP终于成为SMT主导电子产品并延续至今。为了适应电路组装密度的进一步提高，QFP的引脚间距目前已从1.27mm发展到了0.3mm 。由于引脚间距不断缩小，I/O数不断增加，封装体积也不断加大，给电路组装生产带来了许多困难，导致成品率下降和组装成本的提高。另一方面由于受器件引脚框架加工精度等制造技术的限制0.3mm已是QFP引脚间距的极限，这都限制了组装密度的提高。于是一种先进的芯片封装BGA(Ball Grid Array)应运而生，BGA是球栅阵列的英文缩写，它的I/O端子以圆形或柱状焊点按阵列形式分布在封装下面，引线间距大，引线长度短。BGA技术的优点是可增加I/O数和间距，消除QFP技术的高I/O数带来的生产成本和可靠性问题。 BGA的兴起和发展尽管解决了QFP面临的困难，但它仍然不能满足电子产品向更加小型、更多功能、更高可靠性对电路组件的要求，也不能满足硅集成技术发展对进一步提高封装效率和进一步接近芯片本征传输速率的要求，所以更新的封装CSP(Chip Size Package)又出现了，它的英文含义是封装尺寸与裸芯片相同或封装尺寸比裸芯片稍大。日本电子工业协会对CSP规定是芯片面积与封装尺寸面积之比大于80%。CSP与BGA结构基本一样，只是锡球直径和球中心距缩小了、更薄了，这样在相同封装尺寸时可有更多的I/O数，使组装密度进一步提高，可以说CSP是缩小了的BGA。 CSP之所以受到极大关注，是由于它提供了比BGA更高的组装密度，而比采用倒装片的板极组装密度低。但是它的组装工艺却不像倒装片那么复杂，没有倒装片的裸芯片处理问题，基本上与SMT的组装工艺相一致，并且可以像SMT那样进行预测和返工。正是由于这些无法比拟的优点，才使CSP得以迅速发展并进入实用化阶段。目前日本有多家公司生产CSP，而且正越来越多地应用于移动电话、数码录像机、笔记本电脑等产品
先进封装技术发展趋势 2010-3-6 11:23:09 作者：Mahadevan Iyer, Texas Instruments, Dallas 来源: 半导体国际 电子产品继续在个人、医疗、家庭、汽车、环境和安防系统等领域得到新的应用。为获得推动产业向前发展的创新型封装解决方案（图1），在封装协同设计、低成本材料和高可靠性互连技术方面的进步至关重要。 图1. 封装技术的发展趋势也折射出应用和终端设备的变化。 在众多必需解决的封装挑战中，需要强大的协同设计工具的持续进步，这样可以缩短开发周期并增强性能和可靠性。节距的不断缩短，在单芯片和多芯片组件中三维封装互连的使用，以及将集成电路与传感器、能量收集和生物医学器件集成的需求，要求封装材料具有低成本并易于加工。为支持晶圆级凸点加工，并可使用节距低于60糾凸点的低成本晶圆级芯片尺寸封装（WLCSP），还需要突破一些技术挑战。最后，面对汽车、便携式手持设备、消费和医疗电子等领域中快速发展的MEMS器件带来的特殊封装挑战，我们也要有所准备。 封装设计和建模 建模设计工具已经在电子系统开发中得到长期的使用，这包括用于预测基本性能，以保证性能的电学和热学模型。借助热机械建模，可以验证是否满足制造可行性和可靠性的要求。分析的目标是获得第一次试制时就达到预期性能的设计。随着电子系统复杂性的增加以及设计周期的缩
短，更多的注意力聚焦于如何将建模分析转换到设计工程开始时使用的协同设计工具之中，优化芯片的版图和架构并进行必要的拆分，以最低成本的付出获得最高的性能。 为实现全面的协同设计，需要突破现今商业化建模工具中存在的一些限制。目前的工具从CAD数据库获得输入，通常需要进行繁杂的操作来构建用于物理特性计算的网格。不同的工具使用不同IP的特定方法来划分网格，因而对于每种工具需要独立进行网格的重新划分。重复的网格划分会浪费宝贵的设计时间，也会增加建模成本。网格重新划分也限制了在这三种约束下进行多个参数折中分析的可行性。 图2. 复杂的芯片叠层和互连方案需要谨慎的机械和电学建模。 未来的工具必须通过访问同一个CAD数据库，在所有这三个约束下进行迭代分析，不需要用户干预就可自动进行网格划分，并通过合适参数的成本-功能最小化来优化设计。软件工具提供商要么考虑这些关键需求，要么去冒出局的风险（图2）。 电学建模的目标是精确地分析整个系统，包括从源芯片和封装体通过对应PCB板进入要接 收的芯片内部。不断增加的系统性能和结构复杂性，给电学建模提出了很大挑战。在较高频率下，系统中较多的结构接近相当大比例的波长尺寸，将伴生有电磁干扰（EMI）的耦合风险。所用传 输线或波导器件数目的增加，使得时序分析更加关键，也要求将诸如介质层厚度和连线宽度等制造误差包含进去。对于叠层芯片、叠层封装等三维封装以及穿透硅通孔（TSV）等互连技术，工程师必须考虑与芯片顶部和芯片底部结构的耦合。为应对这些新出现的复杂性，业界需要新型求解算法和问题分割来突破目前在求解速度和问题规模方面的限制。 工程师使用热学建模来优化芯片、封装和系统的功率承载能力，确保在使用过程中芯片不会超过结温限制。热学问题通常是一个系统（甚至包括使用芯片的结构）问题，因为系统和结构是造成一个独立芯片热沉的原因。必须考虑空气流动、系统内部构造、外部环境、临近组件位置以及其他一些因素，以准确预测系统工作温度。三维封装将功率集中于更小体积之内，需要进行充
序号：39 集成电路封装的发展现状及趋势 姓名：张荣辰 学号： 班级：电科本1303 科目：微电子学概论 二〇一五年 12 月13 日
集成电路封装的发展现状及趋势 摘要： 随着全球集成电路行业的不断发展，集成度越来越高，芯片的尺寸不断缩小，集成电路封装技术也在不断地向前发展，封装产业也在不断更新换代。 我国集成电路行业起步较晚，国家大力促进科学技术和人才培养，重点扶持科学技术改革和创新，集成电路行业发展迅猛。而集成电路芯片的封装作为集成电路制造的重要环节，集成电路芯片封装业同样发展迅猛。得益于我国的地缘和成本优势，依靠广大市场潜力和人才发展，集成电路封装在我国拥有得天独厚的发展条件，已成为我国集成电路行业重要的组成部分，我国优先发展的就是集成电路封装。近年来国外半导体公司也向中国转移封装测试产能，我国的集成电路封装发展具有巨大的潜力。下面就集成电路封装的发展现状及未来的发展趋势进行论述。 关键词：集成电路封装、封装产业发展现状、集成电路封装发展趋势。 一、引言 晶体管的问世和集成电路芯片的出现，改写了电子工程的历史。这些半导体元器件的性能高，并且多功能、多规格。但是这些元器件也有细小易碎的缺点。为了充分发挥半导体元器件的功能，需要对其进行密封、扩大，以实现与外电路可靠的电气连接并得到有效的机械、绝缘等方面的保护，防止外力或环境因素导致的破坏。“封装”的概念正事在此基础上出现的。 二、集成电路封装的概述 集成电路芯片封装（Packaging，PKG）是指利用膜技术及微细加工技术，将芯片及其他要素在框架或基板上布置、粘贴固定及连线，引出接线端并通过可塑性绝缘介质灌封固定，构成整体立体结构的工艺。此概念称为狭义的封装。 集成电路封装的目的，在于保护芯片不受或少受外界环境的影响，并为之提供一个良好的工作条件，以使集成电路具有稳定、正常的功能。封装为芯片提供
电子封装技术的发展现状及趋势 近年来，我国电子封装技术发展迅速，且为电子产品与电子系统的微小型化发展提供了重要的外部技术保证。为了进一步加强对电子封装技术的认识与了解，文章则主要对当前国内外电子封装技术的发展现状进行总结和说明，在此基础上，对电子封装技术在未来的发展趋势展开了深入研究。 标签：电子封装技术；MIS倒装封装；3D封装 前言 自发明集成电路产业的迅速发展对电子封装技术提出了更高的要求，而电子封装技术也承担起越来越多的多元化以及集成化和规模化的芯片封装功能。在此背景下，加强对国内外电子封装技术发展现状的研究和分析，并准确把握电子封装技术未来的发展趋势，已成为电子封装领域适应IC产业发展需要着重开展的关键工作。 1 电子封装技术现状 1.1 国内电子封装技术现状 经过了国内相关企业的长期不懈的努力，结合国实际情况借鉴国外先进电子封装技术，通过多年的技术沉淀和开发，我国封装产业在近年来出现了较多的半导体创新技术以及相应产品，而以技术创新为代表的本土封装企业的快速发展也成为了提高我国电子封装技术和产业国际竞争力的关键。2012年，由国内25家电子封装产业链相关单位组建形成的“集成电路封测产业链技术创新联盟”标志着我国拥有了自己的电子封装技术研究团队，通过建立高密度的IC封装技术工程实验室，以封测产业量广面大、对进口技术具有较强依赖或是被国外发达国家垄断的封装技术创新等作为主要项目，加快推动项目的组织实施和研究、管理工作，使得封测应用工程对整个电子封装产业链的辐射作用得以有效发挥[1]。 根据品牌化战略与国际化战略的发展方针，CSP以及MCP和BGA等新型封装技术已在部分电子封装的生产线应用，而SPFN以及FBP和MIS等自主知识产权的获得也为提高我国电子封装技术的国际竞争力水平奠定了良好基础。例如，TSV硅片通道、SiP射频以及圆片级三维的再布线封装与50um及以下超薄芯片的三维堆叠封装技术等被广泛应用到电子封装的实际工作中，有效带动了电子封装产业及相关产业的发展。以所创新研发的电子封装技术中较为典型的MIS 倒装封装技术为例，其能够较好地替代具有较高成本的BGA封装，且脚宽与脚间距等内脚密度也同时达到25um，能够对现阶段IC封装的QFN和DFN系列产品的主流封装技术予以良好支持，通过引入扇入扇出内外引脚的互联技术，能够在确保封装效率的基础上，节约30%的成本，具有良好的实用价值。 1.2 国际电子封装技术现状
电子封装技术的发展 一、封装技术的发展 从80年代中后期，开始电子产品正朝着便携式、小型化、网络化和多媒体化方向发展，这种市场需求对电路组装技术提出了相应的要求，单位体积信息的提高(高密度)和单位时间处理速度的提高(高速化)成为促进微电子封装技术发展的重要因素。 1.1 片式元件：小型化、高性能 片式元件是应用最早、产量最大的表面组装元件。它主要有以厚薄膜工艺制造的片式电阻器和以多层厚膜共烧工艺制造的片式独石电容器，这是开发和应用最早和最广泛的片式元件。随着工业和消费类电子产品市场对电子设备小型化、高性能、高可靠性、安全性和电磁兼容性的需求，对电子电路性能不断地提出新的要求，片式元件进一步向小型化、多层化、大容量化、耐高压、集成化和高性能化方向发展。在铝电解电容和钽电解电容片式化后，现在高Q值、耐高温、低失真的高性能MLCC已投放市场；介质厚度为10um的电容器已商品化，层数高达100层之多；出现了片式多层压敏和热敏电阻，片式多层电感器，片式多层扼流线圈，片式多层变压器和各种片式多层复合元件；在小型化方面，规格尺寸从3216→2125→1608→1005发展，目前最新出现的是0603(长0.6mm，宽0.3mm)，体积缩小为原来的0.88%。集成化是片式元件未来的另一个发展趋势，它能减少组装焊点数目和提高组装密度，集成化的元件可使Si效率(芯片面积/基板面积)达到80%以上，并能有效地提高电路性能。由于不在电路板上安装大量的分立元件，从而可极大地解决焊点失效引起的问题。 1.2 芯片封装技术：追随IC的发展而发展 数十年来，芯片封装技术一直追随着IC的发展而发展，一代IC就有相应一代的封装技术相配合，而SMT的发展，更加促进芯片封装技术不断达到新的水平。六七十年代的中、小规模IC，曾大量使用TO型封装，后来又开发出DIP、PDIP，并成为这个时期的主导产品形式。八十年代出现了SMT，相应的IC封装形式开发出适于表面贴装短引线或无引线的LCCC、PLCC、SOP等结构。在此基础上，经十多年研制开发的QFP不但解决了LSI的封装问题，而且适于使用SMT在PCB 或其他基板上表面贴装，使QFP终于成为SMT主导电子产品并延续至今。为了适应电路组装密度的进一步提高，QFP的引脚间距目前已从1.27mm发展到了 0.3mm 。由于引脚间距不断缩小，I/O数不断增加，封装体积也不断加大，给电路组装生产带来了许多困难，导致成品率下降和组装成本的提高。另一方面由于受器件引脚框架加工精度等制造技术的限制0.3mm已是QFP引脚间距的极限，这