十进制四则运算计算器的设计与实现
1.问题描述
（1）题目描述：在以二叉树表示算术表达式的基础上，设计一个十进制的四则运算计算器。
（2）基本要求：实现整数或浮点数的四则运算。
（3）测试数据：
12 - ( - 4 ) * ( ( 20 + 3 / 5 ) * 8 / 5 ) * ( - 4 ) # = -515.36
- ( 22.7 - 4208.3 ) / ( ( 2.4 + 1.6 ) * 12 ) + 4.4 - 2.9 # = 88.7
10 - ( - 3 ) * ( ( 21 + 3 / 5 ) * 8 / 3 ) * ( - 2 ) # = -335.6
2.需求分析
（1）程序实现的功能是从键盘输入有效的表达式，求出其值并输出
（2）程序运行后，会提示用户输入表达式，并判断是否有效，并返回值
3.概要设计
为了实现程序功能，用二叉树存储表达式，然后从二叉树按后序遍历的方式取出数据，进行运算，运算时用堆栈存储数据。
（1）二叉链表的定义
ADT BinaryTree{
//数据对象D：D是具有相同特性的数据元素的集合。
//数据关系R：
// 若D=Φ，则R=Φ，称BinaryTree为空二叉树；
// 若D≠Φ，则R={H}，H是如下二元关系；
// （1）在D中存在惟一的称为根的数据元素root，它在关系H下无前驱；
// （2）若D-{root}≠Φ，则存在D-{root}={D1,Dr}，且D1∩Dr =Φ；
// （3）若D1≠Φ，则D1中存在惟一的元素x1，
素xr，
H={
// （4）(D1,{H1})是一棵符合本定义的二叉树，称为根的左子树；(Dr,{Hr})是一棵符合本定义的二叉树，称为根的右子树。
//基本操作：
InitBiTree( &T )
//操作结果：构造空二叉树T。
DestroyBiTree( &T )
// 初始条件：二叉树T已存在。
// 操作结果：销毁二叉树T。
CreateBiTree( &T, definition )
// 初始条件：definition给出二叉树T的定义。
// 操作结果：按definiton构造二叉树T。
ClearBiTree( &T )
// 初始条件：二叉树T存在。
// 操作结果：将二叉树T清为空树。
BiTreeEmpty( T )
// 初始条件：二叉树T存在。
// 操作结果：若T为空二叉树，则返回TRUE，否则返回FALSE。
BiTreeDepth( T )
// 初始条件：二叉树T存在。
// 操作结果：返回T的深度。
Root( T )
// 初始条件：二叉树T存在。
// 操作结果：返回T的根。
Value( T, e )
// 初始条件：二叉树T存在，e是T中某个结点。
// 操作结果：返回e的值。
Assign( T, &e, value )
// 初始条件：二叉树T存在，e是T中某个结点。
// 操作结果：结点e赋值为value。
Parent( T, e )
// 初始条件：二叉树T存在，e是T中某个结点。
// 操作结果：若e是T的非根结点，则返回它的双亲，否则返回“空”。
LeftChild( T, e )
// 初始条件：二叉树T存在，e是T中某个结点。
// 操作结果：返回e的左孩子。若e无左孩子，则返回“空”。
RightChild( T, e )
// 初始条件：二叉树T存在，e是T中某个结点。
// 操作结果：返回e的右孩子。若e无右孩子，则返回“空”。
LeftSibling( T, e )
// 初始条件：二叉树T存在，e是T中某个结点。
// 操作结果：返回e的左兄弟。若e是T的左孩子或无左兄弟，则返回“空”。
RightSibling( T, e )
// 初始条件：二叉树T存在，e是T中某个结点。
// 操作结果：返回e的右兄弟。若e是T的右孩子或无右兄弟，则返回“空”。
InsertChild( T, p, LR, c )
// 初始条件：二叉树T存在，p指向T中某个结点，LR为0或1，非空二叉树c与T不相交且右子树为空。
// 操作结果：根据LR为0或1，插入c为T中p所指结点的左或右子树。p所指结点的原有左或右子树则成为c的右子树。
DeleteChild( T, p, LR )
// 初始条件：二叉树T存在，p指向T中某个结点，LR为
0或1。
// 操作结果：根据LR为0或1，删除T中p所指结点的左或右子树。
PreOrderTraverse( T, visit() )
// 初始条件：二叉树T存在，Visit是对结点操作的应用函数。
// 操作结果：先序遍历T，对每个结点调用函数Visit一次且仅一次。一旦visit()失败，则操作失败。
InOrderTraverse( T, visit() )
// 初始条件：二叉树T存在，Visit是对结点操作的应用函数。
// 操作结果：中序遍历T，对每个结点调用函数Visit一次且仅一次。一旦visit()失败，则操作失败。
PostOrderTraverse( T, visit() )
// 初始条件：二叉树T存在，Visit是对结点操作的应用函数。
// 操作结果：后序遍历T，对每个结点调用函数Visit一次且仅一次。一旦visit()失败，则操作失败。
LevelOrderTraverse( T, visit() )
// 初始条件：二叉树T存在，Visit是对结点操作的应用函数。
// 操作结果：层次遍历T，对每个结点调用函数Visit一次且仅一次。一旦visit()失败，则操作失败。
（2）
4.详细设计
(1)二叉树的二叉链表类型定义
typedef struct BitNode
{
ElemType data;
struct BitNode *Lchild,*Rchild;//二叉树的左右孩子和父母
} BitNode；
typedef BitNode *BitTree;
(2)树的结构定义
class binarytree//树的类
{
public:
BinNode *root; //根节点
binarytree(void){root=NULL;} //构造函数
void print(void){print(root);}
void print(BinNode *p)
{
if(p!=NULL)
{
print(p->left_child);
print(p->right_child);
cout<
}
}
void evaluate(void){evaluate(root);}
bool evaluate(BinNode *prt) //计算二叉树一个节点
{
if(IsOperator(prt->data)&&!IsOperator(prt->left_child->data)&&!IsOperator(prt->right_chil d->data))//计算二叉树结点的值并存入新的二叉树结点
{
float num=0;
float num1=atof(prt->left_child->data.c_str());
float num2=atof(prt->right_child->data.c_str());
if(prt->data=="+")
num=num1+num2;
else if(prt->data=="-")
num=num1-num2;
电子技术基础实验 课程设计 用74LS161设计六十进制计数器 学院：班级：姓名：学号：电气工程学院电自1418 刘科 20
用74LS161设计六十进制计数器 摘要 计数器是一个用以实现计数功能的时序部件，它不仅可用来及脉冲数，还常用作数子系统的定时、分频和执行数字运算以及其它特定的逻辑功能。目前，无论是TTL还是CMOS集成电路，都有品种较齐全的中规模集成计数器。使用者只要借助于器件手册提供的功能和工作波形图以及引出端的排列，就能正确运用这些器件。计数器在现代社会中用途中十分广泛，在工业生产、各种和记数有关电子产品。如定时器，报警器、时钟电路中都有广泛用途。在配合各种显示器件的情况下实现实时监控，扩展更多功能。 利用两片74LS161分别作为六十进制计数器的高位和低位，分别与数码管连接。把其中的一个通过一个与门器件构成一个十进制计数器，另一个芯片构成六进制计数器。十进制计数器（个位）和六进制计数器（十位）均采用反馈清零法利用两个74LS161构成。当个位计数器从1001计数到0000时，十位计数器要计数一次，可通过两芯片之间级联实现。使用200HZ时钟信号作为计数器的时钟脉冲。根据设计基理可知，计数器初值为00，按递增方式计数，增到59时，再自动返回到00。 关键字：60进制，计数器，74LS161，级联 目录 第1章概述 (1) 计数器设计目的 (1) 计数器设计组成 (1) 第2章六十进制计数器设计描述 (2) 74LS161的功能 (2)
方案框架 (3) 第3章六十进制计数器的设计与仿真 (4) 基本电路分析设计 (4) 计数器电路的仿真 (6) 第4章总结 (8)
简单的四则运算计算器程序
注：1、报告内的项目或内容设置，可根据实际情况加以调整和补充。 2、教师批改学生实验报告时间应在学生提交实验报告时间后10日内。
附件：程序源代码 // sizheyunsuan.cpp : Defines the entry point for the console application. #include
西北师范大学知行学院 数字电子实践论文 课题：74ls161组成的十进制加法计数器 （置数法） 班级：14电本 学号：14040101114 姓名：于能海
指导老师：崔用明 目录 第1章前言 (1) 1.1 摘要 (1) 1.2 设计目的 (2) 1.3 设计内容及要求 (2) 第2章设计方案 (3) ....................................................................................................................... 错误！未定义书签。 2．1主要芯片功能介绍 (3) 2.2.1 四位二进制计数器74161介绍 (3) ............................................................................................................... 错误！未定义书签。 2.2 工作原理 (4) 第3章硬件设计 (4) 3.1 单元电路设计 (4) 3.2 总硬件电路图 (5) 第4章仿真与试验 (6) 4.1 仿真结果 (6) 4.2 调试中遇到的问题 (7) 第5章结论和体会 (8)
第1章前言 1.1 摘要在数字电路技术的课程中，计数器的功能是记忆脉冲的个数,它是数字系统中应用最广泛的基本时序逻辑构件。计数器在微型计算机系统中的主要作用就是为CPU和I/O设备提供实时时钟，以实现定时中断、定时检测、定时扫描、定时显示等定时控制，或者对外部事件进行计数。一般的微机系统和微机应用系统中均配置了定时器/计数器电路，它既可当作计数器作用，又可当作定时器使用，其基本的工作原理就是"减1"计数。计数器：CLK输入脉冲是一个非周期事件计数脉冲，当计算单元为零时，OUT输出一个脉冲信号，以示计数完毕。 本十进制加法计数器是基于74161芯片而设计的， 该十进制加法计数器设计理念是用于工厂流水线上产品计数，自动计数，方便简单。 关键词：74ls161计数器 Introduction In the course of digital circuit technology, the counter memory function is the number of pulses, it is a digital system, the most widely used basic sequential logic components. The main role of the counter in the micro-computer system is to provide real-time clock for the CPU and I / O devices to achieve the timer interrupt, timing detection, scheduled scanning, the timing display timing control, or to count external events. General computer systems and computer application systems are equipped with a timer / counter circuit, it can as a counter action, but also as a timer, the basic working principle is "minus 1" count. Counter: CLK input pulse is a non-periodic event count pulses to zero when calculating unit, OUT outputs a pulse signal, to show the count is completed. The decimal addition counter is designed based on the 74161 chip, the low potential sensor senses when to rely on external signals, sensors in an object within the sensing range, otherwise it is a high potential. Within the sensing range of the sensor when an object is moved out of date, sensor potential from high to low and then high, appears on the edge. Counter is automatically incremented and displayed on a digital control. The decimal addition counters have two seven-segment LED. It can count from 0 to 99 objects, and easy to expand. The design concept of decimal addition counter is used to count on a factory assembly line products, automatic counting, convenient and simple. Keywords:74ls161counter
洛阳理工学院 十 进 制 4 位 加 法 计 数 器 系别：电气工程与自动化系 姓名：李奇杰学号：B10041016
十进制4位加法计数器设计 设计要求： 设计一个十进制4位加法计数器设计 设计目的： 1.掌握EDA设计流程 2.熟练VHDL语法 3.理解层次化设计的内在含义和实现 设计原理 通过数电知识了解到十进制异步加法器的逻辑电路图如下 Q3 则可以通过对JK触发器以及与门的例化连接实现十进制异步加法器的设计 设计内容 JK JK触发器的VHDL文本描述实现： --JK触发器描述 library ieee; use ieee.std_logic_1164.all; entity jk_ff is
port( j,k,clk: in std_logic; q,qn:out std_logic ); end jk_ff; architecture one of jk_ff is signal q_s: std_logic; begin process(j,k,clk) begin if clk'event and clk='0' then if j='0' and k='0' then q_s <= q_s; elsif j='0' and k='1' then q_s <= '0'; elsif j='1' and k='0' then q_s <= '1'; elsif j='1' and k='1' then q_s <= not q_s; end if; end if; end process; q <= q_s; qn <= not q_s; end one; 元件门级电路： 与门VHDL文本描述实现： --与门描述library ieee; use ieee.std_logic_1164.all;
1.课程设计的目的 数字电子技术课程是电类专业的主要技术基础课。通过本课程的学习，能够使学生掌握近代数电理论的基础知识、电路分析与计算的基本方法，具备进行试验的初步技能，并为后续课程的学习打下必要的基础。 数字电子技术基础课程设计是学习数字电子技术基础课程之后的实践教学环节，是对课程理论和课程实验的综合和补充，其目的是训练学生综合运用学过的数字电子技术的基础知识。学会并利用一种电路分析软件，对电路进行分析、计算和仿真，通过查找资料，选择方案，设计电路，撰写报告，完成一个较完整的设计过程，将抽象的理论知识与实际电路设计联系在一起，使学生在掌握电路基本设计方法的同时，加深对数字电子技术课程知识的理解和综合应用，培养学生综合运用基础理论知识和专业知识解决实际工程设计问题的能力，以及工程意识和创新能力。 2.设计方案论证 2.1 Multisim软件介绍 Multisim是加拿大Interactive Image Technologies (Electronics Workbench)公司推出的以Windows为基础的仿真工具，适用于板级的模拟/数字电路板的设计工作。它包含了电路原理图的图形输入、电路硬件描述语言输入方式，具有丰富的仿真分析能力。可以使用Multisim交互式地搭建电路原理图，并对电路行为进行仿真。Multisim提炼了SPICE仿真的复杂内容，这样无需懂得深入的SPICE技术就可以很快地进行捕获、仿真和分析新的设计，这也使其更适合电子学教育。通过Multisim和虚拟仪器技术，可以完成从理论到原理图捕获与仿真再到原型设计和测试这样一个完整的综合设计流程。 功能： (1).直观的图形界面 整个操作界面就像一个电子实验室工作台，绘制电路所需的元器件和仿真所需的测试仪器均可直接拖放屏幕上，轻点鼠标可用导线将它们连接起来，软件仪器的控制面板和操作方式都与实物相似，测量数据、波形和特性曲线如何在真实一起上看到的。 (2).丰富的元器件
基于单片机实现的四则运算计算器 姓名 学号： 班级： 专业名称：测控技术与仪器 指导教师： 东北大学 2016年1月
课程设计（论文）任务书课程设计（论文）题目：基于单片机实现的四则运算计算器 基本内容和设计要求： 1、主机的矩阵键盘输入数和运算符号，从机显示运算结果。 2、主从单片机串行通信系统，并在LCD上显示运算内容及结果。 3、计算结果超过十位数字则显示错误。 4、运算除法时，结果只取整数，不是四舍五入。 5、有清零功能。
目录 课程设计（论文）任务书................................................................................................ i i 摘要 (1) 第1章绪论 (2) 1.1计算器简介 (2) 1.2设计主要内容 (2) 第2章系统硬件设计 (4) 2.1硬件组成 (4) 2.2输入模块 (4) 2.3输出模块 (5) 2.4运算模块 (5) 第3章系统软件设计 (7) 3.1 主程序 (7) 3.1.1主程序框图及初始化 (7) 3.1.2LCD程序框图及初始化 (8) 3.1.3键盘程序框图及初始化 (9) 3.1.4运算程序框图 (10) 第4章调试测试与实验分析 (11) 4.1 计算器调试 (11) 参考文献 (12) 心得体会 (13) 附录硬件原理图及PCB图 (14) 附录程序清单 (15) 附录实物照片 (28)
摘要 单片机的出现是计算机制造技术高速发展的产物，它是嵌入式控制系统的核心，如今，它已广泛的应用到我们生活的各个领域，电子、科技、通信、汽车、工业等。本设计是基于89C52RC单片机来进行的四则运算计算器系统设计，可以完成计算器的键盘输入，进行加、减、乘、除的基本四则运算，并在LCD1602液晶显示屏上显示相应的结果。本电路采用89C52RC单片机为主要控制电路，利用4*4矩阵键盘作为计算器以及运算符的输入。显示采用字符LCD静态显示。软件用C语言编程，并用开发板进行演示。 关键词：计算器，89C52RC单片机，LCD，矩阵键盘
一、实验目的 1．进一步掌握VHDL语言中元件例化语句的使用 2．通过本实验，巩固利用VHDL语言进行EDA设计的流程 二、实验原理 1．先分别设计一个六进制和十进制的计数器，并生成符号文件2．利用生成的底层元件符号，设计六十进制计数器顶层文件 三、实验步骤 （略） 四、实验结果
六进制计数器源程序cnt6.vhd： LIBRARY IEEE; USE IEEE.STD_LOGIC_1164.ALL; USE IEEE. STD_LOGIC_UNSIGNED.ALL; ENTITY CNT6 IS PORT (CLK, CLRN, ENA, LDN: IN STD_LOGIC; D: IN STD_LOGIC_VECTOR(3 DOWNTO 0); Q: OUT STD_LOGIC_VECTOR(3 DOWNTO 0); COUT: OUT STD_LOGIC); END CNT6; ARCHITECTURE ONE OF CNT6 IS SIGNAL CI: STD_LOGIC_VECTOR(3 DOWNTO 0):="0000"; BEGIN PROCESS(CLK, CLRN, ENA, LDN) BEGIN IF CLRN='0' THEN CI<="0000"; ELSIF CLK'EVENT AND CLK='1' THEN IF LDN='0' THEN CI<=D; ELSIF ENA='1' THEN IF CI<5 THEN CI<=CI+1; ELSE CI<="0000"; END IF; END IF; END IF; Q<=CI; END PROCESS; COUT<= NOT(CI(0) AND CI(2)); END ONE;
烟台南山学院 数字电子技术课程设计题目脉搏计数电路设计 姓名：___ XXXXXX ___ 所在学院：_工学院电气与电子工程系 所学专业：_ 自动化 班级：___电气工程XXXX 学号：___XXXXXXXXXXXXXX 指导教师：_____ XXXXXXXX ___ 完成时间：____ XXXXXXXXXXXXX
数电课程设计任务书 一、基本情况 学时：40学时学分：1学分适应班级：12电气工程 二、进度安排 本设计共安排1周，合计40学时，具体分配如下： 实习动员及准备工作：2学时 总体方案设计：4学时 查阅资料，讨论设计：24学时 撰写设计报告：8学时 总结：2学时 教师辅导：随时 三、基本要求 1、课程设计的基本要求 数字电子技术课程设计是在学习完数字电子课程之后，按照课程教学要求，对学生进行综合性训练的一个实践教学环节。主要是培养学生综合运用理论知识的能力，分析问题和解决问题的能力，以及根据实际要求进行独立设计的能力。初步掌握数字电子线路的安装、布线、焊接、调试等基本技能；熟练掌握电子电路基本元器件的使用方法，训练、提高读图能力；掌握组装调试方法。其中理论设计包括总体方案选择，具体电路设计，选择元器件及计算参数等，课程设计的最后要求是写出设计总结报告，把设计内容进行全面的总结，若有实践条件，把实践内容上升到理论高度。 2、课程设计的教学要求 数字电子技术课程设计的教学采用相对集中的方式进行，以班为单位全班学生集中到设计室进行。做到实训教学课堂化，严格考勤制度，在实训期间累计旷课达到6节以上，或者迟到、早退累计达到8次以上的学生，该课程考核按不及格处理。在实训期间需要外出查找资料，必须在指定的时间内方可外出。 课程设计的任务相对分散，每3名学生组成一个小组，完成一个课题的设计。小组成员既有分工、又要协作，同一小组的成员之间可以相互探讨、协商，可以互相借鉴或参考别人
第6章四则运算计算器 本章介绍的项目是大家十分熟悉的计算器，通过该项目的实践，我们将学习状态图的一些基本知识、C# 中方法的概念和应用以及键盘事件的运用，同时，训练编写一个略微复杂的Windows应用程序的设计思路。 为了使读者能够循序渐进地学习此类项目的设计，我们根据难度的不同，分为三个项目分别实现，首先完成项目一：整数的四则运算计算器，然后在此基础上完善，实现项目二：实数四则运算计算器，最后添加记忆功能，完成项目三：带记功能的实数四则运算计算器。 6.1 项目一：整数四则运算计算器设计 6.1.1 工作目标 终极目标：完成一个整数四则运算的计算器，界面如图6.1所示： 图6.1 整数四则运算计算器
促成目标： 1.完成整数四则运算计算器整体设计——状态机分析； 2.完成整数四则运算模块设计——流程分析； 3.完成整数四则运算计算器的程序界面设计及属性设置； 4.完成整数四则运算器的程序编码； 5.对整数四则运算计算器进行必要的运行测试，如有错误进行调试修改。 6.1.2 工作任务 工作任务一：构建计算器的状态图； 工作任务二：设计程序模块的流程图； 工作任务三：设计界面完成窗体及控件的属性设置； 工作任务四：编写程序代码； 工作任务五：测试软件，对错误进行调试修改。 6.1.3 工作任务一：构建计算器的状态图 1、知识准备——状态图 状态图(Statechart Diagram)是描述一个实体基于事件反应的动态行为，显示了该实体如何根据当前所处的状态对不同的事件做出反应的。状态图用于显示状态机（它指定对象所在的状态序列）、使对象达到这些状态的事件和条件、以及达到这些状态时所发生的操作。状态机由状态组成，各状态由转移链接在一起。状态是对象执行某项活动或等待某个事件时的条件。转移是两个状态之间的关系，它由某个事件触发，然后执行特定的操作或评估并导致特定的结束状态。图6.2描绘了状态机的各种元素。
湖南工业大学 课程设计 资料袋 理学学院（系、部）2012 ~ 2013 学年第 1 学期 课程名称单片机应用系统指导教师周玉职称副教授学生姓名张思远专业班级电子科学102 学号10411400223 题目对外部脉冲计数系统的设计 成绩起止日期2013 年01 月06 日～2013 年01 月10 日 目录清单
湖南工业大学 课程设计任务书 2012 —2013 学年第1 学期 理学院学院（系、部）电子科学专业102 班级 课程名称：单片机应用系统 设计题目：对外部脉冲计数系统的设计 完成期限：自2013 年01 月06 日至2013 年01 月10 日共 1 周
指导教师（签字）：年月日系（教研室）主任（签字）：年月日
附件三 （单片机应用系统） 设计说明书 （题目） 对外部脉冲计数系统的设计 起止日期：2013 年01 月06 日至2013 年01 月10 日 学生姓名张思远 班级电子科学102 学号10411400223 成绩 指导教师(签字) 电气与信息工程学院 2012年12 月10 日
一、设计任务： 1．1 外部脉冲自动计数，自动显示。 1．1．1设计一个255计数器：0－255计数，计满后自动清0，重 新计数（在数码管中显示）。 1．1．2设计一个50000计数器：0－50000计数，计满后自动清0， 重新计数（在数码管中显示）。 注：要求首先采用PROTEUS完成单片机最小系统的硬件电路 设计及仿真；程序仿真测试通过后，再下载到单片机实训 板上执行。 二、硬件设计介绍： ※STC89C52单片机； ※6位共阴或者共阴极数码管； ※外部晶振电路； ※ISP下载接口（In system program,在系统编程）； ※DC+5V电源试配器（选配）； ※ISP下载线（选配） ※6个PNP（NPN）三极管 ※12个碳膜电阻 三、硬件设计思路 方案一：五个1位7段数码管，无译码器 方案二：五个1位7段数码管，译码器 方案三：1个6位7段数码管，译码器 方案四：1个6位7段数码管，无译码器 考虑实际中外围设备、资金、单片机资源利用率、节省端口数量，可实行性以及连接方便等问题，采用6为数码管（共阳或者共阴极）由于实际中没买到6位的，采用2个三位数码管并接组合一个6位数码管形式；由于实际P口驱动能力有限，故采用6位三极管增大驱动能力，已便足以使得6位数码管亮度明显正常工作，增加6个电阻限流保护数码管不被烧坏。让数码管a-g7段分别接P1.6—P1.0，6位位选分别接P2.5—P2.0。 方法一：共阴极数码管 硬件图1.0所示：通过npn管放大后，段选高电平有效，位选低电平有效
实现加减乘除四则运算的计算器 目录 1 概述 (1) 1.1 课程设计目的 (1) 1.2 课程设计内容 (1) 2 系统需求分析 (1) 2.1 系统目标 (1) 2.2 主体功能 (2) 3 系统概要设计 (2) 3.1 系统的功能模块划分 (2) 3.2 系统流程图 (3) 4系统详细设计 (4) 5 测试 (5) 5.1 正确输出 (5) 5.2 实际输出 (6) 6 小结 (7) 参考文献 (8) 附录 (9) 附录1 源程序清单 (9)
汇编语言课程设计报告（2011） 实现加减乘除四则运算计算器的设计 1 概述 1.1 课程设计目的 运用汇编语言，实现简单计算器的一般功能.通过该程序设计，让我们熟悉并掌握DOS系统功能调方法用及BIOS系统功能调用方法，同时在程序设计过程中熟悉并掌握各种指令的应用，知道编程的具体流程，以及掌握DEBUG的一系列的功能执行命令，及用它进行调试，运行功能。 汇编语言是计算机能够提供给用户使用的最快而又最有效的语言，也是能够利用计算机所有硬件特性并能直接控制硬件的唯一语言。由于汇编语言如此的接近计算机硬件，因此，它可以最大限度地发挥计算机硬件的性能。由此可见汇编语言的重要性，学好这门课程，同样可为相关的专业打下基础。 汇编语言程序设计课程设计是在教学实践基础上进行的一次试验，也是对该课程所学理论知识的深化和提高。因此，要求学生能综合应用所学知识，设计和制造出具有具有一定功能的应用系统，并且在实验的基本技能方面进行了一次全面的训练。 此外，它还可以培养学生综合运用所学知识独立完成汇编程序课题的能力，使学生能够较全面的巩固和应用课堂上所学的基本理论和程序设计方法，能够较熟练地完成汇编语言程序的设计和调试。它同样可以提高学生运用理论去处理实际问题的能力和独立思考的能力，使学生的编程思想和编程能力有所提高，最终达到熟练地掌握编写汇编源程序的基本方法的目的。 1.2 课程设计内容 设计一个能实现加减乘除取余计算的程序。将键盘输入的表达式预放入一缓冲区中，然后从该缓冲区的第一个字符开始读取判断，当读到一个有效的表达式时对表达式进行相应的运算后，输出用十六进制数表示的运算结果。 2 系统需求分析 2.1 系统目标 1．熟悉汇编指令、宏汇编语言的编程方法 2． BIOS中断调用、系统功能中断调用方法 3．磁盘文件、及文件内容操作 目标：要求该程序接受从键盘输入的十六进制数，执行相应的计算后，计算结 1
十进制计数器设计 一、实验目的：熟悉Quartus II的Verilog文本设计流程全过程，学习十进制计数器的设计、仿真，掌握计数器的工作原理。 二、实验原理：计数器属于时序电路的范畴，其应用十分普遍。该程序设计是要实现带有异步复位、同步计数使能和可预置型的十进制计数器。该计数器具有5个输入端口（CLK、RST、EN、LOAD、DATA）。CLK输入时钟信号；RST起异步复位作用，RST=0，复位；EN是时钟使能，EN=1，允许加载或计数；LOAD是数据加载控制，LOAD=0，向内部寄存器加载数据；DATA是4位并行加载的数据。有两个输出端口（DOUT和COUT）。DOUT 的位宽为4，输出计数值，从0到9；COUT是输出进位标志，位宽为1，每当DOUT为9时输出一个高电平脉冲。RST在任意时刻有效时，如CLK非上升沿时，计数也能即刻清0；当EN=1，且在时钟CLK的上升沿时刻LOAD=0，4位输入数据DA TA被加载，但如果此时时钟没有上升沿，尽管出现了加载信号LOAD=0,依然未出现加载情况；当EN=1,RST=1,LOAD=1时，计数正常进行，在计数数据等于9时进行输出高电平。 三、实验任务：在Quartus II上将设计好的程序进行编辑、编译、综合、适配、仿真，从时序仿真图中学习计数器工作原理，了解计数器的运行情况及时钟输入至计数器数据输出的延时情况。 四、实验步骤： （一）、建立工作库文件和编辑设计文件 任何一项设计都是一项Project（工程），而把一个工程下的所有文件放在一个文件夹内是一个非常好的习惯，以便于我们整理，利用和提取不同工程下的文件，而此文件夹将被EDA软件默认为Work Library（工作库），所以第一步先根据自己的习惯，建立个新的文件夹。 （1）新建文件夹：在盘建立并保存工程，将文件夹取名Jishuqi。 （2）输入源程序：打开Quartus II，选择菜单File→New→Design Files→VerilogHDL File→OK(如图1所示)。 图1 在空白处工作框处输入任务要求中的代码，代码如下： module CNT10 (CLK,RST,EN,LOAD,COUT,DOUT,DATA); input CLK, EN, RST,LOAD; input [3:0] DATA; output [3:0] DOUT; output COUT;
计控学院 College of computer and control engineering Qiqihar university 电气工程课程设计报告题目：基于单片机的光电计数器 系别电气工程系 专业班级电气123班 学生姓名宋恺 学号2012024073 指导教师李艳东 提交日期 2015年6月 24日 成绩
电气工程课程设计报告 摘要 光电计数器是利用光电元件制成的自动计数装置。其工作原理是从光源发出的一束平行光照射在光电元件(如光电管、光敏电阻等)上，每当这束光被遮挡一次时，光电元件的工作状态就改变一次，通过放大器可使计数器记下被遮挡的次数。光电计数器的应用范围非常广泛，常用于记录成品数量，例如绕线机线圈匝数的检测、点钞机纸币张数的检测、复印机纸张数量的检测，或展览会参观者人数。 光电计数器与机械计数器相比，具有可靠性高、体积小、技术频率高、能和计算机链接实现自动控制等优点。本文即介绍基于MCS-51单片机的光电技术器。 关键词：单片机；光电计数器；数码显示；自动报警
齐齐哈尔大学计控学院电气工程系课程设计报告 目录 1 设计目的及意义 (1) 2 设计内容 (1) 2.1 系统整体设计 (1) 2.1.1 实验方案 (1) 2.1.2 光电计数器结构框图 (2) 图1 光电计数器结构框图 (2) 2.2系统硬件设计 (2) 2.2.1稳压直流电源电路 (2) 2.2.2发射接收电路 (3) 2.2.3显示电路 (3) 2.2.4报警电路 (4) 2.2.5硬件系统 (4) 2.3系统软件设计 (6) 3 结论7 4 参考文献 (8)
汇编语言课程设计报告( 2011 -- 2012 年度第 2 学期) 实现加减乘除四则运算的计算器 专业计算机科学与技术 学生姓名 班级 学号 指导教师 完成日期
目录 目录 (1) 1概述 0 设计目的 0 设计内容 0 2系统需求分析 0 系统目标 0 主体功能 (1) 开发环境 (1) 3 系统概要设计 (1) 系统的功能模块划分 (1) 系统流程图 (2) 4系统详细设计 (3) 5测试 (4) 测试方案 (4) 测试结果 (4) 6小结 (4) 参考文献 (6) 附录 (7) 附录源程序清单 (7)
实现加减乘除四则运算的计算器 1 概述 设计目的 本课程设计是在学完教学大纲规定的全部内容、完成所有实践环节的基础上，旨在深化学生学习的汇编语言课程基本知识，进一步掌握汇编语言程序设计方法，提高分析问题、解决问题的综合应用能力。 设计内容 能实现加、减、乘、除的计算；该程序接受的是16进制数；执行时，需要在文件名后直接跟上计算表达式，如在命令提示符下执行结果如下： c:\tasm>js 3+2 5 2 系统需求分析 系统目标 本次汇编语言课程设计的最终目的是要实现一个简单加减乘除四则运算的计算器，要求编写一个程序，每运行一次可执行程序，可以实现数的加减乘除四则运算。比如，十进制数的加减乘除四则运算。我们曾经学习过两个具体数字进行加减法运算，但是对于简单计算器用汇编语言实现难点在于这两个要做运算的数是未知的，是由自己调用中断输入到屏幕上并要用程序存储起来的数，然后才能对这两个数进行运算，而且做的是加法运算、减法运算乘法运算还是除法运算也未可知，为此我们还要判断用户所输入的运算是四则运算中的哪一个运算。此外，运算过程中的进位或是借位，选择用什么样的方式进行输出，如何实现清屏等也是要解决的问题。
目录 第1章前言 (1) 1.1 摘要 (1) 1.2 设计目的 (1) 1.3 设计内容及要求 (1) 第2章设计方案 (2) 2.1 系统框图 (2) 2．2主要芯片功能介绍 (2) 2.2.1 四位二进制计数器74161介绍 (2) 2.2.2七段显示译码器7448介绍 (3) 2.3 工作原理 (4) 第3章硬件设计 (5) 3.1 单元电路设计 (5) 3.2 总硬件电路图 (7) 第4章仿真与试验 (8) 4.1 仿真结果 (8) 4.2 调试中遇到的问题 (8) 第5章结论和体会 (9) 第6章参考文献 (10)
第1章前言 1.1 摘要 在数字电路技术的课程中，计数器的功能是记忆脉冲的个数,它是数字系统中应用最广泛的基本时序逻辑构件。计数器在微型计算机系统中的主要作用就是为CPU和I/O设备提供实时时钟，以实现定时中断、定时检测、定时扫描、定时显示等定时控制，或者对外部事件进行计数。一般的微机系统和微机应用系统中均配置了定时器/计数器电路，它既可当作计数器作用，又可当作定时器使用，其基本的工作原理就是"减1"计数。计数器：CLK输入脉冲是一个非周期事件计数脉冲，当计算单元为零时，OUT输出一个脉冲信号，以示计数完毕。 本十进制加法计数器是基于74161芯片而设计的，依靠传感器感应外界信号，传感器在感应范围内有物体时输出低电位，反之则是高电位。当传感器的感应范围内有物体移过时，传感器电位由高到低再到高，出现上跳沿。计数器会自动加一，并将在数码管上显示。本十进制加法计数器有两位七段数码管。可计数0~99个物体，并易于扩展。 该十进制加法计数器设计理念是用于工厂流水线上产品计数，自动计数，方便简单。 1.2 设计目的 1、综合运用相关课程中所学到的理论知识去独立完成某一设计课题； 2、学习用集成触发器构成计数器的方法； 3、进一步熟悉常用芯片和电子器件的类型及特性，并掌握合理选用器件的原则； 5、初步了解电路设计、仿真的过程和方法； 4、锻炼分析问题解决问题的能力； 1.3 设计内容及要求 1、具有2位10进制计数功能； 2、利用传感器，不接触计数； 3、每一个物体经过，计数器自动加1； 4、具有显示功能； 5、并用相关仿真软件对电路进行仿真。
《EDA技术》课程实验报告 学生姓名： 所在班级： 指导教师： 记分及评价： 报告满分3分 得分 一、实验名称 实验6：60进制计数器设计 二、任务及要求 【基本部分】 1、在QuartusII平台上，采用文本输入设计方法，通过编写VHDL语言程序，完成60进制计数器的设计并进行时序仿真。 2、设计完成后生成一个元件，以供更高层次的设计调用。 3、实验箱上进行验证。 【发挥部分】 在60进制基础上设计6进制计数器，完成时序仿真。 三、实验程序 library ieee; use ieee.std_logic_1164.all; use ieee.std_logic_unsigned.all; entity sixth is port(clk:in std_logic; co:out std_logic;--jin wei qh:buffer std_logic_vector(3 downto 0);--shi wei ql:buffer std_logic_vector(3 downto 0));--ge wei end entity sixth; architecture art of sixth is begin co<='1'when(qh="0101"and ql="1001")else'0'; process(clk) begin if(clk='1')then if(ql=9)then ql<="0000"; if(qh=5)then
qh<="0000"; else qh<=qh+1; end if; else ql<=ql+1; end if; end if; end process; end architecture art; 四、仿真及结果分析 图6-1 60进制计数器仿真图 用VHDL语言实现一个六十进制计数器，该计数器有计数使能端en，清零端clr和进位输出端co。档en=1时，计数器正常计数；当clr=1时，计数器清零。最后在试验箱上仿真，数码管显示了0到59，则60进制计数器完成。 五、硬件验证 1、选择模式： 2、引脚锁定情况表： 六、小结 1、六进制程序 library ieee; use ieee.std_logic_1164.all; use ieee.std_logic_unsigned.all; entity six is port(clk,en,clr:in std_logic; co:out std_logic;--jin wei qh:buffer std_logic_vector(3 downto 0));--shi wei end entity six; architecture art of six is begin co<='1'when(qh="0101" and en='1')else'0';
目录 1 设计任务和性能指标 (1) 1.1 设计任务 (1) 1.2 性能指标 (1) 2 设计方案 (1) 2.1 需求分析 (1) 2.2 方案论证 (1) 3 系统硬件设计 (2) 3.1 总体框图设计 (2) 3.2 单片机选型 (2) 3.3 单片机附属电路设计 (3) 3.4 LCD液晶显示 (4) 4 系统软件设计 (5) 4.1 设计思路 (5) 4.2 总体流程图 (5) 4.3 子程序设计 (5) 4.4 总程序清单 (6) 5 仿真与调试 (6) 5.1 调试步骤 (6) 5.2 仿真结果及性能分析 (8) 6 总结 (8) 参考文献 (8) 附录1 系统硬件电路图 (10) 附录2 程序清单 (11)
1 设计任务和性能指标 1.1 设计任务 电子计算器设计 1、能实现4位整数的加减法和2位整数的乘法； 2、结果通过5个LED数码管显示（4位整数加法会有进位）或通过液晶显示屏显示。 1.2 性能指标 1．用数字键盘输入4位整数，通过LED数码显示管或液晶显示屏显示。 2.完成四位数的加减法应算。当四位数想加时产生的进位时，显示进位。 3.显示2位，并进行2位整数的乘法。 4.设计4*4矩阵键盘输入线的连接。 2 设计方案 2.1 需求分析 我们日常生活的开支，大额数字或是多倍小数的计算都需要计算器的帮助，处理数字的开方、正余弦都离不开计算器。虽然现在的计算器价格比较低廉，但是功能过于简单的不能满足个人需求，功能多的价格较贵，操作不便不说，很多功能根本用不到。所以，我们想到可不可以用自己所学为自己设计开发一个属于自己的简单计算器来完成日常生活的需求。 2.2 方案论证 使用单片机为ATMEL公司生产AT89C51，AT89C51提供以下标准功能：4K字节FLASH 闪速存储器，128字节内部RAM，32个I/O口线，两个16位定时/计数器，一个向量两级中断结构，一个全双工串行通讯口，内置一个精密比较器，片内振荡器及时钟电路，同时AT89C51可降至0Hz的静态逻辑操作，并支持两种软件可选的工作模式，空闲方式停止CPU 的工作，但允许RAM，定时计数器，串行通信及中断系统继续工作。 显示用LCD液晶显示屏，减少线路连接。 用C言编写程序，易进行调试修改。 采用4*4矩阵键盘作为输入。
前言 本次课程设计的题目是用汇编语言实现一个简单的计算器，要求：编写一个程序，每运行一次可执行程序，可以实现加减乘除四则运算。计算器是最简单的计算工具，简单计算器具有加、减、乘、除四项运算功能。通过使用汇编语言设计实现简单计算器，以此进一步了解和掌握对数据存储，寄存器的使用，加减乘除相关指令以及模块的调用等汇编语言知识的有效运用。本次课程设计以实现一个基本功能完善，界面友好，操作简便易行的计算器为最终目的。通过对具有加减乘除基本功能的计算器的设计实现，学会使用汇编语言实现输入输出模块的设计，模块合理调用的设计，加减乘除运算的判断以及退出程序的判断的设计。通过对各种指令的合理使用，熟悉并加深对各种指令的用法。学会使用汇编语言设计各个功能模块。当实现各个程序模块后，学会通过程序的调用最终实现一个具有基本计算功能的简单计算器。 1
中文摘要 实现一个简单计算器，要求编写一个程序，每运行一次可执行程序，可以实现数的加减乘除四则运算。运算过程中的进位或是借位，选择用什么样的方式进行输出，如何实现清屏等也是要解决的问题。 设计当用户根据提示信息输入一个算式后，按下enter键或是‘=’符号键时，程序依据输入的算式进行计算，并将结果显示在屏幕上。如果用户输入错误，则返回，提示信息让用户重新输入算式，当用户按下Q或q键时退出程序。在各个子功能模块设计好的情况下，通过主题模块的合理调用，最终实现一个具有简单运算功能的计算 关键字：计算器、四则运算、进位、错位、清屏
目录 1系统分析 -------------------------------------------------2系统总体设计----------------------------------------------3详细设计-------------------------------------------------- 4统测试 ---------------------------------------------------5软件使用说明书 ------------------------------------------- 设计总结----------------------------------------------------参考文献----------------------------------------------------致谢——————————————————————————————————— 3
十进制加法器设计 1课程设计的任务与要求 课程设计的任务 1、综合应用数字电路知识设计一个十进制加法器。了解各种元器件的原理及其应用。 2、了解十进制加法器的工作原理。 3、掌握multisim 软件的操作并对设计进行仿真。 4、锻炼自己的动手能力和实际解决问题的能力。 5、通过本设计熟悉中规模集成电路进行时序电路和组合电路设计的方法，掌握十进制加法器的设计方法。 课程设计的要求 1、设计一个十进制并运行加法运算的电路。 2、0-9十个字符用于数据输入。 3、要求在数码显示管上显示结果。 2十进制加法器设计方案制定 加法电路设计原理 图1加法运算原理框图 如图1所示 第一步 置入两个四位二进制数。例如（1001）2,（0011）2和（0101）2，（1000）2，同时在两个七段译码显示器上显示出对应的十进制数9，3和5，8。
第二步将置入的数运用加法电路进行加法运算。 第三步前面所得结果通过另外两个七段译码器显示。即： 加法运算方式，则（1000）2+（0110）2=（1110）2 十进制8+6=14 并在七段译码显示出14。运算方案 通过开关S1——S8接不同的高低电平来控制输入端所置的两个一位十进制数，译码显示器U8和U9分别显示所置入的两个数。数A直接置入四位超前进位加法器74LS283的A4——A1端，74LS283的B4——B1端接四个2输入异或门。四个2输入异或门的一输入端同时接到开关S1上，另一输入端分别接开关S5——S8，通过开关S5——S8控制数B的输入,通过加法器74LS283完成两个数A和B的相加。由于译码显示器只能显示0——9，所以当A+B>9时不能显示，我们在此用另一片芯片74LS283完成二进制码与8421BCD码的转换，即S>9（1001）2时加上3（0011）2，产生的进位信号送入译码器U10来显示结果的十位，U11显示结果的个位。 3十进制加法器电路设计 加法电路的实现 用两片4位全加器74LS283和门电路设计一位8421BCD码加法器。由于一位8421BCD 数A加一位数B有0到18这十九种结果。而且由于显示的关系,当大于9的时候要加六转换才能正常显示，所以设计的时候有如下的真值表：