目录
摘要 (1)
1. 设计任务 (1)
1.1 设计目的 (1)
1.2 设计指标 (1)
1.3 设计要求 (1)
2.设计思路与总体框图 (2)
3.系统硬件电路的设计 (2)
3.1 555多谐荡电路 (2)
3.2 计数器电路 (4)
3.3 译码和显示电路 (5)
4.系统设计仿真 (5)
4.1各功能元件的选用与分析 (5)
一．74LS48译码器 (5)
二. 74LS08芯片 (6)
三. 计数及译码显示 (7)
四. 共阴极七段数码管显示器 (9)
五.电阻 (10)
六.电容 (14)
4.2仿真原理总设计图 (16)
5. 系统硬件焊接与调试 (17)
5.1焊接步骤 (17)
5.2元件清单 (17)
5. 3实物图 (18)
5.2硬件电路测试 (19)
总结 (20)
致谢 (21)
参考文献 (22)
二十四进制计数器设计
摘要：24进制数字钟是一种用数字电路技术实现时计时的装置，与机械式时钟相比具有更高的准确性和直观性。此次设计与制作24进制电子数字钟时计数、译码、显示电路需要了解组合逻辑电路和时序逻辑电路；了解集成电路的引脚安排；了解各种时计数、译码芯片的逻辑功能及使用方法；了解数字钟的原理。本次设计是基于24进制电子数字钟的原理，实现具有24进制清零功能的电子钟，它主要由脉冲、二-五-十进制加法器74LS90、译码器74LS48、共阴极LED数码管等四个模块构成。脉冲利用555设计一个多谐振荡器。各功能模块multisim 软件中描述出，然后将其打包成可调用的元件，再利用原理图输入法将各模块按功能连接起来就得到顶层文件的原理图。这时，再进行时序仿真、引脚锁定和嵌入逻辑分析仪之后，就编译下载至硬件中，选择正确的模式和各种设置后即可实现这次设计所要求的功能。
关键词：加法器;译码器;显示数码管
1. 设计任务
1.1 设计目的
1. 了解计数器的组成及工作原理。
2. 进一步掌握计数器的设计方法和计数器相互级联的方法。
3. 进一步掌握各芯片的逻辑功能及使用方法。
4. 进一步掌握数字系统的制作和布线方法。
5. 熟悉集成电路的引脚安排。
1.2 设计指标
1. 以24为一个周期，且具有自动清零功能。
2. 能显示当前计数状态。
1.3 设计要求
1. 画出总体设计框图，以说明计数器由哪些相对独立的功能模块组成，标出各个模块之间互相联系，时钟信号传输路径、方向。并以文字对原理作辅助说明。
2. 设计各个功能模块的电路图，加上原理说明。
3. 选择合适的元器件，利用multisim仿真软件验证、调试各个功能模块的电路，在接线验证时设计、选择合适的输入信号和输出方式，在确定电路充分正确性同时，输入信号和输出方式要便于电路的测试和故障排除。
4. 在验证各个功能模块基础上，对整个电路的元器件和布线进行合理布局。
5. 在电路板上腐蚀，钻孔，插元器件，焊接再就对整个计数器电路进行调试。
2.设计思路与总体框图
计数器由计数器、译码器、显示器三部分电路组成，再由555定时器组成的多谐振荡器来产生方波，充当计数脉冲来作为计数器的时钟信号，计数结果通过译码器显示。图2-1所示为计数器的一般结构框图。
▲图2-1 计数器结构框图
3.系统硬件电路的设计
3.1 555多谐荡电路
555多谐振荡器：利用深度正反馈，通过阻容耦合使两个电子器件交替导通与截止，从而自激产生方波输出的振荡器。常用作方波发生器。
多谐振荡器是一种能产生矩形波的自激振荡器，也称矩形波发生器。“多谐”指矩形波中除了基波成分外，还含有丰富的高次谐波成分。多谐振荡器没有稳态，只有两个暂稳态。在工作时，电路的状态在这两个暂稳态之间自动地交替变换，由此产生矩形波脉冲信号，常用作脉冲信号源及时序电路中的时钟信号。
555定时器是一种模拟和数字功能相结合的中规模集成器件。一般用双极性工艺制作的称为555，用CMOS 工艺制作的称为7555，除单定时器外，还有对应的双定时器556/7556。555 定时器的电源电压范围宽，可在 4.5V~16V 工作，7555 可在3~18V 工作，输出驱动电流约为200mA，因而其输出可与TTL、CMOS 或者模拟电路电平兼容。
555 定时器成本低，性能可靠，只需要外接几个电阻、电容，就可以实现多谐振荡器、单稳态触发器及施密特触发器等脉冲产生与变换电路。它也常作为定时器广泛应用于仪器仪表、家用电器、电子测量及自动控制等方面。555引脚图如下图3-1所示。
▲图3-1 555引脚图
555的内部结构可等效成23个晶体三极管.17个电阻.两个二极管.组成了比较器.RS触发器.等多组单元电路.特别是由三只精度较高5k电阻构成了一个电阻分压器.为上、下比较器提供基准电压.所以称之为555.
555多谐振荡电路由NE555P芯片、电阻和电容组成。由NE555P的3脚输出方波。如图3-2所示。
▲图 2 555多谐振荡电路
3.2 计数器电路
集成计数芯片一般都设置有清零输入端和置数输入端，而且无论是清零还是置数都有同步和异步之分。有的集成计数器采用同步方式，即当CP触发沿到来时才能完成清零或置数任务；有的集成计数器则采用异步方式，即通过触发器的异步输入端来直接实现清零或置数，与CP信号无关。
本设计采用异步清零。由2片74LS90是异步二—五—十进制加法计数器（它既可以作二进制加法计数器，又可以作五进制和十进制加法计数器）、一片与门74LS08和相应的电阻。
由外加送来的计数脉冲（由555电路产生）送入两个计数器的CLK端，电路在计数脉冲的作用下按二进制自然序依次递增1，当个位计数到9时，输出进位信号给十位充当使能信号进位。当计数到24，这显示器个位输出0010（也就是4），显示器十位输出0010也就是2），显示器十位计数器只有QC端有输出，显示器个位计数器只有QB端有输出，将个位的QC、十位的QB端接一个二输入与门，与门输出一路送入十位计数器的清零端，一路送入个位计数器的清零端，将整个电路清零，完成周期为24的计数。
3.3 译码和显示电路
由2个74LS48 和2个数码管组成驱动电路将计数器输出的8421BCD码转换为数码管需要的逻辑状态，并且为保证数码管正常工作提供足够的工作电流。
数码管通常有发光二极管（LED）数码管和液晶（LCD）数码管，本设计提供的为LED数码管。
4.系统设计仿真
4.1各功能元件的选用与分析
设计原理图中各功能元件的引脚图或逻辑功能图的分析如下所示：
一．74LS48译码器
七段显示译码器的主要功能是把8421B码译成对应于数码管的7个字段信号，驱动数码管，显示出相应的十进制数码。D,C,B,A是8421BCD码的4位输人信号，a,b,c,d,e,f,g是七段译码输出信号，LT，RBI，BI为控制端。灯测试输人端LT：当LT=0，BI＝1时，无论A3~A0为何种状态，a,b,c,d,e,f,g的状态均为0，数码管七段全亮，显示“8”字形，用以检查七段显示器各字段是否能正常工作。灭零输入端RBI：当RBI＝0时，且LT＝1，BI＝0时，若D～A的状态均为0，则所有光段均灭，在数字显示中用以熄灭不必要的0。例如，显示0021，21前面的两个0是多余的，可以通过在对应位加灭零信号（RBI＝0）的方法去掉多余的零。74LS48引脚图如下图4-1所示。74LS48和半导体数码管的连接图如图4-2所示。
图4-1 74ls48引脚
▲图4-2 74ls48和半导体数码管的连接图
二. 74LS08芯片
74LS08是常用的 TTL 2输入端四与门。
▲图4-3 74LS08引脚图
三. 计数及译码显示
二—五—十进制加法计数器74LS90构成电子秒表的计数单元，如表1中单元Ⅳ所示。其中计数器①接成五进制形式，对频率为50HZ的时钟脉冲进行五分频，在输出端QD 取得周期为0.1S的矩形脉冲，作为计数器②的时钟输入。计数器②及计数器③接成8421码十进制形式，其输出端与实验装置上译码显示单元的相应输入端连接，可显示0.1～0.9秒；1～9.9秒计时。
注：集成异步计数器74LS90
74LS90是异步二—五—十进制加法计数器，它既可以作二进制加法计数器，又可以作五进制和十进制加法计数器。
图4-4为74LS90引脚排列，图4-5为功能表。
通过不同的连接方式，74LS90可以实现四种不同的逻辑功能；而且还可借助R0(1)、R0(2)对计数器清零，借助S9(1)、S9(2)将计数器置9。其具体功能详述如下：
(1)计数脉冲从CP1输入，QA作为输出端，为二进制计数器。
(2)计数脉冲从CP2输入，QDQCQB作为输出端，为异步五进制加法计数器。
(3)若将CP2和QA相连，计数脉冲由CP1输入，QD、QC、QB、QA作为输出端，则构成异步8421码十进制加法计数器。
(4)若将CP1与QD相连，计数脉冲由CP2输入，QA、QD、QC、QB作为输出端，则构成异步5421码十进制加法计数器。
(5)清零、置9功能。
异步清零
当R0(1)、R0(2)均为“1”；S9(1)、S9(2)中有“0”时，实现异步清零功能，即QDQCQBQA＝0000。
置9功能
当S9(1)、S9(2)均为“1”；R0(1)、R0(2)中有“0”时，实现置9功能，即QD QC QB QA＝1 0 0 1 。
表1：
▲图4-4 74LS90引脚图
▲图4-5 74LS90功能表
四. 共阴极七段数码管显示器
显示器件的种类很多,在数字电路中最常见的显示器是半导体显示器(又称为发光二极管显示器,LED)和液晶显示器(LCD),本设计采用7段LED数码显示器.7段LED数码显示器俗称数码管,其工作原理是将要显示的十进制数码分成7段,每段为一个发光二极管,利用不同发光段组合来显示不同的数字. LED的死区电压较高，工作电压大约1.5~3V，驱动电流为几十毫安。74LS48译码驱动器输出是高电平有效，所以，配接的数码管必须采用共阴极接法。下图是共阴极式与共阳极式LED数码管的接线图（图4-6），使用时，公共阴极接地，7个阳极a 到g由相应的BCD七段译码器来驱动。
▲4-6 半导体数码管共阴极接法和共阳极接法
五.电阻
电阻的英文名称为resistance，通常缩写为R，它是导体的一种基本性质，与导体的尺寸、材料、温度有关。欧姆定律指出电压、电流和电阻三者之间的关系为I=U/R，亦即R =U/I。电阻的基本单位是欧姆，用希腊字母“Ω”来表示。通常“电阻”有两重含义，一种是物理学上的“电阻”这个物理量，另一个指的是电阻这种电子元件。
电阻元件的电阻值大小一般与温度，材料，长度，还有横截面积有关，衡量电阻受温度影响大小的物理量是温度系数，其定义为温度每升高1℃时电阻值发生变化的百分数。
电阻的主要物理特征是变电能为热能，也可说它是一个耗能元件，电流经过它就产生内能。电阻在电路中通常起分压、分流的作用。对信号来说，交流与直流信号都可以通过电阻。
计算公式：
串联：R=R1+R2+．．．+Rn
并联：1/R=1/R1+1/R2+．．．+1/Rn 两个电阻并联式也可表示为R=R1·R2/(R1+R2）
定义式：R=U/I
决定式：R=ρL/S(ρ表示电阻的电阻率，是由其本身性质决定，L表示电阻的长度，S表示电阻的横截面积)
单位表示
导体的电阻通常用字母R表示，电阻的单位是欧姆（ohm），简称欧，符号是Ω（希腊字母，读作Omega)，1Ω=1V/A。比较大的单位有千欧（kΩ）、兆欧（MΩ）（兆=百万，即100万）。KΩ（千欧），MΩ（兆欧），他们的换算关系是：两个电阻并联式也可表示为1TΩ=1000GΩ；1GΩ=1000MΩ；1MΩ=1000KΩ；1KΩ=1000Ω（也就是一千进率）
基本分类
按阻值特性分为：固定电阻、可调电阻、特种电阻(敏感电阻) .
不能调节的，称之为定值电阻或固定电阻，而可以调节的，称之为可调电阻。常见的可调电阻是滑动变阻器,例如收音机音量调节的装置是个圆形的滑动变阻器，主要应用于电压分配的，称之为电位器。
按制造材料分为:碳膜电阻、金属膜电阻、线绕电阻，无感电阻，薄膜电阻等。
控制电阻大小的因素
电阻元件的电阻值大小一般与温度有关，还与导体长度、横截面积、材料有关。衡量电阻受温度影响大小的物理量是温度系数，其定义为温度每升高1℃时电阻值发生变化的百分数。多数（金属）的电阻随温度的升高而升高，一些半导体却相反。如：玻璃，碳在温度一定的情况下，有公式R=ρl/s其中的ρ就是电阻率，l为材料的长度，单位为m，s为面积，单位为平方米。可以看出，材料的电阻大小正比于材料的长度，而反比于其面积。
色环电阻第一环的确定
1．四环电阻
因表示误差的色环只有金色或银色，色环中的金色或银色环一定是第四环。
2．五环电阻：此为精密电阻。
（1）从阻值范围判断：因为一般电阻范围是0-10M，如果读出的阻值超过这个范围，可能是第一环选错了。（2）从误差环的颜色判断：表示误差的色环颜色有银、金、紫、蓝、绿、红、棕。如里靠近电阻器端头的色环不是误差颜色，则可确定为第一环。
识别色环电阻的阻值
电子产品广泛采用色环电阻，其优点是在装配、调试和修理过程中，不用拨动元件，即可在任意角度看清色环，读出阻值，使用方便。一个电阻色环由4部分组成（不包括精密电阻）。
四个色环的其中第一、二环分别代表阻值的前两位数；第三环代表10的幂；第四环代表误差。
下面介绍掌握此方法的几个要点：
熟记第一、二环每种颜色所代表的数。可这样记忆：棕=1，红=2，橙=3，黄=4，绿=5，蓝=6，紫=7，灰=8，白=9，黑=0。
彩虹的颜色分布：红橙黄绿蓝靛紫，去掉靛，后面添上灰白黑，前面加上棕，对应数字1开始。
从数量级来看，在体上可把它们划分为三个大的等级，即：金、黑、棕色是欧姆级的；红是千欧级，橙、黄色是十千欧级的；绿是兆欧级、蓝色则是十兆欧级的。这样划分一下也好记忆。所以要先看第三环颜色（倒数第2个颜色），才能准确。
第四环颜色所代表的误差：金色为5%；银色为10%；无色为20%。
举例说明：
例1：四个色环颜色为：黄橙红金
读法：前三颜色对应的数字为432，金为5%，所以阻值为43X10*2=4300=4.3KΩ，误差为5%。
选用常识
电阻器的阻值和误差
阻值选用：原则是所用电阻器的标称阻值与所需电阻器阻值差值越小越好。
误差选用：时间常数RC电路所需电阻器的误差尽量小。一般可选5%以内。对退耦电路，反馈电路滤波电路负载电路对误差要求不太高.可选10%-20%的电阻器。
注意电阻器的极限参数
额定电压：当实际电压超过额定电压时，即便满足功率要求，电阻器也会被击穿损坏。
额定功率：所选电阻器的额定功率应大于实际承受功率的两倍以上才能保证电阻器在电路中长期工作的可靠性。
要首选通用型电阻器
通用型电阻器种类较多、规格齐全、生产批量大，且阻值范围、外观形状、体积大小都有挑选的余地，便于采购、维修。
根据电路特点选用
高频电路：分布参数越小越好，应选用金属膜电阻、金属氧化膜电阻等高频电阻。
低频电路：绕线电阻、碳膜电阻都适用。
功率放大电路、偏置电路、取样电路：电路对稳定性要求比较高，应选温度系数小的电阻器。
退耦电路、滤波电路：对阻值变化没有严格要求，任何类电阻器都适用。
电阻测量
用万用表测量大值电阻：
31/2位和41/2位数字万用表电阻档的最大量程一般是20MΩ。对于31/2位数字万用表而言，使用不同的电阻量程也只能测量0.1Ω～19.99MΩ范围内的电阻；而对于41/2位数字万用表，则只能测量0.01Ω～19.999MΩ范围内的电阻。当被测电阻Rx≥20MΩ时，仪表将显示溢出符号“1”。
实验证明，采用下述的“并联电阻法”，可将31/2位或41/2位数字万用表20MΩ电阻档的量程扩展到100MΩ。
测量方法
预先准备一只十几兆欧的电阻R1，将数字万用表拨至20MΩ档后测出电阻值R1。然后把被测电阻Rx并联在R1两端，再测出并联总电阻R。
根据电阻并联的计算公式很容易推导出。
测量举例：
被测电阻为一只标记不明的高阻值电阻Rx，R1选用标称阻值为10MΩ的电阻。使用DT830型数字万用表的20MΩ电阻档，实测R1的阻值为10.05MΩ。
将Rx与R1并联后，再用DT830进行测量，测得总阻值R=7.70MΩ。由此判定，被测电阻的标称值应为33MΩ。
3)测量注意事项
1）当被测量电阻Rx的阻值超过100MΩ时，并联后的总阻值R与选用的标准电阻R1的阻值非常接近，加之数字万用表本身存在±1个字的误差，会使测量误差增大。因而，本法不适合用来测量阻值大于100MΩ的电阻。
2）测量操作时，应将被测电阻Rx与标准电阻R1并联接触牢靠，必要时可用鳄鱼夹将两者固定.
六.电容
电容（Capacitance）亦称作“电容量”，是指在给定电位差下的电荷储藏量，记为C，国际单位是法拉（F）。一般来说，电荷在电场中会受力而移动，当导体之间有了介质，则阻碍了电荷移动而使得电荷累积在导体上，造成电荷的累积储存，储存的电荷量则称为电容。电容是电子设备中大量使用的电子元件之一，广泛应用于隔直、耦合、旁路、滤波、调谐回路、能量转换、控制电路等方面。
在电路学里，给定电势差，电容器储存电荷的能力。
从物理学上讲，电容是一种静态电荷存储介质，可能电荷会永久存在，这是它的特征，它的用途较广，它是电子、电力领域中不可缺少的电子元件。主要用于电源滤波、信号滤波、信号耦合、谐振、滤波、补偿、充放电、储能、隔离直流等电路中。
基本单位
在国际单位制里，电容的单位是法拉，简称法，符号是F，由于法拉这个单位太大，所以常用的电容单位有毫法（mF）、微法（μF）、纳法（nF）和皮法（pF）等，换算关系是：1法拉（F）= 1000毫法（mF）=1000000微法（μF），1微法（μF）= 1000纳法（nF）= 1000000皮法（pF）。电容与电池容量的关系：1伏安时=1瓦时=3600焦耳w=0.5cuu
相关公式
定义式：C=Q/U
决定式C=εS/d=εS/4πkd
电容器的电势能计算公式：E=CU^2/2=QU/2=Q^2/2C
多电容器并联计算公式：C=C1+C2+C3+…+Cn
多电容器串联计算公式：1/C=1/C1+1/C2+…+1/Cn
三电容器串联：C=（C1*C2*C3）/（C1*C2+C2*C3+C1*C3）
主要分类
1、按照结构分三大类：固定电容器、可变电容器和微调电容器；
2、按电解质分类有：有机介质电容器、无机介质电容器、电解电容器和空气介质电容器等；
3、按用途分有：高频旁路、低频旁路、滤波、调谐、高频耦合、低频耦合、小型电容器；
4、按照功能分：聚酯（涤纶）电容，聚苯乙烯电容，聚丙烯电容，云母电容，高频瓷介电容，低频瓷介电容，玻璃釉电容，铝电解电容，钽电解电容，空气介质可变电容器。
作用
电容器的基本作用就是充电与放电，但由这种基本充放电作用所延伸出来的许多电路现象，使得电容器有着种种不同的用途，例如：在电动马达中，用它来产生相移；在照相闪光灯中，用它来产生高能量的瞬间放电等等。而在电子电路中，电容器不同性质的用途尤多，这许多不同的用途，虽然也有截然不同之处，但因其作用均来自充电与放电。
实际应用
电子制作中需要用到各种各样的电容器，它们在电路中分别起着不同的作用。与电阻器相似，通常简称其为电容，用字母C表示。顾名思义，电容器就是“储存电荷的容器”。尽管电容器品种繁多，但它们的基本结构和原理是相同的。两片相距很近的金属中间被某物质（固体、气体或液体）所隔开，就构成了电容器。两片金属称为极板，中间的物质叫做介质。电容器也分为容量固定的与容量可变的。但常见的是固定容量的电容，最多见的是电解电容和瓷片电容。
不同的电容器储存电荷的能力也不相同。规定把电容器外加1伏特直流电压时所储存的电荷量称为该电容器的电容量。
在电子线路中，电容用来通过交流而阻隔直流，也用来存储和释放电荷以充当滤波器，平滑输出脉动信号。小容量的电容，通常在高频电路中使用，如：收音机、发射机和振荡器中。大容量的电容往往是作滤波和存储电荷用。而且还有一个特点，一般1μF以上的电容均为电解电容，而1μF以下的电容多为瓷片电容，当然也有其他的，如：独石电容、涤纶电容、小容量的云母电容等。电解电容有个铝壳，里面充满了电解质，并引出两个电极，作为正（+）、负（-）极，
与其它电容器不同，它们在电路中的极性不能接错，而其他电容则没有极性。
把电容器的两个电极分别接在电源的正、负极上，过一会儿即使把电源断开，两个引脚间仍然会有残留电压，电容器储存了电荷。电容器极板间建立起电压，积蓄起电能，这个过程称为电容器的充电。充好电的电容器两端有一定的电压。电容器储存的电荷向电路释放的过程，称为电容器的放电。
电子电路中，只有在电容器充电过程中，才有电流流过，充电过程结束后，电容器是不能通过直流电的，在电路中起着“隔直流”的作用。电路中，电容器常被用作耦合、旁路、滤波等，都是利用它“通交流，隔直流”的特性。交流电不仅方向往复交变，它的大小也在按规律变化。电容器接在交流电源上，电容器连续地充电、放电，电路中就会流过与交流电变化规律一致（相位不同）的充电电流和放电电流。
电容器的选用涉及到很多问题。首先是耐压的问题。加在一个电容器的两端的电压超过了它的额定电压，电容器就会被击穿损坏。一般电解电容的耐压分档为6.3V、10V、16V、25V、50V等。
4.2仿真原理总设计图
根据计数器的一般结构框图，我们通过查阅资料书和上网查询，了解不同元件的功能和实用性，考虑性价比后，制作出的计数器的原理图，如图4-8所示。
4)系统硬件焊接与调试
完成软件仿真和调试后，基本实现设计要求，但是软件仿真有很多是在理想状况线进行的，为了更好地实现本次设计的价值，有必要进行系统硬件的焊接和调试。
5.1焊接步骤
5)元器件的挑选，选择合适的元器件并利用万用表进行检测。
6)元件的布局，元件布局时应考虑走线问题，为了使实物更为美观，尽量
使连接线走在焊接层，如果需要走正面，则需要保证导线横平竖直。
7)元件焊接，在焊接之前，需对元器件的位置进行调整，便于布线，然后
进行焊接。
8)焊接连接导线，根据前面的构思对元件管脚进行连接并焊接。
5.2元件清单
5. 3实物图
焊接的硬件实物正面图如图6-1所示。
焊接的硬件实物反面图如图6-2所示。
电子技术基础实验 课程设计 60进制计数器 学期：2015-2016（一） 班级：电自1418 姓名：张垚 学号：2014302010933 日期：2015年12月30日
一、实验目的 （一）掌握中规模集成计数器74LS161的引脚图和逻辑功能。 （二）熟悉555集成定数器芯片的引脚图。 （三）利用74LS161和555定时器构成60进制计数器。 （四）在Multisim软件中仿真60进制计数器。 二、实验内容 （一）集成计数器74LS161逻辑功能验证。 （二）用555定时器构成多谐振荡器。 （三）用两片74LS161和555定时器构成60进制计数器。 三、集成计数器介绍 （一）集成计数器74LS161管脚介绍 74LS161是4位二进制同步加法计时器。图1为它的管脚排列图，集成芯片74LS161的CLR是异步清零端（低电平有效），LOAD是异步预置数控制端（低电平有效）。CLK是时钟脉冲输入端，RCO是进位输出端，ENP、ENT 是计数器使能端，高电平有效。A、B、C、D是数据输入端；QA、QB、QC、QD是数据输出端。 图1 74LS161管脚排列图 （二）集成计数器74LS161功能介绍 由表1可知，74LS161具有以下功能： 1．异步清零。当CLR=0时，无论其他各输入端的状态如何，计数器均被直接置“0”。 2．同步预置数。当CLR=1、LOAD=0且在CP上升沿作用时，计数器将ABCD 同时置入QA、QB、QC、QD,使QA、QB、QC、QD=ABCD。
3．保持（禁止）。CLR=LOAD=1且ENP、ENT=0时，无论有无CP脉冲作用，计数器都将保持原有的状态不变（停止计数）。 4．计数。CLR=LOAD=ENP=ENT=1时，74LS161处于计数状态。 表1 74LS161功能表 四、用555定时器构成多谐振荡器 （一）多谐振荡器的构成 由555定时器构成的多谐振荡器如图1所示，R1，R2和C是外接定时元件，电路中将高电平触发端（THR脚）和低电平触发端（TRI脚）并接后接到R2和C的连接处，将放电端（DIS脚）接到R1，R2的连接处。 （二）工作原理 由于接通电源瞬间，电容C来不及充电，电容器两端电压为低电平，小于（1/3）Vcc，故高电平触发端与低电平触发端均为低电平，输出为高电平，放电管V1截止。这时，电源经R1，R2对电容C充电，使电压按指数规律上升，当上升到（2/3）Vcc时，输出为低电平，放电管V1导通，把从（1/3）Vcc 上升到（2/3）Vcc由于放电管V1导通，电容C通过电阻R2和放电管放电，电路进人第二暂稳态，其维持时间的长短与电容的放电时间有关，随着C的放电，下降，当下降到（1/3）Vcc时，输出为高电平，放电管V1截止，Vcc再次对电容C充电，电路又翻转到第一暂稳态。
阶段性考核之三：【平时成绩15分】 时序逻辑部分设计型实验报告 实验题目设计一个24进制计数器 学生姓名 班级 学号 任课教师 实验成绩 完成时间2015年07月20号
实验题目设计一个24进制计数器 实验目的 本次实验要求学生设计一个24进制计数器电路。其目的在于： 1.使学生学会用555定时器自行产生时钟脉冲的设计方法； 2.使学生深入理解用已有集成计数器实现任意进制计数器的设计过 程，并用数码管显示相应数字； 3.进一步锻炼学生的动手实践能力。 具体实验要求 选用4位二进制集成计数器74LS161设计一个24进制计数器。 1.试用整体清零法仿真实现上述24进制计数器； 2.试用整体置数法仿真实现上述24进制计数器。 3.要求用实物搭接时实现上述1、2中任意一种情况即可。 4.24进制要求必须用74LS161实现，不允许用74LS160。 5.用数码管显示24个状态对应的十进制数 6.在该实验报告中要有完整的设计过程、仿真电路图和实验调试过程。 7.总结本次实验的收获、体会以及建议，填入本实验报告的相应位置 中。【收获、体会必须写！】 设计过程 一．用555定时器实现秒脉冲的设计过程 555 定时器是一种模拟和数字功能相结合的中规模集成器件。R是复位端，当其为0时，555输出低电平，平时该端开路或接VCC。Vc是控制电压端（5脚），平时输出2/3VCC作为比较器A1的参考电平，当5脚外接一个输入电压，即改变了比较器的参考电平，从而实现对输出的另一种控制，在不接外加电压时，通常接一个0.01uf的电容器到地，起滤波作用，以消除外来的干扰，以确保参考电平的稳定。T为放电管，当T导通时，将给接于脚7的电容器提供低阻放电电路。555 定时器成本低，性能可靠，只需要外接几个电阻、电容，就可以实现多谐振荡器、单稳态触发器及施密特触发器等脉冲产生与变换电路。 对于555定时器构成的多谐振荡电路所产生的脉冲的周期，依据公式周期T=（R1+2R2）Cln2 可以求得，当C2为0.01uF，若C1取22uF，可计算出R1+2R2=66kΩ时可得到周期为1s,频率为1Hz的振荡信号，所以令R1=34kΩ，R2=16kΩ。 二．整体清零法实现24进制计数器 1．设计过程： 要实现整体清零，就要利用R D 端进行清零（在实际器件的端口是CLR端），即将24 进制最终清零信号分别接入两个74LS161芯片的R D 端，以实现整体清零，考虑到清
数字电路设计 姓名：*** 学号：****************** 班级：电信111 专业：电子信息科学与技术 一．设计题目 二十四进制计数器的设计 二．设计要求 （1）要求学生掌握74系列的芯片和LED的原理和使用方法。 （2）熟悉集成电路的使用方法，能够运用所学的知识设计一规定的电路。三．设计任务 （1）完成一个二十四进制的计数器。 （2）LED显示从00开始，各位计数从0—9，逢10 进1，是为计数0—5。23显示后，又从00重新开始计数。 四．设计思路与原理 （一）设计思路框图 →→→ → （二）LED简介 LED是一种显示字段的显示器件，7个发光二极管构成七笔字形“8”，一个发光二极管构成小数点。七段发光管分别称为a、b、c、d、e、f，g，构成字型“8”，如图（a）
所示，当在某段发光二极管上施加一定的电压时，某些段被点亮发光。不加电压则变暗，为了保护各段LED不被损坏，需外加限流电阻。 其真值表如下：
（三）原件总汇表：计数器74LS00D(U7A,U7B)，74HC390N-6V(U3A,U6A),74LS47N(U1，U5)；与门：时钟脉冲：显示器：发光二极管：电感：电容：电源 五．电路图仿真 二十四进制计数器电路仿真
六．心得体会 通过这一次的数字电路设计，是我更深的了解到了数字电路的基础知识，电路分析与计算的方法。利用仿真软件对电路进行一系列的分析仿真，更加抽象的将理论知识与实际电路结合在一起，加深了对数电一些基本定理的理解与运用。虽然在这学期中，数字电子技术基础学的不是很好，但是在这次的课程设计中通过同学的帮组还是完成了。虽然做的不是很好，但是从中也让我明白了：要想做好这个课程设计，就必须认认真真地去做，不要怕麻烦，遇到不懂的问题就要主动去问同学或者老师。和查阅材料，保持着一个积极向上的心态，发挥我们自己的主观能动性和创造了才能让我们做的更好。在这次课程设计中让我学到了很多东西，在经过我们一个学期的数字电子技术基础课后，我们已经对数字电子技术有一定的了解，让我们有了一定的基础可以独立完成数字电子技术基础课程设计了，不过当中还是遇到许多不懂的问题。
基于74LS192的任意进制计数器的设计 【摘要】利用集成二、十进制计数器采用置数法、置零法设计任意进制计数器，分析设计方法，给出设计案例。以集成计数器74LS192为例，运用置零法和置数法设计八进制计数器和二十四进制计数器，来讲述任意进制计数器的设计原理与基本方法。 【关键词】集成计数器;任意进制计数器的设计;置数法;置零法 一、引言 数字系统中的时序电路中，使用最多的电路就是计数器，计数器不仅能用于对时钟脉冲计数，还可以用于分频、定时、产生节拍脉冲和脉冲序列以及进行数字运算等。集成计数器是运用的最为广泛的一种时序部件。集成计数器的种类非常多样，如果按计数器中数字的编码方式分类，可分为二进制计数器，十进制计数器等。集成计数器中，二进制和十进制计数器比较多见，对于任意进制计数器，通常利用现有的二、十进制计数器通过反馈清零或反馈置数来实现。任意进制计数器在控制系统中经常使用，是数字电子技术教学的重点内容之一，也是学生设计性实验的难点之一，以下就以集成计数器74LS192为例，介绍在已有的计数器基础上设计任意进制计数器的方法。 二、设计依据及举例 1.74LS192的管脚图 74LS192是同步十进制可逆计数器，它由四个主从T触发器和一些门电路组成。具有双时钟输入、清零、保持、并行置数、加计数、减计数等功能。图1为74LS192的管脚图。 图1 74LS192的管脚图 图1中：CLR是清零端，高电平有效;UP是递加计数脉冲输入端;DOWN是递减计数脉冲输入端;～LOAD是置数控制端，低电平有效;～CO是进位输出端;～BO是借位输出端。ABCD是置数端口。 2.任意进制计数器M小于N的情况 假定已有的是N进制计数器，需要得到的是M进制计数器。这时就有M小于N和M大于N两种情况。 例题为用74LS192设计一个八进制计数器： 在N进制的计数器的计数顺序中，使计数器的计数状态跳过N-M的状态，
设计任意进制计数器 一、实验目的 掌握中规模集成计数器的使用方法及功能测试方法。 二、实验内容及要求 采用（74LS192）复位法或预置数法设计一个三位十进制计数器。要求各位同学设计的计数器的计数容量是自己学号的最后三位数字。 三、设计过程 74LS192是中规模同步十进制可逆计数器，具有双时钟输入，并具有清除和置数等功能，其引脚排列如图所示。74LS192（CC40192）的功能如下表所示。 1234A B C D 4 3 2 1 D C B A 161514131211109 Vcc D CR BO CO LD D D D Q Q CP CP Q Q GND 12345678 D 1 1 023 3 u2 74LS192 CR：清除端CP u：加计 数端 LD ：置数端CP D：减计 数端 CO ：非同步进位输出端 BO ：非同步借位输出端 D3、D2、D1、D0：数据输入端 Q3、Q2、Q1、Q0：输出端 74LS192引脚排列图 表74LS192（CC40192）的功能 输入端输出端功能 CR LD CP u CP D D3 D2 D1 D0 Q3 Q2 Q1 Q0 1 ×××××××00 0 0 清零 0 0 ×× d c b a d c b a 置数 0 1 ↑ 1 ××××0000~1001加计数1001时CO=0 0 1 1 ↑××××1001~0000减计数0000时BO=0 用M进制集成计数器可以构成N（任意）进制的计数器。通常用反馈清零 法和反馈置数法。当计数器的计数N＞M时，则要用多片M进制计数器构成。 其计数规律为：当低位计数器没有达到计数的最大值时，如74LS192的1001时， 其高位芯片应处于保持状态，只有当低位芯片计数达到最大值时，给相邻的高位 芯片计数器发一个信号，使其脱离保持状态，进入计数状态。现以233为例为计 数容量进行设计。由于233为三位数，因此需用三块74LS192。 1、清零法： CR（R D）＝（Q1Q0）百（Q1Q0）拾（Q1）个 初态：0000 终态：233－1＝232即：0010 0011 0010 状态转换图：（略）
东北石油大学EDA技术实践课程设计 课程EDA技术实践课程设计 题目24进制计数器 院系电气信息工程学院电气系 专业班级 学生姓名 学生学号 指导教师 年7月25日
EDA技术实践课程设计任务书 课程EDA技术实践课程设计 题目24进制计数器 专业电气工程及其自动化姓名学号 主要内容： 1.熟练掌握Quartus II软件的使用。 2.熟练掌握在QuartusII平台上用原理图或者VHDL语言进行电路设计的方法。 3.学会用例化语句对EDA电路设计中顶层电路进行描述。 基本要求： 1.熟悉仿真开发软件Quartus II的使用； 2.根据功能要求，用原理图或文本输入方式完成设计； 3.用Quartus II做波形仿真调试； 4.下载至EDA试验仪调试设计。 主要参考资料： [1]潘松，黄继业. 《EDA技术实用教程》［M］.北京：科学出版社，2002. [2]卢杰，赖毅. 《VHDL与数字电路设计》［M］.北京：科学出版社，2001. [3]张明. 《Verilog HDL实用教程》［M］.成都：电子科技大学出版社，1999. [4]郑家龙，王小海，章安元.《集成电子技术基础教程》［M］.北京：高等教育出版社，2002. [5]王金明，杨吉斌. 《数字系统设计与Verilog HDL》［M］.北京：电子工业出版社，2002. 完成期限 指导教师 专业负责人 年7 月18日
目录 1设计 (1) 2方案选择与电路原理图的设计 (1) 2.124进制计数器的基本原理 (1) 2.2设计流程图 (1) 2.3原理图 (1) 374LS161元件说明 (2) 3.1 简介 (2) 3.274ls161管脚图与介绍 (2) 3.374ls161功能表 (3) 3.474ls161主要特点 (3) 4设计过程 (4) 4.1新文件的建立 (4) 4.2宏功能模块的使用 (5) 4.3普通元件的添加 (8) 4.4 电路连接 (9) 5功能仿真 (9) 6出现的问题及调试方法 (11) 7总结 (11) 参考文献 (12) 附录VHDL语言编写的该程序清单 (13)
实验八设计任意进制计数器 一、实验目的 掌握中规模集成计数器的使用方法及功能测试方法。 二、实验内容及要求 采用（74LS192）复位法或预置数法设计一个三位十进制计数器。要求各位同学设计的计数器的计数容量是自己学号的最后三位数字。 三、设计过程 用M进制集成计数器可以构成N（任意）进制的计数器。通常用反馈清零法和反馈置数法。当计数器的计数N＞M时，则要用多片M进制计数器构成。其计数规律为：当低位计数器没有达到计数的最大值时，如74LS192的1001时，其高位芯片应处于保持状态，只有当低位芯片计数达到最大值时，给相邻的高位芯片计数器发一个信号，使其脱离保持状态，进入计数状态。现以233为例为计数容量进行设计。由于233为三位数，因此需用三块74LS192。 1、清零法： CR（R D）＝（Q1Q0）百（Q1Q0）拾（Q1）个 初态：0000 终态：233－1＝232即：0010 0011 0010 状态转换图：（略）
2、置数法：由于74LS192是具有异步清零、置数功能的十进制计数器，因此保留哪233种状态，方法有多种。下图是其中两种置数法。犹以最后一种使用器件最少，接线最为简单。 方案一： 方案三： LD＝（Q1Q0）百（Q1Q0 ）拾（Q2Q0）个（或LD＝CO） 初态：0000（或1000－332＝668） 终态：332－1＝331即：0011 0011 0001（或999）
四、实验用仪器、仪表 数字电路实验箱、万用表、74LS192、74LS00、74LS20、74LS08等 五、实验步骤 ①清零法： 1．检查导线及器件好坏（即加上电源后，按74LS192的功能表进行检测）。 2．按上图连接电路。LD、CP D分别接逻辑开关并置为高电平，百位（74LS192（3））、拾位、个位的Q 、Q2、Q1、Q0分别接发光二极管或数码管，计数脉冲接手动或1Hz 3 时钟脉冲。检查无误后接通电源。 3．加入CP进行测试并检查结果是否正确，如有故障设法排除。 4．结果无误后记录数据后拆线并整理实验设备。 实验证明，实验数据与设计值完全一致。设计正确。 ②置数法： 1.检查导线及器件好坏（即加上电源后，按74LS192的功能表进行检测）。 分别接逻辑开关并置为高电平，百位（74LS192（3））、 2.按上图连接电路。CR、CP D 拾位、个位的Q 、Q2、Q1、Q0分别接发光二极管或数码管，计数脉冲接手动或1Hz 3 时钟脉冲。检查无误后接通电源。
《EDA技术》课程实验报告 学生姓名：黄红玉 所在班级：电信100227 指导教师：高金定老师 记分及评价： 一、实验名称 实验1：24进制计数器的设计 二、任务及要求 【基本部分】5分 1、在QuartusII平台上，采用原理图输入设计方法，调用两片74160十进制计数器，采 用反馈置数法，完成一个24进制同步计数器的设计，并进行时序仿真。 2、要求具备使能功能和异步清零功能。 3、设计完成后生成一个元件，以供更高层次的设计调用。 4、实验箱上选择恰当的模式进行验证，目标芯片为ACEX1K系列EP1K30TC144-3。 三、实验程序（原理图） 四、仿真及结果分析
在QuartusII平台上，采用原理图输入设计方法，调用两片74160十进制计数器，采用反馈置数法，设计一个24进制同步计数器的思路是，一片74160计数器作为个位计数，一片用来十位计数，要实现同步24进制，则个位接成0011，十位接成0010，再用一个四输入（一段接一个使能信号EN）的与非门接到两片74160计数器上的置数端LDN。把原理图在QuartusII上画成后，进行编译，编译无误后，在新建一个波形文件，添加所有引脚，设置输入引脚的波形，最后在进行波形编译，无误后即可达到想要的24进制。然后再根据EPF10K30E144芯片引脚对照，输入各个输入输出引脚的引脚号，再链接到试验箱检验，观察数码管的显示结果。 五、硬件验证 1、选择模式：模式7 2、引脚锁定情况表： 六、小结 经过这次的实验工作，让我知道了许多的东西，也对QuartusII这个软件的一个初步认识及应用，也让我了解了许多在书本上所学不到的知识和技能，这为我们在以后的工作起了非常重要的作用。
数字电路设计 姓名： *** 学号： ****************** 班级：电信 111 专业：电子信息科学与技术 一．设计题目 二十四进制计数器的设计 二．设计要求 （1）要求学生掌握74系列的芯片和LED的原理和使用方法。 （2）熟悉集成电路的使用方法，能够运用所学的知识设计一规定的电路。 三．设计任务 （1）完成一个二十四进制的计数器。 （2）LED显示从00开始，各位计数从0—9，逢10 进1，是为计数0—5。23显示 后，又从00重新开始计数。 四．设计思路与原理 （一）设计思路框图 →→→ → （二）LED简介 LED是一种显示字段的显示器件，7个发光二极管构成七笔字形“8”，一个发 光二极管构成小数点。七段发光管分别称为a、b、c、d、e、f，g，构成字型“8”，如图 （a）所示，当在某段发光二极管上施加一定的电压时，某些段被点亮发光。不加电压则变 暗，为了保护各段LED不被损坏，需外加限流电阻。
其真值表如下： （三）原件总汇表：计数器74LS00D(U7A,U7B)，74HC390N-6V(U3A,U6A),74LS47N(U1，U5)；与门：时钟脉冲：显示器：发光二极管：电感：电容：电源 五．电路图仿真 二十四进制计数器电路仿真
六．心得体会 通过这一次的数字电路设计，是我更深的了解到了数字电路的基础知识，电路分析与计算的方法。利用仿真软件对电路进行一系列的分析仿真，更加抽象的将理论知识与实际电路结合在一起，加深了对数电一些基本定理的理解与运用。虽然在这学期中，数字电子技术基础学的不是很好，但是在这次的课程设计中通过同学的帮组还是完成了。虽然做的不是很好，但是从中也让我明白了：要想做好这个课程设计，就必须认认真真地去做，不要怕麻烦，遇到不懂的问题就要主动去问同学或者老师。和查阅材料，保持着一个积极向上的心态，发挥我们自己的主观能动性和创造了才能让我们做的更好。在这次课程设计中让我学到了很多东西，在经过我们一个学期的数字电子技术基础课后，我们已经对数字电子技术有一定的了解，让我们有了一定的基础可以独立完成数字电子技术基础课程设计了，不过当中还是遇到许多不懂的问题。
24进制计数器的VHDL语言设计 默认分类2008-01-11 09:55:57 阅读1772 评论4 字号：大中小 摘要: 介绍了使用VHDL语言设计24进制计数器, 给出了功能仿真波形, 举例说明了实现电子设计自动化(EDA ) 的过程。 关键词: VHDL语言; 24进制计数器; 功能仿真; 电子设计自动化 一、前言： EDA技术的应用:电子EDA技术发展迅猛，逐渐在教学、科研、产品设计与制造等各方面都发挥着 巨大的作用： 在教学方面：让学生了解EDA的基本原理和基本概念、描述系统逻辑的方法、使用工具进行电子电路课程的模拟仿真实验并在作毕业设计时从事简单电子系统的设计，为今后工作打下基础。具有代表性的 是全国每两年举办一次大学生电子设计竞赛活动。 在科研方面：主要利用电路仿真工具进行电路设计与仿真；利用虚拟仪器进行产品调试；例如在CDMA无线通信系统中，所有移动手机和无线基站都工作在相同的频谱，为区别不同的呼叫，每个手机有一个唯一的码序列，CDMA基站必须能判别这些不同观点的码序列才能分辨出不同的传呼进程；这一判别是通过匹配滤波器的输出显示在输人数据流中探调到特定的码序列；FPGA能提供良好的滤波器设计，而且能完成DSP高级数据处理功能，因而FPGA在现代通信领域方面获得广泛应用。 在产品设计与制造方面：从高性能的微处理器、数字信号处理器一直到彩电、音响和电子玩具电路等，EDA技术不单是应用于前期的计算机模拟仿真、产品调试，而且也在P哪的制作、电子设备的研制与生产、电路板的焊接、朋比的制作过程等有重要作用。可以说电子EDA技术已经成为电子工业领域不可缺 少的技术支持。 EDA技术发展趋势:EDA技术在进入21世纪后，，在仿真和设计两方面支持标准硬件描述语言的功能强大的EDA软件不断更新、增加，使电子EDA技术得到了更大的发展，突出表现在以下几个方面：使电子设计成果以自主知识产权的方式得以明确表达和确认成为可能；基于EDA工具的ASIC设计标准单元已涵盖大规模电子系统及IP核模块；软硬件IP核在电子行业的产业领域、技术领域和设计应用领域得到进一步确认；SoC高效低成本设计技术的成熟。随着半导体技术、集成技术和计算机技术的迅猛发展，电子系统的设计方法和设计手段都发生了很大的变化。可以说电子EDA技术是电子设计领域的一场革 本文用VHDL语言设计了一个24进制计数器, 举例说明利用VHDL语言实现电子设计自动化(EDA) 的过程 二、24进制计数器的设计 24进制计数器设计VHDL语言： LIBRARY IEEE;
24进制计数器设计报告 单时钟同步24进制计数器课程设计报告1.设计任务1.1设计目的1.了解计数器的组成及工作原理。 2.进一步掌握计数器的设计方法和计数器相互级联的方法。 3.进一步掌握各芯片的逻辑功能及使用方法。 4.进一步掌握数字系统的制作和布线方法。 5.熟悉集成电路的引脚安排。 1.2设计指标1.以24为一个周期，且具有自动清零功能。 2.能显示当前计数状态。 1.3设计要求1.画出总体设计框图，以说明计数器由哪些相对独立的功能模块组成，标出各个模块之间互相联系，时钟信号传输路径、方向。 并以文字对原理作辅助说明。 2.设计各个功能模块的电路图，加上原理说明。 3.选择合适的元器件，利用multisim仿真软件验证、调试各个功能模块的电路，在接线验证时设计、选择合适的输入信号和输出方式，在确定电路充分正确性同时，输入信号和输出方式要便于电路的测试和故障排除。 4.在验证各个功能模块基础上，对整个电路的元器件和布线进行合理布局。 5.打印PCB板，腐蚀，钻孔，插元器件，焊接再就对整个计数器电路进行调试。
2.设计思路与总体框图.计数器由计数器、译码器、显示器三部分电路组成，再由555定时器组成的多谐振荡器来产生方波，充当计数脉冲来作为计数器的时钟信号，计数结果通过译码器显示。 图1所示为计数器的一般结构框图。 十位数码显示管译码驱动异步清零计数器计数脉冲(由555电路产生)个位位数码示像管译码驱动异步清零计数器强制清零▲图1计数器结构框图3.系统硬件电路的设计3.1555多谐荡电路555多谐振荡电路由NE555P芯片、电阻和电容组成。 由NE555P的3脚输出方波。 ▲图2555电路3.2计数器电路集成计数芯片一般都设置有清零输入端和置数输入端，而且无论是清零还是置数都有同步和异步之分。 有的集成计数器采用同步方式，即当CP触发沿到来时才能完成清零或置数任务；有的集成计数器则采用异步方式，即通过触发器的异步输入端来直接实现清零或置数，与CP信号无关。 本设计采用异步清零。 由2片十进制同步加法计数器74LS160（图2-1-1）、一片与非门74LS00（图2-1-2）和相应的电阻、开关。 由外加送来的计数脉冲（由555电路产生）送入两个计数器的CLK端，电路在计数脉冲的作用下按二进制自然序依次递增1，当个位计数到9时，输出进位信号给十位充当使能信号进位。
24进制计数器设计VHDL语言： LIBRARY IEEE; USE IEEE.STD_LOGIC_1164.ALL; USE IEEE.STD_LOGIC_ARITH.ALL; USE IEEE.STD_LOGIC_UNSIGNED.ALL; ENTITY ESJZ IS PORT( CLK :IN STD_LOGIC; --时钟 EN :IN STD_LOGIC; --使能端 CR :IN STD_LOGIC; --清零端，低电平有效 LD :IN STD_LOGIC; --数据载入控制，低电平有效 D :IN STD_LOGIC_VECTOR(5 DOWNTO 0); --载入数据端CO : OUT STD_LOGIC; --进位 Q :OUT STD_LOGIC_VECTOR(5 DOWNTO 0) --计时输出); END ESJZ ; ARCHITECTURE a OF ESJZ IS SIGNAL QN :STD_LOGIC_VECTOR(5 DOWNTO 0); BEGIN --进位控制 CO<='1' WHEN(QN=X"23" AND EN='1') ELSE'0'; PROCESS(CLK,CR) BEGIN IF (CR='0')THEN
QN<="000000"; ELSE IF (CLK'EVENT AND CLK='1') THEN IF (LD='0') THEN --数据加载 QN<=D; ELSIF(EN='1') THEN IF (QN(3 DOWNTO 0)=3 and QN(5 DOWNTO 4)=2) or QN(3 DOWNTO 0)=9 THEN QN(3 DOWNTO 0)<="0000"; --个位数进位 IF QN(5 DOWNTO 4)=2 THEN QN(5 DOWNTO 4)<="00"; --十位数进位 ELSE QN(5 DOWNTO 4)<= QN(5 DOWNTO 4)+1; END IF; ELSE QN(3 DOWNTO 0)<= QN(3 DOWNTO 0)+1; END IF ; END IF; END IF ; END IF; END PROCESS; Q<=QN; end a;
1、要求：设计一个四位二进制计数器，将计数结果由数码管显示，显示结果为十进制数。数码管选通为低电平有效，段码为高电平有效。 分析：VHDL 描述包含五部分：计数器、将四位二进制数拆分成十进制数的个位和十位、二选一的数据选择器、七段译码、数码管选通控制信号 线定义为信号 library IEEE; use IEEE.STD_LOGIC_1164.ALL; use IEEE.STD_LOGIC_ARITH.ALL; use IEEE.STD_LOGIC_UNSIGNED.ALL; entity counter3 is Port ( clk:in STD_LOGIC; clk1 : in STD_LOGIC; clr : in STD_LOGIC; en : in STD_LOGIC; co : out STD_LOGIC; scanout:out std_logic_vector(1 downto 0); ledout:out std_logic_vector(6 downto 0)); end counter3; architecture Behavioral of counter3 is signal cnt:std_logic_vector(3 downto 0); signal cnt1:std_logic_vector(3 downto 0); signal cnt2:std_logic_vector(3 downto 0); signal hex:std_logic_vector(3 downto 0); signal scan:std_logic_vector(1 downto 0); en clr
： 设计一个24进制BCD码计数器。 LIBRARY IEEE; USE IEEE.STD_LOGIC_1164.ALL; USE IEEE.STD_LOGIC_UNSIGNED.ALL; USE IEEE.STD_LOGIC_ARITH.ALL; ENTITY h24 IS PORT( CLK1HZ : IN STD_LOGIC; EN : IN STD_LOGIC; LOW : OUT STD_LOGIC_VECTOR(3 DOWNTO 0); HIGH : OUT STD_LOGIC_VECTOR(3 DOWNTO 0) ); END h24; ARCHITECTURE rtl of h24 IS SIGNAL LOW_REG : STD_LOGIC_VECTOR(3 DOWNTO 0):="0000"; SIGNAL HIGH_REG : STD_LOGIC_VECTOR(3 DOWNTO 0):="0000"; SIGNAL CLR : STD_LOGIC:='0'; BEGIN --个位计数 LOW_PROC:PROCESS(CLK1HZ,EN,CLR) BEGIN IF rising_edge(CLK1HZ) THEN IF EN = '1' THEN IF LOW_REG = "1001" OR CLR = '1' THEN --23：59进位 LOW_REG <= "0000"; ELSE LOW_REG <= LOW_REG + '1'; END IF; END IF; END IF; END PROCESS; LOW <= LOW_REG; --十位计数
1. 设计任务 1.1 设计目的 1. 了解计数器的组成及工作原理。 2. 进一步掌握计数器的设计方法和计数器相互级联的方法。 3. 进一步掌握各芯片的逻辑功能及使用方法。 4. 进一步掌握数字系统的制作和布线方法。 5. 熟悉集成电路的引脚安排。 1.2 设计指标 1. 以24为一个周期，且具有自动清零功能。 2. 能显示当前计数状态。 1.3 设计要求 1. 画出总体设计框图，以说明计数器由哪些相对独立的功能模块组成，标出各个模块之间互相联系，时钟信号传输路径、方向。并以文字对原理作辅助说明。 2. 设计各个功能模块的电路图，加上原理说明。 3. 选择合适的元器件，利用multisim仿真软件验证、调试各个功能模块的电路，在接线验证时设计、选择合适的输入信号和输出方式，在确定电路充分正确性同时，输入信号和输出方式要便于电路的测试和故障排除。 4. 在验证各个功能模块基础上，对整个电路的元器件和布线进行合理布局。 5.打印PCB板，腐蚀，钻孔，插元器件，焊接再就对整个计数器电路进行调试。 2.设计思路与总体框图. 计数器由计数器、译码器、显示器三部分电路组成，再由555定时器组成的多谐振荡器来产生方波，充当计数脉冲来作为计数器的时钟信号，计数结果通过译码器显示。图1所示为计数器的一般结构框图。
▲图 1 计数器结构框图 3.系统硬件电路的设计 3.1 555多谐荡电路 555多谐振荡电路由NE555P 芯片、电阻和电容组成。由NE555P 的3脚输 出方波。 ▲图 2 555电路
3.2 计数器电路 集成计数芯片一般都设置有清零输入端和置数输入端，而且无论是清零还是置数都有同步和异步之分。有的集成计数器采用同步方式，即当CP触发沿到来时才能完成清零或置数任务；有的集成计数器则采用异步方式，即通过触发器的异步输入端来直接实现清零或置数，与CP信号无关。 本设计采用异步清零。由2片十进制同步加法计数器74LS160（图2-1-1）、一片与非门74LS00（图2-1-2）和相应的电阻、开关。 由外加送来的计数脉冲（由555电路产生）送入两个计数器的CLK端，电路在计数脉冲的作用下按二进制自然序依次递增1，当个位计数到9时，输出进位信号给十位充当使能信号进位。当计数到24，这显示器个位输出0010（也就是4），显示器十位输出0010也就是2），显示器十位计数器只有QC端有输出，显示器个位计数器只有QB端有输出，将十位的QC、个位的QB端接一个二输入与非门，与非门输出一路送入十位计数器的清零端，一路送入个位计数器的清零端，将整个电路清零，完成周期为24的计数。 3.3 译码和显示电路 由2个74LS48 和2个数码管组成驱动电路将计数器输出的8421BCD码转换为数码管需要的逻辑状态，并且为保证数码管正常工作提供足够的工作电流。 数码管通常有发光二极管（LED）数码管和液晶（LCD）数码管，本设计提供的为LED数码管。 3.4 强制清零 按下复位开关使两计数器的CR端强制为低电平从而进行强制清零。
课程设计24进制计数电路 专业：XXX 班级：XXX 姓名：XXX 学号：888 指导老师：XXX
一、计数器简介 计数是一种最简单基本的运算，计数器就是实现这种运算的逻辑电路，计数器在数字系统中主要是对脉冲的个数进行计数，以实现测量、计数和控制的功能，同时兼有分频功能，计数器是由基本的计数单元和一些控制门所组成，计数单元则由一系列具有存储信息功能的各类触发器构成，这些触发器有RS触发器、T触发器、D 触发器及JK触发器等。计数器在数字系统中应用广泛，如在电子计算机的控制器中对指令地址进行计数，以便顺序取出下一条指令，在运算器中作乘法、除法运算时记下加法、减法次数，又如在数字仪器中对脉冲的计数等等。 计数器按照计数进制把计数器分为二进制计数器、十进制计数器等等。本设计是24进制计数器，为数字钟模块之一。 二、计数器设计框图 三、 译码显示译码显示 改进为二十四进制计数器 74ls160 74ls160 脉冲输入 复位按钮
通过单刀双掷开关选择计数脉冲 选择计数脉冲，其中，按钮式计数脉冲输入端，每按下一次，计数加一。 四、秒计数脉冲 555定时器是一种模拟电路和数字电路相结合的中规模集成器件，它性能优良，适用范围很广，外部加接少量的阻容元件可以很方便地组成单稳态触发器和多谐振荡器，以及不需外接元件就可组成施密特触发器。该电路有一个秒脉冲控制端，用于开启及停止脉冲输入。
由多谐振荡器原理，结合上图可知其振荡周期T=T1+T2。T1为电 容充电时间，T2为电容放电时间。 充电时间：C )R R (7.02Cln )R R (T 21211+≈+= 放电时间：C R 7.0Cln2R T 222≈= 矩形波的振荡周期：)C 2R R 7.0)C 2R ln2(R T T T 212121+≈+=+=（ 555组成的多谐振荡器实际电路参数R1 = R2 =510 K RC 振荡器电容为1uF ，五号管脚所接的Cs 为10PF 。 所以其振荡周期： 1.071s 0.7*1.53)C R 0.7(R )Cln2R (R T T 21211==+≈+== 所以其周期为约为1s. 五、二十四进制计数器 利用74ls160把高位和低位端的脉冲通过一个与非门同时送入高位和低位的MR 非端，同时清为二十四进制。
人文科技学院 课程设计报告 课程名称：电子技术基础课程设计 设计题目：24进制数字电子钟时计器、译码显示电路 系别： 专业： 班级： 学生: 学号： 起止日期: 2009/06/01————2009/06/18 指导教师: 教研室主任：
摘要 24进制数字钟是一种用数字电路技术实现时计时的装置，与机械式时钟相比具有更高的准确性和直观性。此次设计与制作24进制电子数字钟时计数、译码、显示电路需要了解组合逻辑电路和时序逻辑电路；了解集成电路的引脚安排；了解各种时计数、译码芯片的逻辑功能及使用方法；了解数字钟的原理。本次设计是基于24进制电子数字钟的原理，实现具有24进制清零功能的电子钟，它主要由脉冲、10进制加法器74LS160、译码器74LS48、共阴极LED数码管等四个模块构成。脉冲本利用555设计一个多谐振荡器，但由于制板受单面板限制，故撤销了555设计的多谐振荡器，而直接由实验室提供脉冲。各功能模块在QuartusⅡ软件中先由VHDL语言描述出，然后将其打包成可调用的元件，再利用原理图输入法将各模块按功能连接起来就得到顶层文件的原理图。这时，再进行时序仿真、引脚锁定和嵌入逻辑分析仪之后，就编译下载至硬件中，选择正确的模式和各种设置后即可实现这次设计所要求的功能。
关键词：加法器;译码器;显示数码管
目录 设计要求 (1) 前言 (1) 1.方案论证与对比 (2) 1.1方案一 (2) 1.2方案二 (2) 1.3两种方案的对比 (3) 2、各功能模块设计 (3) 2.1计数器电路 (3) 2.2译码驱动电路 (5) 2.3共阴极七段数码管显示器 (6) 3、调试与操作说明 (8) 3.1电路仿真效果图 (8) 3.2P ROTEL电路印刷板原理图及印刷板制版电路图 (9) 3.3实际电路系统的制作及测试 (10) 3.4电路板的测试情况、参数分析与实际效果 (10) 4、心得与体会 (11) 5、元器件及仪器设备明细 (12) 6、参考文献 (12) 7、致 (13)
实训报告 课程名称：EDA设计 学生姓名： 学号： 专业班级：计算机软件 2013年10 月29 日
南昌大学实训报告 学生姓名：学号：专业班级： 设计□创新实训日期：10.9.6—10.9.14 实验成绩： 实训类型：□验证□综合 一、实训项目名称 通过原理图方法以及Verilog HDL语言进行编程两种方法实现24进制计数器。 二、实训目的 1.熟练掌握Quartus II软件的使用。 2.熟练掌握在QuartusII平台上用原理图或者Verilog HDL语言进行电 路设计的方法。 3.学会用例化语句对EDA电路设计中顶层电路进行描述。 三、实训要求 1.熟悉仿真开发软件Quartus II的使用； 2.根据功能要求，用原理图或文本输入方式完成设计； 3.用Quartus II做波形仿真调试； 4.下载至EDA试验仪调试设计。 四、实训基本原理（附源程序清单，原理图、RTL图） 一、通过Verilog HDL语言编程方法程序清单： module ls161(Q,RCO,D,ET,EP,LOAD,CLR,CLK); output [3:0] Q; output RCO; input [3:0]D;
input LOAD,ET,EP,CLR,CLK; reg [3:0]Q; wire EN; assign EN = ET&EP; always @(posedge CLK or negedge CLR) begin if(!CLR) Q = 4'b0000; else if(!LOAD) Q = D; else if(EN) begin if(Q==9) Q = 0; else Q = Q+1; end end assign RCO = ((Q==4'b1001)&EN)?1:0; endmodule module XS7D(DIN,DOUT); input [3:0]DIN; output [6:0]DOUT; reg [6:0] DOUT; always @(DIN) begin case(DIN) 0:DOUT = 7'b1000000; 1:DOUT = 7'b1111001; 2:DOUT = 7'b0100100; 3:DOUT = 7'b0110000; 4:DOUT = 7'b0011001; 5:DOUT = 7'b0010010; 6:DOUT = 7'b0000010; 7:DOUT = 7'b1111000; 8:DOUT = 7'b0000000; 9:DOUT = 7'b0010000; endcase end endmodule
EDA技术及应用讲座作业 题目：基于EDA的二位十进制计数器 学校：中南大学 学科专业：生物医学工程 学生： 学号： 0405080704 任课教师： 完成日期： 2011 年 5 月 19日
基于EDA的二位十进制计数器 一实验目的 1了解QuartusII软件及基本操作； 2熟悉图形编辑器 Graphic Editor File 的设计方法； 3熟悉VHDL 语言设计方法； 4掌握简单计数器的图形设计方法和VHDL语言设计方法。 二任务要求 用两种EDA设计方法设计一个二位十进制计数器，具体要求如下： 1能累加计时； 2能循环计时（当计时到我们所需的数值时，能清零继续计数）； 3能通过一个开关来选择计数器进制数； 4要求分别用图形设计方法和VHDL语言两种方法实现该设计； 5分析比较两种设计方法。 三计数器原理及其EDA实现方法 计数是一种最简单基本的运算，计数器就是实现这种运算的逻辑电路，计数器在数字系统中主要是对脉冲的个数进行计数，以实现测量、计数和控制的功能，同时兼有分频功能，计数器是由基本的计数单元和一些控制门所组成，计数单元则由一系列具有存储信息功能的各类触发器构成，这些触发器有RS触发器、T触发器、D触发器及JK触发器等。 在EDA设计中，可以采用两种方法来实现简单的计数器。采用图形设计方法，设计者可以调用设计软件提供的库元件，如基本的逻辑器件与门、或门、四位十进制计数器74160等等，并将这些元件以一定方式连接，从而构成目标计数器；采用VHDL语言设计方法，设计者只要根据VHDL语言规则定义目标计数器的管脚，并描述目标计数器的功能，然后设计软件便可以自动综合出目标计数器，采用这种设计方法，设计者不用考虑实际可用硬件的构成方式，因此很灵活方便。 本作业将利用Alter公司的设计软件Quartus II 9.1分别采用以上两种方法来实现一个二位十进制计数器，该计数器有两个可选进制24进制和12进制，可以通过一个开关来改变进制。该计数器在输入时钟的驱动下可以在00到24（或12）间循环计数，并将当前计数的十位和个位以BCD码输出。 四具体方案 4.1 图形设计方法 1设计思路 我采用了两个同步十进制计数器74160来实现二位十进制计数器，其原理图如图1所示。 图1中将个位计数器ONES的输出H0[0]-H0[3]通过一个或非门连接到十位计数器TENS的时钟输入，从而实现个位到十位的进位。当H0[0]-H0[3]，由“1001”变为“0000时”，或非门将产生一个上升沿，从而触发十位数计数器加1。 74160具有一个异步清零脚（CLRN）和一个同步置数脚（LDN），我采用了同步置数脚来实现该计数器的循环计数。图1中24进制计数情况下，当两个计数器的输出为23（即“00100011”）时，通过一个与非门产生一个下降沿并输入到两个计数器的同步置数端，从而实现了循环计数。12进制计数时，只要输出为