定时控制器逻辑电路设计

定时控制器逻辑电路设计

作者：xxx

指导教师：xxxx xxx

[摘要]为了能使一起在特定的时间内工作，通常需要人在场干预才能完成。本课程设计的定时控制器，就是能使你不在时，仪器也能按时打开和关闭。例如你想用录音机、录像机录下某一时间段的节目，而这一段时间你又有其他事要做，不在家或机器旁边，你就可以事先预置一下定时器。在几点几分准时打开机器，到某时某刻关掉机器。本文介绍的定时控制器由数字钟单元、定时单元和控制器单元以及继电器输出单元等几部分组成,并详细介绍了定时控制器的设计方案、功能及在设计过程中所做的改进。

[关键词]数字钟电路；定时电路；控制电路；继电器电路

一.设计任务

设计一个带数字电子钟的定时控制器逻辑电路。

二.设计要求

1.基本要求

1.1具有电子钟功能，显示为四位数字。

1.2可设定定时起动（开始）时间与定时结束（判断）时间。

1.3定时开始指示灯亮；定时结束，指示灯灭。

2.发挥部分

定时范围可以选择，能精确到分钟。

三.说明

1.时间要求：6月29日至7月2日共1周

2.内容：完成实际电路，总结报告。

定时控制器由数字钟单元、定时单元以及控制器单元和继电器输出单元等几部分组成。如图3.1所示为定时控制器系统框图。

图3.1 定时控制系统框图

四.方案选择与论证

1.数字中单元电路

一般而言数字钟单元的设计与制作可以采用数字电路来完成,也可以采用单片机来完成.若采用数字电路来完成,其功能主要是依赖于数字电路的各功能模块的组合来实现,尽管电路复杂，但电路原理及元件连接较为简单，易于以后调试、改正;而采用单片机来设计制作,由于其功能的实现主要是通过软件编程来完成,虽然降低了电路的复杂性,但编程冗长且较难，不易完成，修改调试困难，不易于操作.本电路是以简单的数字逻辑电路为基础，来实现数字钟单元。

方案一：采用数字电路控制，其原理方框图如图4.1.1所示。由晶振电路经分频产生1Hz标准秒脉冲。整个计数器电路，采用74LS系列芯片，由分计数器、时计数器串接而成。校时电路由分频产生的1Hz脉冲输入，手动进行时和分的调整校正。再由译码器加数码管组成译码显示部分。

图4.1.1 采用数字逻辑电路组成数字钟单元框图

方案二：采用单片机控制。采用单片机IO端口，及其控制功能，实现数字钟单元的显时和调时等功能。其原理方框图如图4.1.2所示。

图4.1.2 采用单片机组成数字钟单元框图

2.定时器定时时间的设定

方案一：可用逻辑开关（四个一组），分别置入0或1，再加译码、显示电路，就可知其所设定的具体值。例如，四位开关为“1001”，显示器即显示数字“9”。因为有译码器与数码管的组合，才能实现定时显示，故电路较为复杂。

方案二：用8421BCD码拨码开关KS系列器件，拨码开关本身可显示数字，同时输出BCD码。例如，拨码开关置成“6”，其8421端分别输出“0110”，并有数字“6”指示。该方案中，只需两组开关（每组4个8421BCD码拨码开关）即可实现定时即显示，电路简单可行。

由于仿真软件Multisim 10内，并无8421BCD码拨码开关，若仿真，则第二方案不可行，选择第一方案，第一方案电路复杂，尤其是译码器与数码管的组合，电线较为繁杂，本实验中将此部分不作为重点，定时时间设定电路单元省去译码器与数码管的电路，读取定时时间时，直接由逻辑开关读取置入数值，人为计算获得相应定时时间即可。读取方法，根据8421BCD码表，将逻辑开关置入的四位二进制数转化为0—9的十进制数。如果要将此电路做成实物成品，应当首选第二种方案，选用8421码BCD码开关，性能可靠，电路简单，成本低，容易完成。

3.控制器单元

控制器的任务是将计数值与设定值进行比较，若两者值相等，则输出控制脉冲，是继电器电路接通。由于定时的时间有起始时间和终止时间，所以，为了区别这两个不同信号，采用交叉供电或采用三态门进行控制。本电路采用交叉供电的方式，简单易行，只要在继电器电路中再串入一个继电器即可，由继电器的闭合与开断,来实现交叉供电，即在定时的起始时间时，该继电器闭合，给起始时间逻辑开关供电，而在定时的终止时间起作用时，继电器断开给终止时间的逻辑开关供电。以此来区别起始时间信号和终止时间信号。

4.继电器电路

继电器的通、断,受控制器输出控制，当“开始定时”设定值到达时，继电器应该接通。而当“定时结束”设定值到达时，继电器应断开。其定时波形如图 4.4所示。继电器的触点可接交流、直流或其他信号。

定时开始定时结束

图4.4 定时波形图

五.电路的功能单元设计

1.数字钟单元

1.1秒脉冲发生器

秒脉冲发生器是数字钟单元的核心部分，它的精度和稳定度决定数字钟的质量。通常用晶体震荡器发出的脉冲经过整形、分频获得1Hz的秒脉冲。如晶振为32768Hz，通过15次二分频后可获得1Hz的脉冲输出。本电路由U1 CD4060分频器及U2 74LS112触发器将32768Hz的晶振进行分频，获得1Hz秒脉冲。电路图如图5.1.1所示，开关S1处输出1Hz脉冲。

图5.1.1 秒脉冲发生器

1.2分、时计数器

这一部分电路均使用中规模集成电路74LS系列实现分、时的计数。其中分为六十进制，时为二十四进制。U3，U5,U7,U8 均为74LS90十进制计数器，U4,U6 均为74LS92 十二分频计数器。秒脉冲通过U3,U4,U5和U6进行分频。其中U3和U5为74LS90十进制计数器，以“除六”方式工作。U3,U4,U5和U6的输出方波频率分别为1/10,1/60,1/600,1/3600Hz。U7和U8为二十四进制，其时间显示从00到23。其电路图如图5.1.2 所示。

图5.1.2 分、时计数器电路

1.3译码显示

所有计数器的译码显示均采用BCD-七段译码器，显示器采用共阴或共阳数码管。

U5-U8输出的BCD码被分别接到U9-U12。U9-U12均为74LS48 BCD-七段译码器电路，由它驱动七段共阴LED数码管。四个数码管给出从00：00到23：59的时间显示，而D1和D2为发光二极管显示，用来显示秒脉冲。电路图如图 5.1.3 所示。

图5.1.3 译码显示电路

1.4校正时间电路

在刚刚开机接通电源时，由于时分为任意值，所以，需进行调整。置开关在手动位置，分别对时、分进行单独计数。计数脉冲由单次脉冲或连续脉冲输入。

在本电路中，开关S1用来预置时间，当它置于位置A时，数字钟处于正常状态；当他置于位置B时，给出1Hz的脉冲到分计数器U5；当它置于位置C时，它给出1Hz的脉冲到小时计数器U7。

2.定时器定时时间的设定

定时器控制的功能是将数字钟的时间与预置的开、关时间进行比较，并完成相应的开关动作。

在定时器预置开关电路中，有两组开关——其实定时时间开关和终止定时时间开关。每组有四个开关（逻辑开关J1-J8，J1-J4为其实定时时间开关，J5-J8为终止定时时间开关开关）。根据需

要设置的定时时间，由8421BCD 码表，将0—9的十进制数转化为四位0-1二进制数，分别置入逻辑开关即可。例如定时时间为“09：30”即在4个逻辑开关相应依次输入“0000”，“1001”，“0011”，“0000”。

3.控制器单元

控制器的任务是将计数值与设定值进行比较。U8-U5数字中输出和定时逻辑开关输出是通过异或门74LS86（电路图中U18-U21）进行一位一位的比较，当定时开关时间到，即所有的值全相等时，在74LS30与非门（图中U23）输出端输出一个负脉冲，使控制触发器74LS112(图中U24)变为高电平。

双下降沿JK 触发器74LS112，在时钟脉冲CP 的后沿（负跳变）发生翻转，它具有置0、置1、计数和保持功能。JK 触发器的状态方程如式5.3.1所示。74LS112引脚排列如图5.3.2 所示。功能如表5.3.3所示。

n n n Q K Q J Q +=+1

公式5.3.1JK 触发器状态方程

J 和K 是数据输入端，是触发器状态更新的依据，若J 、K 有两个或两个以上输入端时，组成“与”的关系。Q 与为两个互补输出端。通常把Q ＝0、1=Q 的状态定为触发器“0”状态；而把Q ＝1、0=Q 定为“1”状态。

图5.3.2 JK 触发器74LS112引脚图

JK 触发器一般都有异步置位、复位端，作用是预置触发器初态。当不使用时，必须接高电平（或

接到电源+5V 上），不允许悬空，否则容易引入干扰信号，使触发器误动作。

表5.3.374LS112功能表

输入输出

S D R D CP J K Q n+1Q n+1

0 1 ××× 1 0

1 0 ×××0 1

0 0 ×××φφ

1 1 ↓0 0 Q n Q n

1 1 ↓ 1 0 1 0

1 1 ↓0 1 0 1

1 1 ↓ 1 1 Q n Q n

1 1 ↑××Q n Q n

4.继电器电路

由控制电路作用，使控制触发器74LS112(图中U24)变为高电平,即Q为高电平，使得继电器RL1和RL2接通，定时器开始定时。RL1的接通，使得+5V从加入“起始定时开关”而转加到“终止定时时间开关”上。由于控制触发器74LS112(图中U24)中Q=1（Q=0），使定时器的“定时开始指示灯”亮。

当时间运行到“终止时间”设定值时，74LS30与非门（图中U23）输出端又一次输出一个负脉冲，使得控制触发器74LS112(图中U24)翻转，即Q=0。U24的低电平使T1和T2关断，RL1继电器释放，又回到定时前的工作状态。同时Q=0又使“定时结束指示灯”亮。

继电器RL1输出端，一端接起始定时时间逻辑开关，另一段接终止定时时间逻辑开关，由此来实现交叉供电，即在定时的起始时间时，该继电器闭合，给起始时间逻辑开关供电，而在定时的终止时间起作用时，继电器断开给终止时间的逻辑开关供电。

RL2用于外接所需控制的仪器。

按下S3，可以去掉预先存在的“定时”设定。

继电器部分电路如图5.4所示。

SPST

图5.4 继电气部分电路六、收获体会和改进意见

课程设计终于完成，在这个过程中我遇到了很多困难，知识的缺乏，对画图和仿真软件的不熟悉等等，这其中得到了指导老师的很多帮助，同时也给我提供了一些建议和意见。

这个课题用到了数字电路方面的知识，通过这次课程设计，使我对TTL74系列、CMOS系列元器件以及其他集成电路有了一定的了解，平时课上的学习并不能很好的理解和运用各个元件的功能，所以通过这次课程设计过程中，我们了解了很多元件的功能，并且对于其在电路中的使用有了更多的认识。刚拿到课程设计的题目，起初不知该从何下手，经过老师指导设计和对材料的讲解，再到图书馆和网上查找大量资料，才慢慢了解课程设计。在资料和电脑前思考的过程是苦涩的，在图书馆中查找资料的过程是也是艰辛的，但当课程设计完成时，那感觉是舒服的，才真正理解到没有付出就不会有回报的真正含义，一份耕耘一份收获，有付出才会有回报，这个过程中我也学会了怎样去更有效地学习，怎样和他人探讨，学会了怎样快速高效的搜集自己所需的资料。其次，通过这次课程设计，加强了我动手、思考和解决问题的能力。而且，知识上的收获重要，精神上的丰收更加可喜。挫折是一份财富，经历是一份拥有。这次课程设计必将成为我学习生涯上一个非常美好的回忆！只有理论知识是远远不够的，只有把所学的理论知识与实践相结合起来，从而提高自己的实际动手能力和独立思考的能力。在设计的过程中遇到问题，可以说得是困难重重，这毕竟第一次做的，难免会遇到过各种各样的问题，同时在设计的过程中发现了自己的不足之处，对以前所学过的知识理解得不够深刻，掌握得不够牢固。我们应该把定时控制器这一项技术学的更透彻一些，能实际的应用到每一个生活角落，不仅仅是这一项，实际生活中有很多对定时器的应用。我对相关知识还有待提高，自身的不足对生活中的应用有很大的阻碍，我要加紧对自身的提高进行学习，努力做到在对专业知识的掌握和熟练运用。

以后我会主动参加一些实践活动，进一步增强自己的动手能力。这次课程设计我懂得要具备严谨，大胆，勇于创新的精神。我从中获益匪浅，学到了小心谨慎，实事求是的态度，也得到了老师和同学的大力帮助和支持，对大家表示由衷的感谢。

本电路是以简单的数字逻辑电路为基础，来实现定时控制功能。其功能主要是依赖于数字电路的各功能模块的组合来实现, 性能可靠，操作简单，成本低等特点。但也有不足，比如由数字电路来实现数字钟单元，电路较复杂，电线容易搭接错误，不好修改，以后应多尝试用单片机编程来实现，以此来总体简化电路。

参考文献

[1] 李维.数字电路课程设计及实验[M].大连理工大学出版社，2008.

[2] 刘午平，刘建清.数字电子技术从入门到精通[M].国防工业出版社，2006.

[3] 余孟尝，清华大学电子学教研组.数字电子技术基础简明教程[M].高等教育出版社，2006.

[4] 童诗白，华成英，清华大学电子学教研组.模拟电子技术基础[M].高等教育出版社，2006.

[5] 孟涛.电工电子EDA实践教程[M].机械工业出版社，2009.

附录A1：硬件总图,软件仿真图

Key = Space Key = Space 11

B

A

C

组合逻辑电路习题解答

自我检测题 1．组合逻辑电路任何时刻的输出信号，与该时刻的输入信号 有关 ，与以前的输入信号 无关 。 2．在组合逻辑电路中，当输入信号改变状态时，输出端可能出现瞬间干扰窄脉冲的现象称为 竞争冒险 。 3．8线—3线优先编码器74LS148的优先编码顺序是7I 、6I 、5I 、…、0I ，输出为 2Y 1Y 0Y 。输入输出均为低电平有效。当输入7I 6I 5I …0I 为时，输出2Y 1Y 0Y 为 010 。 4．3线—8线译码器74HC138处于译码状态时，当输入A 2A 1A 0=001时，输出07Y ~Y = 。 5．实现将公共数据上的数字信号按要求分配到不同电路中去的电路叫 数据分配器 。 6．根据需要选择一路信号送到公共数据线上的电路叫 数据选择器 。 7．一位数值比较器，输入信号为两个要比较的一位二进制数，用A 、B 表示，输出信号为比较结果：Y (A ＞B ) 、Y (A ＝B )和Y (A ＜B )，则Y (A ＞B )的逻辑表达式为B A 。 8．能完成两个一位二进制数相加，并考虑到低位进位的器件称为 全加器 。 9．多位加法器采用超前进位的目的是简化电路结构 × 。 （√，× ） 10．组合逻辑电路中的冒险是由于 引起的。 A ．电路未达到最简 B ．电路有多个输出 C ．电路中的时延 D ．逻辑门类型不同 11．用取样法消除两级与非门电路中可能出现的冒险，以下说法哪一种是正确并优先考虑的 A ．在输出级加正取样脉冲 B ．在输入级加正取样脉冲 C ．在输出级加负取样脉冲 D ．在输入级加负取样脉冲 12．当二输入与非门输入为 变化时，输出可能有竞争冒险。 A ．01→10 B ．00→10 C ．10→11 D ．11→01 13．译码器74HC138的使能端321E E E 取值为 时，处于允许译码状态。 A ．011 B ．100 C ．101 D ．010 14．数据分配器和 有着相同的基本电路结构形式。 A ．加法器 B ．编码器 C ．数据选择器 D ．译码器 15．在二进制译码器中，若输入有4位代码，则输出有 个信号。 A ．2 B ．4 C ．8 D ．16 16．比较两位二进制数A=A 1A 0和B=B 1B 0，当A ＞B 时输出F =1，则F 表达式是 。 A ． B A F = B ．0101B B A A F ++= ．0011B A B A F ++=

【参考借鉴】数字逻辑电路习题集.doc

第一章数字逻辑电路基础 一、填空题 1、模拟信号的特点是在 和 上都是 变化的。（幅度、时间、连续） 2、数字信号的特点是在 和 上都是 变化的。（幅度、时间、不连续） 3、数字电路主要研究 与 信号之间的对应 关系。（输出、输入、逻辑） 4、用二进制数表示文字、符号等信息的过程称为_____________。（编码） 5、()11011(2= 10)，()1110110(2= 8)，()21(10= 2)。（27、16 6、10101） 6、()101010(2= 10)，()74(8= 2)，()7(16=D 2)。（42、111100、11010111） 7、最基本的三种逻辑运算是 、 、 。（与、或、非） 8、逻辑等式三个规则分别是 、 、 。（代入、对偶、反演） 9、逻辑函数化简的方法主要有 化简法和 化简法。（公式、卡诺图） 10、逻辑函数常用的表示方法有 、 和 。（真值表、表达式、卡诺图、逻辑图、波形图五种方法任选三种即可） 11、任何一个逻辑函数的 是唯一的，但是它的 可有不同的形式，逻辑函数的各种表示方法在本质上是 的，可以互换。（真值表、表达式、一致或相同） 12、写出下面逻辑图所表示的逻辑函数R= 。（C B A Y )(+=） 13、写出下面逻辑图所表示的逻辑函数R= 。（))((C A B A Y ++=） 14、半导体二极管具有 性，可作为开关元件。（单向导电） 15、半导体二极管 时，相当于短路； 时，相当于开路。（导通、截止） 16、半导体三极管作为开关元件时工作在 状态和 状态。（饱和、截止） 二、判断题 1、十进制数74转换为8421BCD 码应当是BCD 8421)01110100(。（√）

可预置定时电路的设计

可预置定时电路课程设计报告 一.设计要求 1、设计一个可灵活预置时间的计时电路，要求具有时间显示功能，能准确预置清零。 2、设置外部操作开关，控制计时器的直接清零、启动和暂时|连续计时。 3、要求计时电路递减计时，每隔一秒，计时器减1。 4、当计时器递减时间到零（即定时时间到）时，显示器上显示00，同时发光 电报警信号。 二.设计的作用、目的 熟悉集成同步十进制加/减计数器的工作原理。掌握555定时器的工作原理、集成电路的使用方法、集成电路的引脚安排、各集成芯片的逻辑功能及使用方法。在日常生活和工作中，我们常常使用都定时控制，如交通灯定时等等等。随着电子技术的发展，控制电路的需求越来越大。可以使用使用基本可预置定时电路构成其他我们生活中应用广泛的电子设备。 三．设计的具体实现 1．系统概述 定时器由启动电路、秒脉冲发生器、预置输入电路、计数器、译码显示电路、报警电路和控制电路共7部分组成。 基本框图如下图所示： 图1

其中译码电路和控制电路是系统的主要部分。计数器完成计时功能，而控制器完成计数器的直接清零、启动计数、暂时功能。通过设置开关或按键电路可以对定时时间进行预置，这部分需要编码器。通过编码后，送到计数器预置端作为计数的时间。根据题目要求这部分应采用减计数。在计数同时，还需要对所计时间进行显示，所以需要译码显示电路，显示器用LED。 对于本模块的器件选用，计数器选用74LS192进行设计。74LS192是十进制可编程同步加1减计数器，它采用8421码二—十进制编码，并具有直接清零、置数、加1减计数功能。 报警电路在实验中可以用发光二极管来代替。 2．电路分析与设计 A:器件选择 (1) 十进制可逆计数器74LS192 74LS192是同步十进制可逆计数器，它具有双时钟输入，并具有清除和置数等功能，其引脚排列及逻辑符号如图2所示： 图2 74LS192的引脚排列及逻辑符号 图中：为置数端，为加计数端，为减计数端，为非同步进位输出端，为非同步借位输出端，P0、P1、P2、P3为计数器输入端，为清除端，Q0、Q1、Q2、Q3为数据输出端。其功能表如下 输入输出 MR P3 P2 P1 P0 Q3 Q2 Q1 Q0 1 ×××××××0 0 0 0 0 0 × d c b a d c b a × ××××加计数 0 1 1

组合逻辑电路习题答案

第3章 组合逻辑电路 试分析图所示组合逻辑电路的逻辑功能，写出逻辑函数式，列出真值表，说明电路完成的逻辑功能。 (b) (c) (a)A B C D L =1 =1 =1 C 2 L 1L 2L 3 图 题图 解：由逻辑电路图写出逻辑函数表达式： 图a ：D C B A L ⊕⊕⊕= 图b ：)()(21B A C AB B A C AB L C B A L ⊕+=⊕=⊕⊕= 图c ：B A B A L B A A B B A B A L B A B A L =+=+=+++==+=321 由逻辑函数表达式列写真值表： A B C D L 0 0 0 0 00 0 0 1 10 0 1 0 10 0 1 1 00 1 0 0 10 1 0 1 00 1 1 0 00 1 1 1 11 0 0 0 11 0 0 1 01 0 1 0 01 0 1 1 11 1 0 0 01 1 0 1 11 1 1 0 11 1 1 1 0 A B C L 1L 2 0 0 0 0 00 0 1 1 00 1 0 1 00 1 1 0 11 0 0 1 01 0 1 0 11 1 0 0 11 1 1 1 1 A B L 1L 20 0 0 1 0L 3 0 1 0 0 11 0 1 0 01 1 0 1 0 由真值表可知：图a 为判奇电路，输入奇数个1时输出为1；图b 为全加器L 1为和，L 2为进位；图c 为比较器L 1为1表示A>B ，L 2为1表示A=B, L 3为1表示A

闪光灯逻辑控制电路的设计与制作(精)

课题四闪光灯逻辑控制电路的设计与制作 闪光灯逻辑控制电路是电子游戏、广告制作、舞台演出中最常用的逻辑控制电路,和前三个课题不同的是电路采用纯数字电路器件来实现。数字电路能用的器件有通用的中,小规模集成电路和专用的数字集成电路两种,器件的选择余地更大,设计方案较多。数字电路的设计思路与模拟电路有着根本的差别,而且只要电路逻辑设计正确,调试的工作量较小。希望通过本课题的设计与制作,使初学者能熟悉数字电路的一般设计方法。 1.设计内容和要求 设计并制作一个闪光灯控制逻辑电路,设计要求: ①红(R、黄(A、绿(G三种颜色的闪光灯在时钟信号作用下按表3—5规定的逻辑顺序转换。表中“1”表示灯亮,“0”表示灯灭。要求电路能自启动。 ②状态转换时间间隔为0.5s,设计并制作一个CP脉冲源。 表3-5闪光灯转换顺序表 2. 设计方案的选择

(1逻辑分析 三个闪光灯R、A、G作为三个输出变量,灯亮为“1”,灯灭为“0”,在时钟CP的作用下,共8个状态,其状态转换图如图3-4-1所示。 图3-4-1状态转换图 由状态转换图可知,本电路可以自启动。 设计思路:能否用一个八进制计数器,再设计一个状态转换电路,将计数器的8个输出状态依次转化为灯光控制电路的规定状态,状态转换的真值表如表3-6所示。 表3-6状态转换真值表

由真值表可得输出变量的函数表达式为 R=01 2012012Q Q Q Q Q Q Q Q Q ++ A=012012012Q Q Q Q Q Q Q Q Q ++ G=012012012Q Q Q Q Q Q Q Q Q ++ (2 设计方案的比较与选择 由上分析,,本课题总的设计方案是先设计一个八进制同步加法计数器为闪光灯逻辑控制电路提供输入变量,再设计一个状态转换电路保证闪光灯按规定顺序工作。八进制计数器根据器件来源,可以选用三片小规模集成触发器如D 触发器,JK 触发器等,也可采用中规模集成计数器如74LS160,74LS161等构成,转换电路的设计方案更多,可采用门电路,也可采用数据选择器,3线8线译码器,甚至只读存储器ROM 来实现。不同的器件对逻辑函数 的处理方式不同。本课题首先确定八进制计数器由十进制同步加法计数器 74LS160来实现,只是转换电路选用不同的器件,介绍三种设计方案供选择比较。 3.单元电路的设计 (1八进制计数器的设计

组合逻辑电路练习题和答案

第2章习题 一、单选题 1.若在编码器中有50个编码对象，则输出二进制代码位数至少需要（ B ）位。 A）5 B）6 C）10 D）50 2.一个16选1的数据选择器，其选择控制（地址）输入端有（ C ）个，数据输入端有（ D ）个，输出端有（ A ）个。 A）1 B）2 C）4 D）16 3.一个8选1的数据选择器，当选择控制端S2S1S0的值分别为101时，输出端输出（ D ）的值。 A）1 B）0 C）D4D）D5 4.一个译码器若有100个译码输出端，则译码输入端至少有（ C ）个。 A）5 B）6 C）7 D）8 5.能实现并-串转换的是（ C ）。 A）数值比较器B）译码器C）数据选择器D）数据分配器 6.能实现1位二进制带进位加法运算的是（ B ）。 A）半加器B）全加器C）加法器D）运算器 7.欲设计一个3位无符号数乘法器（即3×3），需要（）位输入及（ D ）位输出信号。A）3，6 B）6，3 C）3，3 D）6，6 8.欲设计一个8位数值比较器，需要（）位数据输入及（ B ）位输出信号。 A）8，3 B）16，3 C）8，8 D）16，16 9. 4位输入的二进制译码器，其输出应有（ A ）位。 A）16 B）8 C）4 D）1 二、判断题 1. 在二——十进制译码器中，未使用的输入编码应做约束项处理。（） 2. 编码器在任何时刻只能对一个输入信号进行编码。（）

3. 优先编码器的输入信号是相互排斥的，不容许多个编码信号同时有效。（ ） 4. 编码和译码是互逆的过程。（ ） 5. 共阴发光二极管数码显示器需选用有效输出为高电平的七段显示译码器来驱动。（ ） 6. 3位二进制编码器是3位输入、8位输出。（ ） 7. 组合逻辑电路的特点是：任何时刻电路的稳定输出，仅仅取决于该时刻各个输入变量的取值，与电路原来的状态无关。（ ） 8. 半加器与全加器的区别在于半加器无进位输出，而全加器有进位输出。（ ） 9. 串行进位加法器的优点是电路简单、连接方便，而且运算速度快。（ ） 10. 二进制译码器的每一个输出信号就是输入变量的一个最小项。（ ） 11. 竞争冒险是指组合电路中，当输入信号改变时，输出端可能出现的虚假信号。（ ） 三、综合题 1．如图所示逻辑电路是一个什么电路，当A 3～A 0输入0110，B 3～B 0输入1011，Cin 输入1时，Cout 及S 3～S 0分别输出什么 +A 3B 3C in 3C out +++A 2B 2A 1B 1A 0B 0210 答：图中所示电路是4位串行进位全加器电路 C out =1，S 3S 2S 1S 0=0001 2．使用门电路设计一个4选1的数据选择 器，画出逻辑图。 解：4选1数据选择器有4个数据输入 端（D 0D 1D 2D 3），2个选择输入端（S 1S 0），1个 数据输出端（Y ）。真值表如下： D S 1 S 0 Y

实验一组合逻辑电路设计

实验一 组合逻辑电路的设计 一、实验目的： 1、 掌握组合逻辑电路的设计方法。 2、 掌握组合逻辑电路的静态测试方法。 3、 加深FPGA 设计的过程，并比较原理图输入和文本输入的优劣。 4、 理解“毛刺”产生的原因及如何消除其影响。 5、 理解组合逻辑电路的特点。 二、实验的硬件要求： 1、 EDA/SOPC 实验箱。 2、 计算机。 三、实验原理 1、组合逻辑电路的定义 数字逻辑电路可分为两类：组合逻辑电路和时序逻辑电路。组合逻辑电路中不包含记忆单元（触发器、锁存器等），主要由逻辑门电路构成，电路在任何时刻的输出只和当前时刻的输入有关，而与以前的输入无关。时序电路则是指包含了记忆单元的逻辑电路，其输出不仅跟当前电路的输入有关，还和输入信号作用前电路的状态有关。 通常组合逻辑电路可以用图1.1所示结构来描述。其中，X0、X1、…、Xn 为输入信号， L0、L1、…、Lm 为输出信号。输入和输出之间的逻辑函数关系可用式1.1表示： 2、组合逻辑电路的设计方法 组合逻辑电路的设计任务是根据给定的逻辑功能，求出可实现该逻辑功能的最合理组 合电路。理解组合逻辑电路的设计概念应该分两个层次：（1）设计的电路在功能上是完整的，能够满足所有设计要求；（2）考虑到成本和设计复杂度，设计的电路应该是最简单的，设计最优化是设计人员必须努力达到的目标。 在设计组合逻辑电路时，首先需要对实际问题进行逻辑抽象，列出真值表，建立起逻辑模型；然后利用代数法或卡诺图法简化逻辑函数，找到最简或最合理的函数表达式；根据简化的逻辑函数画出逻辑图，并验证电路的功能完整性。设计过程中还应该考虑到一些实际的工程问题，如被选门电路的驱动能力、扇出系数是否足够，信号传递延时是否合乎要求等。组合电路的基本设计步骤可用图1.2来表示。 3、组合逻辑电路的特点及设计时的注意事项 ①组合逻辑电路的输出具有立即性，即输入发生变化时，输出立即变化。（实际电路中 图 1.1 组合逻辑电路框图 L0=F0(X0,X1,···Xn) · · · Lm=F0(X0,X1,···Xn) （1.1） 图 1.2 组合电路设计步骤示意图图

(整理)《数字逻辑电路》试题2.

一、选择题（每小题1.5分） 第一章： 1. 带符号位二进制数10011010的反码是（ ）。 A. 11100101 B. 10011010 C. 10011011 D. 11100110 2. 十进制数5对应的余3码是（ ）。 A. 0101 B. 1000 C. 1010 D. 1100 3. 二进制代码1011对应的格雷码是（ ）。 A. 1011 B. 1010 C. 1110 D. 0001 第二章： 1. 下列公式中哪一个是错误的？ （ ） A. A A 0=+ B. A A A =+ C. B A )B A ('+'='+ D. )C A )(B A (BC A ++=+ 2. 下列各式中哪个是三变量A 、B 、C 的最小项？ （ ） A. B A '' B. C B A +'+' C.ABC D. C B '+' 3. 下列函数中不等于A 的是（ ）。 A. A ＋1 B. A ＋A C. A ＋AB D. A （A ＋B ） 4. 在逻辑代数的加法运算中，1＋1＝（ ）。 A. 2 B. 1 C. 10 D. 0 5. A ⊕1＝（ ）。 A. A B. 1 C. A ' D. 0 6. 含有A 、B 、C 、D 四个逻辑变量的函数Y=A+B+D 中所含最小项的个数是（ ）。 A. 3 B. 8 C. 14 D. 16 7. 下列函数中等于AB 的是（ ）。 A. （A ＋1）B B. （A ＋B ）B C. A ＋AB D. A （AB ） 8. 为了将600份文件顺序编码，如果采用二进制代码，最少需要用（ ）位。 A. 3 B. 10 C. 1024 D. 600 9. 为了将600个运动员顺序编码，如果采用八进制代码，最少需要用（ ）位。 A. 3 B. 4 C. 10 D. 75 第三章：

篮球30秒定时控制电路设计

一：设计题目：篮球30秒定时控制电路设计 （优） 二：设计任务和基本要求： 1． 有30s计时功能； 2． 设置外部操作开关，具有对计时器清零，启动和暂停/连续等功能。 3． 计时器为30s递减计时器，其计时时间间隔为1s. 4． 计时器递减计时到零时，数码显示器不能灭灯，同时发出报警信号。 三：设计步骤： 1. 设计过程： (1)根据设计要求，得到篮球30秒计时器总体方案框 图 秒脉冲发生器 CLK 计数器 显示译码电路 报警电路 K8 K7 控制电路 设计思路：篮球30秒计时器包括秒脉冲发生器，计数器，译码显示器，辅助时序控制电路和报警电路等。其中计数器和控制电路事系统的主要部分。计数器完成30秒计时功能，控制电路完成计数器的启动、暂停/连续计数。为保证系统的设计要求，在设计控制电路时，应正确处理各个信号间的时序关系。当启动开关K7闭合（低电平）时，计数器完成置数功能，译码显示电路显示30秒字样；当启动开关K7断开（高电平）、K8断开（高电平）时，计数器开始计数，当K8为闭合（低电平）时，计数器停止计数，K8再断开（高电平）时，继续累计技术。计数器递减到零时，发出声光报警信号L＝1（正常计数时L=0）。 （2）篮球30秒计时器的顶层电路逻辑图： 本实验包括两个模块：

a：IC17模块完成计数器计时功能；b：TIM模块完成始终脉冲发生信号功能。 （3）．根据功能模块的划分，利用ABEL_HDL语言完成设计。 篮球30秒计时器顶层电路中的IC17模块的程序设计程序为： MODULE IC17 TITLE '30S' CLK,S,LD PIN; Q7,Q6,Q5,Q4,Q3,Q2,Q1,Q0 PIN ISTYPE'REG'; L PIN ISTYPE'COM'; Counth=[Q7,Q6,Q5,Q4]; Countl=[Q3,Q2,Q1,Q0]; EQUATIONS Counth.CLK=CLK; Countl.CLK=CLK; L=(Counth==0)&(Countl==0); ” 30秒倒计时 WHEN((LD==1)&(S==1)&(Countl==0)& (Counth==0))THEN{Countl:=0;Counth:=0;} ELSE WHEN((LD==1)&(S==1)&(Countl>0)) THEN{Countl:=(Countl.FB-1);Counth:=Counth.FB;}

组合逻辑电路例题终版.doc

【例题1】设计一个投票表决器，三个投票人分别为A 、B 、C ，按规定只要二人以上同意才能通过。 解：设投同意票为“1”表示，不同意票为“0”；输出为“1”表示通过，为“0”表示不通过。 第一步：由逻辑关系列出真值表 第二步：由真值表写出逻辑函数表达式 第三步：化简逻辑函数表达式 ◆用卡诺图化简 ◆用代数法化简如下 第四步 由化简后的逻辑表达式画出逻辑电路图 7 653111*********m m m m ABC C AB C B A BC A F +++=真值表 ∑= ) 7,6,5,3(m F AB BC AC AB BC AC AB BC AC F ??=++=++=AB BC AC AB BC AC AB BC AC A C C B AC C AB B A C B A B A A C AB A B B C C AB C B A BC C AB C B A A A BC ABC C AB C B A BC A F ??=++=++=++=++=+=+++=++=+++=+++=)()()()()(

F高电平时，三极管导通，灯亮；低电平时三极管截止，灯灭。 【例题2】某汽车驾驶员培训班进行结业考试。有三名评判员，其中A为主评判员，B、C 为副评判员。评判时按少数服从多数原则，但若主评判认为合格，也可通过。试用与非门构成逻辑电路实现评判的规定。 解：（1）根据逻辑设计要求，设定三个输入变量A、B、C，并规定如下：主评判A意见：A＝1认为合格;A＝0认为不合格 副评判B意见：B＝1认为合格;B＝0认为不合格 副评判C意见：C＝1认为合格;C＝0认为不合格 设输出变量Y：Y＝1认为通过;Y＝0认为不通过 （2）列真值表 （3）根据真值表写出逻辑表达式 （4）用卡诺图化简 （5）画出逻辑电路图 【例题3】有一火灾报警系统，设有烟感、温感、紫外光感三种不同类型的火灾探测器。为了防止误报警，只有当其中有两种或两种以上类型的探测器发出火灾探测信号时，报警系统才产生报警控制信号，试设计产生报警控制信号的电路。 ［解］（1）根据逻辑要求设置逻辑输入、输出变量。 用A、B、C分别代表烟感、温感、紫外光感三种探测器的探测输出信号，作为报警控制电路的输入变量，以“1”表示高电平，“0”表示低电平，高电平表示有火灾报警，低电平表示无火灾报警； F为报警控制电路的输出，以“1”表示高电平，“0”表示低电平，同样高电平表示有火灾报警，低电平表示无火灾报警。 真值表 ∑ = + + + + = + + + + = )7,6,5,4,3( 7 6 5 4 3 m m m m m m ABC C AB C B A C B A BC A Y A BC A BC A BC Y ? = + = + =

组合逻辑电路设计实验报告

组合逻辑电路设计实验报告 1.实验题目 组合电路逻辑设计一： ①用卡诺图设计8421码转换为格雷码的转换电路。 ②用74LS197产生连续的8421码，并接入转换电路。 ③记录输入输出所有信号的波形。 组合电路逻辑设计二： ①用卡诺图设计BCD码转换为显示七段码的转换电路。 ②用74LS197产生连续的8421码，并接入转换电路。 ③把转换后的七段码送入共阴极数码管，记录显示的效果。 2.实验目的 （1）学习熟练运用卡诺图由真值表化简得出表达式 （2）熟悉了解74LS197元件的性质及其使用 3.程序设计 格雷码转化： 真值表如下：

卡诺图： 1 010100D D D D D D G ⊕=+= 2 121211D D D D D D G ⊕=+=

3232322D D D D D D G ⊕=+= 33D G = 电路原理图如下： 七段码显示： 真值表如下： 卡诺图：

2031020231a D D D D D D D D D D S ⊕++=+++= 10210102b D D D D D D D D S ⊕+=++= 201c D D D S ++= 2020101213d D D D D D D D D D D S ++++= 2001e D D D D S +=

2021013f D D D D D D D S +++= 2101213g D D D D D D D S +++= 01213g D D D D D S +⊕+= 电路原理图如下：

4.程序运行与测试 格雷码转化： 逻辑分析仪显示波形：

数电实验报告 实验二 组合逻辑电路的设计

实验二组合逻辑电路的设计 一、实验目的 1.掌握组合逻辑电路的设计方法及功能测试方法。 2.熟悉组合电路的特点。 二、实验仪器及材料 a) TDS-4数电实验箱、双踪示波器、数字万用表。 b) 参考元件：74LS86、74LS00。 三、预习要求及思考题 1．预习要求： 1）所用中规模集成组件的功能、外部引线排列及使用方法。 2) 组合逻辑电路的功能特点和结构特点. 3) 中规模集成组件一般分析及设计方法. 4）用multisim软件对实验进行仿真并分析实验是否成功。 2.思考题 在进行组合逻辑电路设计时，什么是最佳设计方案？ 四、实验原理 1．本实验所用到的集成电路的引脚功能图见附录 2.用集成电路进行组合逻辑电路设计的一般步骤是： 1）根据设计要求，定义输入逻辑变量和输出逻辑变量，然后列出真值表； 2）利用卡络图或公式法得出最简逻辑表达式，并根据设计要求所指定的门电路或选定的门电路，将最简逻辑表达式变换为与所指定门电路相应的形式； 3）画出逻辑图； 4）用逻辑门或组件构成实际电路，最后测试验证其逻辑功能。 五、实验内容 1．用四2输入异或门（74LS86）和四2输入与非门（74LS00）设计一个一位全加器。 1）列出真值表,如下表2-1。其中A i、B i、C i分别为一个加数、另一个加数、低位向本位的进位；S i、C i+1分别为本位和、本位向高位的进位。 2）由表2-1全加器真值表写出函数表达式。

3）将上面两逻辑表达式转换为能用四2输入异或门（74LS86）和四2输入与非门（74LS00）实现的表达式。 4）画出逻辑电路图如图2-1，并在图中标明芯片引脚号。按图选择需要的集成块及门电路连线，将A i、B i、C i接逻辑开关，输出Si、Ci+1接发光二极管。改变输入信 号的状态验证真值表。 2.在一个射击游戏中，每人可打三枪，一枪打鸟(A)，一枪打鸡（B），一枪打兔子（C）。 规则是：打中两枪并且其中有一枪必须是打中鸟者得奖（Z）。试用与非门设计判断得奖的电路。（请按照设计步骤独立完成之） 五、实验报告要求： 1．画出实验电路连线示意图，整理实验数据，分析实验结果与理论值是否相等。 2．设计判断得奖电路时需写出真值表及得到相应输出表达式以及逻辑电路图。 3．总结中规模集成电路的使用方法及功能。

定时控制器逻辑电路设计62777

一概述 为了能使仪器在特定的时间内工作,通常需要人在场干预才能完成。本课题设计的定时器,就是能使你不在时,仪器也能按时打开和关闭。例如你想用录音机、录像机录下某一时间断的节目,而这一段时间你又有其他事要做,不在家或机器旁边,你就可以实现预置一下定时器。在几点几分准时打开机器,到某时某刻关掉机器。数字钟是采用数字电路实现对时、分、秒数字显示的计时装置，以其显示的直观性、走时准确稳定而受到人们的欢迎，广泛用于个人家庭、车站、码头、办公室等公共场所，给人们的生活、学习、工作、娱乐带来了极大的方便，诸如定时自动报警、按时自动打铃、时间程序自动控制、定时广播、通断动力设备、以及各种定时电气的自动启用等，所有这些，都是以钟表数字化为基础的。 定时控制器由供电单元、数字钟单元、定时单元以及控制输出单元等几部分组成.如图1所示为定时控制器系统框图。 图1

二．设计任务和要求 设计一个带数组电子钟的定时控制器逻辑电路，具体任务要求如下： 1．可设定定时启动（开始）时间与定时结束（判定）时间 2.定时开始，指示灯亮；定时结束，指示灯灭 3.定时范围可以选择 4.具有电子钟功能,显示为四位数 三.电路设计 数字钟一般由振荡器、分频器、计数器、译码器、显示器等几部分组成。这些都是数字电路中应用最广的基本电路。石英晶体振荡器产生的时标信号送到分频器，分频电路将时标信号分成每秒一次的方波秒信号。秒信号送入计数器进行计时，并把累计的结果以“时”、“分”、“秒”的数字显示出来。“秒”的显示由两级计数器和译码器组成的六十进制计数电路实现；“分”的显示电路与“秒”相同，“时”的显示由两级计数器和译码器组成的二十四进制计数电路实现。所有计时结果结果由六位数码管显示。 3.1石英晶体振荡器 振荡器是电子钟的核心，用它产生标准频率信号，再由分频器分成秒时间冲。 振荡器振荡频率的精度与稳定度基本上决定了钟的准确度。 振荡器是由石英晶体，微调电容与集成反相器等元件构成。石英晶体振荡器电路给数字钟提供一个频率稳定准确的32768Ｈz的方波信号，可保证数字钟的走时准确及稳定。不管是指针式的电子钟还是数字显示的电子钟都使用了晶体振荡器电路。

组合逻辑电路的设计题目

1、在一旅游胜地，有两辆缆车可供游客上下山，请设计一个控制缆车正常运行的逻辑电路。要求：缆车A和B在同一时刻只能允许一上一下的行驶，并且必须同时把缆车的门关好后才能行使。设输入为A、B、C，输出为Y。（设缆车上行为“1”，门关上为“1”，允许行驶为“1”）(1) 列真值表；（4分） （2）写出逻辑函数式；（3分） （3）用基本门画出实现上述逻辑功能的逻辑电路图。（5分） 解：（1）列真值表：（3）逻辑电路图： （2）逻辑函数式： 2、某同学参加三类课程考试，规定如下：文化课程（A）及格得2分，不及格得0分；专业理论课程（B）及格得3分，不及格得0分；专业技能课程（C）及格得5分，不及格得0分。若总分大于6分则可顺利过关（Y），试根据上述内容完成： （1）列出真值表； （2）写出逻辑函数表达式，并化简成最简式； （3）用与非门画出实现上述功能的逻辑电路。 （3）逻辑电路图 (2)逻辑函数表达式3、中等职业学校规定机电专业的学生，至少取得钳工(A)、车工(B)、电工(C)中级技能证书的任意两种，才允许毕业（Y）。试根据上述要求：（1）列出真值表；（2）写出逻辑表达式，并化成最简的与非—与非形式；（3）用与非门画出完成上述功能的逻辑电路。 解：（1 （3）逻辑电路： （2）逻辑表达式： 最简的与非—与非形式： 4、人的血型有A、B、AB和O型四种，假定输血规则是：相同血型者之间可输出，AB血型者可接受其他任意血型，任意血型者可接受O型血。图1是一个输血判断电路框图，其中A1A0表示供血者血型，B1B0表示受血者型，现分别用00、01、10和 11表示A、B、AB和O四种血型。Y为判断结果，Y=1表示可以输血，Y=0表示不允许输血。请写出该判断电路的真值表、最简与—或表达式，并画出用与非门组成的逻辑图。 输血判断电路框图： 解：（1）真值表：（3）逻辑图：

实验二--组合逻辑电路的设计与测试

实验二组合逻辑电路的设计与测试 一、实验目的 1、掌握组合逻辑电路的分析与设计方法。 2、加深对基本门电路使用的理解。 二、实验原理 1、组合电路是最常用的逻辑电路，可以用一些常用的门电路来组合完成具有其他 功能的门电路。例如，根据与门的逻辑表达式Z= AB =得知，可以用两 个非门和一个或非门组合成一个与门，还可以组合成更复杂的逻辑关系。 2、分析组合逻辑电路的一般步骤是： 1)由逻辑图写出各输出端的逻辑表达式； 2)化简和变换各逻辑表达式； 3)列出真值表； 4) 根据真值表和逻辑表达式对逻辑电路进行分析，最后确定其功能。 3、设计组合逻辑电路的一般步骤与上面相反，是： 1)根据任务的要求，列出真值表； 2)用卡诺图或代数化简法求出最简的逻辑表达式； 3)根据表达式，画出逻辑电路图，用标准器件构成电路； 4)最后，用实验来验证设计的正确性。 4、组合逻辑电路的设计举例 1)用“与非门”设计一个表决电路。当四个输入端中有三个或四个“1”时， 输出端才为“1”。 设计步骤： 根据题意，列出真值表如表2-1所示，再添入卡诺图表2-2中。 表2-1 表决电路的真值表 表2-2 表决电路的卡诺图 然后，由卡诺图得出逻辑表达式，并演化成“与非”的形式： ABD CDA BCD ABC Z+ + + = B A+

? = ? ABC? ACD BCD ABC 最后，画出用“与非门”构成的逻辑电路如图2-1所示： 图2-1 表决电路原理图 输入端接至逻辑开关（拨位开关）输出插口，输出端接逻辑电平显示端口，自拟真值表，逐次改变输入变量，验证逻辑功能。 三、实验设备与器材 1.数字逻辑电路实验箱。 2.数字逻辑电路实验箱扩展板。 3.数字万用表。 4.芯片74LS00、74LS02、74LS04、74LS10、74LS20。 四、实验内容实验步骤 1、完成组合逻辑电路的设计中的两个例子。 2、设计一个四人无弃权表决电路(多数赞成则提议通过)，要求用四2输入与非门 来实现。 3、用与非门74LS00和异或门74LS86设计一可逆的4位码变换器。 要求： 1)当控制信号C=1时，它将8421码转换成为格雷码；当控制信号C=0时，它 将格雷码转换成为8421码； 2)写出设计步骤，列出码变换关系真值表并画出逻辑电路图； 3)安装电路并测试逻辑电路的功能。 五、实验预习要求 1、复习各种基本门电路的使用方法。 2、实验前，画好实验用的电路图和表格。 3、自己参考有关资料画出实验内容2、3、4中的原理图，找出实验将要使用的芯 片，以备实验时用。 六、实验报告要求 1、将实验结果填入自制的表格中，验证设计是否正确。 2、总结组合逻辑电路的分析与设计方法。

数字逻辑电路课程设计题目及要求

数字逻辑电路课程设计题目及要求 项目一：高精密数控电源的设计和制作： 要求：电源输出电压为：0—9.9V，步进为0.1V，有两位数码管显示，每位有两个按键能加能减的作用。功率大小不做具体的要求，电路设计不能有专业的A/D芯片。项目二：自行车的里程表设计和制作： 要求：设计一个自行车里程表电路，有两位数码管显示，显示数字的单位为百米,自行车轮胎直径为0.99M。 项目三：自行车的速度测定仪表的设计和制作： 要求：设计一个自行车测速电路，有两位数码管显示，显示数字的单位为M/S,采样时间不能超过5S，自行车轮胎直径为0.99M。 项目四：多功能抢答器的设计和制作： 要求：多功能抢答器为八路的，具有数码和指示灯双重指示，电路的附加的电路一个有计时、报警等电路，所用芯片必须为我们所学的。 项目五：数字频率计的设计和制作： 要求：数字频率计的显示为两位数码管，单位为KHZ，具有溢出报警功能,附带震荡电路，频率可调几K到几百KHZ。 项目六：交通灯的设计和制作： 要求：具有真正模拟十字路口的交通灯的能力，红灯5秒，绿灯4秒，黄灯1秒等的时间也可以自己设定。 项目七：数字电子钟逻辑电路的设计和制作： 要求：数字电子钟逻辑电路要具有电子手表的功能，例如时间的设定，整点报时，可以设定闹钟等功能，只需四位数码。 项目八：定时控制器电路的设计和制作： 要求：定时控制器电路能够定时控制家用电器的开关，例如能按时开启、关断电饭煲煮饭等，电器用灯泡代替，时间可以缩短60倍。 项目九：LED广告牌电路设计和制作： 要求：LED广告牌电路能够模拟市面上的LED广告灯箱，能有四个字显示能力（共青学院），可以的话周围有霓虹灯闪烁。 项目十：易拉罐技术电路的设计与制作： 要求：易拉罐在传送带上过时，记录数值，以20灌为一个单位，满二十灌重新 计数并给出提示音，此过程模拟工厂易拉罐装箱过程. 项目十一：数显风扇调速器电路 要求：具有中低高三档，0为停止，1为低档。2为中档，3为高档。调节开关设 置成触摸，遥控等。可以的话加入温度自动控制电路。 项目十二：出租车计价器电路

交通灯定时控制系统的设计、制作

交通灯定时控制系统实验报告 一、课题名称： 交通灯定时控制系统的设计、制作 二、内容摘要： 在城镇街道的十字交叉路口，为了保证交通秩序和行人安全，一般在每条道路上各有一组红、黄、绿交通信号灯，其中红灯亮，表示该条道路禁止通行；黄灯亮表示该条道路上未过停车线的车辆停止通行，已过停车线的车辆继续通行；绿灯亮表示该条道路允许通行。交通灯控制电路自动控制十字路口两组红、黄、绿交通灯的状态转换，指挥各种车辆和行人安全通行，实现十字路口交通管理的自动化。 三、设计内容及要求： 设计一个十字路口的交通灯定时控制系统，基本要求如下： （1）甲车道和乙车道两条交叉道路上的车辆交替运行，每次通行时间都设为25秒。 （2）每次绿灯变红灯时，黄灯先亮5秒钟，才能变换运行车道。 （3）黄灯亮时，要求每秒钟闪亮一次。 选做扩展功能： （4）十字路口有数字显示灯亮时间，要求灯亮时间以秒为单位作减计数； （5）要求通行时间和黄灯亮的时间均可在0~99s 内任意设定。 四、系统方案设计： 1、分析系统的逻辑功能，画出其框图； 交通灯定时控制系统的原理框图如图1所示。它主要由控制器、定时器、译码器和秒脉冲信号发生器等部分组成。秒脉冲发生器是该系统中定时器和控制器的标准时钟信号源，译码器输出两组信号灯的控制信号，经驱动电路后驱动信号灯工作，控制器是系统的主要部分，由它控制定时器和译码器的工作。图中： T Y ：表示甲车道或乙车道从绿灯亮切换到黄灯亮的信号，在T L =1过后25s 时T Y =1，表示灯切换，在其他时候T Y =0。 T L ：表示甲车道或乙车道从红灯亮切换到绿灯亮的信号，在T Y =1过后5s 时T L =1，表示灯切换，在其他时候T L =0。 且每个信号都为每30s 循环一次，因此我选用30s 循环的定时器。 T L －T Y = 5s T L T Y 图1 交通灯控制系统原理框图 2、逻辑设计，对各部分连接处进行定义，建立各部分之间的联系； 首先，由定时器组成30s 循环，在25s 时输出切换信号T Y =1，在30s 时输出T L =1，如此构成一个定时器的输出部分。接下来，由T L 、T Y 提供给控制器信号，在使其在T L 时刻进 秒脉冲 发生器 控制器 译码器 定时器 甲车道信号灯 乙车道信号灯

数字电路组合逻辑电路设计实验报告

实验三组合逻辑电路设计（含门电路功能测试）

一、实验目的 1.掌握常用门电路的逻辑功能 2.掌握小规模集成电路设计组合逻辑电路的方法 3.掌握组合逻辑电路的功能测试方法 二、实验设备与器材 Multisim 、74LS00 四输入2与非门、示波器、导线 三、实验原理 TTL集成逻辑电路种类繁多，使用时应对选用的器件做简单逻辑功能检查，保证实验的顺利进行。 测试门电路逻辑功能有静态测试和动态测试两种方法。静态测试时，门电路输入端加固定的高（H）、低电平，用示波器、万用表、或发光二极管（LED）测出门电路的输出响应。动

态测试时，门电路的输入端加脉冲信号，用示波器观测输入波形与输出波形的同步关系。 下面以74LS00为例，简述集成逻辑门功能测试的方法。74LS00为四输入2与非门，电路图如3-1所示。74LS00是将四个二输入与非门封装在一个集成电路芯片中，共有14条外引线。使用时必须保证在第14脚上加+5V电压，第7脚与底线接好。 整个测试过程包括静态、动态和主要参数测试三部分。 表3-1 74LS00与非门真值表 1.门电路的静态逻辑功能测试 静态逻辑功能测试用来检查门电路的真值表，确认门电路的逻辑功能正确与否。实验时，可将74LS00中的一个与非门的输入端A、B分别作为输入逻辑变量，加高、低电平，观测输出电平是否符合74LS00的真值表（表3-1）描述功能。 测试电路如图3-2所示。试验中A、B输入高、低电平，由数字电路实验箱中逻辑电平产生电路产生，输入F可直接插至逻辑电平只是电路的某一路进行显示。

仿真示意 2.门电路的动态逻辑功能测试 动态测试用于数字系统运行中逻辑功能的检查，测试时，电路输入串行数字信号，用示波器比较输入与输出信号波形，以此来确定电路的功能。实验时，与非门输入端A加一频率为

数字逻辑电路期末考试试卷及答案

期末考试试题（答案） 一、选择题（每小题2分，共20分） 1．八进制（273）8中，它的第三位数2 的位权为___B___。 A．(128)10B．(64)10C．(256)10 D．(8)10 2. 已知逻辑表达式C B C A AB F+ + =，与它功能相等的函数表达式 _____B____。 A．AB F=B．C AB F+ = C．C A AB F+ =D．C B AB F+ = 3. 数字系统中，采用____C____可以将减法运算转化为加法运算。 A．原码B．ASCII码C．补码D．BCD码4．对于如图所示波形,其反映的逻辑关系是___B_____。 A．与关系B．异或关系C．同或关系D．无法判断 5．连续异或1985个1的结果是____B_____。 A．0B．1 C．不确定D．逻辑概念错误 6. 与逻辑函数D C B A F+ + + =功能相等的表达式为___C_____。 A．D C B A F+ + + =B．D C B A F+ + + = C．D C B A F=D．D C B A F+ + = 7．下列所给三态门中，能实现C=0时，F=AB；C=1时，F为高阻态的逻辑功能的是____A______。 B A F & ? F B A &

8. 如图所示电路，若输入CP脉冲的频率为100KHZ，则输出Q的频率为_____D_____。 A． 500KHz B．200KHz C． 100KHz D．50KHz 9．下列器件中，属于时序部件的是_____A_____。 A．计数器B．译码器C．加法器D．多路选择器 10．下图是共阴极七段LED数码管显示译码器框图，若要显示字符“5”，则译码器输出a～g应为____C______。 A． 0100100 B．1100011 C． 1011011 D．0011011 二、填空题（每小题2分，共20分） 11.TTL电路的电源是__5__V，高电平1对应的电压范围是__2.4-5____V。 12.N 个输入端的二进制译码器，共有___N2____个输出端。对于每一组输入代码，有____1____个输出端是有效电平。 13.给36个字符编码，至少需要____6______位二进制数。 14.存储12位二进制信息需要___12____个触发器。

《数字逻辑电路》试题及答案

、填空题( 1-5小题每空 1分， 6-10 小题每空 2分，共20分) 1.(16.25) 10 = ( _____________________ ) 2 = ( ) 8 = ( ) 16 2．三态门输出的三种状态分别为：、和。 3.基本 RS 触发器的约束条件是______________ 。 4.多谐振荡器是一种波形_______ 电路，它没有稳态，只有两个_______ 。 5.把 JK 触发器改成 T 触发器的方法是____________ 。 6.F(A,B,C,D) A (B C (D E) ) 的对偶式为________________________________ 7．十进制数( -12 )的补码形式为_____________________ 。 8.某信号采集系统要求一片 A/D 转换器集成芯片在 1S内对 16 个热电偶的输出电压分时进行 A/D 转换。已知热电偶输出电压范围为 0~0.025V(对应 0~450 o C温度范围)，需要分辨的温度为 0.1 o C，试问选用位的 A/D 转换器。 9.RAM 存储器地址线 4 条，数据线 8 条，其存储容量为_______ 。 10.写出下图有 ROM 构成的组合逻辑函数式 Y2= ____________________ 。 二、逻辑函数化简证明题(共 3题，共 20 分) 1.(6 分)用公式法化简下面逻辑函数为最简与或式F(A,B,C) (ABC) (AB ) 2.(6 分)证明下面逻辑恒等式，方法不限。(A C )(B D)(B D ) AB BC 3．(8 分)用卡诺图法求下面逻辑函数的反函数，用最简与或式表示。F(A,B,C,D) ABC ABD C D ABC ACD ACD