课程设计 题目存储器扩展分析与设计学院自动化学院 专业自动化专业 班级 姓名 指导教师向馗副教授 2013 年 1 月10 日
课程设计任务书 学生姓名：专业班级： 指导教师：向馗副教授工作单位：自动化学院 题目: 存储器扩展分析与设计 要求完成的主要任务：（包括课程设计工作量及其技术要求，以及说明书撰写等具体要求） 1. 画出简要的硬件原理图，编写程序。 2.完成以下任务： (1).设计一个EEPROM扩展电路，由两片2864扩展为16KB容量, 并编程信息检索程序。 (2). 编程内容：在扩展的ROM中存入有9个不同的信息，编号0到8，每个信息包括40个字字符。从键盘接收0到8之间的一个编号，然后在屏幕上显示出相应的编号的信息内容，按“q”键退出。 3. 撰写课程设计说明书。内容包括：摘要、目录、正文、参考文献、附录（程序清单）。正文部分包括：设计任务及要求、方案比较及论证、软件设计说明（软件思想，流程，源程序设计及说明等）、程序调试说明和结果分析、课程设计收获及心得体会。 时间安排： 2012年12月30 日----- 12月31日查阅资料及方案设计 2013年01月01日----- 01月05日编程 2013年01月06日----- 01月08日调试程序 2013年01月09日----- 01月10日撰写课程设计报告 指导教师签名：2013年1月11日 系主任（或责任教师）签名：年月日
目录 摘要 (1) 1设计意义及任务 (2) 1.1设计意义 (2) 1.2设计任务 (2) 2 EEPROM扩展电路设计 (3) 2.1方案设计 (3) 2.2芯片选择 (3) 2.3连线说明 (4) 2.4硬件电路图 (5) 3程序设计 (6) 3.1设计思路 (6) 3.2程序框图 (6) 3.2.1主程序流程图 (6) 3.2.2输入程序流程图 (6) 3.2.3输出程序流程图 (6) 3.3设计程序一 (8) 3.4设计程序二 (10) 3.5调试过程 (12) 3.5.1调试过程 (12) 3.5.2结果记录 (12) 3.5.3调试过程中遇到的问题 (13) 结束语........................................................................................................... 错误！未定义书签。参考文献 (15) 附录一 (16) 附录二 (19)
静态存储器扩展实验报告告圳大学实验报深
微机原理与接口技术 课程名称： 静态存储器扩展实验实验项目名称： 信息工程学院学院： 专业：电子信息工程
指导教师：周建华 32012130334 学号：班级：电子洪燕报告人：班 2014/5/21 实验时间： 实验报告提交时间：2014/5/26 教务部制． 一．实验目的与要求： 1. 了解存储器扩展的方法和存储器的读/写。 2. 掌握CPU对16位存储器的访问方法。
二．实验设备 PC机一台，TD-PITE实验装置或TD-PITC实验装置一套，示波器一台。 三．实验原理VCC28A141WE27A122A1326A73A8254A6存储器是用来存储信息的A924A55A1123A46OE22A3762256A10218A2CS209A1部件，是计算机的重要组成部D719A010D618D011D517D112D416D213D315GND14管组成的是由MOS分，静态RAM触发器电路，每个触发器可以存放1位
信息。只要不掉电，所储存的信息就不会丢失。因此，静态RAM工作稳定，不要外加刷新电路，使用方便。 但一般SRAM 的每一个触发器是由6个晶体管组成，SRAM 芯片的集成度不会太高，目前较常用的有6116（2K×8位），图4.1 62256引脚图6268位）622532位。本验平台上选． 用的是62256，两片组成32K×16位的形式，共64K字节。 62256的外部引脚图如图4.1所示。 本系统采用准32位CPU，具有16位外部
数据总线，即D0、D1、…、D15，地址总线为BHE＃（＃表示该信号低电平有效）、BLE ＃、A1、A2、…、A20。存储器分为奇体和偶体，分别由字节允许线BHE＃和BLE＃选通。 存储器中，从偶地址开始存放的字称为规则字，从奇地址开始存放的字称为非规则字。处理器访问规则字只需要一个时钟周期，BHE＃和BLE＃同时有效，从而同时选通存储器奇体和偶体。处理器访问非规则字却需要
郑州航空工业管理学院 《单片机原理与应用》 课程设计说明书 10 级自动化专业 1006112 班级 题目51单片机大容量数据存储器的系统扩展姓名杨向龙学号100611234 指导教师王义琴职称讲师 二О一三年六月十日
目录 一、51单片机大容量数据存储器的系统扩展的基本原理 (4) 二、设计方案 (4) 三、硬件的设计 (5) 3.1 系统的硬件构成及功能 (5) 3.2硬件的系统组成 (5) 3.2.1、W241024A (5) 3.2.2、CPLD的功能实现 (5) 3.2.3、AT89C52简介 (6) 3.2.4、SRAM的功能及其实现 (9) 3.3、基本单片机系统大容量数据存储器系统扩展 (9) 五、结论 (13) 六、参考资料 (13)
51单片机大容量数据存储器的系统扩展 摘要：在单片机构成的实际测控系统中，仅靠单片机内部资源是不行的，单片 机的最小系统也常常不能满足要求，因此，在单片机应用系统硬件设计中首先要解决系统扩展问题。51单片机有很强的外部扩功能, 传统的用IO口线直接控制大容量数据存储器的片选信号的扩展系统存在运行C51编译的程序时容易死机的缺点。文中介绍了一种改进的基于CPLD的51系列单片机大容量数据存储器的扩展方法，包括硬件组成和软件处理方法。 关键字：W241024A、CPLD、AT89C52、SRAM 一、51单片机大容量数据存储器的系统扩展的基本原理 MCS-51 单片机系统扩展时，一般使用P0 口作为地址低8位（与数据口分时复用），而P2口作为地址高8位，它共有16根地址总线，最大寻址空间为64KB。但在实际应用中，有一些特殊场合，例如，基于单片机的图像采集传输系统，程控交换机话单的存储等，需要有大于64KB 的数据存储器。 二、设计方案 在以往的扩展大容量数据存储器的设计中，一般是用单片机的IO口直接控制大容量数据存储器的片选信号来实现，但是这种设计在运行以C51编写的程序（以LARGE 方式编译）时往往会出现系统程序跑飞的问题，尤其是在程序访问大容量数据存储器（如FLASH）的同时系统产生异常（如中断），由于此时由IO 口控制的片选使FLASH 被选中而SRAM 无法被选中，堆栈处理和函数参数的传递无法实现从而导致程序跑飞的现象。文章介绍一种基于CPLD 的大容量数据存储器的扩展系统，避免了上述问题的产生，提高了扩展大容量数据存储器系统的可靠性。该系统MCU 采用89C52，译码逻辑的实现使用了一片EPM7128 CPLD 芯片，系统扩展了一片128K 的SRAM，一片4M 字节的NOR FLASH，以上芯片均为5V 供电。
实验十四存储器扩展机读写实验 一、实验目的 （1）通过阅读并测试示例程序，完成程序设计题，熟悉静态RAM的扩展方法。 （2）了解8086/8088与存储器的连接，掌握扩展存储器的读写方法。 二、实验内容 1.实验原理（62256RAM介绍） 62256是32*8的静态存储器，管脚如图所示。其中：A0~A14为地址线，DB0~DB7为数据线，/cs为存储器的片选，/OE为存储器数据输出选通信号，/WE为数据写入存储器信号。62256工作方式如下图。 /CS /WE /OE 方式DB-~DB7 H X X 未选中高阻 L H H 读写禁止高阻 L L H 写IN L H L 读OUT 2.实验内容 设计扩展存储电器的硬件连接图并编制程序，讲字符A~Z循环存入62256扩展RAM 中，让后再检查扩展存储器中的内容。 三、程序设计 编写升序，将4KB扩展存储器交替写入55H和0AAH。 程序如下： RAMADDR EQU 0000H RAMOFF EQU 9000H COUNT EQU 800H CODE SEGMENT ASSUME CS:CODE START: PROC NEAR MOV AX,RAMADDR MOV DS,AX MOV BX,RAMOFF MOV CX,COUNT MOV DL,55h MOV AX ,0AAH REP: MOV [BX],DL INC BX MOV [BX],AX INC BX LOOP REP JMP $ CODE ENDS END START 四、实验结果 通过在软件上调试，运行时能够看到内存地址的改变，证明此扩展的程序成功实现了。 五、实验心得
实验一：扩展存储器读写实验 一.实验要求 编制简单程序，对实验板上提供的外部存贮器（62256）进行读写操作。 二.实验目的 1．学习片外存储器扩展方法。 2．学习数据存储器不同的读写方法。 三.实验电路及连线 将P1.0接至L1。CS256连GND孔。 四.实验说明 1．单片机系统中，对片外存贮器的读写操作是最基本的操作。用户藉此来熟悉MCS51单片机编程的基本规则、基本指令的使用和使用本仿真实验系统调试程序的方法。 用户编程可以参考示例程序和流程框图。本示例程序中对片外存贮器中一固定地址单元进行读写操作，并比较读写结果是否一致。不一致则说明读写操作不可靠或该存储器单元不可靠，程序转入出错处理代码段（本示例程序通过熄灭一个发光二极管来表示出错）。读写数据的选用，本例采用的是55（0101，0101）与AA（1010，1010）。一般采用这两个数据的读写操作就可查出数据总线的短路、断路等，在实际调试用户电路时非常有效。 用户调试该程序时，可以灵活使用单步、断点和变量观察等方法，来观察程序执行的流程和各中间变量的值。 2．在I状态下执行MEM1程序，对实验机数据进行读写，若L1灯亮说明RAM读
写正常。 3．也可进入LCA51的调试工具菜单中的对话窗口，用监控命令方式读写RAM，在I状态执行SX0000↓ 55，SPACE，屏幕上应显示55，再键入AA，SPACE，屏幕上也应显示AA，以上过程执行效果与编程执行效果完全相同。 注：SX是实验机对外部数据空间读写命令。 4．本例中，62256片选接地时，存储器空间为0000~7FFFH。 五.实验程序框图 实验示例程序流程框图如下： 六.实验源程序： ORG 0000H LJMP START ORG 0040H START:
科技学院 课程设计实验报告 ( 2014--2015年度第一学期) 名称：计算机组成原理综合实验题目：存储器和I/O扩展实验 院系：信息工程系 班级： 学号： 学生姓名： 指导教师：李梅王晓霞 设计周数：一周 成绩： 日期：2015 年1 月
一、目的与要求 1. 内存储器部件实验 （1）熟悉ROM芯片和RAM芯片在功能和使用方法等方面的相同和差异之处；学习用编程器设备向EEPROM芯片内写入一批数据的过程和方法。 （2）理解并熟悉通过字、位扩展技术实现扩展存储器系统容量的方案； （3）了解静态存储器系统使用的各种控制信号之间正常的时序关系； （4）了解如何通过读、写存储器的指令实现对58C65 ROM芯片的读、写操作； （5）加深理解存储器部件在计算机整机系统中的作用。 2. I/O口扩展实验 学习串行口的正确设置和使用。 二、实验正文 1．主存储器实验内容 1．1实验的教学计算机的存储器部件设计（说明只读存储器的容量、随机读写器的容量，各选用了什么型号及规格的芯片、以及地址空间的分布） 在教学计算机存储器部件设计中，出于简化和容易实现的目的，选用静态存储器芯片实现内存储器的存储体，包括唯读存储区（ROM，存放监控程序等） 和随读写存储区（RAM）两部分，ROM存储区选用4片长度8位、容量8KB 的58C65芯片实现，RAM存储区选用2片长度8位、容量2KB的6116芯片 实现，每2个8位的芯片合成一组用于组成16位长度的内存字，6个芯片被分 成3组，其地址空间分配关系是：0-1777h用于第一组ROM，固化监控程序， 2000-2777h用于RAM，保存用户程序和用户数据，其高端的一些单元作为监 控程序的数据区，第二组ROM的地址范围可以由用户选择，主要用于完成扩 展内存容量（存储器的字、位扩展）的教学实验。 1．2扩展8K字的存储空间，需要多少片58C65芯片，58C65芯片进行读写时的特殊要求 要扩展8K字的存储空间，需要使用2片（每一片有8KB容量，即芯片内由8192个单元、每个单元由8个二进制位组成）存储器芯片实现。对 58C65 ROM芯片执行读操作时，需要保证正确的片选信号（/CE）为低点平， 使能控制信号（/OE）为低电平，读写命令信号（/WE）为高电平，读58C65 ROM 芯片的读出时间与读RAM芯片的读出时间相同，无特殊要求；对58C65 ROM 芯片执行写操作时，需要保证正确的片选信号（/CE）为低电平，使能控制信 号（/OE）为高电平，读写命令信号（/WE）为低电平，写58C65 ROM芯片的 维持时间要比写RAM芯片的操作时间长得多。为了防止对58C65 ROM芯片执 行误写操作，可通过把芯片的使能控制引脚（/OE）接地来保证，或者确保读 写命令信号（/WE）恒为高电平。 1．3在实验中思考为何能用E命令直接写58C65芯片的存储单元，而A命令则有时不正确；
存储器扩展实验 1．实验目的 1. 了解存储器的扩展方法及其对存储器的读/写。 2. 掌握CPU对8/16位存储器的访问方法。 2．实验设备 PC机一台，TD-PITC实验箱。 3．实验内容 编写程序，往扩展存储器中传送有规律的数据（如5555H、AAAAH或顺序递增的数据等，以便于观察写入是否正确），然后通过Tdpit软件中的“扩展存储区数据显示窗口”查看该存储空间，检测写入数据是否正确。 1）循环传送16位规则字到扩展存储器（共32768个字）； 2）循环传送16位非规则字到扩展存储器（共32768个字）； 3）循环传送字节数据到扩展存储器（共32768个字节）。 关于规则字和非规则字的含义见以下16位存储器操作的说明。 4．实验原理 1）SRAM 62256介绍 SRAM（静态RAM）的基本存储元是由MOS管组成的触发器电路构成，每个触发器可以存放1位信息。只要不掉电，所储存的信息就不会丢失。目前较常用的SRAM有6116（2K×8），6264（8K×8）和62256（32K×8）。TD-PITC实验箱内使用了2片62256构成32K×16的扩展存储器模块。62256的引脚如图1所示。 图1 62256引脚图 2）16位总线的存储器接口 TD-PITC实验箱中的16位系统总线提供了XA1～XA20、#BHE、#BLE、MY0等信号用于扩展存储器的读写操作。MY0是系统为扩展存储器提供的片选信号，其地址空间为D8000H～DFFFFH，XA1～XA20提供了16位（2字节）存储单元的地址，#BHE和#BLE用来确定访问16位存储单元中的低8位还是高8位，#BLE有效时允许访问低8位（D7-D0），#BHE有效时允许访问高8位（D15-D8）。其对应关系如表1所示。
存储器扩展设计 1、实验目的 （1）深入理解计算机内存储器的功能、组成知识； （2）深入地学懂静态存储器芯片的读写原理和用他们组成教学计算机存储器系统的方法（即字、位扩展技术），控制其运行的方式； （3）、熟悉6116静态RAM的结构及使用方法。 （4）掌握实验设备的组成及其使用方法； （5）掌握静态存储器的工作原理及其使用方法； （6）了解存储器和总线组成的硬件电路，了解与存储器有关的总线信号功能及使用方法； 2、什么是存储器的扩展 存储器是用来存储信息的部件，是计算机的重要组成部分，RAM 是由MOS 管组成的触发器电路，每个触发器可以存放 1 位信息。只要不掉电，所储存的信息就不会丢失。因此，静态RAM工作稳定，不要外加刷新电路，使用方便,目前较常用的有6116（2K×8 位），6264（8K×8 位）和62256（32K×8位）。本实验以6116 为例讲述主存储器的方法。 存储器的扩展主要解决两个问题：一个是如何用容量较小、字长较短的芯片，组成微机系统所需的存储器；另一个是存储器如何与CPU的连接。 存储芯片的扩展包括位扩展、字扩展和字位同时扩展等三种情况。 字扩展法： (1) 位扩展 位扩展是指存储芯片的字(单元)数满足要求而位数不够，需要对每个存储单元的位数进行扩展。扩展的方法是将每片的地址线、控制线并联，数据线分别引出。其位扩展特点是存储器的单元数不变，位数增加。 下图给出了使用8片8K?1位的RAM芯片通过位扩展构成8K?8位的存储
器系统的连线图。 (2) 字扩展 字扩展是指存储芯片的位数满足要求而字(单元)数不够，需要对存储单元数进行扩展。扩展的原则是将每个芯片的地址线、数据线、控制线并联，仅片选端分别引出，以实现每个芯片占据不同的地址范围。 下图给出了用4个16K?8位芯片经字扩展构成一个64K?8位存储器系统的连接方法。
《微机原理及其应用》课程设计论文格式 共包括以下两个部分： （一）论文部分 一、封面 具体格式见下面样例。 二、正文 论文的主体部分，针对所做的设计题目进行相应的论述。具体格式见下面样例。 三、总结 对完成的课程设计的总结和体会，字数要求在300～500字之间。 四、参考文献 在设计过程中，查阅的资的列表，要求3篇以上。 （二）图纸部分 图纸要求： 1、以标准的A3白图纸打印，尺寸：420×297(mm) 2、图纸布局如下图所示： 3、右下图标尺寸及欺项目如下：
微机原理 课 程 设 计 论 文 姓名：翁元炉 班级：信工042 学号：32 指导教师：陈伟利 日期：
目录 一、课程设计题目及要求 (1) 1、题目 (1) 2、课程设计要求 (1) 二、课程设计目的 (1) 三、8086芯片及相关外围器件选用介绍 (1) 1、8086芯片 (1) 2、2864芯片（EEPROM） (8) 3、6264芯片（静态RAM） (9) 4、键盘/显示器接口芯片8279 (11) 5、译码器74LS138 (13) 6、地址锁存器74LS373 (14) 7、LED数码管显示 (15) 8、键盘接口设计 (15) 四、系统软件设计……………………………………………… 五、总结………………………………………………………… 六、参考文献…………………………………………………… （另附总电路图一张）
一、课程设计题目及要求 1、题目：存储器扩展系统设计 2、课程设计要求 1）可以用键盘向存储器内写入和读出数据，并用LED数据管显示。 2）数据输入可用10进制或16进制（可选）。 3）地址采用16进制显示。 采用1片6164（RAM）和1片2864（EEROM）对8086进行外围存储器扩展，使学生进一步理解扩展存储器的硬件连接方法和级联硬件连接方法。同时，本设计还使用8279键盘/显示接口芯片为8086扩展了16个键盘和6位7段数码管显示块。方便在程序调试时，对程序进行测试。通过本设计使设计同学了解8086的外围硬件设计的全过程，加深学生对8086及相关的外围器件认识和理解。为将来走向工作出岗位打下坚实的基础。 二、课程设计目的： 1．通过《微型计算机原理及应用》课程设计，使学生能够进一步了解微型计算机工作原理, 微型计算机的硬件结构及微型计算机软件编程。 2．要求学生根据接口电路的硬件要求进行计算机的汇编语言程序设计，使学生的软件编程能力得到加强,对接口电路的综合应用能力有较大提高。 三、8086芯片及相关外围器件选用介绍 1、8086芯片 8086是一个40管脚的器件，外部采用40芯双列直插式封装。图一是8086的引脚图，括号内为最大模式下引脚的定义。为了便于组成不同规模的系统，Intel公司为8086设计了两种工作模式。在不同的工作模式下，管脚的定义不
摘要 8086 CPU是使用广泛的16位微处理器。存储器是组成计算机系统的重要成分，按在计算机中作用分类，存储器可分为主存储器（内存）、辅助存储器（外村）、高速缓冲存储器等在8086最小模式系统和最大模式系统中，8086CPU可寻址的最大存储空间为1MB。 存储器的容量是指一块存储芯片上能存放的二进制位数，而微机的存储容量是指由多片存储芯片组成的存储容量，本实验是基于8086CPU工作在最小模式下将存储系统的扩充到最大即1MB，使用的内存芯片为621024（128K*8位）静态RAM。 关键词：8086CPU 存储系统最小模式
绪论 进入21世纪，信息社会发展的脚步越来也快，对人才的需求也呈现出新的变化趋势。计算机也得到了迅猛的发展，科学家实现了计算机一代接一代的跨越性发展。作为自动化专业本科生，微机原理与接口技术是十分重要的课程。它是我们学习生活中不可或缺的一部分，计算机更是我们需要掌握的“第二语言”。所以对微机原理与接口技术的学习也显得十分重要。 本设计是基于8086CPU上的内存扩充。8086项目起始于1976年5月，是英特尔公司当时更为看重的16位的iAPX 432微处理器的备份项目。8086一方面要与Motorola, Zilog, National Semiconductor等公司的16位、32位微处理器竞争市场份额，另一方面也是对Zilog Z80在8位微处理器市场上的成功的回击。由于采用了与8085微处理器近似的微体系结构与物理实现工艺，8086项目进展相当快。 8086微处理器被设计为在汇编源程序上向前兼容8008, 8080, 8085等微处理器。指令集与编程模式是基于8080微处理器，但指令集做了扩展以完全支持16位计算。 1 存储器扩展设计原理及方案选择 1.1 原理介绍 设计要求将8086的存储系统扩展到最大，在8086最小系统和最大系统中，8086 CPU 可寻址的最大存储空间为1MB，随机读写存储器在计算机系统中的功能主要是存储程序、变量等，在计算机运行过程中程序锁处理的变量可能要随时更新，甚至运行的程序都可能被系统动态删除以腾出空间给其他进程这类信息用ROM来存储是不行的。通过RAM的扩展电路将8086的存储系统内存扩展到1MB，在CPU中设置两个寄存器来实现存储器和CPU之间的数据传输：存储器地址寄存器（MAR）和存储器缓冲寄存器（MBR）。最后，编写测试程序，向扩展的存储单元写入数据并读出进行比较。
存储器扩展电路设计 (１）程序存储器的扩展 单片机应用系统中扩展用的程序存储器芯片大多采用ＥＰＲＯＭ芯片。其型号有： 2716，2732，2764，27128，27258，其容量分别为２k,4k,8k,16k32k。在选择芯片时要考虑ＣＰＵ与ＥＰＲＯＭ时序的匹配。８０３１所能读取的时间必须大于ＥＰＲＯＭ所要求的读取时间。此外，还需要考虑最大读出速度，工作温度以及存储器容量等因素。在满足容量要求时，尽量选择大容量芯片，以减少芯片数量以简化系统。综合以上因素，选择２７６４芯片作为本次设计的程序存储器扩展用芯片。 单片机规定Ｐ0口提供８为位地址线，同时又作为数据线使用，所以为分时用作低位地址和数据的通道口，为了把地址信息分离出来保存，以便为外接存储器提高低８位的地址信息，一般采用７４ＬＳ３７３芯片作为地址锁存器，并由ＣＰＵ发出允许锁存信号ALE的下降沿，将地址信息锁存入地址锁存器中。 由以上分析，采用２７６４EPROM 芯片的程序存储器扩展电路框图如下所示： 扩展2764电路框图 (２）数据存储器的扩展 由于８０３１内部ＲＡＭ只有１２８字节，远不能满足系统的要求。需要扩
展片外的数据存储器。单片机应用系统数据存储器扩展电路一般采用6116,6262静态RAM数据存储器。本次设计选用６２６４芯片作为数据存储器扩展用芯片。其扩展电路如下所示： OE 扩展6264电路框图 (３）译码电路 在单片机应用系统中，所有外围芯片都通过总线与单片机相连。单片机数据总线分时的与各个外围芯片进行数据传送。故要进行片选控制。由于外围芯片与数据存储器采用统一编址，因此单片机的硬件设计中，数据存储器与外围芯片的地址译码较为复杂。可采用线选法和全地址译码法。线选法是把单独的地址线接到外围芯片的片选端上，只要该地址线为低电平，就选中该芯片。线选法的硬件结构简单，但它所用片选线都是高位地址线，它们的权值较大，地址空间没有充分利用，芯片之间的地址不连续。对于ＲＡＭ和Ｉ／Ｏ容量较大的应用系统，当芯片所需的片选信号多于可利用的地址线的时候，多采用全地址译码法。它将低位地址作为片内地址，而用译码器对高位地址线进行译码，译码器输出的地址选择线用作片选线。 本设计采用全地址译码法的电路分别如下图所示： （4）存储器扩展电路设计 8031单片机所支持的存储系统起程序存储器和数据存储器为独立编址。 该设计选用程序存储器2764和数据存储器6264组成8031单片机的外存储器扩展电路， 单片机外存储器扩展电路如下： （5）Ｉ／Ｏ扩展电路设计 (a).通用可编程接口芯片８１５５
深圳大学实验报告 课程名称：_____________ 微机计算机设计__________________ 实验项目名称：静态存储器扩展实验______________ 学院：_________________ 信息工程学院____________________ 专业：_________________ 电子信息工程____________________ 指导教师：____________________________________________ 报告人：________ 学号：2009100000班级：＜1＞班 实验时间：_______ 2011.05. 05 实验报告提交时间：2011. 05. 31 教务处制 一、实验目的 1. 了解存储器扩展的方法和存储器的读/ 写。 2. 掌握CPU寸16位存储器的访问方法。 二、实验要求
编写实验程序，将OOOOH H OOOFH共16个数写入SRAM的从0000H起始的一段空间中，然后通过系统命令查看该存储空间，检测写入数据是否正确。 三、实验设备 PC 机一台，TD-PITE 实验装置或TD-PITC 实验装置一套。 四、实验原理 1、存储器是用来存储信息的部件，是计算机的重要组成部分，静态RAM是由MOS 管组成的触发器电路，每个触发器可以存放1 位信息。只要不掉电，所储存的信息就不会丢失。此，静态RAM工作稳定，不要外加刷新电路，使用方便。 2、本实验使用两片的62256芯片，共64K字节。本系统采用准32位CPU具有16 位外部数据总线，即D0 D1、…、D15,地址总线为BHE^(#表示该信号低电平有效)、BLE#、A1、A2、…、A20。存储器分为奇体和偶体，分别由字节允许线BH四和BLE#选通。存储器中，从偶地址开始存放的字称为规则字，从奇地址开始存放的字称为非规则字。处理器访问规则字只需要一个时钟周期，BH即和BLE #同时有效，从而同时选通存储器奇体和偶体。处理器访问非规则字却需要两个时钟周期，第一个时钟周期BH即有效，访问奇字节；第二个时钟周期BLE#有效，访问偶字节。处理器访问字节只需要一个时钟周期，视其存放单元为奇或偶，而BH四或BLE#有效，从而选通奇体或偶体。 五、实验过程 1、按图接线好电路。 2. 编写实验程序，经编译、链接无误后装入系统。 实验部分代码如下： STACK SEGMENT STACK DW 32 DUP(?) STACK ENDS CODE SEGMENT START PROC FAR ASSUME CS:CODE MOV AX, 8OOOH ; MOV DS, AX AAO: MOV SI, OOOOH ; MOV CX, OO1OH MOV AX, OOOOH AA1: MOV [SI], AX
静态存储器扩展实验报告
深圳大学实验报告 实验报告提交时间：2014/5/26 教务部制
一．实验目的与要求： 1. 了解存储器扩展的方法和存储器的读 / 写 2. 掌握 CPU 对 16 位存储器的访问方法。 二．实验设备 PC 机一台， TD-PITE 实验装置或 TD-PITC 实验 装置 一套，示波器一台。 触发器电路，每个触发器可以存放 1 位信息 只要不掉电， 所储存的信息就不会丢失。 因此， 静态 RAM 工作稳定，不要外加刷新电路，使用 方便 但一般 SRAM 的 每一个触发器是由 6 个晶体管 组成， SRAM 芯片的集成度不会太高， 目前较常用的有 6116 （2K ×8 位）， 图 4.1 62256 引脚图 6264（8K ×8 位）和 62256（32K ×8 位）。本实 验平台上选 用的是 62256，两片组成 32K ×16 位的形式， 共 64K 字节。 62256 的外部引脚图如图 4.1 所示。 三．实验原理 存储器是用来存储信息的 部件，是计算机的重要组成部 分，静态 RAM 是由 MOS 管组成的 A14 A12 A7 A6 A5 A4 A3 A2 A1 A0 D0 D1 D2 GND 1 28 2 27 3 26 4 2 5 5 24 6 23 78 62256 2221 9 20 10 19 11 18 12 17 13 16 14 15 VCC WE A13 A8 A9 A11 OE A10 CS D7 D6 D5 D4 D3
DATA D15:D0
CS# WR# DATA D15:D8 D7:D0 DATA D15:D8 D7:D0 写规则字（左）和非规则字（右）简图4.2 单时序图
大连东软信息学院 学生实验报告 课程名称：_ _________________ 专业班级__________________ 姓名： _______________ 学号：_________________ 2011-- 2012 学年第 2学期
实验报告注意事项 1. 课前必须认真预习实验，认真书写预习报告，了解实验步骤，未预习或预习 达不到要求的学生不准参加实验； 2. 实验完毕，必须将结果交实验指导教师进行检查，并将计算机正常关机、将 仪器设备、用具及椅子等整理好，方可离开实验室； 3. 按照实验要求书写实验报告，条理清晰，数据准确； 4. 当实验报告写错后，不能撕毁，请在相连的实验报告纸上重写； 5.实验报告严禁抄袭，如发现抄袭实验报告的情况，则抄袭者与被抄袭者该次 实验以0分计； 6. 无故缺实验者，按学院学籍管理制度进行处理； 7. 课程结束后实验报告册上交实验指导教师，并进行考核与存档。
实验项目( ) —预习报告 项目 名称 存储器的字扩展和位扩展 实验 目的 及 要求 学习存储器的位扩展方式和采用全译码的存储器字扩展方式。 实验内容及原理1、位扩展 已知存储器总容量为64K×8（位），而所选用的存储器芯片容量为64K×2（位）时，主存储器应由4个芯片构成，CPU与存储器之间应该如何连接？ 原理： 当主存储器的字长与单个存储芯片的字数相同而位数不相同时，可采用位扩展方式来组织多个存储芯片构成主存储器。 2、字扩展 已知存储器总容量为64K×8（位），而所选用的存储器芯片容量为8K×8（位）时，主存储器应由8个芯片构成。 （1）若8个芯片的地址如下分配： 芯片 号 地址范围 1 0000~1FF FH 2 2000~3FF FH 3 4000~5FF
课题: 存储器扩展 姓名： 学号： 专业班级： 指导教师： 设计时间：
目录........................................................................................................................... - 1 - 一、课程设计目的和意义....................................................................................... - 3 - 二、设计原理........................................................................................................... - 3 - 1、实验设备........................................................................................................................ - 3 - 2、什么是存储器的扩展.................................................................................................... - 3 - 3、存储器与CPU的连接................................................................................................ - 6 - 4、存储器读写原理............................................................................................................ - 7 - 5、存储器扩展原理图........................................................................................................ - 8 - 三、存储器扩展的设计与实现内容..................................................................... - 10 - 1、实验接线说明.............................................................................................................. - 10 - 2、实验步骤...................................................................................................................... - 11 - 四、系统测试及实验截图..................................................................................... - 15 - 1、用软件MAX+Plus写入文件 ..................................................................................... - 15 - 2、实验连线图.................................................................................................................. - 17 - 3、成功读出数据.............................................................................................................. - 18 - 五、总结................................................................................................................. - 18 - 六、参考文献......................................................................................................... - 19 -
静态存储器扩展实验报告记录
————————————————————————————————作者：————————————————————————————————日期：
深圳大学实验报告 课程名称：微机原理与接口技术 实验项目名称：静态存储器扩展实验 学院：信息工程学院 专业：电子信息工程 指导教师：周建华 报告人：洪燕学号：2012130334 班级：电子3班 实验时间：2014/5/21 实验报告提交时间：2014/5/26 教务部制
一．实验目的与要求： 1. 了解存储器扩展的方法和存储器的读/写。 2. 掌握CPU 对16位存储器的访问方法。 二．实验设备 PC 机一台，TD-PITE 实验装置或TD-PITC 实验装置一套，示波器一台。 三．实验原理 存储器是用来存储信息的部件，是计算机的重要组成部分，静态RAM 是由MOS 管组成的触发器电路，每个触发器可以存放1位信息。只要不掉电，所储存的信息就不会丢失。因此，静态RAM 工作稳定，不要外加刷新电路，使用方便。 但一般SRAM 的每一个触发器是由6个晶体管组成，SRAM 芯片的集成度不会太高，目前较常用的有6116（2K ×8位）， 图4.1 62256引脚图 6264（8K ×8位）和62256（32K ×8位）。本实验平台上选 用的是62256，两片组成32K ×16位的形式，共64K 字节。 62256的外部引脚图如图4.1所示。 本系统采用准32位CPU ，具有16位外部数据总线，即D0、D1、…、D15，地址总线为BHE ＃（＃表示该信号低电平有效）、BLE ＃、A1、A2、…、A20。存储器分为奇体和偶体，分别由字节允许线BHE ＃和BLE ＃选通。 存储器中，从偶地址开始存放的字称为规则字，从奇地址开始存放的字称为非规则字。处理器访问规则字只需要一个时钟周期，BHE ＃和BLE ＃同时有效，从而同时选通存储器奇体和偶体。处理器访问非规则字却需要两个时钟周期，第一个时钟周期BHE ＃有效，访问奇字节；第二个时钟周期BLE ＃有效，访问偶字节。处理器访问字节只需要一个时钟周期，视其存放单元为奇或偶，而BHE ＃或BLE ＃有效，从而选通奇体或偶体。写规则字和非规则字的简单时序图如图4.2所示。 D15:D0 CS#WR#DATA D15:D8 D7:D0 CS#WR#DATA 图4.2 写规则字（左）和非规则字（右）简单时序图 A14A12A7A6A5A4A3A2A1A0D0D1D2GND 1234567891011121314 2827262524232221201918171615 VCC WE A13A8A9A11OE A10CS D7D6D5D4D3 62256
实验5 存储器扩展实验 一、实验目的 1.掌握PC存储器扩展的方法。 2.熟悉6264芯片的接口方法。 3.掌握8031内部RAM和外部RAM的数据操作 二、实验设备 PC机、星研Star16L仿真器系统+仿真头PODPH51(DIP)、EL-Ⅱ型通用接口板实验电路，PROTEUS仿真软件。 三、实验仿真： 1）proteus仿真电路图 2）实验程序 ;NAME T7_1_RAM ORG 0000H START: MOV DPTR,#7000H ;起始地址送DPTR LOOP1: MOV A,#00H ;置数据初值 LOOP: MOVX @DPTR,A ADD A,#01H ;数据加一 INC DPTR ;地址加一 MOV R0,DPH CJNE R0,#80H,LOOP ;数据是否写完,没写完则继续 SS: SJMP SS END 3）仿真结果
运行上面的程序，由于设定起始地址为7000，而P2.0~P2.4分别作为地址线A8~A12，P2.5~P2.7分别接74ls138的ABC三个口，且38译码器的Y2接6264-U3的片选口CE，与接6264-U4的片选口CE，所以此时CBA为011，则选择的存储器为U4，将00~FF这组数据分别送到U4的以7000H为起始地址的单元中，并循环放置（即proteus仿真结果中的1000H 地址）；若将程序中的起始地址改为5000H，检验是否写完数据的数值#80H改为#60H，则此时CBA为010，此时选择的是U3存储器，结果与选择U4时一样。证明这些地址都可用，如果不可用，则在写入数据时所有地址单元中的数值保持为FF。 四、实验台操作 1）接线 实验台已将内部线路接好，可用地址范围为4000~7FFFH 2）实验结果 实验结果基本与仿真结果一致。
第八章存储器扩展技术 §8.1 MCS-51单片机的存储器组织 一.单片机为什么要扩展存储器？ 1. 单片机的8051主要品种中8051、8751片内有4K ROM或EPROM，8031片内无程序存储器，因此必须扩展程序存储器用以存放程序，当系统程序运行过程中需要存放的数据较多时，片内的128字节RAM通常是不够用的，也需要扩充一部份数据存储器。 2.分析单片机最小系统的工作过程： 当ALE高电平时，低8位地址信息从P0口输出，当ALE由高变低时，该下降沿使低8位地址锁存。高8位地址信息从P2口直
接输出。当PSEN低电平有效时，选中的地址单元的内容从P0口读入8031 CPU内。 P0口是复用口，分时输出低8位地址和输入数据，因此必须硬件上采取措施，将地址信息与数据信息隔开，这是单片机构成应用系统必须考虑的问题，也是单片机必须要扩展的重要原因。 二.扩展总线的形成： 计算机系统有三种总线：数据总线、地址总线、控制总线，计算机系统中的所有部件均以一定方式通过三总线连接在一起，构成计算机系统。 如下图： 16位地址总线
三.解决地址锁存的问题 最常用的芯片是74LS373 8D锁存器，使用方法及控制逻辑如下图： 74LS373的控制逻辑为： 1.E低电平、G高电平时， D通向Q。即ALE高电平输 出低8位地址。 G下降沿时锁存，即ALE 下降沿时，使Q与D隔开。 2. E高电平时D与Q之间呈 高阻状态。 可用于地址锁存的芯片很多，只要其控制逻辑与CPU时序能有 效搭配，均可选用。常用的有两类芯片： D触发器：如74LS273 74LS377 等 D锁存器：如74LS373 8282 等 §8.2 存储器扩展 一.存储器概述： 存储器是计算机用来存储信息的部件。有了存储器计算机才有了记 忆的功能，才能把计算机要执行的程序以及数据处理与计算的结果