一种快速位同步时钟提取方案及实现
靖文;李斌;屈薇;宋开鑫
【期刊名称】《电子设计应用》
【年(卷),期】2007(000)012
【摘要】本文比较了两种常用位同步提取电路的优缺点,在此基础上提出了一种基于CPID/FPGA、用于数字通信系统的新型快速位同步方案.此方案借助Altera的设计工具设计了位同步提取电路,并利用FPGA予以实现,同时给出了该电路的仿真试验波形图.
【总页数】4页(84-87)
【关键词】CPLD/FPGA;位同步;VHDL;通信系统
【作者】靖文;李斌;屈薇;宋开鑫
【作者单位】沈阳理工大学;沈阳理工大学;东北大学;沈阳理工大学
【正文语种】中文
【中图分类】TP3
【相关文献】
1.一种位同步时钟提取方案及实现 [J], 王兰勋; 荣民
2.一种位同步时钟提取方案及FPGA实现 [J], 商江; 李勤芳; 党群
3.一种快速位同步的VHDL实现 [J], 麦文; 鲍景富
4.一种在同步通讯中用软件实现位同步的方法 [J], 刘畅生
5.基于FPGA的位同步信号提取 [J], 毕成军; 陈利学; 孙茂一
以上内容为文献基本信息，获取文献全文请下载