一、判断题（共10道小题，共50.0分）
1.严格地说解码器输出的是PAM信号。
A.正确
B.错误
知识点: 平时作业1
学生答案: [B;]
标准答
案:
B;
得分: [5] 试题分
值:
5.0
提示:
2.±127△的样值，各自对应的码字完全相同。
A.正确
B.错误
知识点: 平时作业1
学生答案: [B;]
标准答
案:
B;
得分: [5] 试题分
值:
5.0
提示:
3.某位码的判定值与先行码的状态（是“0”还是“1”）有关。
A.正确
B.错误
知识点: 平时作业1
学生答案: [A;]
标准答
案:
A;
得分: [5] 试题分
值:
5.0
提示:
4.A律13折线编码器编码位数越大越好。
A.正确
B.错误
知识点: 平时作业1
学生答案: [B;]
标准答
案:
B;
得分: [5] 试题分
值:
5.0
提示:
5.A律13折线的量化信噪比高于A律压缩特性的量化信噪比。
A.正确
B.错误
知识点: 平时作业1
学生答案: [B;]
标准答
案:
B;
得分: [5] 试题分
值:
5.0
提示:
6.带通型信号的抽样频率若取fs≥2f M会产生折叠噪声。
A.正确
B.错误
知识点: 平时作业1
学生答案: [B;]
标准答
案:
B;
得分: [5] 试题分
值:
5.0
提示:
7.PCM通信系统中的D/A变换是A/D变换的反过程。
A.正确
B.错误
知识点: 平时作业1
学生答案: [A;]
标准答
案:
A;
得分: [5] 试题分
值:
5.0
提示:
8.参量编码的特点是编码速率低，语声质量高于波形编码。
A.正确
B.错误
知识点: 平时作业1
学生答案: [B;]
标准答
案:
B;
得分: [5] 试题分
值:
5.0
提示:
9.时分多路复用的方法不能用于模拟通信。
A.正确
B.错误
知识点: 平时作业1
学生答案: [A;]
标准答
案:
A;
得分: [5] 试题分
值:
5.0
提示:
10.模拟信号的幅度和时间均连续。
A.正确
B.错误
知识点: 平时作业1
学生答案: [B;]
标准答
案:
B;
得分: [5] 试题分
值:
5.0
提示: 11.
二、单项选择题（共10道小题，共50.0分）
1.l=8的A律13折线编码器中，当段落码为011时，它的起始电平为
A.0
B.16△
C.32△
D.64△
知识点: 平时作业1
学生答案: [D;]
标准答
案:
D;
得分: [5] 试题分
值:
5.0
提示:
2.样值为301△，它属于A律13折线的（l=8）
A.第4量化段
B.第5量化段
C.第6量化段
D.第7量化段
知识点: 平时作业1
学生答案: [C;]
标准答
案:
C;
得分: [5] 试题分
值:
5.0
提示:
3.A律13折线编码器编出的码字是
A.线性码
B.非线性码
C.线性码或非线性码
D.以上都不是
知识点: 平时作业1
学生答案: [B;]
标准答
案:
B;
得分: [5] 试题分
值:
5.0
4.A律13折线第5段的量化信噪比改善量为
A.6dB
B.8dB
C.12dB
D.18dB
知识点: 平时作业1
学生答案: [A;]
标准答
案:
A;
得分: [5] 试题分
值:
5.0
提示:
5.PCM通信系统实现非均匀量化的方法目前一般采用
A.模拟压扩法
B.直接非均匀编解码法
C.自适应法
D.非自适应法
知识点: 平时作业1
学生答案: [B;]
标准答
案:
B;
得分: [5] 试题分
值:
5.0
提示:
6.解决均匀量化小信号的量化信噪比低的最好方法是
A.增加量化级数
B.增大信号功率
C.采用非均匀量化
D.以上都不是
知识点: 平时作业1
学生答案: [C;]
标准答
案:
C;
得分: [5] 试题分
值:
5.0
https://www.doczj.com/doc/20661540.html,ITT规定话音信号的抽样频率选为
A. 6.8kHz
B.＞6.8kHz
C.8kHz
D.＞8kHz
知识点: 平时作业1
学生答案: [C;]
标准答
案:
C;
得分: [5] 试题分
值:
5.0
提示:
8.下列编码方法中属于混合编码的是
A.PCM
B.ADPCM
C.子带编码
D.A和B
知识点: 平时作业1
学生答案: [C;]
标准答
案:
C;
得分: [5] 试题分
值:
5.0
提示:
9.某数字通信系统传输100000个码元，其中误1个码元，误码率为
A. 10-4
B. 10-5
C. 10-6
D.10-7
知识点: 平时作业1
学生答案: [B;]
标准答
案:
B;
得分: [5] 试题分
值:
5.0
提示:
10.衡量数字通信系统可靠性的主要指标是
A.信息传输速率
B.符号传输速率
C.频带利用率
D.误码率
知识点: 平时作业1
学生答案: [D;]
标准答
案:
D;
得分: [5] 试题分
值:
5.0
提示:
11.
一、判断题（共5道小题，共30.0分）
1.帧同步码位选得越长越好。
A.正确
B.错误
知识点: 平时作业2
学生答案: [B;]
标准答
案:
B;
得分: [6] 试题分
值:
6.0
提示:
2.PCM30/32系统信令码的编码没有任何限制。
A.正确
B.错误
知识点: 平时作业2
学生答案: [B;]
标准答
案:
B;
得分: [6] 试题分
值:
6.0
提示:
3.PCM30/32系统中时钟频率数值上与其数码率相同。
A.正确
B.错误
知识点: 平时作业2
学生答案: [A;]
标准答
案:
A;
得分: [6] 试题分
值:
6.0
提示:
4.收端定时系统产生位脉冲、路脉冲等的方法与发端一样。
A.正确
B.错误
知识点: 平时作业2
学生答案: [A;]
标准答
案:
A;
得分: [6] 试题分
值:
6.0
提示:
https://www.doczj.com/doc/20661540.html,ITT的G.732建议规定前方保护计数m=2。
A.正确
B.错误
知识点: 平时作业2
学生答案: [B;]
标准答
案:
B;
得分: [6] 试题分
值:
6.0
提示:
6.
二、单项选择题（共7道小题，共70.0分）
1.PCM通信系统中采用抽样保持的目的是
A.保证编码的精度
B.减小量化误差
C.减小量化噪声
D.以上都不是
知识点: 平时作业2
学生答案: [A;]
标准答
案:
A;
得分: [10] 试题分
值:
10.0
提示:
2.PCM30/32系统第23路信令码的传输位置（即在帧结构中的位置）为
A.F７帧TS16的前４位码
B.F７帧TS16的后４位码
C.F8帧TS16 的前４位码
D.F8帧TS16 的后４位码
知识点: 平时作业2
学生答案: [D;]
标准答
案:
D;
得分: [10] 试题分
值:
10.0
提示:
3.PCM30／32系统方框图中标志信号发输出的有
A.信令码
B.复帧同步码
C.信令码、复帧同步码及复帧对告码
D.话音码字
知识点: 平时作业2
学生答案: [C;]
标准答
案:
C;
得分: [10] 试题分
值:
10.0
提示:
4.PCM30／32系统标志信号的抽样周期为
A.T（125μs）
B.2T
C.15T
D.16T
知识点: 平时作业2
学生答案: [D;]
标准答
案:
D;
得分: [10] 试题分
值:
10.0
提示:
5.帧同步码码型的选择主要考虑的因素是
A.产生容易，以简化设备
B.捕捉时间尽量短
C.产生伪同步码的可能性尽量小
D.以上都不是
知识点: 平时作业2
学生答案: [C;]
标准答
案:
C;
得分: [10] 试题分
值:
10.0
提示:
6.PCM30／32系统收端时钟产生的方法是
A.用石英晶体震荡器产生
B.定时钟提取
C.外同步定时法
D.用原子钟产生知识点: 平时作业2
学生答案: [B;]
标准答
案:
B;
得分: [10] 试题分
值:
10.0
提示:
7.PCM30／32路定时系统中路脉冲的重复频率为
A.2048kHz
B.16kHz
C.8kHz
D.32kHz
知识点: 平时作业2
学生答案: [C;]
标准答
案:
C;
得分: [10] 试题分
值:
10.0
提示:
8.
一、判断题（共5道小题，共50.0分）
1.码速调整之后各基群的速率为2112kbit/s。
A.正确
B.错误
知识点: 平时作业3
学生答案: [A;]
标准答
案:
A;
得分: [10] 试题分
值:
10.0
提示:
2.PCM二次群帧同步码的码位为10位。
A.正确
B.错误
知识点: 平时作业3
学生答案: [A;]
标准答
案:
A;
得分: [10] 试题分
值:
10.0
提示:
3.同步复接绝对优于异步复接。
A.正确
B.错误
知识点: 平时作业3
学生答案: [B;]
标准答
案:
B;
得分: [10] 试题分
值:
10.0
提示:
4.北美和日本的准同步数字体系也不完全一样。
A.正确
B.错误
知识点: 平时作业3
学生答案: [A;]
标准答
案:
A;
得分: [10] 试题分
值:
10.0
提示:
5.数字复接时不同步的后果是产生误码增殖。
A.正确
B.错误
知识点: 平时作业3
学生答案: [B;]
标准答
案:
B;
得分: [10] 试题分
值:
10.0
提示:
6.
二、单项选择题（共5道小题，共50.0分）
1.数字通信系统（传送话音信号）误码率应低于
A.
B.
C.
D.
知识点: 平时作业3
学生答案: [B;]
标准答
案:
B;
得分: [10] 试题分
值:
10.0
提示:
2.PCM二次群的接口码型为
A.HDB3码
B.AMI码
C.CMI码
D.A或C
知识点: 平时作业3
学生答案: [A;]
标准答
案:
A;
得分: [10] 试题分
值:
10.0
提示:
3.PCM异步复接二次群的帧长度为
A.256bit
B.820bit
C.212bit
D.848bit
知识点: 平时作业3
学生答案: [D;]
标准答
案:
D;
得分: [10] 试题分
值:
10.0
提示:
4.异步复接二次群一帧中的码速调整用的插入码有
A.4bit
B.12bit
C.0～4bit
D.28bit
知识点: 平时作业3
学生答案: [C;]
标准答
案:
C;
得分: [10] 试题分
值:
10.0
提示:
5.PDH采用的数字复接方法一般为
A.同步复接、按位复接
B.同步复接、按字复接
C.异步复接、按位复接
D.异步复接、按字复接
知识点: 平时作业3
学生答案: [C;]
标准答
案:
C;
得分: [10] 试题分
值:
10.0
提示:
6.
一、判断题（共5道小题，共50.0分）
1.CMI码无检测误码能力。
A.正确
B.错误
知识点: 平时作业4
学生答案: [B;]
标准答
案:
B;
得分: [10] 试题分
值:
10.0
提示:
2.CMI码的最大连“0”个数为3个。
A.正确
B.错误
知识点: 平时作业4
学生答案: [A;]
标准答
案:
A;
得分: [10] 试题分
值:
10.0
提示:
3.CMI码无误码增殖。
A.正确
B.错误
知识点: 平时作业4
学生答案: [A;]
标准答
案:
A;
得分: [10] 试题分
值:
10.0
提示:
4.频带传输的信道是带通型信道。
A.正确
B.错误
知识点: 平时作业4
学生答案: [A;]
标准答
案:
A;
得分: [10] 试题分
值:
10.0
提示:
5.RZ码便于定时时钟提取，所以作为基带传输码型。
A.正确
B.错误
知识点: 平时作业4
学生答案: [B;]
标准答
案:
B;
得分: [10] 试题分
值:
10.0
提示:
6.
二、单项选择题（共5道小题，共50.0分）
1.可用于数字信号基带传输的信道为
A.电缆信道
B.光缆信道
C.卫星信道
D.微波信道
知识点: 平时作业4
学生答案: [A;]
标准答
案:
A;
得分: [10] 试题分
值:
10.0
提示:
2.误码增殖产生的原因是
A.噪声积累
B.码型反变换
C.码间干扰
D.定时抖动
知识点: 平时作业4
学生答案: [B;]
标准答
案:
B;
得分: [10] 试题分
值:
10.0
提示:
3.光纤数字传输系统属于
1.频带传输
2.基带传输
3.数字数据传输
D.频带传输
E.基带传输
F.数字数据传输
G.无线传输
知识点: 平时作业4
学生答案: [A;]
标准答
案:
A;
得分: [10] 试题分
值:
10.0
提示:
4.属于频带传输系统的有
.ADPCM系统
A.数字微波传输系统
B.数字卫星传输系统
C.数字微波传输系统和数字卫星传输系统
知识点: 平时作业4
学生答案: [D;]
标准答
案:
D;
得分: [10] 试题分
值:
10.0
提示:
5.不利于定时钟提取的基带传输的码型是
.AMI码
A.CMI码
B.HDB3码
C.AMI码和CMI码
知识点: 平时作业4
学生答案: [A;]
标准答
案:
A;
得分: [10] 试题分
值:
10.0
提示:
6.
一、判断题（共2道小题，共10.0分）
1.频率计是一种专门对被测信号频率进行测量的电子测量仪
器
A.正确
B.错误
知识点: 实验1：一般仪器仪表
学生答
案:
[A;]
得分: [5] 试题分值: 5.0
提示:
2.电源是将其它形式的能转换成电能的装置。
A.正确
B.错误
知识点: 实验1：一般仪器仪表
学生答
[A;]
案:
得分: [5] 试题分值: 5.0
提示:
3.
二、单项选择题（共2道小题，共10.0分）
1.万用表能用来测试以下哪个值
A.频率
B.误码率
C.直流电压
知识点: 实验1：一般仪器仪表
学生答
[C;]
案:
得分: [5] 试题分值: 5.0
提示:
2.万用表经常使用于下列哪种场合
A.家电维修
B.网络维护
C.无线通讯
知识点: 实验1：一般仪器仪表
学生答
[A;]
案:
得分: [5] 试题分值: 5.0
提示:
3.
一、判断题（共1道小题，共5.0分）
1.脉冲\码型发生器用于产生正弦波、方波、三角波、锯齿波，甚至任意波
形。
A.正确
B.错误
知识点: 实验2：信号源学生答
案:
[B;]
得分: [5] 试题分
值:
5.0
提示:
2.
二、多项选择题（共1道小题，共5.0分）
1.函数信号发生器可以产生的波形有
A.三角波
B.锯齿波
C.矩形波（含方波）
D.正弦波
知识点: 实验2：信号源
学生答
案:
[A;B;C;D;]
得分: [5] 试题分
值:
5.0
提示:
2.
一、判断题（共2道小题，共10.0分）
1.SDH/PDH/SONET测试仪不可用于SONET网络的研发
A.正确
B.错误
知识点: 实验3：通信测试仪表
学生答
案:
[B;]
(此文档为word格式，下载后您可任意编辑修改！) 昆明学院课程设计（大作业）
目录 1题目分析 (5) 2基本理论 (5) 3 总体设计 (6) 3.1 本程序的功能结构图 (6) 3.2字符输入及存储设计 (8) 3.3加、减、乘、除法运算的判断设计 (8) 3.4加、减、乘、除法运算的设计 (9) 4实验器材 (10) 5方法步骤 (11) 6成效分析 (11) 6.1运行界面分析 (11) 6.2调试过程及分析 (13) 7心得体会 (14) 8参考文献 (14) 9附录 (14) 课程设计（大作业）报告 一、题目分析 本次设计的简单计算器，主要是为了解决数学中的加、减、乘、除四则运算 的问题。重点和难点主要包括以下几个方面： （1）利用BIOS调用中INT 16H调用中的子程序完成清屏、设置显示方式、设置窗口等操作。
（2）利用INT 21H DOS系统功能调用中的键盘输入接收十进制操作数和运算符由程序完成字符转换为二进制数，并存储起来。 （3）根据运算符完成运算，由程序在屏幕上显示运算结果。 1、十进制数转换为二进制数过程如下： （1）将BX清0. （2）从键盘接收一个按键的ASCII送AL中，并判断是否为0到9之间的字符，若不是转退出；否则将AL中内容减30H，转换为相应数字的二 进制数，并扩展到AX中，然后将BX中内容乘以10后，再加上AX中 的内容。 （3）转（2）继续执行 因此程序退出后，BX中的内容即为所输入十进制数的二进制值。 例如：首先将BX清0后，先输入数字“5”，则（AL）=35H，属于0 到9之间的数字，减30H后，（AL）=05H，扩展后，（AX）=0005H，BX 乘以10后，加上AX中的内容，（BX）=0005H。 然后输入数字“8”，则（AL）=38H，属于0到9 之间的数字，减30H 后，（AL）=38H，扩展后，（AX）=0008H，（BX）乘以10后，加上AX 中的内容，（BX）=0037H，为十进制数“58”的二进制值。 十进制数显示过程如下（被显示的数据<9999）： （1）将被显示的内容送入BX中； （2）BX除以1000，余数送BX，商在AL中，范围为0~9； （3）显示AL中的内容； （4）（BX）除以100，余数送BX，商在AL中，范围为0~9； （5）显示AL中的内容。以此类推，直到分离出个位数字为止。 在这里有一个特殊问题需要讨论：例如“53”这个十进制数，除以1000除以100的商都为0，不应显示。为了能够实现高位的“0”不显示，程序中设置一个标志M，初始值都设置为1。若M=1且商为0，则这个0不现实；若M=1且商不为0，则说明这是第一个非0数字，开始显示，并将M设置为0；若M=0，则商值都显示。如果结果本身就是0，则个位的0显示。 二、基本理论 本次汇编语言课程设计的最终目的是要实现一个简单计算器，要求编写一个程序，每运行一次可执行程序，可以实现数的加减乘除四则运算。比如，十进制数的加减乘除四则运算。我们曾经学习过两个具体数字进行加减法运算，但是对于简单计算器用汇编语言实现难点在于这两个要做运算的数是未知的，是由自己调用中断输入到屏幕上并要用程序存储起来的数，然后才能对这两个数进行运
北京邮电大学数字电路与逻辑 设计实验 学院： 班级： 作者： 学号：
实验一 Quartus II原理图输入法设计 一、实验目的： (1)熟悉Quartus II原理图输入法进行电路设计和仿真 (2)掌握Quartus II 图形模块单元的生成与调 (3)熟悉实验板的使用 二、实验所用器材： (1)计算机 (2)直流稳压电源 (3)数字系统与逻辑设计实验开发板 三、实验任务要求 (1)用逻辑门设计实现一个半加器，仿真验证其功能，并生成新的半加器图形模 块单元。 (2)用(1)中生成的半加器模块和逻辑门设计实现一个全加器，仿真验证其功能， 并下载到实验板测试，要求用拨码开关设定输入信号，发光二极管显示输出信号。 (3)用3线-8线译码器（74LS138）和逻辑门设计实现函数 ,仿真验证其功能，并下载到实验板测试。要求用拨码开关设定输入信号，发光二极管显示输出信号。 四、设计思路和过程 （1）半加器的设计 半加器电路是指对两个输入数据位进行加法，输出一个结果位和进位，不产生进位输入的加法器电路。是实现两个一位二进制数的加法运算电路。数据输入AI被加数、BI加数,数据输出SO和数(半加和)、进位C0。 在数字电路设计中，最基本的方法是不管半加器是一个什么样的电路，按组合数字电路的分析方法和步骤进行。 1．列出真值表 半加器的真值表见下表。表中两个输入是加数A0和B0，输出有一个是和S0，另一个是进位C0。
2 该电路有两个输出端，属于多输出组合数字电路，电路的逻辑表达式如下函数的逻辑表达式为：SO=AI⊕BI CO=AB 所以，可以用一个两输入异或门和一个两输入与门实现。
数字电路综合实验报告 简易智能密码锁 一、实验课题及任务要求 设计并实现一个数字密码锁，密码锁有四位数字密码和一个确认开锁按键，密码输入正确，密码锁打开，密码输入错误进行警示。 基本要求： 1、密码设置：通过键盘进行4 位数字密码设定输入,在数码管上显示所输入数字。通过密码设置确定键（BTN 键）进行锁定。 2、开锁：在闭锁状态下，可以输入密码开锁，且每输入一位密码，在数码管上显示“-”，提示已输入密码的位数。输入四位核对密码后，按“开锁”键，若密码正确则系统开锁，若密码错误系统仍然处于闭锁状态，并用蜂鸣器或led 闪烁报警。 3、在开锁状态下，可以通过密码复位键（BTN 键）来清除密码，恢复初始密码“0000”。闭锁状态下不能清除密码。 4、用点阵显示开锁和闭锁状态。 提高要求： 1、输入密码数字由右向左依次显示，即：每输入一数字显示在最右边的数码管上,同时将先前输入的所有数字向左移动一位。 2、密码锁的密码位数（4~6 位）可调。
3、自拟其它功能。 二、系统设计 2.1系统总体框图 2.2逻辑流程图
2.3MDS图 2.4分块说明 程序主要分为6个模块：键盘模块，数码管模块，点阵模块，报警模块，防抖模块，控制模块。以下进行详细介绍。 1.键盘模块 本模块主要完成是4×4键盘扫描，然后获取其键值，并对其进行编码，从而进行按键的识别，并将相应的按键值进行显示。 键盘扫描的实现过程如下：对于4×4键盘，通常连接为4行、4列，因此要识别按键，只需要知道是哪一行和哪一列即可，为了完成这一识别过程，我们的思想是，首先固定输出高电平，在读入输出的行值时，通常高电平会被低电平拉低，当当前位置为高电平“1”时，没有按键按下，否则，如果读入的4行有一位为低电平，那么对应的该行肯定有一个按键按下，这样便可以获取到按键的行值。同理，获取列值也是如此，先输出4列为高电平，然后在输出4行为低电平，再读入列值，如果其中有哪一位为低电平，那么肯定对应的那一列有按键按下。由此可确定按键位置。
微机原理与接口技术软件实验报告
实验B 分支、循环程序设计 一、实验目的 1.开始独立进行汇编语言程序设计； 2.掌握基本分支,循环程序设计； 3.掌握最简单的DOS功能调用。 二、实验任务及内容 1.安排一个数据区，内存有若干个正数，负数和零。每类数的个数都不超过9。 2.编写一个程序统计数据区中正数，负数和零的个数。 3.将统计结果在屏幕上显示。 4. 选作题: 统计出正奇数,正偶数,负奇数,负偶数以及零的个数.
四、源程序 DISPSTR MACRO STR ;打出字符串（属于DOS功能调用）MOV AH,9 MOV DX,SEG STR MOV DS,DX MOV DX,OFFSET STR INT 21H ENDM DISPNUM MACRO NUM ;打出数字（属于DOS功能调用）MOV AH,2 MOV DL,NUM ADD DL,30H ;加30H变为ASCII码 INT 21H ENDM DATA SEGMENT NUM DB 3,2,7,0,1,0,-5,-4,0 COUNT EQU $-NUM ;统计数据个数 ZEROS DB 0 ;各类数初值均为0 PLUSES DB 0 MINUSES DB 0 EVENMINUSES DB 0 ODDMINUSES DB 0 EVENPLUSES DB 0 ODDPLUSES DB 0 ZEROSTR DB 0DH,0AH,'ZERO:$' ;待输出字符串
PLUSSTR DB 0DH,0AH,'PLUS:$' MINUSSTR DB 0DH,0AH,'MINUS:$' EVENMINUSSTR DB 0DH,0AH,'EVENMINUS:$' ODDMINUSSTR DB 0DH,0AH,'ODDMINUS:$' EVENPLUSSTR DB 0DH,0AH,'EVENPLUS:$' ODDPLUSSTR DB 0DH,0AH,'ODDPLUS:$' DATA ENDS STACK SEGMENT STACK 'STACK' DB 100 DUP(?) STACK ENDS CODE SEGMENT ASSUME CS:CODE, DS:DATA, SS:STACK START PROC FAR PUSH DS ;初始化 MOV AX,0 PUSH AX MOV AX,DATA MOV DS,AX MOV CX,COUNT ;CX控制循环次数 MOV SI,OFFSET NUM ;SI指向数据的偏移地址 LOOP1: CMP BYTE PTR[SI],0 ;将SI指向的内容与0比较大小JZ ZERO ;等于0跳转 JG PLUS ;大于0跳转 INC MINUSES ;负数加一 SHR BYTE PTR[SI],1 ;判断是负奇数还是负偶数 JNC EVENMINUS ;是负偶数跳转 INC SI ;SI指针后移 INC ODDMINUSES ;负奇数加一 RETURN: LOOP LOOP1 ;循环直至CX=0 JMP DISP ;循环结束后跳转至打出结果 ZERO: INC ZEROS INC SI JMP RETURN ;返回循环体 PLUS: INC PLUSES SHR BYTE PTR[SI],1 JNC EVENPLUS
北京邮电大学微机原理硬件实验报告
实验报告一：I/0地址译码和简单并行接口 ——实验一&实验二 一、实验目的 掌握I/O地址译码电路的工作原理；掌握简单并行接口的工作原理及使用方法。 二、实验原理及内容 a) I/0地址译码 1、实验电路如图1-1所示，其中74LS74为D触发器，可直接使用实验台上数 字电路实验区的D触发器,74LS138为地址译码器。译码输出端Y0～Y7在实验台上“I/O地址“输出端引出，每个输出端包含8个地址，Y0：280H～ 287H，Y1：288H～28FH，……当CPU执行I/O指令且地址在280H～2BFH范围内，译码器选中，必有一根译码线输出负脉冲。 例如：执行下面两条指令 MOV DX，2A0H OUT DX，AL（或IN AL，DX） Y4输出一个负脉冲，执行下面两条指令 MOV DX，2A8H OUT DX，AL（或IN AL，DX） Y5输出一个负脉冲。 利用这个负脉冲控制L7闪烁发光（亮、灭、亮、灭、……），时间间隔经过软件延时实现。 2、接线： Y4/IO地址接 CLK/D触发器
Y5/IO地址接 CD/D触发器 D/D触发器接 SD/D触发器接 +5V Q/D触发器接L7（LED灯）或逻辑笔 b) 简单并行接口 1、按下面图4-2-1简单并行输出接口电路图连接线路(74LS273插通 用插座，74LS32用实验台上的“或门”)。74LS273为八D触发器， 8个D输入端分别接数据总线D0～D7，8个Q输出端接LED显示电 路L0～L7。 2、编程从键盘输入一个字符或数字，将其ASCⅡ码经过这 个输出接口输出，根据8个发光二极管发光情况验证正确 性。 3、按下面图4-2-2简单并行输入接口电路图连接电路 (74LS244插通用插座，74LS32用实验台上的“或门”)。 74LS244为八缓冲器，8个数据输入端分别接逻辑电平开关 输出K0～K7，8个数据输出端分别接数据总线D0～D7。 4、用逻辑电平开关预置某个字母的ASCⅡ码，编程输入这 个ASCⅡ码，并将其对应字母在屏幕上显示出来。 5、接线：1）输出 按图4-2-1接线（图中虚线为实验所需接线，74LS32为实验 台逻辑或门） 2）输入 按图4-2-2接线（图中虚线为实验所需接线，74LS32为实 验台逻辑或门） 三、硬件连线图 1、I/O地址译码
北京邮电大学 数字电路与逻辑设计实验 实验报告 实验名称：QuartusII原理图输入 法设计与实现 学院：北京邮电大学 班级： 姓名： 学号：
一．实验名称和实验任务要求 实验名称：QuartusII原理图输入法设计与实现 实验目的：⑴熟悉用QuartusII原理图输入法进行电路设计和仿真。 ⑵掌握QuartusII图形模块单元的生成与调用； ⑶熟悉实验板的使用。 实验任务要求：⑴掌握QuartusII的基础上，利用QuartusII用逻辑 门设计实现一个半加器，生成新的半加器图像模 块。 ⑵用实验内容（1）中生成的半加器模块以及逻辑门 实现一个全加器，仿真验证其功能，并能下载到实 验板上进行测试，要求用拨码开关设定输入信号， 发光二级管显示输出信号。 ⑶用3线—8线译码器（74L138）和逻辑门实现要求 的函数：CBA F+ C + =,仿真验证其 + B C B A A A B C 功能，，并能下载到实验板上进行测试，要求用拨 码开关设定输入信号，发光二级管显示输出信号。二．设计思路和过程 半加器的设计实现过程：⑴半加器的应有两个输入值，两个输出值。 a表示加数，b表示被加数，s表示半加和， co表示向高位的进位。
⑵由数字电路与逻辑设计理论知识可知 b a s ⊕=;b a co ?= 选择两个逻辑门：异或门和与门。a,b 为异 或门和与门的输入，S 为异或门的输出，C 为与门的输出。 (3)利用QuartusII 仿真实现其逻辑功能， 并生成新的半加器图形模块单元。 (4)下载到电路板，并检验是否正确。 全加器的设计实现过程：⑴全加器可以由两个半加器和一个或门构 成。全加器有三个输入值a,b,ci ，两个输 出值s,co ：a 为被加数，b 为加数，ci 为低 位向高位的进位。 ⑵全加器的逻辑表达式为： c b a s ⊕⊕= b a ci b a co ?+?⊕=)( ⑶利用全加器的逻辑表达式和半加器的逻 辑功能，实现全加器。 用3线—8线译码器（74L138）和逻辑门设计实现函数 CBA A B C A B C A B C F +++= 设计实现过程：⑴利用QuartusII 选择译码器（74L138）的图形模块
微机原理软件实验报告
实验二分支,循环程序设计 一、预习题: 1.十进制数0 -- 9 所对应的ASCII 码是什么? 如何将十进制数0 -- 9 在屏幕上显示出来? 答：要屏显0-9的数码，可以调用02h中断，然后将要显示的数码的ASCII码存进DL 里，然后执行INT 21H就可以打印字符。当然，若不只一个数，调用09h中断（显示字符串）更好，但要将DS：DXZ指向要显示的数字在内存中的首地址，并要求以$结束。 2.如何检验一个数为正,为负或为零? 你能举出多少种不同的方法? 答：CMP X,0 检验标志位CF CF=1，X为负数 CF=0接着检验ZF：ZF=1,X为零，ZF=0，X为正数 二、实验目的: 1.开始独立进行汇编语言程序设计; 2.掌握基本分支,循环程序设计; 3.掌握最简单的DOS 功能调用. 三、实验内容: 1.安排一个数据区,内存有若干个正数,负数和零.每类数的个数都不超过9. 2.编写一个程序统计数据区中正数,负数和零的个数. 四、实验源代码 assume cs:code,ds:data data segment buff db 1,2,3,4,5,-1,-2,-3,0,0 ;安排的数据区 string db '>0:' plus db 0 ;用变量plus来存储正数的个数 db 0ah,0dh string1 db '=0:' zero db 0 ;用变量zero来存储零的个数 db 0ah,0dh string2 db '<0:' minus db 0 ;用变量minus来存储负数的个数 db '$' data ends code segment start:movax,data movds,ax mov cx,10 ;初始化，并将CX赋为10，因为共有10个数 mov dx,0 ;将计数器dx,ah初始化为0 mov ah,0 lea bx,buff compare:cmp byte ptr [bx],0 ;取出一个数与0进行比较 jgeplu ;大于等于0，跳至plu执行 inc ah ;小于0，用ah暂存小于0的个数，ah+1 jmp next ;比完后进行下一个数的比较
北京邮电大学实验报告 实验名称：数字电路与逻辑设计实验报告 学院：信息与通信工程学院 班级： 姓名： 学号： 序号： 日期：
实验三:用VHDL语言设计与实现逻辑电路 一、实验内容 1. 用VHDL语言设计实现一个带异步复位的8421码十进制计数器，仿真验证其功能，并下载到实验版测试。要求用按键设定输入信号，发光二极管显示输出信号； 2.用VHDL语言设计实现一个分频系数为12，分频输出信号占空比为50%的分频器，仿真验证其功能； 3.将（1），（2）和数码管译码器3个电路进行连接，并下载到实验板显示计数结果。 二、模块端口说明及连接图 1.分频器 2. 计数器 clk: 时钟输入信号 clk: 时钟信号输入 clear: 复位信号输入 clear: 复位信号输入 clk_out: 时钟分频后的信号输出 q: 计数器的输出 3.数码管显示 b: 数码管的输入信号 seg: 译码显示输出 onoff: 数码管的输出控制
4.连接图 三、实验分析 1.设计思路 本实验将之前的分频器和计数器以及数码管显示模块组合起来，实现了单个数码管现显示0~9，每隔0.5s切换一次显示内容。 COMPONENT div_12实现了时钟分频，将50MHz的单片机晶振时钟进行分频，输出频率2HZ占空比50%的方波时钟，以此时钟作为内部时钟驱动计数器。 COMPONENT jishuqi是一个十进制计数器，NUM从“0000”到“1001”循环变化，模为10。计数器的输出传递给数码管译码显示电路。 COMPONENT seg7_1是数码管译码显示电路，将收到的信号NUM译码并控制数码管的段锁存来控制数码管的显示。 整体来看，div-12提供了分频后2Hz的时钟，驱动计数器计数，计数的结果作为数码管译码显示模块的输入，根据计数器实时的数进行数码管的显示。综合起来就实现了设计的功能。 在进行电路的连接时，可直接在代码中分成三个进程来实现，也可通过为每个模块建立符号，连接电路图来实现。 2. 具体代码如下： LIBRARY IEEE; USE IEEE.STD_LOGIC_1164.ALL; USE IEEE.STD_LOGIC_UNSIGNED.ALL; ENTITY fenpinjishu IS PORT( clear2 :IN STD_LOGIC; clk1:IN STD_LOGIC; b1:OUT STD_LOGIC_VECTOR(6 downto 0); CAT:OUT STD_LOGIC_VECTOR(7 downto 0) );
北京邮电大学 实验报告实验名称：数电电路与逻辑设计实验 学院：信息与通信工程学院 班级： 姓名： 学号： 班内序号： 日期：
一． 实验一：Quartus II 原理图输入法设计 1. 实验名称和实验任务要求 (1)用逻辑门设计实现一个半加器，仿真验证其功能，并生成新的半加器图形模块 元。 (2)用(1)中生成的半加器模块和逻辑门设计实现一个全加器，仿真验证其功能，并下载到实验板测试，要求用拨码开关设定输入信号，发光二极管显示输出信号入信号。 (3)用3线-8线译码器（74LS138）和逻辑门设计实现函数 F=A B C +A B C +A B C + A B C 。 2. 实验原理图及波形图 （1）半加器 （2）全加器
（3）74LS38 3.仿真波形图分析 (1)半加器： 输入为a，b，输出S，CO（进位）。 当ab都为0时，半加和s=0，进位端co=0。 当ab都为1时，半加和s=0，进位端co=1。 当a=1,b=0 或a=0,b=1时，半加和s=1，进位端co=0。 (2)全加器：
输入a，b，输出S，CO（进位），ci（低进位）。 当a=0，b=0,ci=0,输出s=0，co=0。 当a=0，b=1或a=1，b=0又 ci=0,输出s=1，co=0。 当a=0，b=0,ci=1,输出s=1，co=0。 (3)74LS138 输入A,B,C,输出为3。 四个输出对应F中的四个最小项，Y0、Y2、Y4、Y7，以实现函数功能。 二．实验二：用 VHDL 设计与实现组合逻辑电路 1.实验名称和实验任务要求 (1)用VHDL语言设计实现一个共阴极7段数码管译码器，仿真验证其功能。要求用拨码开关设定输入信号，7段数码管显示输出信号。 (2) 用VHDL语言设计实现一个8421码转换为余3码的代码转换器，仿真验证其功能。要求用拨码开关设定输入信号，发光二极管显示输出信号。 (3) 用VHDL语言设计实现一个4位二进制奇校验器，输入奇数个’1’时，输出为’1’，否则输出’0’，仿真验证其功能。要求用拨码开关设定输入信号，发光二极管显示输出信号。 2．实验代码及波形图 （1）共阴极7段数码管译码器 LIBRARY IEEE; USE IEEE.STD_LOGIC_1164.ALL; USE IEEE.STD_LOGIC_UNSIGNED.ALL; ENTITY GUAN IS PORT(A:IN STD_LOGIC_VECTOR(3 DOWNTO 0); B:OUT STD_LOGIC_VECTOR(6 DOWNTO 0); C:OUT STD_LOGIC_VECTOR(5 DOWNTO 0)); END GUAN; ARCHITECTURE encoder_arch OF GUAN IS BEGIN PROCESS(A) BEGIN C<="011111"; CASE A IS WHEN"0000"=> B<="1111110";--0 WHEN"0001"=> B<="0110000";--1 WHEN"0010"=> B<="1101101";--2 WHEN"0011"=> B<="1111001";--3 WHEN"0100"=> B<="0110011";--4 WHEN"0101"=> B<="1011011";--5 WHEN"0110"=> B<="1011111";--6 WHEN"0111"=> B<="1110000";--7 WHEN"1000"=> B<="1111111";--8 WHEN"1001"=> B<="1111011";--9
《微机原理与接口技术》作业汇总 1.若欲使RESET有效,只要A即可。 A.接通电源或按RESET键 2.8086微处理器中的ES是D寄存器 D.附加数据段 3.8086 微处理器中BP 寄存器是A A.基址指针寄存器 4.8086/8088 微处理器中的BX是A A.基址寄存器 5.8086/8088微处理器顺序执行程序时,当遇到C指令时, 指令队列会自动复位,BIU会接着往指令队列中装入新的程序段指令。C.JCXZ 6.8086微处理器读总线周期中地址信号AD15~AD0在A期间处于高阻。 A.T2 7.8086/8088 微处理器引脚中B信号线能够反映标志寄 存器中断允许标志IF的当前值。 B.S5 8.访问I/O端口可用地址线有B条。B.16 9.8086/8088 微处理器可访问内存储器地址为A A.00000~FFFFFH 10.字符串操作时目标串逻辑地址只能由B提供 B.ES、DI 11.8086/8088微处理器中堆栈段SS作为段基址，则偏移 量为B。 B.SP 12.若有两个带有符号数ABH和FFH相加，其结果使F 中CF和OF位为C。 C.1;0 13.8086微处理器内部通用寄存器中的指针类寄存器是B。 B.BP 14.8086/8088微处理器内部能够计算出访问内存储器的20位物理地址的附加机构是。B.BIU中的地址加法器15.当标志寄存器TF=1时，微处理器内部每执行完一条 指令便自动进行一次B。B.内部中断 16.8086/8088微处理器内部寄存器中的累加器是A寄存 器。 A.16位数据寄存器 17.8086微处理器中的BIU和EU是处于B的工作状态 B.并行 18.8086中指令队列和堆栈特点分别是C C.先进先出；后进先出 19.微型计算机各部件之间是用A连接起来的。 A.系统总线 20.若把组成计算机中的运算器和控制器集成在一块芯片 上称为C。 C.微处理器 21.相联存储器是指按C进行寻址的存储器。 C.内容指定方式 22.单地址指令中为了完成两个数的算术运算，除地址码 指明的一个操作数外，另一个数常需采用D。 D.隐含寻址方式 23.某存储器芯片的存储容量为8K×12位，则它的地址 线为C。 C.13 24.下列8086指令中，格式错误的是C。 C.MOV CS，2000H 25.寄存器间接寻址方式中，操作数处在C。C.主存单元 26.某计算机字长16位，其存储容量为2MB，若按半字 编址，它的寻址范围是C。 C.2M 27.某一RAM 芯片，其容量为1024×8位，其数据线和 地址线分别为C。 C.8，10 28.CPU在执行OUT DX，AL指令时,A寄存器的内容 送到数据总线上。 A.AL 29.计算机的存储器系统是指D。 D.cache，主存储器和外存储器 30.指令MOV AX, [3070H]中源操作数的寻址方式为C C.直接寻址 31.EPROM是指D D.光擦可编程的只读存储器 32.指令的寻址方式有顺序和跳跃两种方式，采用跳跃寻 址方式，可以实现D.程序的条件转移成无条件转移33.8086 CPU对存贮器操作的总线周期的T1状态， AD0～AD15引脚上出现的信号是A。A.地址信号 34.堆栈是按D组织的存储区域。D.先进后出原则 35.8086/8088中源变址寄存器是A。A.SI 36.8086/8088中SP是D寄存器。D.堆栈指针寄存器 37.8086/8088中FR是A寄存器。A.标志寄存器 38.8086/8088中IP是C寄存器。C.指令指针寄存器 39.假设AL寄存器的内容是ASCII码表示的一个英文字 母，若为大写字母，将其转换为小写字母，否则不变。 试问，下面哪一条指令可以实现此功能A。 A.ADD AL, 20H 40.逻辑右移指令执行的操作是A。 A.符号位填0，并 顺次右移1位，最低位移至进位标志位 41.假设数据段定义如下： DSEG SEGMENT DAT DW 1，2，3，4，5，6，7，8，9，10 CNT EQU （$-DAT）/2 DSEG ENDS 执行指令MOV CX，CNT后，寄存器CX的内容是D D.4 42.在下列段寄存器中，代码寄存器是B。B.CS 43.在执行POP［BX］指令，寻找目的操作数时，段地 址和偏移地址分别是B。B.在DS和BX中 44.设DS=5788H，偏移地址为94H，该字节的物理地址 是B。B.57914H 45.设AX=1000H NEG AX
北邮-数电实验报告
数字电路实验报告 学院：信息与通信工程 专业：信息工程 班级：2013211125 学号：2013210681 姓名：袁普
②：仿真波形图以及分析 波形图： 波形分析：通过分析ab ci三个输入在8中不同组合下的输出，发现与全加器的真值表吻合，说明实现了全加器的逻辑功能。同时看见波形中出现了毛刺（冒险），这也与事实一致。 ③：故障及问题分析 第一次在做全加器的时候发现找不到已经生成的半加器模块，后来发现是因为在建立工程时这两个项目没有建在同一个文件夹里，在调用的时候就找不到。后来我将全加器工程建在同一个文件夹里解决了此问题。
实验二：用VHDL设计和实现组合逻辑电路 一：实验要求 ①：用VHDL设计一个8421码转换为格雷码的代码转换器，仿真验证其功能。 ②：用VHDL设计一个4位二进制奇校验器，要求在为奇数个1时输出为1，偶数个1时输出为0，仿真验证其功能。 ③：用VHDL设计一个数码管译码器，仿真验证其功能，下载到实验板测试，要求用拨码开关设定输入信号，数码管显示输出信号，并且只使一个数码管有显示，其余为熄灭状态。 二：故障及问题分析 在刚开始实现让一个数码管显示的时候，我本来准备再设置6个输入和输出，通过实验板上的拨码来输入信息分别控制不同的数码管的的开闭状态，但是后来发现这样效率很低而且实验板上的拨码开关数量根本不够。在老师的提醒下，我最终在VHDL里直接增加了一个向量输出”011111”来直接控制cat0~5六个管脚，从而达到了实验的要求。
实验三：用VHDL设计和实现时序逻辑电路 一：实验要求 ①：用VHDL语言设计实现一个8421十进制计数器，要求有高电平复位功能，仿真验证其功能。 ②：用VHDL语言设计实现一个分频系数为12，输出为占空比50%方波的分频器，有高电平复位功能，仿真验证其功能。 ③：将（1），（2）和数码管译码器三个电路进行连接，仿真验证其功能，并下载到实验板进行测试，要求第三个数码管显示数字。二：报告内容 ①实验三（3）模块端口说明及模块代码 模块一：div12为一个有高电平复位功能的分频系数为12的分屏器，其输出是一个占空比50%的方波。此模块输入连接一个时钟输入，即可在输出端得到一个周期更大的方波输出。 library ieee; use ieee.std_logic_1164.all; use ieee.std_logic_unsigned.all; entity div12 is port( clear,clk:in std_logic; clk_out:out std_logic ); end div12; architecture struct of div12 is signal temp:integer range 0 to 5; signal clktmp:std_logic; begin process(clk,clear) begin if(clear='1') then
北京邮电大学电路实验中心<数字电路与逻辑设计实验（上）> 实 验 报 告 班级： xxx 学院： xxx 实验室： xxx 审阅教师：姓名（班内序号）： xxx）学号： 2xxx 实验时间： xxxx 评定成绩：
目录 实验1 Quartus II 原理图输入法设计与实现 (3) 一、实验目的 (3) 二、实验所用器材 (3) 三、实验任务要求 (3) 四、实验原理图 (3) 五、实验仿真波形图及分析 (4) 实验2 用VHDL 设计与实现组合逻辑电路 (5) 一、实验目的 (5) 二、实验所用器材 (5) 三、实验任务要求 (5) 四、VHDL代码 (5) 五、实验仿真波形图及分析 (7) 实验3 用VHDL 设计与实现时序逻辑电路 (8) 一、实验目的 (8) 二、实验所用器材 (8) 三、实验任务要求 (8) 四、模块端口说明及连接图 (8) 五、VHDL代码 (9) 六、实验仿真波形图及分析 (10) 实验4 用VHDL 设计与实现数码管动态扫描控制器 (10) 一、实验目的 (10) 二、实验所用器材 (11) 三、实验任务要求 (11) 四、模块端口说明及连接图 (11) 五、VHDL代码 (11) 六、实验仿真波形图及分析 (15) 故障及问题分析 (16) 总结和结论 (17)
实验1 Quartus II 原理图输入法设计与实现 一、实验目的 （1）熟悉用Quartus II原理图输入法进行电路设计和仿真； （2）掌握Quartus II 图形模块单元的生成与调用； （3）熟悉实验板的使用。 二、实验所用器材 （1）计算机； （2）直流稳压电源； （3）数字系统与逻辑设计实验开发板。 三、实验任务要求 （1）用逻辑门设计实现一个半加器，仿真验证其功能，并生成新的半加器图形模块单元。 （2）用（1）中生成的半加器模块和逻辑门设计实现一个全加器，仿真验证其功能，并下载到实验板测试，要求用拨码开关设定输入信号，发光二极管显示输出信号。 （3）用3线-8线译码器（74LS138）和逻辑门设计实现函数+CBA，仿真验证其功能，并下载到实验板测试。要求用拨码开关设定输入信号，发光二极管显示输出信号。 四、实验原理图 （1）半加器原理图 （2）全加器原理图
微机原理与汇编语言 实验报告 姓名x x x学号xxxxxx 专业班级计科x班 课程名称微机原理与汇编语言实验日期2014.10.22 实验名称循环程序设计实验成绩 一、实验目的 1、掌握循环程序的设计方法。 2、掌握比较指令、转移指令和循环指令的使用方法。 3、进一步掌握调试工具的使用方法。 二、实验内容 1、实验原理 (1)键盘输入的十进制数如368在计算机中是以33H，36H，38H形式存放的，如何将它们转换为一个二进制数101110000B，以便对累加循环的循环次数进行控制是本程序首先要解决的问题 (2)累加结果为一个16位的二进制数，为了显示结果，必需把它们转换为十进制数 2、实验步骤 （1）流程图 （2）实验源码 .model small .stack ;定义堆栈段 .data ;定义数据段 inf1 db "Please input a number(1-627):$" inf2 db 0ah, 0dh, "1+2+......+$" ibuf db 7, 0, 6 dup(0) obuf db 6 dup(0) .code start: mov ax, @data mov ds, ax mov dx, offset inf1 ;将屏幕输入的十进制数(存放于ibuf)转化为二进制数存储于ax 中 mov ah, 09h int 21h mov dx, offset ibuf mov ah, 0Ah int 21h mov cl, ibuf+1 mov ch, 0 mov si, offset ibuf+2 mov ax, 0 loop1: mov dx, 10 mul dx and byte ptr [si], 0Fh add al, [si] 从键盘输入一个十进制数，并将其转换为二进制数，存放在AX中 开始 结束 素、、 (CX)-1=0 累加循环次数送CX（MOV CX,AX）AX清0（AX中存放累加和） BX送1（BX存放每次循环累加的数，每循环一次，BX值加1） ADD AX，BX INC BX 累加和（在AX中）转换为十进制数并 显示 Y N
数字电路综合实验报告 班级: 姓名: 班内序号: 学号: 日期:
目录 一、实验摘要 (3) 二、实验任务 (3) 1.任务要求 (3) 2.任务解析 (3) 三、实验设计思路 (4) 1.状态转移图 (4) 2.流程图 (5) 3.模块确定 (5) 4.系统框图 (7) 四、程序代码 (7) ⒈主程序 (7) ⒉分频模块 (9) ⒊防抖模块 (10) ⒋交通灯控制模块 (11) ⒌数字译码模块 (14) 五、实验结果 (15) 1.仿真结果 (15) 2.实物结果 (17) 六、所遇问题分析 (17) 七、实验总结 (18)
交通灯控制器的VHDL实现 一、实验摘要 随着交通情况的日益复杂，交通灯在生活中所处的位置也越来越高。本实验就是基于VHDL语言编程实现了十字路口的交通灯控制器。对于交通等控制器的设计是分模块自顶向下的设计思想，软硬件结合来实现本设计。 关键字：交通灯、VHDL、控制器 二、实验任务 1.任务要求 1)南北和东西方向各有一组绿、黄、红灯用于指挥交通，绿灯、黄灯和红灯的持续时间分别为20秒、5 秒和25秒； 2)当有特殊情况（如消防车、救护车等）时，两个方向均为红灯亮，计时停止，当特殊情况结束后，控制 器恢复原来状态，继续正常运行； 3)用两组数码管，以倒计时方式显示两个方向允许通行或禁止通行的时间； 2.任务解析 东西（A车道）和南北（B车道）方向各有一组绿、黄、红灯用于指挥交通（如图1），绿灯、黄灯和红灯的持续时间分别为20 秒、5 秒和25 秒。 图1 十字路口交通灯模型
因此，可以设计如下四个状态，其关系为： 状态 亮灯情况 车辆行驶状况 持续时 间（秒）下一状态A车道B车道 S0 红亮红亮紧急状况，A/B车道均禁止通行~ S1 S1 绿亮红亮A车道通行，B车道禁止通行20 S2 S2 黄亮红亮A车道缓行，B车道禁止通行 5 S3 S3 红亮绿亮A车道禁止通行，B车道通行20 S4 S4 红亮黄亮A车道禁止通行，B车道缓行 5 S1 三、实验设计思路 1.状态转移图 图2 状态转移图
北邮数电实验报告-信息
————————————————————————————————作者：————————————————————————————————日期：
数字电路与逻辑设计实验 姓名*** 学院信息与通信工程学院 专业信息工程 班级*** 学号**** 班内序号***
实验一 一、实验名称和实验任务要求 1.实验内容：QuartusII原理图输入法设计与实现。 2.实验目的： （1）熟悉用QuartusII原理图输入法进行电路设计和仿真。 （2）掌握QuartusII图形模块单元的生成与调用。 （3）熟悉实验板的使用。 3.实验任务要求： （1）用逻辑门设计实现一个半加器，仿真验证其功能，并生成新的半加器图像模块。 （2）用实验内容1中生成的半加器模块和逻辑门设计实现一个全加器，仿真验证其功能，并下载到实验板上测试。要求用拨码开关设定输入信 号，发光二极管显示输出信号。 （3）用3线—8线译码器（74LS138）和逻辑门实现函数 F=(/)(/)(/)+(/)(/)+(/)(/)+，仿真验证其功能，并下载到实 验板测试。要求用拨码开关设定输入信号，发光二极管显示输出信号。 二、原理图 半加器模块和逻辑门设计实现的全加器： 三、仿真波形图及分析 电路实现了全加器的功能。全加器是实现两个1位二进制数及低位来的进位相加求得和数及向高位进位的逻辑电路。由其原理可得逻辑表达式：sum=ain⊕bin⊕cin
cout = （ain⊕bin）cin + ain*bin。 列出真值表： 输入输出 ain bin cin cout sum 0 0 0 0 0 0 0 1 0 1 0 1 0 0 1 0 1 1 1 0 1 0 0 0 1 1 0 1 1 0 1 1 0 1 0 1 1 1 1 1 仿真波形对比真值表，可以看出波形图与理论值完全符合。 四、故障及问题分析 1、问题：按照逻辑表达式连接了全加器电路后，仿真波形很乱。 解决方法：思考后知道了应该把输入信号依次设成2的n次方，这样的仿真波形清楚容易分析。 2、问题：把代码下载到板子上的过程中，进行到37%的时候停了，等了2分钟 也没继续下载。 解决方法：再次重连USB尝试下载，手紧握着接线口，下载成功了，分析可能是接线口接触不好。 实验二 一、实验名称和实验任务要求 1.实验内容：用VHDL设计与实现组合逻辑电路。 2.实验目的： （1）熟悉用VHDL语言设计组合逻辑电路的方法。 （2）熟悉用QuartusII文本输入法进行电路设计。 3.实验任务要求： （1）用VHDL语言设计实现一个4位二进制奇校验器，输入奇数个‘1’时，输出为‘1’，否则输出‘0’，仿真验证其功能，并下载到实验板测 试。要求用拨码开关设定输入信号，发光二极管显示输出信号。 （2）用VHDL语言设计实现一个8421码转换为余3码的代码转换器，仿真验证其功能，并下载到实验板测试。要求用拨码开关设定输入信号， 发光二极管显示输出信号。
微原硬件实验报告 班级：07118 班 学号：070547 班内序号：26 姓名：杨帆
实验一熟悉实验环境及IO的使用 一，实验目的 1. 通过实验了解和熟悉实验台的结构,功能及使用方法。 2. 通过实验掌握直接使用Debug 的I、O 命令来读写IO 端口。 3. 学会Debug 的使用及编写汇编程序 二，实验内容 1. 学习使用Debug 命令,并用I、O 命令直接对端口进行读写操作, 2.用汇编语言编写跑马灯程序。(使用EDIT 编辑工具)实现功能 A.通过读入端口状态(ON 为低电平),选择工作模式(灯的闪烁方式、速度 等)。 B.通过输出端口控制灯的工作状态(低电平灯亮) 三，实验步骤 1.实验板的IO 端口地址为EEE0H 在Debug 下, I 是读命令。(即读输入端口的状态---拨码开关的状态) O 是写命令。(即向端口输出数据---通过发光管来查看) 进入Debug 后, 读端口拨动实验台上八位拨码开关 输入I 端口地址回车 屏幕显示xx 表示从端口读出的内容,即八位开关的状态ON 是0,OFF 是 1 写端口 输入O 端口地址xx (xx 表示要向端口输出的内容)回车 查看实验台上的发光二极管状态,0 是灯亮,1 是灯灭。 2. 在Debug 环境下,用a 命令录入程序,用g 命令运行 C>Debug -a mov dx, 端口地址 mov al,输出内容 out dx, al
mov ah, 0bh int 21h or al, al jz 0100 int 20h -g 运行查看结果，修改输出内容 再运行查看结果 分析 mov ah, 0bh int 21h or al, al jz 0100 int 20h 该段程序的作用 3.利用EDIT 工具编写汇编写跑马灯程序程序 实现功能 A.通过读入端口状态(ON 为低电平),选择工作模式(灯的闪烁方式、速度等)。 B.通过输出端口控制灯的工作状态(低电平灯亮) C>EDIT 文件名.asm 录入程序 按Alt 键打开菜单进行存盘或退出 编译文件 C>MASM 文件名.asm 连接文件 C>LINK 文件名.obj 运行文件或用Debug 进行调试。 四，程序流程图