实验五半导体存储器原理实验
一、实验目的
掌握静态随机存取存储器RAM工作特性及数据的读写方法。
二、实验内容
1、实验原理
主存储器单元电路主要用于存放实验机的机器指令，如图所示，它的数据总线连到外部数据总线EXD0～EXD7上；它的地址总线由地址寄存器单元电路中的地址寄存器74LS273（U37）给出，地址值由8个LED灯LAD0～LAD7显示，高电平点亮，低电平熄灭；在手动方式下，输入数据由8位数据开关KD0～KD7提供，并经一三态门74LS245（U51）连至外部数据总线EXD0～EXD7，实验时将外部数据总线EXD0～EXD7用8芯排线连到内部数据总线BUSD0～BUSD7，分时给出地址和数据。它的读信号直接接地；它的写信号和片选信号由写入方式确定。该存储器中机器指令的读写分手动和自动两种方式。手动方式下，写信号由W/R`提供，片选信号由CE`提供；自动方式下，写信号由控制CPU的P1.2提供，片选信号由控制CPU的P1.1提供。
由于地址寄存器为8位，故接入6264的地址为A0～A7，而高4位A8～A12接地，所以其实际使用容量为256字节。6264有四个控制线：CS1为第一片选线、CS2为第二片选线、OE读出使能线及WE写使能线。其功能如表所示。CS1片选线由CE’控制（对应开关CE）、OE读出使能线直接接地、WE写使能线由W/R’控制（对应开关WE）、CS2直接接+5V。
图中信号线LDAR由开关LDAR提供，手动方式实验时，跳线器LDAR拨至左侧，脉冲信号T3由实验机上时序电路模块TS3提供，实验时只需将J22跳线器连上即可，T3的脉冲宽度可调。
2、实验接线
①MBUS连BUS2；
②EXJ1连BUS3；
③跳线器J22的T3连TS3；
④跳线器J16的SP连H23；
⑤跳线器SWB、CE、WE、LDAR拨至左侧（手动位置）。
3、实验步骤
① 连接实验线路，仔细查线无误后接通电源。
② 形成时钟脉冲信号T3，方法如下：在时序电路模块中有两个二进制开关“运行控制”和“运行方式”。将“运行控制”开关置为“运行”状态、“运行方式”开关置为“连续”状态时，按动“运行启动”开关，则T3有连续的方波信号输出，此时调节电位器W1，用示波器观察，使T3输出实验要求的脉冲信号；本实验中“运行方式”开关置为“单步”状态，每按动一次“启动运行”开关，则T3输出一个正单脉冲，其脉冲宽度与连续方式相同。
③向存储器的00地址单元中写入数据11，具体操作步骤如下：
如要对其它地址单元写入内容，方法同上，只是输入的地址和内容不同。 ④ 读出刚才写入00地址单元的内容，观察内容是否与写入的一致。具体操作步骤如下：
CE=1 SWB=0
LDAR=1 SWB=0 CE=0
WE=1
6264功能表：
三、实验电路图
CE=1 SWB=0
LDAR=1 SWB=1
CE=0
半导体存储器（解说） ——分类、结构和性能—— 作者：Xie M. X. (UESTC ，成都市) 计算机等许多系统中都离不开存储器。存储器就是能够存储数据、并且根据地址码还可以读出其中数据的一种器件。存储器有两大类：磁存储器和半导体存储器。 （1）半导体存储器的分类和基本结构： 半导体存储器是一种大规模集成电路，它的分类如图1所示。半导体存储器根据其在切断电源以后能否保存数据的特性，可区分为不挥发性存储器和易挥发性存储器两大类。磁存储器也都是不挥发性存储器。 半导体存储器也可根据其存储数据的方式不同，区分为随机存取存储器（RAM ）和只读存储器（ROM ）两大类。RAM 可以对任意一个存储单元、以任意的次序来存/取（即读出/写入）数据，并且存/取的时间都相等。ROM 则是在制造时即已经存储好了数据，一般不具备写入功能，只能读出数据（现在已经发展出了多种既可读出、又可写入的ROM ）。 半导体存储器还可以根据其所采用工艺技术的不同，区分为MOS 存储器和双极型存储器两种。采用MOS 工艺制造的称为MOS 存储器；MOS 存储器具有密度高、功耗低、输入阻抗高和价格便宜等优点，用得最多。采用双极型工艺制造的，称为双极型存储器；双极型存储器的优点就是工作速度高。 半导体存储器的基本结构就是存储器阵列及其它电路。存储器阵列（memory array ）是半导体存储器的主体，用以存储数据；其他就是输入端的地址码缓存器、行译码器、读出放大器、列译码器和输出缓冲器等组成。 各个存储单元处在字线（WL ，word line ）与位线（BL ，bit line ）的交点上。如果存储器有N 个地址码输入端，则该存储器就具有2N 比特的存储容量；若存储器阵列有2n 根字线，那么相应的就有2N n 条位线（相互交叉排列）。 在存储器读出其中的数据时，首先需通过地址码缓存器把地址码信号送入到行译码器、并进入到字线，再由行译码器选出一个WL ，然后把一个位线上得到的数据（微小信号）通过读出放大器进行放大，并由列译码器选出其中一个读出放大器，把放大了的信号通过多路输出缓冲器而输出。 在写入数据时，首先需要把数据送给由列译码器选出的位线，然后再存入到位线与字线相交的存储单元中。当然，对于不必写入数据的ROM （只读存储器）而言，就不需要写入电路。 图1 半导体存储器的分类
第10章半导体存储器 10.1 学习要求 （1）理解只读存储器的基本工作原理。 （2）掌握用只读存储器进行逻辑设计的方法。 （3）了解随机存取存储器的基本工作原理。 （4）了解扩展存储器容量的方法。 10.2 学习指导 本章重点： （1）只读存储器的工作原理。 （2）利用只读存储器进行逻辑设计。 本章难点： （1）只读存储器的工作原理。 （2）利用只读存储器进行逻辑设计。 本章考点： （1）利用只读存储器实现各种组合逻辑函数。 （2）利用只读存储器实现给定功能的逻辑电路。 （3）与、或阵列图的意义和用法。 10.2.1 只读存储器（ROM） 1．ROM的结构 ROM由地址译码器、存储矩阵和读出电路组成，如图10.1所示。ROM的特点是存入的内容固定不变，工作时只能读出（取出），不能存入（写入），且在断电后存入的信息仍能保持，常用于存放固定的信息。 存储矩阵是存储器的主体，由大量的存储单元组成。一个存储单元只能存储1位二进制数码1或0。通常数据和指令用M位的二进制数表示，称为一个字，M为字长。M个存储单元为一组，存储一个字，称为字单元。每个字单元有一个地址，按地
电子技术学习指导与习题解答 246 址来选择所需要的字。图10.1中W 0、W 1、…、1N -W 称为字单元的地址选择线，简称字线；D 0、D 1、…、1M -D 称为输出信息的数据线，简称位线。存储矩阵有N 条字线和M 条位线，M N ?表示存储器的存储容量，这是存储器的主要技术指标之一。 地址译码器的作用是根据输入的地址代码011n A A A -，从N （n N 2=）条字线中选择一条字线，以确定与地址代码相对应的字单元的位置。至于选择哪—条字线，则决定于输入的是哪一个地址代码。任何时刻，只能有一条字线被选中。被选中的那条字线所对应的字单元中的各位数码便经M 条位线传送到数据输出端。 A 0A 1 A 0 地 址输入 数据输出 … 图10.1 ROM 的结构示意图 2．ROM 的工作原理 如图10.2所示是一个由二极管构成的容量为44?的ROM 。 A 0 地址输入 地址译码器 存储矩阵 A 1 图10.2 二极管ROM 电路
华中科技大学实验报告实验名称双端口存储器原理实验成绩实验日期第 2 次试验指导老师陈国平专业计科班号组别 学生姓名同组学生 一、实验目的 1.了解双端口静态存储器IDT7132的工作特性及其使用方法 2.了解半导体存储器怎样存储和读取数据。 3.了解双端口存储器怎样并行读写，并分析冲突产生的情况。 二、实验电路
图3.2 双端口存储器实验电路图 图3.2示出了双端口存储器的实验电路图。这里使用一片IDT7132（2048×8位），两个端口的地址输入A8－A10引脚接地，因此实际使用的存储容量为256字节。左端口的数据输出接数据总线DBUS，右端口的数据输出端接指令总线IBUS。 IDT7132有六个控制引脚：CEL#、LR/W#、OEL#、CER#、RR/W#、OER#。CEL#、LR/W#、OEL#控制左端口读、写操作；CER#、RR/W#、OER#控制右端口的读写操作。CEL#为左端口选择引脚，低电平有效；当CEL#＝1时，禁止对左端口的读、写操作。LR/W#控制对左端口的读写。当LR/W#=1时，左端口进行读操作；LR/W#＝0时，左端口进行写操作。OEL#的作用等同于三态门，当OEL#＝0时，允许左端口读出的数据送到数据总线DBUS上；当OEL#＝1时，禁止左端口的数据放到DBUS。因此，为便于理解，在以后的实验中，我们将OEL#引脚称为RAM_BUS#。控制右端口的三个引脚与左端口的三个完全类似，这里不再赘述。有两点需要说明：
（1）右端口读出的数据（更确切的说法是指令）放到指令总线IBUS上而不是数据总线DBUS，然后送到指令寄存器IR。 （2）所有数据/指令的写入都使用左端口，右端口作为指令端口，不需要进行数据的写入，因此我们将右端口处理成一个只读端口，已将RR/W#固定接高电平，OER#固定接地。这两点请同学好好理解。 存储器左端口的地址寄存器AR和右端口的地址寄存器PC都使用2片74LS163，具有地址递增的功能。同时，PC在以后的实验当中也起到程序计数器的作用。左右端口的数据和左右端口的地址都有特定的显示灯显示。存储器地址和写入数据都由实验台操作板上的二进制开关分时给出。 当LDAR#＝0时，AR在T2时从DBUS接收来自SW7－SW0的地址；当AR＋1＝1时，在T2存储器地址加1。LDAR#和AR＋1不能同时有效。在下一个时钟周期，令CEL#＝0，LR/W#＝0，则在T2的上升沿开始进行写操作，将SW7－SW07设置的数据经DBUS写入存储器。 三、实验任务 1.按图3.2所示，将有关控制信号和二进制开关对应接好，仔细复查一遍，然后 接通电源。 2.将二进制数码开关SW7－SW0（SW0为最低位）设置为00H，将其作为存储 器地址置入AR；然后将二进制开关的00H作为数据写入RAM中。用这个方 法，向存储器的10H、20H、30H、40H单元依次写入10H、20H、30H和40H。 3.使用存储器的左端口，依次将第2步存入的5个数据读出，观察各单元中存 入的数据是否正确。记录数据。注意：禁止两个或两个以上的数据源同时向 数据总线上发送数据！在本实验中，当存储器进行读出操作时，务必将
半导体存储器分类介绍 § 1. 1 微纳电子技术的发展与现状 §1.1.1 微电子技术的发展与现状 上个世纪50年代晶体管的发明正式揭开了电子时代的序幕。此后为了提高电子元器件的性能，降低成本，微电子器件的特征尺寸不断缩小，加工精度不断提高。1962年，由金属-氧化物-半导体场效应晶体管（MOSFET）组装成的集成电路（IC）成为微电子技术发展的核心。 自从集成电路被发明以来[1,2]，集成电路芯片的发展规律基本上遵循了Intel 公司创始人之一的Gordon Moore在1965年预言的摩尔定律[3]：半导体芯片的集成度以每18个月翻一番的速度增长。按照这一规律集成电路从最初的小规模、中规模到发展到后来的大规模、超大规模（VLSI），再到现在的甚大规模集成电路（ULSI）的发展阶段。 随着集成电路制造业的快速发展，新的工艺技术不断涌现，例如超微细线条光刻技术与多层布线技术等等，这些新的技术被迅速推广和应用，使器件的特征尺寸不断的减小。其特征尺寸从最初的0.5微米、0.35 微米、0.25 微米、0.18 微米、0.15 微米、0.13 微米、90 纳米、65 纳米一直缩短到目前最新的32纳米，甚至是亚30纳米。器件特征尺寸的急剧缩小极大地提升了集成度，同时又使运算速度和可靠性大大提高，价格大幅下降。随着微电子技术的高速发展，人们还沉浸在胜利的喜悦之中的时候，新的挑战已经悄然到来。微电子器件等比例缩小的趋势还能维持多久？摩尔定律还能支配集成电路制造业多久？进入亚微米领域后，器件性能又会有哪些变化？这一系列的问题使人们不得不去认真思考。20世纪末
期，一门新兴的学科应运而生并很快得到应用，这就是纳电子技术。 §1.1.2 纳电子技术的应用与前景 2010年底，一篇报道英特尔和美光联合研发成果的文章《近距离接触25nm NAND闪存制造技术》[4]，让人们清楚意识到经过近十年全球范围内的纳米科技热潮，纳电子技术已逐渐走向成熟。电子信息技术正从微电子向纳电子领域转变，纳电子技术必将取代微电子技术主导21世纪集成电路的发展。 目前，半导体集成电路的特征尺寸已进入纳米尺度范围，采用32纳米制造工艺的芯片早已问世，25纳米制造技术已正式发布，我们有理由相信相信亚20纳米时代马上就会到来。随着器件特征尺寸的减小，器件会出现哪些全新的物理效应呢？ （1）量子限制效应。当器件在某一维或多维方向上的尺寸与电子的徳布罗意波长相比拟时，电子在这些维度上的运动将受限，导致电子能级发生分裂，电子能量量子化，出现短沟道效应、窄沟道效应以及表面迁移率降低等量子特性。 （2）量子隧穿效应。当势垒厚度与电子的徳布罗意波长想当时，电子便可以一定的几率穿透势垒到达另一侧。这种全新的现象已经被广泛应用于集成电路中，用于提供低阻接触。 （3）库仑阻塞效应。单电子隧穿进入电中性的库仑岛后，该库仑岛的静电势能增大e2/2C，如果这个能量远远大于该温度下电子的热动能K B T，就会出现所谓的库仑阻塞现象，即一个电子隧穿进入库仑岛后就会对下一个电子产生很强的排斥作用，阻挡其进入。 以上这些新的量子效应的出现使得器件设计时所要考虑的因素大大增加。目
实验十四存储器扩展机读写实验 一、实验目的 （1）通过阅读并测试示例程序，完成程序设计题，熟悉静态RAM的扩展方法。 （2）了解8086/8088与存储器的连接，掌握扩展存储器的读写方法。 二、实验内容 1.实验原理（62256RAM介绍） 62256是32*8的静态存储器，管脚如图所示。其中：A0~A14为地址线，DB0~DB7为数据线，/cs为存储器的片选，/OE为存储器数据输出选通信号，/WE为数据写入存储器信号。62256工作方式如下图。 /CS /WE /OE 方式DB-~DB7 H X X 未选中高阻 L H H 读写禁止高阻 L L H 写IN L H L 读OUT 2.实验内容 设计扩展存储电器的硬件连接图并编制程序，讲字符A~Z循环存入62256扩展RAM 中，让后再检查扩展存储器中的内容。 三、程序设计 编写升序，将4KB扩展存储器交替写入55H和0AAH。 程序如下： RAMADDR EQU 0000H RAMOFF EQU 9000H COUNT EQU 800H CODE SEGMENT ASSUME CS:CODE START: PROC NEAR MOV AX,RAMADDR MOV DS,AX MOV BX,RAMOFF MOV CX,COUNT MOV DL,55h MOV AX ,0AAH REP: MOV [BX],DL INC BX MOV [BX],AX INC BX LOOP REP JMP $ CODE ENDS END START 四、实验结果 通过在软件上调试，运行时能够看到内存地址的改变，证明此扩展的程序成功实现了。 五、实验心得
计算机组成原理实验报告 实验名称双端口存储器实验专业软件工程学院计算机与软件学院 姓名徐振兴班级（2）学号069 指导老师任勇军 实验日期得分 一、实验类别 原理性+分析性 二、实验目的 ⑵了解双端口静态存储器IDT7132的工作特性及其使用方法； ⑵了解半导体存储器怎样存储和读取数据； ⑶了解双端口存储器怎样并行读写； ⑷熟悉TEC-8模型计算机中存储器部分的数据通路。 三、实验设备 ⑴TEC-8 实验系统1台⑵双踪示波器1台 ⑵直流万用表1块⑷逻辑测试笔（在TEC-8 实验台上） 1 支 四、实验电路 双端口RAM 电路由1 片IDT7132 及少许附加电路组成，存放程序和数据。IDT7132 有2 个端口，一个称为左端口，一个称为右端口。2 个端口各有独立的存储器地址线、数据线和3 个读、写控制信号： CE#、R/W#和OE#，可以同时对器件内部的同一存储体同时进行读、写。IDT7132 容量为2048 字节，TEC-8 实验系统只使用64 字节。 在TEC-8 实验系统中，左端口配置成读、写端口，用于程序的初始装入操作，从存储器中取数到数据总线DBUS，将数据总线DBUS 上的数写入存储器。当信号MEMW 为 1 时，在T 2 为1 时，将数据总线DBUS 上的数D7～D0 写入AR7～AR0 指定的存储单 元；当MBUS 信号为1 时，AR7～AR0 指定的存储单元的数送数据总线DBUS。右端口设置成只读方式，从PC7～PC0 指定的存储单元读出指令INS7～INS0，送往指令寄存器IR。 程序计数器PC 由2 片GAL22V10（U53 和U54）组成。向双端口RAM 的右端口提供存储器地址。当复位信号CLR#为0 时，程序计数器复位，PC7～PC0 为00H。当信号LPC 为1 时，在T3 的上升沿，将数据总线DBUS 上的数D7～D0 写入PC。当信号PCINC 为1 时，在T3 的上升沿，完成PC 加1。当PCADD 信号为1 时，PC 和IR 中的转移偏量（IR3～IR0）相加，在T3 的上升沿，将相加得到的和写入PC 程序计数器。 地址寄存器AR 由1 片GAL22V10（U58）组成，向双端口RAM 的左端口提供存储器地址AR7～AR0。当复位信号CLR#为0 时，地址寄存器复位，AR7～AR0 为00H。当信号LAR 为1 时，在T3 的上升沿，将数据总线DBUS 上的数D7～D0 写入AR。当信号ARINC 为1 时，在T3 的上升沿，完成AR 加1。 指令寄存器IR是1片74273（U47），用于保存指令。当信号LIR为1时，在T3的上升沿，将从双端口RAM右端口读出的指令INS7～INS0写入指令寄存器IR。 数据开关SD7～SD0用于设臵双端口RAM的地址和数据。当信号SBUS为1时，数SD7～SD0送往数据总线DBUS。 本实验中用到的信号归纳如下： MBUS 当它为1时，将双端口RAM的左端口数据送到数据总线DBUS。 MEMW 当它为1时，在T2为1期间将数据总线DBUS上的D7～D0写入双端 口RAM 写入的存储器单元由AR7～AR0指定。 LIR 当它为1时，在T3的上升沿将从双端口RAM的右端口读出的指令 INS7～ INS0写入指令寄存器IR。读出的存储器单元由PC7～PC0
实验一：扩展存储器读写实验 一.实验要求 编制简单程序，对实验板上提供的外部存贮器（62256）进行读写操作。 二.实验目的 1．学习片外存储器扩展方法。 2．学习数据存储器不同的读写方法。 三.实验电路及连线 将P1.0接至L1。CS256连GND孔。 四.实验说明 1．单片机系统中，对片外存贮器的读写操作是最基本的操作。用户藉此来熟悉MCS51单片机编程的基本规则、基本指令的使用和使用本仿真实验系统调试程序的方法。 用户编程可以参考示例程序和流程框图。本示例程序中对片外存贮器中一固定地址单元进行读写操作，并比较读写结果是否一致。不一致则说明读写操作不可靠或该存储器单元不可靠，程序转入出错处理代码段（本示例程序通过熄灭一个发光二极管来表示出错）。读写数据的选用，本例采用的是55（0101，0101）与AA（1010，1010）。一般采用这两个数据的读写操作就可查出数据总线的短路、断路等，在实际调试用户电路时非常有效。 用户调试该程序时，可以灵活使用单步、断点和变量观察等方法，来观察程序执行的流程和各中间变量的值。 2．在I状态下执行MEM1程序，对实验机数据进行读写，若L1灯亮说明RAM读
写正常。 3．也可进入LCA51的调试工具菜单中的对话窗口，用监控命令方式读写RAM，在I状态执行SX0000↓ 55，SPACE，屏幕上应显示55，再键入AA，SPACE，屏幕上也应显示AA，以上过程执行效果与编程执行效果完全相同。 注：SX是实验机对外部数据空间读写命令。 4．本例中，62256片选接地时，存储器空间为0000~7FFFH。 五.实验程序框图 实验示例程序流程框图如下： 六.实验源程序： ORG 0000H LJMP START ORG 0040H START:
实验二双端口存储器原理实验一、实验目的 （1）了解双端口静态随机存储器IDT7132的工作特性及使用方法。 （2）了解半导体存储器怎样存储和读出数据。 （3）了解双端口存储器怎样并行读写，产生冲突的情况如何。 二、实验电路 图7 双端口存储器实验电路图
图7示出了双端口存储器的实验电路图。这里使用了一片IDT7132（U36）(2048×8位)，两个端口的地址输入A8—A10引脚接地，因此实际使用存储容量为256字节。左端口的数据部分连接数据总线DBUS7—DBUS0，右端口的数据部分连接指令总线INS7—INS0。一片GAL22V10(U37)作为左端口的地址寄存器（AR１），内部具有地址递增的功能。两片４位的74HC298(U28、U27)作为右端口的地址寄存器（AR2H、AR2L），带有选择输入地址源的功能。使用两组发光二极管指示灯显示地址和数据：通过开关IR/DBUS 切换显示数据总线DBUS和指令寄存器IR的数据，通过开关AR1/AR2切换显示左右两个端口的存储地址。写入数据由实验台操作板上的二进制开关SW0—SW7设置，并经过SW_BUS三态门74HC244(U38)发送到数据总线DBUS上。指令总线INS的指令代码输出到指令寄存器IR(U20)，这是一片74HC374。 存储器IDT7132有6个控制引脚：CEL#、LRW、OEL#、CER#、RRW、OER#。CEL#、LRW、OEL#控制左端口读、写操作，CER#、RRW、OER#控制右端口读、写操作。CEL#为左端口选择引脚，低有效。当CEL# =1时，禁止左端口读、写操作；当CEL# =0 时，允许左端口读、写操作。当LRW为高时，左端口进行读操作；当LRW为低时，左端口进行写操作。当OEL#为低时，将左端口读出的数据放到数据总线DBUS上；当OEL#为高时，禁止左端口读出的数据放到数据总线DBUS上。CER#、RRW、OER#控制右端口读、写操作的方式与CEL#、LRW、OER#控制左端口读、写操作的方式类似，不过右端口读出的数据放到指令总线上而不是数据总线上。实验台上的OEL#由LRW经反相产生。当CEL#=0且LRW=1时，左端口进行读操作，同时将读出的数据放到数据总线DBUS上。当CER#=0且LRW=0时，在T3的上升沿开始进行写操作，将数据总线上的数据写入存储器。实验台上已连接T3到时序发生器的T3输出。实验台上OER#已固定接地，RRW固定接高电平，CER#由CER反相产生，因此当CER=1且LDIR=1时,右端口读出的指令在T4的上升沿打入IR寄存器。 存储器的地址由地址寄存器AR1、AR2提供，而AR1和AR2的内容根据数码开关SW0—SW7设置产生，并经三态门SW_BUS发送到数据总线时被AR1或AR2接收, 三态门的控制信号SW_BUS#是低电平有效。数据总线DBUS有5个数据来源：运算器ALU，寄存器堆RF，控制台开关SW0—SW7，双端口存储器IDT7132和中断地址寄存器IAR。在任何时刻，都不允许2个或者2个以上的数据源同时向数据总线DBUS输送数据,只允许1个(或者没有)数据源向数据总线DBUS输送数据。在本实验中，为了保证数据的正确设置和观察，请令RS_BUS# = 1, ALU_BUS = 0, IAR_BUS# = 1。AR1的控制信号是LDAR1和AR1_INC。当LDAR1 = 1时，AR1从DBUS接收地址；当AR1_INC =1时,使AR1中的存储器地址增加１；在T4的上升沿,产生新的地址；LDAR1和AR1_INC两者不可同时为１。AR2的控制信号是LDAR2和M3。当M3 =1 时，AR2从数据总线DBUS接收数据；当M3=0 时，AR2以PC总线PC0—PC7作为数据来源。当LDAR2=1时，在T2的下降沿，将新的PC值打入AR2。 三、实验设备 （1）TEC－４计算机组成原理实验系统1台 （2）双踪示波器一台 （3）直流万用表一只 （4）逻辑测试笔一支 四、实验任务 （1）按图7所示，将有关控制信号和二进制开关对应接好，仔细复查一遍，然后接通电源。 （2）将数码开关SW0—SW7（SW0是最低位）设置为00H，将此数据作为地址置入AR1；然后重新设置二进制开关控制，将数码开关SW0—SW7上的数00H写入RAM第0号单元。依此方法，在存储器10H单元写入数据10H，20H单元写入20H，30H单元写入30H，40H号单元写入40H。共存入5个数据。 使用双端口存储器的左端口，依次读出存储器第00H、10H、20H、30H、40H单元中的内容，观察上述各单元中的内容是否与该单元的地址号相同。请记录数据。注意：总线上禁止两个以上部件同时向总线输出数据。当存储器进行读出操作时，必须关闭SW_BUS三态门！而当向AR1送入地址时，双端口存储器不能被选中。 （3）通过双端口存储器右端口（指令端口），依次把存储器第00H、10H、20H、30H、40H单元中的内容置入指令寄存器IR，观察结果是否与（2）相同，并记录数据。
双端口存储器原理实验 Document serial number【UU89WT-UU98YT-UU8CB-UUUT-UUT108】
华中科技大学实验报告实验名称双端口存储器原理实验成绩 实验日期第 2 次试验指导老师陈国平 专业计科班号组别 学生姓名同组学生 一、实验目的 1.了解双端口静态存储器IDT7132的工作特性及其使用方法 2.了解半导体存储器怎样存储和读取数据。 3.了解双端口存储器怎样并行读写，并分析冲突产生的情况。 二、实验电路 图示出了双端口存储器的实验电路图。这里使用一片IDT7132（2048×8位），两个端口的地址输入A8－A10引脚接地，因此实际使用的存储容量为256字节。左端口的数据输出接数据总线DBUS，右端口的数据输出端接指令总线IBUS。 IDT7132有六个控制引脚：CEL#、LR/W#、OEL#、CER#、RR/W#、OER#。 CEL#、LR/W#、OEL#控制左端口读、写操作；CER#、RR/W#、OER#控制右端口的读写操作。CEL#为左端口选择引脚，低电平有效；当CEL#＝1时，禁止对左端口的读、写操作。LR/W#控制对左端口的读写。当LR/W#=1时，左端口进行读操作；LR/W#＝0时，左端口进行写操作。OEL#的作用等同于三态门，当OEL#＝0时，允许左端口读出的数据送到数据总线DBUS上；当OEL#＝1时，禁止左端口的数据放到DBUS。因此，为便于理解，在以后的实验中，我们将OEL#引脚称为
RAM_BUS#。控制右端口的三个引脚与左端口的三个完全类似，这里不再赘述。有两点需要说明： （1）右端口读出的数据（更确切的说法是指令）放到指令总线IBUS上而不是数据总线DBUS，然后送到指令寄存器IR。 （2）所有数据/指令的写入都使用左端口，右端口作为指令端口，不需要进行数据的写入，因此我们将右端口处理成一个只读端口，已将RR/W#固定接高电平，OER#固定接地。这两点请同学好好理解。 存储器左端口的地址寄存器AR和右端口的地址寄存器PC都使用2片 74LS163，具有地址递增的功能。同时，PC在以后的实验当中也起到程序计数器的作用。左右端口的数据和左右端口的地址都有特定的显示灯显示。存储器地址和写入数据都由实验台操作板上的二进制开关分时给出。 当LDAR#＝0时，AR在T2时从DBUS接收来自SW7－SW0的地址；当AR＋1＝1时，在T2存储器地址加1。LDAR#和AR＋1不能同时有效。在下一个时钟周期，令CEL#＝0，LR/W#＝0，则在T2的上升沿开始进行写操作，将SW7－SW07设置的数据经DBUS写入存储器。 三、实验任务 1.按图所示，将有关控制信号和二进制开关对应接好，仔细复查一遍，然后 接通电源。 2.将二进制数码开关SW7－SW0（SW0为最低位）设置为00H，将其作为存储 器地址置入AR；然后将二进制开关的00H作为数据写入RAM中。用这个 方法，向存储器的10H、20H、30H、40H单元依次写入10H、20H、30H和 40H。
存储器的工作原理 1、存储器构造 存储器就是用来存放数据的地方。它是利用电平的高低来存放数据的，也就是说，它存放的实际上是电平的高、低，而不是我们所习惯认为的1234这样的数字，这样，我们的一个谜团就解开了，计算机也没什么神秘的吗。 图2
图3 让我们看图2。这是一个存储器的示意图：一个存储器就像一个个的小抽屉，一个小抽屉里有八个小格子，每个小格子就是用来存放“电荷”的，电荷通过与它相连的电线传进来或释放掉，至于电荷在小格子里是怎样存的，就不用我们操心了，你可以把电线想象成水管，小格子里的电荷就像是水，那就好理解了。存储器中的每个小抽屉就是一个放数据的地方，我们称之为一个“单元”。 有了这么一个构造，我们就可以开始存放数据了，想要放进一个数据12，也就是00001100，我们只要把第二号和第三号小格子里存满电荷，而其它小格子里的电荷给放掉就行了（看图3）。可是问题出来了，看图2，一个存储器有好多单元，线是并联的，在放入电荷的时候，会将电荷放入所有的单元中，而释放电荷的时候，会把每个单元中的电荷都放掉，这样的话，不管存储器有多少个单元，都只能放同一个数，这当然不是我们所希望的，因此，要在结构上稍作变化，看图2，在每个单元上有个控制线，我想要把数据放进哪个单元，就
给一个信号这个单元的控制线，这个控制线就把开关打开，这样电荷就可以自由流动了，而其它单元控制线上没有信号，所以开关不打开，不会受到影响，这样，只要控制不同单元的控制线，就可以向各单元写入不同的数据了，同样，如果要某个单元中取数据，也只要打开相应的控制开关就行了。 2、存储器译码 那么，我们怎样来控制各个单元的控制线呢？这个还不简单，把每个单元的控制线都引到集成电路的外面不就行了吗？事情可没那么简单，一片27512存储器中有65536个单元，把每根线都引出来，这个集成电路就得有6万多个脚？不行，怎么办？要想法减少线的数量。我们有一种方法称这为译码，简单介绍一下：一根线可以代表2种状态，2根线可以代表4种状态，3根线可以代表几种，256种状态又需要几根线代表？8种，8根线，所以65536种状态我们只需要16根线就可以代表了。 3、存储器的选片及总线的概念 至此，译码的问题解决了，让我们再来关注另外一个问题。送入每个单元的八根线是用从什么地方来的呢？它就是从计算机上接过来的，一般地，这八根线除了接一个存储器之外，还要接其它的器件，如图4所示。这样问题就出来了，这八根线既然不是存储器和计算机之间专用的，如果总是将某个单元接在这八根线上，就不好了，比如这个存储器单元中的数值是0FFH另一个存储器的单元是00H，那么
实验5 存储器扩展实验 一、实验目的 1．掌握PC存储器扩展的方法。 2．熟悉6264芯片的接口方法。 3．掌握8031内部RAM和外部RAM的数据操作 二、实验设备 PC机、星研Star16L仿真器系统+仿真头PODPH51(DIP)、EL-Ⅱ型通用接口板实验电路，PROTEUS仿真软件。 三、实验内容 1）向外部存储器的7000H到8000H区间循环输入00～0FFH数据段。设置断点，打开外部数据存储器观察窗口，设置外部存储器的窗口地址为7000H—7FFFH。全速运行程序,当程序运行到断点处时,观察7000H—7FFFH的内容是否正确。 四、实验原理 实验系统上的两片6264的地址范围分别为：4000H～5FFFH，6000H～7FFFH，既可作为实验程序区，也可作为实验数据区。6264的所有信号均已连好。（3000H~3FFFH也可用） 五、实验方法 1、运用PROTUES软件进行虚拟仿真实验。按照实验要求用PROTUES软件绘制电路，编制程序，并通过调试。 2、运用星研仿真系统进行实际系统仿真实验。将星研仿真器与微机和目标板相互连接构成完整的硬件仿真系统，按照实验要求在通用实验板上进行硬件系统连接，并用星研仿真器进行系统仿真运行调试。 3、实验说明 在采用星研仿真时，若CPU选型为8051则，应将P2、P3口修改为总线模式（默认为IO口模式）。若为8031CPU则无此选项，因此不必修改。 4、星研仿真器设置时，注意，在项目工作环境设置选项中的存储器借出方式中，不能借用仿真器的外部数据空间（直接选择默认方式即可），否则无法正确测试实验箱上的存储器。 5、利用星研仿真器，在选择用户板外部RAM方式下，可以在存储器窗口中，通过直接对外部存储器单元的内容进行修改来确定该单元是否可用，可以修改的单元，表明用户可用，如果无法修改（无论键盘输入任何数字与字符，始终显示FF），则表明该存储单元不可用。 六、实验电路 1、PROTEUS 仿真电路
第七章 半导体存储器 数字信息在运算或处理过程中，需要使用专门的存储器进行较长时间的存储，正是因为有了存储器，计算机才有了对信息的记忆功能。存储器的种类很多，本章主要讨论半导体存储器。半导体存储器以其品种多、容量大、速度快、耗电省、体积小、操作方便、维护容易等优点，在数字设备中得到广泛应用。目前，微型计算机的内存普遍采用了大容量的半导体存储器。 存储器——用以存储一系列二进制数码的器件。 半导体存储器的分类 根据使用功能的不同，半导体存储器可分为随机存取存储器（RAM —Random Access Memory ）和只读存储器（ROM —Read-Only memory ）。 按照存储机理的不同，RAM 又可分为静态RAM 和动态RAM 。 存储器的容量 存储器的容量=字长（n ）×字数（m ） 7.1随机存取存储器（RAM ） 随机存取存储器简称RAM ，也叫做读/写存储器，既能方便地读出所存数据，又能随时写入新的数据。RAM 的缺点是数据的易失性，即一旦掉电，所存的数据全部丢失。 一． RAM 的基本结构 由存储矩阵、地址译码器、读写控制器、输入/输出控制、片选控制等几部分组成。 存储矩阵 读/写控制器 地址译码器 地 址码输片选读/写控制输入/输出 入 图7.1—1 RAM 的结构示意框图
2 1. 存储矩阵 RAM 的核心部分是一个寄存器矩阵，用来存储信息，称为存储矩阵。 图7.1—5所示是1024×1位的存储矩阵和地址译码器。属多字1位结构，1024个字排列成32×32的矩阵，中间的每一个小方块代表一个存储单元。为了存取方便，给它们编上号，32行编号为X 0、X 1、…、X 31，32列编号为Y 0、Y 1、…、Y 31。这样每一个存储单元都有了一个固定的编号（X i 行、Y j 列），称为地址。 1 1 1 1 31 31 131******** 列 译 码 器 行译码器 .. .........位线 位线 位线 位线 位线 位线 . .. . . . . X X X Y Y Y 0 1 31 131 A A A A A A A A A A 地 址 输 入 地址 输入 012 34 5 67 89 D D 数据线 . .. . 图7.1－5 1024×1位RAM 的存储矩阵 2． 址译码器 址译码器的作用，是将寄存器地址所对应的二进制数译成有效的行选信号和列选信号，从而选中该存储单元。 存储器中的地址译码器常用双译码结构。上例中，行地址译码器用5输入32输出的译码器，地址线（译码器的输入）为A 0、A 1 、…、A 4，输出为X 0、X 1、…、X 31；列地址译码器也用5输入32输出的译码器，地址线（译码器的输入）为A 5、A 6 、…、A 9，输出为Y 0、Y 1、…、Y 31，这样共有10条地址线。例如，输入地址码A 9A 8A 7A 6A 5A 4A 3A 2A 1A 0=0000000001，则行选线X 1＝1、列选线Y 0＝1，选中第X 1行第
有机浮栅存储器的工作原理 1.1 有机场效应晶体管(OFET)的基本结构和工作原理 1.1.1 有机场效应晶体管的基本结构 有机场效应晶体管的具有很多的优点：材料来源广、可以大量生产和能够实现低成本、可与柔性衬底兼容。应用前景十分广泛，如有机集成电路、存储器件、柔性显示屏等。自20世纪80年代有机场效应晶体管诞生，有机场效应晶体管得到迅速发展，到目前为止，一些有机场效应晶体管已经得到实用化的程度，在载流子迁移率、开关电流比方面已经可与非晶硅相媲美。 有机场效应晶体管按照源漏极和有机半导体的相对位置有两种结构(图2-1)底接触和顶接触，按照沟道中起传输作用的载流子的种类的不同，可以分为两种：n沟道场效应晶体管和p沟道场效应晶体管[8,9]。 图2-1 两种OFET结构：顶接触(左) 底接触(右) 1.1.2 有机场效应晶体管的工作原理 有机场效应晶体管的工作原理与无机场效应晶体管的工作原理类似。下面通过对一个顶接触的p-沟的OFET进行分析，如图2-2所示:
图2-2 有机场效应管的原理示意图 我们在栅极上施加一个相对于源极的负偏压时（源极是接地的），栅极表面出现负电荷，相应的在沟道表面感应出正电荷。当增大栅极电压时，在沟道表面形成积累层并进而形成含有可动载流子-空穴-的薄层，源漏之间的电流主要是由空穴贡献，这是与无机场效应晶体管最大的不同，通过控制栅极电压来改变沟道中空穴的数量，进而控制漏极电流[10]。 由于我们使用的是有机材料作为有源区，我们在引用传统的EEPROM的模型时必须要进行修改。在本文中，我们考虑了Pool-Frenkel效应[11]，在半导体和绝缘层接触面的电荷，接触势垒，陷阱效应，采用修正以后的漂移-扩散模型（DDM）[12]，借助TCAD求解泊松方程和连续性方程(2-1)，(2-2)，(2-3)[13]，来模拟有机场效应晶体管的电学特性。 其中为静电势，为有机材料的介电常数，G为产生率， 和分别为捕获的电子和空穴的密度，和分别为电子和空穴的 电流密度。R是电子和空穴的复合率。[14,15]，
5 大规模数字集成电路习题解答99 自我检测题 1．一个ROM 共有10根地址线，8根位线（数据输出线），则其存储容量为。 A．10×8 B．102×8 C．10×82D．210×8 2．为了构成4096×8的RAM，需要片1024×2的RAM。 A．8片B．16片C．2片D．4片 3．哪种器件中存储的信息在掉电以后即丢失？ A．SRAM B．UVEPROM C．E2PROM D．PAL 4．关于半导体存储器的描述，下列哪种说法是错误的。 A．RAM读写方便，但一旦掉电，所存储的内容就会全部丢失 B．ROM掉电以后数据不会丢失 C．RAM可分为静态RAM和动态RAM D．动态RAM不必定时刷新 5．有一存储系统，容量为256K×32。设存储器的起始地址全为0，则最高地址的十六进制地址码为3FFFFH 。 6．真值表如表T5.6所示，如从存储器的角度去理解，AB应看为地址，F0F1F2F3应看为数据。 表T5.6 习题 1．在存储器结构中，什么是“字”？什么是“字长”，如何表示存储器的容量？ 解：采用同一个地址存放的一组二进制数，称为字。字的位数称为字长。习惯上用总的位数来表示存储器的容量，一个具有n字、每字m位的存储器，其容量一般可表示为n ×m位。 2．试述RAM和ROM的区别。 解：RAM称为随机存储器，在工作中既允许随时从指定单元内读出信息，也可以随时将信息写入指定单元，最大的优点是读写方便。但是掉电后数据丢失。 ROM在正常工作状态下只能从中读取数据，不能快速、随时地修改或重新写入数据，内部信息通常在制造过程或使用前写入， 3．试述SRAM和DRAM的区别。 解：SRAM通常采用锁存器构成存储单元，利用锁存器的双稳态结构，数据一旦被写
科技学院 课程设计实验报告 ( 2014--2015年度第一学期) 名称：计算机组成原理综合实验题目：存储器和I/O扩展实验 院系：信息工程系 班级： 学号： 学生姓名： 指导教师：李梅王晓霞 设计周数：一周 成绩： 日期：2015 年1 月
一、目的与要求 1. 内存储器部件实验 （1）熟悉ROM芯片和RAM芯片在功能和使用方法等方面的相同和差异之处；学习用编程器设备向EEPROM芯片内写入一批数据的过程和方法。 （2）理解并熟悉通过字、位扩展技术实现扩展存储器系统容量的方案； （3）了解静态存储器系统使用的各种控制信号之间正常的时序关系； （4）了解如何通过读、写存储器的指令实现对58C65 ROM芯片的读、写操作； （5）加深理解存储器部件在计算机整机系统中的作用。 2. I/O口扩展实验 学习串行口的正确设置和使用。 二、实验正文 1．主存储器实验内容 1．1实验的教学计算机的存储器部件设计（说明只读存储器的容量、随机读写器的容量，各选用了什么型号及规格的芯片、以及地址空间的分布） 在教学计算机存储器部件设计中，出于简化和容易实现的目的，选用静态存储器芯片实现内存储器的存储体，包括唯读存储区（ROM，存放监控程序等） 和随读写存储区（RAM）两部分，ROM存储区选用4片长度8位、容量8KB 的58C65芯片实现，RAM存储区选用2片长度8位、容量2KB的6116芯片 实现，每2个8位的芯片合成一组用于组成16位长度的内存字，6个芯片被分 成3组，其地址空间分配关系是：0-1777h用于第一组ROM，固化监控程序， 2000-2777h用于RAM，保存用户程序和用户数据，其高端的一些单元作为监 控程序的数据区，第二组ROM的地址范围可以由用户选择，主要用于完成扩 展内存容量（存储器的字、位扩展）的教学实验。 1．2扩展8K字的存储空间，需要多少片58C65芯片，58C65芯片进行读写时的特殊要求 要扩展8K字的存储空间，需要使用2片（每一片有8KB容量，即芯片内由8192个单元、每个单元由8个二进制位组成）存储器芯片实现。对 58C65 ROM芯片执行读操作时，需要保证正确的片选信号（/CE）为低点平， 使能控制信号（/OE）为低电平，读写命令信号（/WE）为高电平，读58C65 ROM 芯片的读出时间与读RAM芯片的读出时间相同，无特殊要求；对58C65 ROM 芯片执行写操作时，需要保证正确的片选信号（/CE）为低电平，使能控制信 号（/OE）为高电平，读写命令信号（/WE）为低电平，写58C65 ROM芯片的 维持时间要比写RAM芯片的操作时间长得多。为了防止对58C65 ROM芯片执 行误写操作，可通过把芯片的使能控制引脚（/OE）接地来保证，或者确保读 写命令信号（/WE）恒为高电平。 1．3在实验中思考为何能用E命令直接写58C65芯片的存储单元，而A命令则有时不正确；
6 习题参考答案 6.1 ROM 有哪些种类？各有何特点？ 6.2 指出下列的ROM 存储系统各具有多少个存储单元，应有地址线、数据线、字线和位线各多少根？ 6.3 一个有16384个存储单元的ROM ，它的每个字是8位。试问它应有多少个字？有多少根地址线和数据线？ 6.4 已知 ROM 如图6.21所示，试列表说明ROM 存储的内容。 A 1 A 图6.21 题6.4的图 解： 存储的数据为01、11、00、10 6.5 ROM 点阵图及地址线上的波形图如图6.22所示，试画出数据线D 3～D 0上的波形图。 A 1 A 0 图6.22 题6.5的图
解： 10A A 3210D D D D 0 00 11 01 10 0 1 11 1 1 00 1 0 0 1 0 1 1 A 1A 0 D 0 D 1D 2 D 3 6.6 试用ROM 设计一个组合逻辑电路，用来产生下列一组逻辑函数。画出存储矩阵的 点阵图。 D B D B Y D B D A C D C B B A Y D C A D B A D C B A Y D ABC D C AB D C B A D C B A Y +=+++=++=+++=4321 解： 1234(5,10,13,14)(9,10,11,13) (1,3,4,5,6,7,9,10,11,13,14)(1,3,4,6,9,11,12,14) Y ABCD ABCD ABCD ABCD m Y ABCD ABD ACD m Y AB BCD ACD BD m Y BD BD m =+++=∑=++=∑=+++=∑=+=∑ A B C D Y 4 Y 3 Y 2 Y 1 输出 6.7 试用ROM 设计一个实现8421BCD 码到余3码转换的逻辑电路，要求选择EPROM 的容量，画出简化阵列图。 解：列写真值表，作电路图，选用16×4的EPROM 。
双端口存储器原理实验
华中科技大学实验报告 实验名称双端口存储器原理实验成绩 实验日期第2次试验指导老师陈国平 专业计科班号组别 学生姓名同组学生 一、实验目的 1.了解双端口静态存储器IDT7132的工作特性及其使用方法 2.了解半导体存储器怎样存储和读取数据。 3.了解双端口存储器怎样并行读写，并分析冲突产生的情况。 二、实验电路 图3.2 双端口存储器实验电路图 图3.2示出了双端口存储器的实验电路图。这里使用一片IDT7132（2048×8位），两个端口的地址输入A8－A10引脚接地，因此实际使用的存储容量为256字节。左端
口的数据输出接数据总线DBUS，右端口的数据输出端接指令总线IBUS。 IDT7132有六个控制引脚：CEL#、LR/W#、OEL#、CER#、RR/W#、OER#。CEL#、LR/W#、OEL#控制左端口读、写操作；CER#、RR/W#、OER#控制右端口的读写操作。CEL#为左端口选择引脚，低电平有效；当CEL#＝1时，禁止对左端口的读、写操作。LR/W#控制对左端口的读写。当LR/W#=1时，左端口进行读操作；LR/W#＝0时，左端口进行写操作。OEL#的作用等同于三态门，当OEL#＝0时，允许左端口读出的数据送到数据总线DBUS上；当OEL#＝1时，禁止左端口的数据放到DBUS。因此，为便于理解，在以后的实验中，我们将OEL#引脚称为RAM_BUS#。控制右端口的三个引脚与左端口的三个完全类似，这里不再赘述。有两点需要说明： （1）右端口读出的数据（更确切的说法是指令）放到指令总线IBUS上而不是数据总线DBUS，然后送到指令寄存器IR。 （2）所有数据/指令的写入都使用左端口，右端口作为指令端口，不需要进行数据的写入，因此我们将右端口处理成一个只读端口，已将RR/W#固定接高电平，OER#固定接地。这两点请同学好好理解。 存储器左端口的地址寄存器AR和右端口的地址寄存器PC都使用2片74LS163，具有地址递增的功能。同时，PC在以后的实验当中也起到程序计数器的作用。左右端口的数据和左右端口的地址都有特定的显示灯显示。存储器地址和写入数据都由实验台操作板上的二进制开关分时给出。 当LDAR#＝0时，AR在T2时从DBUS接收来自SW7－SW0的地址；当AR＋1＝1时，在T2存储器地址加1。LDAR#和AR＋1不能同时有效。在下一个时钟周期，令CEL#＝0，LR/W#＝0，则在T2的上升沿开始进行写操作，将SW7－SW07设置的数据经DBUS 写入存储器。 三、实验任务 1.按图3.2所示，将有关控制信号和二进制开关对应接好，仔细复查一遍，然 后接通电源。 2.将二进制数码开关SW7－SW0（SW0为最低位）设置为00H，将其作为存储器 地址置入AR；然后将二进制开关的00H作为数据写入RAM中。用这个方法， 向存储器的10H、20H、30H、40H单元依次写入10H、20H、30H和40H。 3.使用存储器的左端口，依次将第2步存入的5个数据读出，观察各单元中存 入的数据是否正确。记录数据。注意：禁止两个或两个以上的数据源同时向 数据总线上发送数据！在本实验中，当存储器进行读出操作时，务必将 SW_BUS#的三态门关闭。而当向AR送入数据时，双端口存储器也不能被选中。 4.通过存储器的右端口，将第2步存入的5个数据读出，观察结果是否与第3 步结果相同。记录数据。 5.双端口存储器的并行读写和访问冲突。 将CEL#、CER#同时置为0，使存储器的左右端口同时被选中。当AR和PC的地址不相同时，没有访问冲突；地址相同时，由于都是读操作，也不会冲突。如果左右端口地址相同，且一个进行读操作，一个进行写操作，就会发生冲突。检测冲突的方法：观察两个端口的“忙”信号输出指示灯BUSYL#和BUSYR#。BUSYL#/BUSYR#灯亮（为0）时，不一定发生冲突，但发生冲突时，BUSYL#/BUSYR#必定亮。