是德科技
ADS 克服信号和电源完整性挑战的
10 种方法
技术概述
Keysight EEsof EDA 的先进设计系统（ADS）软件是全球闻名的电子设计自动化软件，是射频、微波和高速数字应用的理想选择。为了提高效率，ADS 采用了一系列新技术，其中包括两个电磁（EM）软件解决方案，专门用于帮助信号和电源完整性工程师提高 PCB 设计中的高速链路性能。以下列出了 ADS 帮助工程师克服信号和电源完整性挑战的 10 种方法。
1. ADS 为您的 SI EM 表征提供出色的速度和准确性.....................................................第 2 页
2. ADS 简化部件 S 参数文件的使用................................................................................第 4 页
3. ADS 提供先进的通道仿真器技术................................................................................第 6 页
4. ADS 立身于技术（如 PAM-4）潮头 .............................................................................第 9 页
5. ADS 加速 DDR4 仿真方法 ...........................................................................................第 12 页
6. ADS 将电源交到设计人员（PI 分析）手中 ...................................................................第 15 页
7. ADS 可实现平坦的 PDN 阻抗响应 ..............................................................................第 18 页
8. ADS 提供电热仿真 .......................................................................................................第 21 页
9. ADS 有一个互连工具箱（Via Designer 和 CILD）..............................................................第 22 页
10. ADS 传递是德科技理念：
人力资源、硬件和软件资源的结合，开启测量新视野..................................................第23 页
1. ADS 为您的 SI EM 表征提供出色的速度和准确性
在精确表征高速通道的损耗和耦合时，通常会使用电磁（EM）技术。随着数据速率提升，我们面临的一个主要困境是选择使用哪种 EM 技术。全波通用 EM 仿真工具可在高频下提供所需的精度。用于 SI 分析的 3D-EM 技术的限制因素是 PCB 设计的规模和复杂性。高密度电路板需要花大量时间去手动简化版图，根据所需仿真的信号网络进行切板，并在实际的时间内（通常要很多小时）优化网格得到准确的仿真结果。设计人员一次只能验证电路板的一小部分。
相比之下，混合仿真器则要快得多，并且可以覆盖电路板上更大的网络范围。然而，仿真是否能够与测量很好地关联，这个问题始终存在。此外，使用简化方法还让您错过了哪些 EM 效应？
ADS 推出了两种 EM 分析解决方案— SIPro 和 PIPro，它们专门为克服这些挑战而设计。SIPro 侧重于对大型、复杂的高速 PCB 上的高速链路进行 SI EM 分析，而 PIPro 则侧重于对配电网络（PDN）进行 PI EM 分析，包括直流 IR 压降分析、交流 PDN 阻抗分析和电源面共振分析。
尤其是，SIPro 采用了复合 EM 技术，提供比通用 EM 解决方案容量更高的纯 EM 分析。它可以捕获所有相关的 EM 效应，如过孔之间的耦合、过孔到微带转换以及信号到地/电源面耦合。SIPro 和 PIPro EM 仿真器套件都提供了网络驱动的用户界面，设计人员可以在这个界面上快速选择他们想要仿真的网络，以及电源面和接地面及元器件，并且无需花费时间或精力在仿真之前手动编辑或操作版图对象。端口也可以自动设置。利用这一流程，设计人员只需不超过 20 次点击，就能迅速完成从版图到获得仿真结果的过程（图 1）。
图 1. SIPro 得出的结果其准确性接近全波 3D-EM 解决方案，但花费的时间只有后者的一小半。
完成 EM 仿真后，设计人员可以快速绘制 S 参数（单端和混合模式）、TDR/TDT 和串扰的图形。这样，他们就能快速评测 EM 模型是否经过充分表征，以及通道是否正常。只需单击一次，即可利用自动生成原理图功能将 EM 模型反向注释为 ADS 原理图，使其通过一个简单的流程便能随时用于瞬态和通道仿真。凭借这些功能，SIPro 可为当今的设计人员提供他们所需
的速度和准确性，从现更高效的工作流程。
蓝色 = FEM 红色 = SIPro
SIPro ： 1GB ，6 秒/频率点
全波 3D-EM ：8 GB ，12 分钟/频率点
频率（GHz ）
d B ($F E M _C u t _d a t a ..S (1,1))d B (S (1,1))
2. ADS 简化部件 S 参数文件的使用
设想您刚刚为自己正在考虑的一个部件（如用于背板的高速连接器）下载了 S 参数文件。该部件有很多端口，因此您首先想要检查数据的质量，然后用它进行仿真。您如何在原理图中连接它？哪些端口要配对？
通常的做法可能是在文本编辑器中打开数据。但是，有了 ADS 的 S 参数检查器之后，设计人员现在可以轻松查看任何 S 参数文件的内容，而无需设置 S 参数测试台仿真。这使设计人员可以直接绘制他们希望看到的各种关系，并能显示每个引脚对应的端口名称。它还告诉设计人员该文件是无源的还是互易的，以及文件中的数据点数量和覆盖的频率范围。设计人员甚至可以使用 S 参数检查器来重命名端口、对端口进行重新排序和减少端口的数量，以便他们保存一个更有用的新 S 参数文件（图 2）。
图 2. 使用 S 参数检查器，设计工程师可以轻松重命名端口、对端口进行重新排序和减少端口的数量。
除了 S 参数检查器之外，最近的更新也让使用 S 参数文件进行 ADS 仿真变得更加容易。新的 SnP 组件将文件中的端口名称直接读取到符号上（图 3）。设计人员可以自由选择引脚的方向，以便所有输入都位于一侧，所有输出都位于另一侧。这样做的结果是可以避免电线的交叉。在此之后，设计人员要做的就是查看、编辑、放置、仿真、绘图和完成等操作（图 4）。
图 3. ADS 的 SnP 组件将文件中的端口名称直接读取到符号上，并允许您选择引脚方向。
图 4. 使用 S 参数检查器和 SnP 组件，下载和使用部件的 S 参数文件就剩下查看、编辑、放置、仿真、绘图和完成等操作。
3. ADS 提供先进的通道仿真器技术
艰巨的技术挑战催生了突破性的新技术。对于 ADS 的通道仿真功能来说，情况确实如此。由于瞬态仿真（SPICE）无法满足模板裕量测量的需求，达不到非常低的比特误码率（BER），为了满足高速链路设计的需要，通道仿真应运而生。
在通道仿真之前，瞬态仿真是仿真高速链路设计的主要方法。然而，设计人员要克服困难重重的技术挑战：当误码率为 1e-9、1e-12 或 1e-16 时，我的裕量如何？这些问题超出了瞬态仿真的能力范围，因为所需的时间步骤数量超出了实际采用的方法极限。通过通道仿真计算 BER 曲线是解决这一挑战的方法之一。
ADS 在通道仿真方面的技术优势始于 Fangyi Rao 博士在 2006 年获得的专利技术—在带宽有限的频域模型中纠正无源性，同时确保因果关系。Rao 博士的工作确保 ADS 成为在一个原理图中处理 S 参数模型与电路模型组合级联的更精准解决方案。在这项专利发布之后，通道仿真继续快步创新：
–2009 年，逐位通道仿真发布。
–2010 年，统计通道仿真发布。
–2011 年，引入 IBIS-AMI 对通道仿真的支持。
–2012 年，关于细致处理发射机抖动机制（如有损通道引起的抖动放大）的 IEEE 论文发表，作者为 Rao 博士。
时至今日，创新的步伐仍在继续，ADS 的通道仿真器被广泛视为行业标准。ADS 进一步拓展通道仿真器的功能。要更好地了解这些功能，请参阅以下两个示例：
示例 1：设计人员 A 经常处于早期的版图前期设计阶段，没有选择特定的 IC 厂商。IBIS-AMI 发射机（Tx）模型在链路的一端，但是另一端没有合适的 IBIS-AMI 接收机（Rx）模型。重点是通道设计和需要提出某些版图约束条件，但是在接收机设置方面没有专业技术经验。他希望使用 ADS 中的通用接收机组件（Diff_Tx），该组件可以计算接收机的最佳 FFE 和 DFE 抽头，甚至可以自适应调整接收均衡。
解决方案：在 ADS 中，设计人员可以使用 ADS 中的通用接收机组件（Diff_Tx），它可以计算接收机的最佳 FFE 和 DFE 抽头，甚至可以自适应调整接收均衡。ADS 允许设计人员混合搭配IBIS-AMI 模型和非 AMI 通用内置模型以及 SPICE（图 5）。此外，通道仿真器现在直接支持IBIS 包（.pkg）条目，并且支持的范围比以前更广泛。它甚至可以在正式的 IBIS 解析程序发布之前便为 IBIS v6.1 提供标准前的支持。IBIS 模型的超频就是新 v6.1 内容的一个例子。
图 5. 借助 ADS ，设计人员可以混合搭配使用 IBIS 、IBIS-AMI 、SPICE 和通用内置模型中的模型。
示例 2：设计人员 B 希望根据特定的链路规范进行设计，并且需要 Tx 和 Rx 模型。
解决方案：ADS 包含用于 PCIe3、USB 3.1 和 100GbE 标准的 IBIS-AMI Tx 和 Rx 模型。这些模型附带一致性测试台和/或工作区模板。两个主要示例是用于 MIPI ? C-PHY SM 、D-PHY SM 和 M-PHY ? 的模板，以及用于 PCIe 3 标准 EQ 预设置的工作区，这些工作区已添加到 PCIe 3 一致性测试台中，可以用于批处理模式的仿真（图 6 和图 7）。
图 6. ADS 为 MIPI M-PHY
仿真提供了一个模板。
- 参数化仿真设置
? 速度等级 1~4，A 和 B ? 大和小 Tx 幅度? 负载端接或非负载端接- 互连模型
? 每个 M-PORT 上 10 个引脚，总共 5 个通道，有通道间或通道内耦合? 在模型中包括 TxRx 封装、PCB 走线和过孔
传输线互连
索引
重新排列（高）
时间（ps ）
密度
重新排列（宽）
图 7. ADS 拥有用于 PCIe 3 标准的 EQ 预设置，其已添加到 PCIe 3 CTB 中。
时间（ns ）
预设置 编号
前冲
去加重
通道
验证 DUT 能够生成所有预设置，且均衡电平符合规范要求
预设置 P0
预设置 P5
预设置 P1
预设置 P6
预设置 P2预设置 P7
预设置 P3
预设置 P8
预设置 P4
预设置 P9
时间（ps ）
时间（ps ）
时间（ps ）
时间（ps ）
时间（ps ）
时间（ps ）
时间（ps ）时间（ps ）时间（ps ）时间（ps ）
p r e 0D e n s t y
p r e 1D e n s t y
p r e 2D e n s t y
p r e 3D e n s t y
p r e 9D e n s t y
p r 80D e n s t y
p r 7D e n s t y
p r 6D e n s t y
p r e 5D e n s t y
p r 4D e n s t y
4. ADS 立身于技术（如 PAM-4）潮头
对于某些人而言，设计消费类产品时遇到的日常 SI 挑战无外乎降低复杂性，保护链路性能，同时降低生产成本。他们想方设法在使用便宜的有损材料且走线密集的印刷电路板中集成各种标准的高速链路。对于其他人而言，SI 挑战在于研究如何使用低损耗材料和制造工艺提高传输距离和速度，如生产数据中心使用的高速背板。背板上的走线通常采用更昂贵的制造方案，如背钻过孔 — 走线有足够的间距，在传输线上方和下方均具有界限明确的接地参考（通过过孔缝合良好，并且主要是实心面）。那么关键问题就变成了：对于材料和过孔设计以及制造厂的工艺变化，我需要知道什么，才能使链路达到 50 Gbps 的稳定速率？
当然，这两类 SI 专用软件也有很多的相似点。IP 路由器/服务器产品所面临的市场压力，要求它们的设计能够实现处理能力更强，而比特成本更低。随着我们对于数据的渴求增加，技术也需要齐头并进。但是，想要达到更快速率，以及在典型背板的距离内提供单一的 100 Gbps 电通道，这已经超越了现有技术的能力。为了达到所期望的数据速率，我们需要添加更多的数据通道。问题就再次回到了如何在电路板上走线了，因为 PCB 上已经没有多余的空间可以添加通道。消费类产品的设计人员也面临同样的问题。
主要的解决方案可能是采用与非归零（NRZ ）完全不同的信令标准，如图 8 所示，即用于高速串行链路的脉冲幅度调制（PAM ）。它代表业界迈出了革命性的一步；然而，它也带来了一系列独特的挑战。例如，我们能以 28 Gbaud 发送一个 PAM-4 符号（每个电平代表两个原始比特），然后在另一端收到 56 Gbps 。这样做的代价是集成电路功耗更大，信号本身的信噪比（SNR ）降低，并且接收机的设计更为复杂。
图 8. PAM-4 是替代 NRZ 的可行方案。
频率（GHz ）
频率（GHz ）
幅度（d B ）
幅度（d B ）
在接收机体系结构中，有三个限幅器判定信号是否超出 3 个阈值。为了改善符号误码率（SER ），接收机可以独立控制每个判定限幅器，对判定的电压阈值进行自适应调整。此外，每个限幅器的采样时间可以分别调整，以应对偏离中心的眼图。时序也可以进行自适应调整。但是，在这样复杂的环境下，您如何进行 PAM-4 链路仿真？
答案是双重的。克服这一挑战需要 EDA 厂商始终紧跟技术发展趋势，提供能够仿真和测量 PAM-4 信号的解决方案。Keysight EDA 就是这样一个值得信赖的供应商。它在 IBIS v6.1 标准制定之前便为 PAM-4 IBIS-AMI 模型提供通道仿真器技术。并且，它提供的 PAM-4 仿真技术是通过与领先 PAM4 集成电路厂商密切合作、共同设计完成的，这种技术能充分表征接收机的预期特性（图 9）。
为了测量 PAM-4 信号，Keysight EDA 的 ADS 提供通道仿真算法来测量每个眼图的 SER 曲线图，为每个眼图提供时序和电压曲线。
图 9. ADS 支持 PAM-4 仿真。
ADS 中的通道仿真算法与是德科技测试仪器中使用的测量算法相同。此外，ADS 通道仿真得到的波形可以传输给 Keysight FlexDCA ，以便进行仿真与测量的关联。（关于此过程的更多信息，请参阅是德科技的 Heidi Barnes 发表的 DesignCon 2016 论文：https://www.doczj.com/doc/1e1053381.html,/litweb/pdf/5992-1320EN.pdf ）。在此，Keysight EEsof EDA 提供了一种方法来校准仿真和测量结果，进而实现更快的数据速率。
时间（ps ）
时间（ps ）
时间（ps ）
比特
限幅器阀值水平
密度
T i m i n g B a t h t u b 0T i m i n g B a t h t u b 1T i m i n g B a t h t u b 2
A M I R x _P A M 4_U p p e r T h r e s h o l d A M I R x _P A M 4_L o w e r T h r e s h o l d A M I R x _P A M 4_C e n t e r T h r e s h o l d
B E R
C o n t o u r 0B E R C o n t o u r 1B E R C o n t o u r 2
测量WidthAtBER0WidthAtBER1WidthAtBER2HeightAtBER0HeightAtBER1HeightAtBER2CrossingLevel0CrossingLevel1CrossingLevel2
总结
图 10. ADS 通道仿真波形可以传输到 FlexDCA 中，进行仿真与测量的关联。
PAM-4 仿真与测量关联方法
IBIS-Ami 通道仿真
DUT 测量
DCA Rx 上的 PAM-4
Rx 上的 PAM-4
包括 FFE 的 Tx
包括 FFE 的 AWG Tx
将仿真的 Tx 波形
下载到 AWG
比较仿真结果与测量结果
5. ADS 加速 DDR4 仿真方法
通常，DDR 仿真工具包中最重要的工具就是 SPICE （瞬态）仿真。信号间的时延（偏移）、数据线、命令/地址线和控制线上的建立和保持时间（需要多长时间才能达到高电压阈值，以及能在该阈值上保持多久）等测量，对于存储器设计人员而言都十分熟悉。但是，这些同样的设计方法在 4266 MHz 上是否与在 1333 MHz （DDR3）一样适用？这个问题的答案具有双重性，因为 DDR4 JEDEC 规范中沿用了一部分传统测量，同时也采用了一部分全新的、改进过的测量。
问题在于，在更快的速度下，随机性抖动和确定性抖动影响更大，占据了眼图（即单位间隔（UI ））中相当大的比例，如图 11 所示。物理长度相同的走线此时在任意时间点上传输的比特数更多（例如电长度更长 ＝ 波长更多），这意味着任何阻抗不匹配（一个比特的反射）都会导致符号间干扰（ISI ），从而影响其后更多的比特。邻近走线的串扰只是增加了干扰（图 12）。
图 11. 在更快的速度下，随机性抖动和确定性抖动会占据眼图中相当大的比例。
时间（ps ）时间（ps ）时间（ps ）
时间（ns ）
5” DQ 线
103 比特迹线曲线图1016 比特迹线曲线图
3 条数据线的单一比特响应
反射 + 串扰
串扰
图 12. 阻抗不匹配导致 ISI 。来自附近走线的串扰增加了干扰。
作为设计人员，您可以使用瞬态仿真器仿真通过通道的 1 百万比特，并成功通过所有传统测试。然后，您可能使用新的随机比特流进行第二次仿真，却不能通过其中某项测试，这是为什么呢？首先，这就是随机性抖动的本质，它的统计曲线图有一个长拖尾。一致性极限值要有多大的裕量才足以确保稳健运行？其次，当我们从 ISI 中发现眼图质量的最大下降时，仿真的比特流组合数量呈指数级增长；也就是说，这是比特流码型的“最坏情况”。最坏情况的比特流是受干扰线和每个串扰干扰线上的一组独特的数据码型，这会导致眼图严重坍塌。
从另一方面讲，我们需要可靠的高性能存储器系统。大多数人都了解存储器所起到的关键作用，并且亲身经历过因存储器故障导致的系统崩溃。这就是 JEDEC 针对数据线推出全新 BER 接收机模板测试的原因。一致性测试模板的概念借鉴了高速串行通信标准。它允许将数据线设计为满足 BER 目标（1e-16 和更低），而无须受到设计约束条件的过多限制，否则会增加成本并延缓产品上市。
这样就带来了一个重要问题：在仿真中，您如何对模板的一致性进行检查？Keysight EDA 提供了一款专为此任务设计的新型 DDR 总线仿真器。它是用于并行总线的逐位通道仿真器（图 13）。它可以一次表征所有发射机路径，并计算接收端每个眼图的 BER 曲线图，同时测量模板裕量。该仿真器的独特之处在于它可以正确处理单端信号上不对称的上升沿和下降沿。此外，发射机和接收机模型可用于驱动 IBIS 模型，或与 SPICE 模型混合使用。仿真器的速度使得它能够在许多版图前期任务中代替瞬态仿真，在这些任务中，设计人员要扫描多个参数（通道配置）或进行调查以改善性能。它与批仿真一起可用作版图前期设计探索的有用工具，也可以用于版图后期的一致性验证。
为了对这些功能做进一步补充，ADS 现在增加了对接收机均衡（CTLE 、FFE 、n 抽头 DFE ）的内置支持，如图 14 所示。这一需求主要来自开发存储器控制器集成电路的企业，他们尝试最大限度提高链路裕量，尤其是针对线路较长的服务器存储器体系结构上的 DQ 、DQS 和 CLK 信号。是德科技的优势在于它能够提供包含均衡的单端接收机模型，该模型不会干扰精确通道仿真的线性时不变要求。
图 14. ADS 引入了对接收机均衡的支持，以加速 DDR4 仿真。
图 13. Keysight EEsof EDA 的 DDR 总线仿真器是用于并行总线的逐位通道仿真器。
D D R 4 模板密度
时间（ns ）
写入
控制器
封装
电路板
DRAM
6. ADS 将电源交到设计人员（PI 分析）手中
近年来，电源完整性（PI）已发展出自己的专门技术领域。简而言之，它的目标是确保系统中的集成电路接收到所需的电压和足够的电流，以便正确地工作。首先是确定能否为有需求的每个集成电路（如接收机）提供正确的直流电压和电流。一开始，这项任务看起来只需非常简单的计算。然而，电源完整性已经成为现代高速系统中与日俱增的挑战，它主要受到以下两个方面的影响：
1. 器件集成度更高，集成电路电源电压更低
–电压越低，每个器件引脚上需要的电流就越大，从而导致直流压降越大。
–电压越低，控制 DC-IR 压降的要求就越严，以满足接收机的± 5% 典型电压要求，这意味着允许的直流压降更小。
–器件集成度越高，集成电路周围的走线就越致密，从而导致电源网络中的电流密度更高，直流压降也更大
2. 收缩 PCB 实现更小的外形尺寸。PCB 上的空间更小，使得信号走线更加密集，没有多少
地方留给宽敞的电源面。这样的结果是，电源面和接地都被其他网络过孔周围的间隙孔（反焊盘）穿透（图 15）。由于层面有很多孔洞，显然可供电流流动的路径现在更细，因此，它的电阻更大，导致直流压降也更大。
图 15. 如果 PCB 的尺寸收缩，电源面和接地都被间隙孔大量穿透。
过去，在笔记本上进行计算就已经足以处理 PI。然而，在现代设计中，一个真正的 PI-DC 仿真器需要考虑到配电网络（PDN）的实际物理版图以及材料的输入，如过孔的电镀厚度（因为过孔的金属厚度对直流压降计算有很大影响）。
EM 仿真器的 PIPro 套件为此提供了出色的解决方案。有了专用的 PI-DC 仿真器之后，只需几秒钟，设计人员就可以看到反馈信息，确切掌握所选电源和接地网的电压分布情况（图 16）。
图 16. 设计人员能在几秒钟内看到所选电源和接地网的分布情况。
ADS 还允许设计人员检查通过各个过孔的电流以及特定位置的电压和电流，例如接收机和电压调整模块（VRM）上的各个引脚。这些信息通过可排序表格报告。承载过多电流的过孔可以在版图中突出显示以便识别（图 17）。
图 17. 承载过多电流的过孔可以在版图中突出显示以便识别。
在直流环境下，设计人员通常尝试设计电阻为低 m?（例如小于 100 m?）的 PDN。通过查看电流密度，找出电阻较高的区域，能立即为他们如何更好地改进设计提供参考。ADS 让这一切美梦成真（图 18）。
图 18. 借助 ADS，设计人员可以轻松找出电阻较高的区域。
电源电压调整模块（VRM）的位置是设计的关键。一个 VRM 可以为多个接收机供电，某些VRM 可能配有“感应线”，也就是从靠近接收机的主 PDN 而来的反馈线。感应线为 VRM 提供输出电压电平信息，以便对输出电压进行相应的调整。这样就带来了一个问题：如何检查VRM（配有感应线）是否给最远的接收机提供了足够的电压，同时又不会给最近的接收机提供过高电压？
有了 ADS，设计人员可以使用 PIPro 自动生成的原理图来获得 PDN 的 EM 精确模型以及 VRM 和接收机的电路模型。然后，设计人员必须调谐 VRM，来验证输出电压设置是否能够满足各接收机的要求（图 19）。
图 19. 借助 PIPro，设计人员可以检查 VRM（配有感应线）是否给最远的接收机提供足够的电压，同时又不会给最近的接收机提供过高电压。
7. ADS 可实现平坦的 PDN 阻抗响应
虽然从直流角度考虑电源完整性非常重要，但是，从交流角度考虑也同样重要。在 PDN 中，
有多个集成电路用作接收机，每个集成电路以不同的频率开关。它们的电流消耗不是恒定的，
根据所进行的操作，负载随时间从低阻抗变为高阻抗。当接收机切换到低阻抗时，VRM 做出
响应并提供额外电流所需的时间受到 PCB 上电信号速度的限制。其传播速度大约为 166 ps/英
寸，意味着如果信号源和接收机之间相距 6 英寸，那么在响应开关器件突然的阻抗变化时会产
生约 1 ns 的时延（图 20）。
电容开关器件
~1 ns 响应时间
图 20. 如此处所示，信号源和接收机之间有 6 英寸的间隔，响应开器件突然的阻抗变化会有约 1 ns 的
时延。
通过缩短间隔并在 VRM 和接收机之间放置更多的去耦电容，我们可以提供电荷的本地存储，
将突发电流请求时的响应时间控制到最短。在理想情况下，我们可以将大容量电容置于 VRM
附近，中等容量电容置于板上集成电路周围，而将小容量电容置于封装内，同时集成电路上已
经存在片上电容。电容的大小也会影响我们尝试提供电源的工作频率（分别为低频、中频和高
频）。
描述这种情形的另一种方法是，假设电流到达接收机并通过接地网返回，这个电流回路就会产
生一个磁场，能够储存能量。该磁场能阻止电流的进一步变化，换句话说就是存在电感。此电
流回路的电感与回路的长度成正比。电流回路越长，电感就越高。PDN 阻抗 Z = R + jωL - j/
jωC，其中，ω是角频率。我们可以看到，在高频下，电感会导致 PDN 的阻抗升高，但这可
以通过小电容（nF 和 pF）抵消。也就是说，如果以高频开关接收机，且电流回路较长，那么
接收机不会收到它所需的额外电流，除非我们有一个工作在该频率下的本地电容。
遵循集成电路厂商的指导和/或在电路板上放置尽可能多的去耦电容并不足以打造强大的 PDN
设计。实际上，有两个关键因素需要考虑。第一个因素是物料清单（BOM）。由于板上有多
个 PDN 且空间有限，同时考虑到降低制造成本的压力，在 PDN 的设计上没有多少裕量可留。
利用仿真推断同一 PDN 上不同电容之间的耦合，可以立即让设计人员知道电容之间的回路电
感是高还是无关紧要。如果没有去耦电容的回路阻抗很小，那么可以去掉去耦电容。
第二个要考虑的因素是，电容绝不仅仅是电容。表面贴装电容总会有等效串联电阻（ESR ）和等效串联电感（ESL ）。这意味着，SMT 元器件与频率有很大关系。实际上，随机放置额外的去耦电容不是一个好主意，因为它会导致 PDN 内出现多余的谐振。
想要进行非常精确的 PDN 仿真，我们强烈建议使用 SMT 部件的 S 参数模型（图 21）。但是，请注意，当我们有两个物理距离上接近，且具有不同 ESR 值的去耦电容时，结果可能非常令人吃惊。阻抗曲线中产生了谐振（高 Z ）和反谐振（低 Z ）。这与我们通过精心的 PDN 设计想要达到的效果背道而驰。
图 21. 在增加 ESR 的同时增加去耦电容，可以改善阻抗响应平坦度。
理想的 PDN 中，接收器件将能够承受集成电路厂商规定的足够电压和电流。PDN 还将拥有成本最低的 BOM ，并且本身非常稳定。来自 PicoTest （是德科技渠道合作伙伴）的 Steven Sandler 是知名的电源完整性专家，具有超过 35 年的行业经验，并且就这个主题发表过多部专著。Steven 认为，进行非侵入性稳定度测量要分为几个步骤，然后测量和表征 VRM 得到基于状态的特性模型。VRM 本身是非线性的，并具有反馈补偿机制，这些机制可以通过基于状态的模型加以表征。Steven 认为，稳定的 PDN 是不会产生谐振的（图 22），所以配合使用这个模型与 VRM 的高保真度特性模型，设计人员可以设计实现平坦的阻抗响应。
通过在稍微增加 ESR 的同时增加去耦电容，可以极大改善平坦度
幅度（交流输出）幅度（交流输出 2）
…测得的电容阻抗
保真度令人吃惊！
图 22. 稳定的 PDN 没有共振。
一旦初始版图前期设计创建完毕，设计人员可以将一次通过的 PCB 版图导入到 ADS，并运用PIPro EM 技术进行分析。PIPro 的网络驱动用户界面允许设计人员为其希望仿真的 PDN 网络快速选择电源和接地网，为每个元器件（例如去耦电容、EMI 滤波器、电感、电阻等）选择仿真模型，并设置 PI-AC 仿真器来计算元器件就位后版图的 PDN 阻抗。
由于 PI-AC 仿真器应用了专门为此设计的 EM 技术，因此几分钟之内即可返回非常准确的结果。设计人员可以使用 ADS 的场可视化、PDN 阻抗和 S 参数绘图来确定当前的 PDN 设计是否存在问题，并逐一检查电容的耦合。只需点击一次，即可生成原理图，将 EM 表征模型连同元器件的电路模型一通发送。对 ADS 原理图的这种反向注释，可实现流畅的内聚型工作流程。然后，设计人员可以应用其特性 VRM 模型，进一步调谐去耦电容进行最终的验证/优化。
电源完整性设计 作者:于博士 一、为什么要重视电源噪声 芯片内部有成千上万个晶体管，这些晶体管组成内部的门电路、组合逻辑、寄存器、计数器、延迟线、状态机、以及其他逻辑功能。随着芯片的集成度越来越高，内部晶体管数量越来越大。芯片的外部引脚数量有限，为每一个晶体管提供单独的供电引脚是不现实的。芯片的外部电源引脚提供给内部晶体管一个公共的供电节点，因此内部晶体管状态的转换必然引起电源噪声在芯片内部的传递。 对内部各个晶体管的操作通常由内核时钟或片内外设时钟同步，但是由于内部延时的差别，各个晶体管的状态转换不可能是严格同步的，当某些晶体管已经完成了状态转换，另一些晶体管可能仍处于转换过程中。芯片内部处于高电平的门电路会把电源噪声传递到其他门电路的输入部分。如果接受电源噪声的门电路此时处于电平转换的不定态区域，那么电源噪声可能会被放大，并在门电路的输出端产生矩形脉冲干扰，进而引起电路的逻辑错误。芯片外部电源引脚处的噪声通过内部门电路的传播，还可能会触发内部寄存器产生状态转换。 除了对芯片本身工作状态产生影响外，电源噪声还会对其他部分产生影响。比如电源噪声会影响晶振、PLL、DLL的抖动特性，AD转换电路的转换精度等。解释这些问题需要非常长的篇幅，本文不做进一步介绍，我会在后续文章中详细讲解。 由于最终产品工作温度的变化以及生产过程中产生的不一致性，如果是由于电源系统产生的问题，电路将非常难调试，因此最好在电路设计之初就遵循某种成熟的设计规则，使电源系统更加稳健。 二、电源系统噪声余量分析 绝大多数芯片都会给出一个正常工作的电压范围，这个值通常是±5%。例如：对于3.3V 电压，为满足芯片正常工作，供电电压在3.13V到3.47V之间，或3.3V±165mV。对于1.2V 电压，为满足芯片正常工作，供电电压在1.14V到1.26V之间，或1.2V±60mV。这些限制可以在芯片datasheet中的recommended operating conditions部分查到。这些限制要考虑两个部分，第一是稳压芯片的直流输出误差，第二是电源噪声的峰值幅度。老式的稳压芯片
现在的高速电路设计已经达到GHz的水平，高速PCB设计要求从三维设计理论出发对过孔、封装和布线进行综合设计来解决信号完整性问题。高速PCB设计要求中国工程师必须具备电磁场的理论基础，必须懂得利用麦克斯韦尔方程来分析PCB设计过程中遇到的电磁场问题。目前，Ansoft公司的仿真工具能够从三维场求解的角度出发，对PCB设计的信号完整性问题进行动态仿真。 (一)Ansoft公司的仿真工具 现在的高速电路设计已经达到GHz的水平，高速PCB设计要求从三维设计理论出发对过孔、封装和布线进行综合设计来解决信号完整性问题。高速PCB设计要求中国工程师必须具备电磁场的理论基础，必须懂得利用麦克斯韦尔方程来分析PCB设计过程中遇到的电磁场问题。目前，Ansoft公司的仿真工具能够从三维场求解的角度出发，对PCB设计的信号完整性问题进行动态仿真。 Ansoft的信号完整性工具采用一个仿真可解决全部设计问题： SIwave是一种创新的工具，它尤其适于解决现在高速PCB和复杂IC封装中普遍存在的电源输送和信号完整性问题。 该工具采用基于混合、全波及有限元技术的新颖方法，它允许工程师们特性化同步开关噪声、电源散射和地散射、谐振、反射以及引线条和电源/地平面之间的耦合。该工具采用一个仿真方案解决整个设计问题，缩短了设计时间。 它可分析复杂的线路设计，该设计由多重、任意形状的电源和接地层，以及任何数量的过孔和信号引线条构成。仿真结果采用先进的3D图形方式显示，它还可产生等效电路模型，使商业用户能够长期采用全波技术，而不必一定使用专有仿真器。 (二)SPECCTRAQuest Cadence的工具采用Sun的电源层分析模块： Cadence Design Systems的SpecctraQuest PCB信号完整性套件中的电源完整性模块据称能让工程师在高速PCB设计中更好地控制电源层分析和共模EMI。 该产品是由一份与Sun Microsystems公司签署的开发协议而来的，Sun最初研制该项技术是为了解决母板上的电源问题。 有了这种新模块，用户就可根据系统要求来算出电源层的目标阻抗；然后基于板上的器件考虑去耦合要求，Shah表示，向导程序能帮助用户确定其设计所要求的去耦合电容的数目和类型；选择一组去耦合电容并放置在板上之后，用户就可运行一个仿真程序，通过分析结果来发现问题所在。 SPECCTRAQuest是CADENCE公司提供的高速系统板级设计工具，通过它可以控制与PCB layout相应的限制条件。在SPECCTRAQuest菜单下集成了一下工具： （1）SigXplorer可以进行走线拓扑结构的编辑。可在工具中定义和控制延时、特性阻抗、驱动和负载的类型和数量、拓扑结构以及终端负载的类型等等。可在PCB详细设计前使用此工具，对互连线的不同情况进行仿真，把仿真结果存为拓扑结构模板，在后期详细设计中应用这些模板进行设计。 （2）DF/Signoise工具是信号仿真分析工具，可提供复杂的信号延时和信号畸变分析、IBIS 模型库的设置开发功能。SigNoise是SPECCTRAQUEST SI Expert和SQ Signal Explorer Expert进行分析仿真的仿真引擎，利用SigNoise可以进行反射、串扰、SSN、EMI、源同步及系统级的仿真。 （3）DF/EMC工具——EMC分析控制工具。 （4）DF/Thermax——热分析控制工具。 SPECCTRAQuest中的理想高速PCB设计流程： 由上所示，通过模型的验证、预布局布线的space分析、通过floorplan制定拓朴规则、由规
于博士信号完整性研究网 https://www.doczj.com/doc/1e1053381.html, 电源完整性设计详解 作者：于争 博士 2009年4月10日
目 录 1 为什么要重视电源噪声问题？....................................................................- 1 - 2 电源系统噪声余量分析................................................................................- 1 - 3 电源噪声是如何产生的？............................................................................- 2 - 4 电容退耦的两种解释....................................................................................- 3 - 4.1 从储能的角度来说明电容退耦原理。..............................................- 3 - 4.2 从阻抗的角度来理解退耦原理。......................................................- 4 - 5 实际电容的特性............................................................................................- 5 - 6 电容的安装谐振频率....................................................................................- 8 - 7 局部去耦设计方法......................................................................................- 10 - 8 电源系统的角度进行去耦设计..................................................................- 12 - 8.1 著名的Target Impedance（目标阻抗）..........................................- 12 - 8.2 需要多大的电容量............................................................................- 13 - 8.3 相同容值电容的并联........................................................................- 15 - 8.4 不同容值电容的并联与反谐振（Anti-Resonance）......................- 16 - 8.5 ESR对反谐振（Anti-Resonance）的影响......................................- 17 - 8.6 怎样合理选择电容组合....................................................................- 18 - 8.7 电容的去耦半径................................................................................- 20 - 8.8 电容的安装方法................................................................................- 21 - 9 结束语..........................................................................................................- 24 -
Introduction Consider the proverb, “It takes a village to raise a child.” Similarly, multiple design team members participate in assuring PCB power integrity (PI) as a design moves from the early concept phase to becoming a mature product. On the front end, there’s the electrical design engineer who is responsible for the schematic. On the back end, the layout designer handles physical implemen-tation. Typically, a PI analysis expert is responsible for overall PCB PI and steps in early on to guide the contributions of others. How quickly a team can assure PCB PI relates to the effectiveness of that team. In this paper, we will take a look at currently popular analysis approaches to PCB PI. We will also introduce a team-based approach to PCB PI that yields advantages in resource utilization and analysis results. Common Power Integrity Analysis Methods There are two distinct facets of PCB PI – DC and AC. DC PI guarantees that adequate DC voltage is delivered to all active devices mounted on a PCB (often using IR drop analysis). This helps to assure that constraints are met for current density in planar metals and total current of vias and also that temperature constraints are met for metals and substrate materials. AC PI concerns the delivery of AC current to mounted devices to support their switching activity while meeting constraints for transient noise voltage levels within the power delivery network (PDN). The PDN noise margin (variation from nominal voltage) is a sum of both DC IR drop and AC noise. DC PI is governed by resistance of the metals and the current pulled from the PDN by each mounted device. Engineers have, for many years, applied resistive network models for approximate DC PI analysis. Now that computer speeds are faster and larger addressable memory is available, the industry is seeing much more application of layout-driven detailed numerical analysis techniques for DC PI. Approximation occurs less, accuracy is higher, and automation of How a Team-Based Approach to PCB Power Integrity Analysis Yields Better Results By Brad Brim, Sr. Staff Product Engineer, Cadence Design Systems Assuring power integrity of a PCB requires the contributions of multiple design team members. Traditionally, such an effort has involved a time-consuming process for a back-end-focused expert at the front end of a design. This paper examines a collaborative team-based approach that makes more efficient use of resources and provides more impact at critical points in the design process. Contents Introduction (1) Common Power Integrity Analysis Methods (1) Applying a Team-Based Approach to Power Integrity Analysis (3) Summary (6) For Further Information (7)
作者简介：曹宇（１９６９－），男，上海人，硕士，工程师． 第６卷第 ６期 ２００６年１２月泰州职业技术学院学报 ＪｏｕｒｎａｌｏｆＴａｉｚｈｏｕＰｏｌｙｔｅｃｈｎｉｃａｌＩｎｓｔｉｔｕｔｅＶｏｌ．６Ｎｏ．６ Ｄｅｃ．２００６摘要：针对高速数字电路印刷电路板的板级信号完整性，分析了ＩＢＩＳ模型在板级信号完整 性分析中的作用。利用ＡＤＳ仿真软件，采用电磁仿真建模和电路瞬态仿真测试了某个 实际电路版图，给出了实际分析结果。 关键词：信号完整性；ＩＢＩＳ；仿真；Ｓ参数 中图分类号：ＴＰ３９１．９文献标识码：Ａ文章编号：１６７１－０１４２（２００６）０６－００３０－０３ 信号完整性（ＳＩ，ＳｉｇｎａｌＩｎｔｅｇｒｉｔｙ）的概念是针对高速数字信号提出来的。以往的数字产品，其时钟或数据频率在几十兆之内时，信号的上升时间大多在几个纳秒，甚至几十纳秒以上。数字化产品设计工程师关注最多的是“数字设计”保证逻辑正确。随着数字技术的飞速发展，原先只是在集成电路芯片设计中需要考虑的问题［１］在ＰＣＢ板级设计中正在逐步显现出来，并由此提出了信号完整性的概念。 在众多的讲述信号完整性的论文和专著中［２，３］，对信号完整性的描述都是从信号传输过程中可能出现的问题（比如串扰，阻抗匹配，电磁兼容，抖动等）本身来讨论信号完整性，对信号完整性没有一个统一的定义。事实上，信号完整性是指信号在通过一定距离的传输路径后在特定接收端口相对指定发送端口信号的还原程度，这个还原程度是指在指定的收发参考端口，发送芯片输出处及接收芯片输入处的波形需满足系统设计的要求［４］。 １、板级信号完整性分析 １．１信号完整性分析内容的确定 信号完整性分析工作是一项产品开发全流程工作，从产品设计阶段开始一直延续到产品定型。ＰＣＢ板级设计同样如此。在系统设计阶段，产品还没有进入试制，需要建立相应的系统模型并得到仿真结果以验证设计思想和设计体系正确与否，这个阶段称前仿真；前仿真通过后，产品投入试制，样品出来后再进行相应的测试和仿真，这个阶段称后仿真。假如将每一块ＰＣＢ板视为一个系统，影响这个系统正常工作的信号问题涉及到所有的硬件和软件，包括芯片、封装、ＰＣＢ物理结构、电源及电源传输网络和协议。 对系统所有部分都进行仿真验证是不现实的。应根据系统设计的要求选定部分内容进行测试仿真。本文所提及的“板级信号完整性分析”仅针对芯片引脚和走线的互连状态分析。 当被传输的信号脉冲时间参量（如上升时间、传输时间等）已缩短至和互连线上电磁波传输时间处于同一个量级时，信号在互连线上呈现波动效应，应采用微波传输线或分布电路的模型来对待互连线，从而产生了时延、畸变、回波、相邻线之间的干扰噪声等所谓的“互连效应”［１］。 假设ＰＣＢ板上芯片引脚的输入输出信号都是“干净”的，那么只要考虑互连线路本身的互连效应。事实上，每个芯片引脚在封装时都有其独特的线路特性，这些特性是由其内部的晶体管特性决定的，同样的信号在不同引脚上的传输效率差异很大。因此，在分析信号传输的互连效应时必须考虑芯片内部的电路特性以提取相对准确的电路模型，并在此基础上作进一步的分析。这个模型就是在业界被广泛使用的ＩＢＩＳ模型。 １．２ＩＢＩＳ标准模型的建立 ＰＣＢ板级信号完整性的仿真及应用 曹宇，丁志刚，宗宇伟 （上海计算机软件技术开发中心，上海２０１１１２）
电源完整性理论基础 ------- 阿鸣随着PCB设计复杂度的逐步提高，对于信号完整性的分析除了反射，串扰以及EMI之外，稳定可靠的电源供应也成为设计者们重点研究的方向之一。尤其当开关器件数目不断增加，核心电压不断减小的时候，电源的波动往往会给系统带来致命的影响，于是人们提出了新的名词：电源完整性，简称PI(power integrity)。其实，PI和SI是紧密联系在一起的，只是以往的EDA仿真工具在进行信号完整性分析时，一般都是简单地假设电源绝对处于稳定状态，但随着系统设计对仿真精度的要求不断提高，这种假设显然是越来越不能被接受的，于是PI的研究分析也应运而生。从广义上说，PI是属于SI研究范畴之内的，而新一代的信号完整性仿真必须建立在可靠的电源完整性基础之上。虽然电源完整性主要是讨论电源供给的稳定性问题，但由于地在实际系统中总是和电源密不可分，通常把如何减少地平面的噪声也作为电源完整性中的一部分进行讨论。 一． 电源噪声的起因及危害 造成电源不稳定的根源主要在于两个方面：一是器件高速开关状态下，瞬态的交变电流过大；二是电流回路上存在的电感。从表现形式上来看又可以分为三类：同步开关噪声（SSN），有时被称为Δi噪声，地弹（Ground bounce）现象也可归于此类（图1-a）；非理想电源阻抗影响（图1-b）；谐振及边缘效应（图1-c）。
对于一个理想的电源来说，其阻抗为零，在平面任何一点的电位都是保持恒定的（等于系统供给电压），然而实际的情况并不如此，而是存在很大的噪声干扰，甚至有可能影响系统的正常工作，见图2： 开关噪声给信号传输带来的影响更为显著，由于地引线和平面存在寄生电感，在开关电流的作用下，会造成一定的电压波动，也就是说器件的参考地已经不再保持零电平，这样，在驱动端（见图3-a），本来要发送的低电平会出现相应的噪声波形，相位和地面噪声相同，而对于开关信号波形来说，会因为地噪声的影响导致信号的下降沿变缓；在接收端（见图3-b），信号的波形同样会受到地噪声的干扰，不过这时的干扰波形和地噪声相位相反；另外，在一些存储性器件里，还有可能因为本身电源和地噪声的影响造成数据意外翻转（图3-c）。 从前面的图3-c我们可以看到，电源平面其实可以看成是由很多电感和电容构成的网络，也可以看成是一个共振腔，在一定频率下，这些电容和电感会发生谐振现象，从而影响电源层的阻抗。比如一个8英寸×9英寸的PCB空板，板材是普通的FR4，电源和地之间的间距为4.5Mils，随着频率的增加，电源阻抗是不断变化的，尤其是在并联谐振效应显著的时候，电源阻抗也随之明显增加（见图4）。
电源完整性设计电容的安装方法 电容的安装方法 电容的摆放 对于电容的安装，首先要提到的就是安装距离。容值最小的电容，有最高的谐振频率，去耦半径最小，因此放在最靠近芯片的位置。容值稍大些的可以距离稍远，最外层放置容值最大的。但是，所有对该芯片去耦的电容都尽量靠近芯片。下面的图14就是一个摆放位置的例子。本例中的电容等级大致遵循10倍等级关系。 图14 电容摆放位置示例 还有一点要注意，在放置时，最好均匀分布在芯片的四周，对每一个容值等级都要这样。通常芯片在设计的时候就考虑到了电源和地引脚的排列位置，一般都是均匀分布在芯片的四个边上的。因此，电压扰动在芯片的四周都存在，去耦也必须对整个芯片所在区域均匀去耦。如果把上图中的680pF电容都放在芯片的上部，由于存在去耦半径问题，那么就不能对芯片下部的电压扰动很好的去耦。 电容的安装 在安装电容时，要从焊盘拉出一小段引出线，然后通过过孔和电源平面连接，接地端也
是同样。这样流经电容的电流回路为：电源平面->过孔->引出线->焊盘->电容->焊盘->引出线->过孔->地平面，图15直观的显示了电流的回流路径。 图15 流经电容的电流回路 放置过孔的基本原则就是让这一环路面积最小，进而使总的寄生电感最小。图16显示了几种过孔放置方法。 图16 高频电容过孔放置方法 第一种方法从焊盘引出很长的引出线然后连接过孔，这会引入很大的寄生电感，一定要避免这样做，这时最糟糕的安装方式。 第二种方法在焊盘的两个端点紧邻焊盘打孔，比第一种方法路面积小得多，寄生电感也较小，可以接受。 第三种在焊盘侧面打孔，进一步减小了回路面积，寄生电感比第二种更小，是比较好的
本人技术屌丝一枚，从事PCB相关工作已达8年有余，现供职于世界闻名的首屈一指的芯片设计公司，从苦逼的板厂制板实习，到初入Pcblayout，再到各种仿真的实战，再到今天的销售工作，一步一步一路兢兢业业诚诚恳恳，有一些相关领悟和大家分享。买卖不成也可交流。 1.谈起硬件工作，是原理图，pcb，码农的结合体，如果你开始了苦逼的pcblayout工作，那么将是漫长的迷茫之路，日复一日年复一年，永远搞不完的布局，拉线。眼冒金星不是梦。最多你可以懂得各种模块的不同处理方式，各种高速信号的设计，但永远只能按照别人的意见进行，毫无乐趣。 2.谈起EDA相关软件，形象的说，就普通的PROTEL/AD来说你可能只有3-6K，对于pads 可能你有5-8K，对于ALLEGRO你可能6-10K,你会哀叹做的东西一样，却同工不同酬，没办法这就是市场，我们来不得无意义的抱怨。 3.众所周知，一个PCB从业者最好的后路就是仿真工作，为什么呢？一；你可以懂得各种模块的设计原则，可以优化不准确的部分，可以改善SI/PI可以做很多，这往往是至关重要的，你可以最大化节约成本，减少器件却功效相同；二；从一个pcblayout到仿真算是水到渠成，让路走的更远； 三：现实的说薪资可以到达11-15K or more，却更轻松，更有价值，发言权，你不愿意吗？ 现在由于本人已技术转销售，现在就是生意人了哈哈，我也查询过各种仿真资料我发现很少，最多不过是Mentor Graphics 的HyperLynx ，candense的si工具，
但是他们真的太low了，精确度和完整性根本不能保证，最多是定性的能力，无法定量。真正的仿真是完整的die到die的仿真，是完整的系统的，是需要更高级的仿真软件，被收购的xxsigrity，xx ansys，hspicexx，adxx等等，这些软件才是真正的仿真。 本人提供各种软件及实战代码，例子，从基本入门到高级仿真，从电源仿真，到ddr仿真到高速串行仿真，应有尽有，，完全可以使用，想想以后的高薪，这点投入算什么呢？舍不得孩子套不住狼哦。 所有软件全兼容32位和64位系统。 切记本人还提供学习手册，你懂的，完全快速进入仿真领域。你懂的！ 希望各位好好斟酌，自己的路是哪个方向，是否想更好的发展，舍得是哲学范畴，投资看得是利润的最大化，学会投资吧，因为他值得拥有，骚年！ 注：本人也可提供培训服务，面面俱到，形象具体，包会！ 有购买和学习培训兴趣的请联系 QQ:2941392162
如何实现电源PCB板完整性的设计 在电路设计中，一般我们很关心信号的质量问题，但有时我们往往局限在信号线上进行研究，而把电源和地当成理想的情况来处理，虽然这样做能使问题简化，但在高速设计中，这种简化已经是行不通的了。尽管电路设计比较直接的结果是从信号完整性上表现出来的，但我们绝不能因此忽略了电源完整性设计。因为电源完整性直接影响最终PCB板的信号完整性。电源完整性和信号完整性二者是密切关联的，而且很多情况下，影响信号畸变的主要原因是电源系统。例如，地反弹噪声太大、去耦电容的设计不合适、回路影响很严重、多电源/地平面的分割不好、地层设计不合理、电流不均匀等等。 （1）电源分配系统 电源完整性设计是一件十分复杂的事情，但是如何近年控制电源系统（电源和地平面）之间阻抗是设计的关键。理论上讲，电源系统间的阻抗越低越好，阻抗越低，噪声幅度越小，电压损耗越小。实际设计中我们可以通过规定最大的电压和电源变化范围来确定我们希望达到的目标阻抗，然后，通过调整电路中的相关因素使电源系统各部分的阻抗（与频率有关）目标阻抗去逼近。 （2）地反弹 当高速器件的边缘速率低于0.5ns时，来自大容量数据总线的数据交换速率特别快，当它在电源层中产生足以影响信号的强波纹时，就会产生电源不稳定问题。当通过地回路的电流变化时，由于回路电感会产生一个电压，当上升沿缩短时，电流变化率增大，地反弹电压增加。此时，地平面（地线）已经不是理想的零电平，而电源也不是理想的直流电位。当同时开关的门电路增加时，地反弹变得更加严重。对于128位的总线，可能有50_100个I/O线在相同的时钟沿切换。这时，反馈到同时切换的I/O驱动器的电源和地回路的电感必须尽可能的低，否则，连到相同的地上的静止将出现一个电压毛刷。地反弹随处可见，如芯片、封装、连接器或电路板上都有可能会出现地反弹，从而导致电源完整性问题。 从技术的发展角度来看，器件的上升沿将只会减少，总线的宽度将只会增加。保持地反弹在可接受的唯一方法是减少电源和地分布电感。对于，芯片，意味着，移到一个阵列晶片，
信号完整性分析SI仿真Demo Altium Designer的SI仿真功能，可以在原理图阶段假定PCB环境进行布线前预仿真，帮助用户进行设计空间探索，也可以在PCB布线后按照实际设计环境进行仿真验证，并辅以虚拟端接，参数扫描等功能，帮助用户考察和优化设计，增强设计信心。 1.在Windows下打开SI_demo子目录，双击打开演示案例项目 SI_demo.prjpcb，当前项目树中只有一页原理图SI_demo.schdoc，双击 SI_demo.schdoc打开原理图。观察到图中有U2和U3两个IC器件。 2.为器件指定IBIS模型（如果元件库中该器件已有正确的IBIS模型，则可跳 过步骤2） 通过双击器件U2，弹出以下窗口：
点击Add右边的下拉箭头，选择Signal Integrity，为器件U2指定SI仿真用的IBIS模型。 在弹出的SI模型选择窗口中点击 Import IBIS，选择U2对应的IBIS模 型文件导入，本例中U2的IBIS模型 文件为SI_demo文件夹中的文件 5107_lmi.ibs，后面各窗口一直点击 OK，直到回到原理图界面，U2的模 型设定完成。 双击器件U3，按照同样的步骤为U3 指定IBIS模型，其对应的IBIS模型 文件为：edd2516akta01.ibs
3.为关注的网络设定规则 通过点击主菜单下的Place->Directives->Blanket，放置一个方框，将所关注的网络名称框住（本例中已经框住了LMID00-LMID15共16位数据总线）。 然后同样通过Place->Directives->PCB Layout, 放置一个PCB Rule规则符号，置于方框的边界上。
SI 五款信号完整性仿真工具介绍 （一）Ansoft公司的仿真工具 现在的高速电路设计已经达到GHz的水平，高速PCB设计要求从三维设计理论出发对过孔、封装和布线进行综合设计来解决信号完整性问题。高速PCB 设计要求中国工程师必须具备电磁场的理论基础，必须懂得利用麦克斯韦尔方程来分析PCB设计过程中遇到的电磁场问题。目前，An soft公司的仿真工具能够从三维场求解的角度出发，对PCB 设计的信号完整性问题进行动态仿真。 Ansoft 的信号完整性工具采用一个仿真可解决全部设计问题： Slwave是一种创新的工具，它尤其适于解决现在高速PCB和复杂IC封装中普遍存在的电源输送和信号完整性问题。 该工具采用基于混合、全波及有限元技术的新颖方法，它允许工程师们特性化同步开关噪声、电源散射和地散射、谐振、反射以及引线条和电源/地平面之间的耦合。该工具采用一个仿真方案解决整个设计问题，缩短了设计时间。 它可分析复杂的线路设计，该设计由多重、任意形状的电源和接地层，以及任何 数量的过孔和信号引线条构成。仿真结果采用先进的3D 图形方式显示，它还可产生等效电路模型，使商业用户能够长期采用全波技术，而不必一定使用专有仿 （二）SPECCTRAQuest Cade nee的工具采用Sun的电源层分析模块: Cade nee Design System 的SpeeetraQuest PCB信号完整性套件中的电源完整性模块据称能让工程师在高速PCB设计中更好地控制电源层分析和共模EMI 。 该产品是由一份与Sun Microsystems公司签署的开发协议而来的，Sun最初研制该项技术是为了解决母板上的电源问题。 有了这种新模块，用户就可根据系统要求来算出电源层的目标阻抗；然后基于板上的器件考虑去耦合要求，Shah表示，向导程序能帮助用户确定其设计所要求的去耦合电容的数目和类型；选择一组去耦合电容并放置在板上之后，用户就可运行一个仿真程序，通过分析结果来发现问题所在。 SPECCTRAQuest是CADENCE公司提供的高速系统板级设计工具，通过它可以控制与PCB layout相应的限制条件。在SPECCTRAQuest菜单下集成了一下工具： （1）SigXplorer 可以进行走线拓扑结构的编辑。可在工具中定义和控制延时、特性阻抗、驱动和负载的类型和数量、拓扑结构以及终端负载的类型等等。可在
SIwave电源完整性仿真教程V1.0 目录 1软件介绍 (4) 2.1功能概述 (4) 2.2操作界面 (5) 2.3常用热键 (7) 2仿真的前期准备 (8) 2.1软件的准备 (8) 2.2 PCB文件导入 (8) 2.2.1 Launch SIwave方式 (8) 2.2.1 ANF+CMP方式 (9) 2.3 PCB的Validation Check (10) 2.4 PCB叠层结构设置 (11) 2.5仿真参数设置 (13) 2.6 RLC参数修正 (14) 2.6.1 RLC的自动导入 (14) 2.6.2检视自动导入的RLC默认值 (15)
2.6.3批量修改RLC值 (16) 2.6.4套用大厂的RLC参数 (16) 3 SIwave仿真模式 (17) 3.1谐振模式 (17) 3.2激励源模式 (19) 3.3 S参数分析 (22) 4实例仿真分析 (24) 4.1从Allegro中导入SIwave (24) 4.2 Validation Check (24) 4.3叠层结构设置 (24) 4.4无源参数RLC修正 (25) 4.5平面谐振分析 (27) 4.6目标阻抗（Z参数）分析 (28) 4.7选取退耦电容并添加 (29) 4.8再次运行仿真查看结果 (30) 5问题总结 (32)
5.1 PCB谐振的概念 (32) 5.2为何频率会有实部和虚部 (33) 5.3电容的非理想特性影响 (34) 5.4地平面完整与回流路径连续 (34) 5.5电源目标阻抗 (35)
1软件介绍 2.1功能概述 Ansoft SIwave主要用于解决电源完整性问题，采用全波有限元算法，只能进行无源的仿真分析。Ansoft SIwave虽然功能强大，但并非把PCB导入，就能算出整块板子的问题在哪里。还需要有经验的工程设计人员，以系统化的设计步骤导入此软件检查PCB设计。主要功能如下： 1.计算共振模式 在PDS电源地系统结构（层结构、材料、形状）的LAYOUT之前，我们可以计算出PDS 电源地系统的共有的、内在的共振模式。可以计算在目标阻抗要求的带宽或更高的带宽范围内共振频率点。 2. 查看共振模式下的电压分布图 避免把大电流的IC芯片放置于共振频率的电压的峰值点和电压谷点。原因是当把这些源放在共振频率的电压的峰值点和电压谷点的时候很容易引起共振。 3.侦测电压 利用电流源代替IC芯片放置于它们可能的LAYOUT placement位置的周围、同时放置电压探头于理想IC芯片的位置侦测该位置的电压频率相应。在电压的频率相应的曲线中，峰值电压所对应的频率点就是共振频率的发生点。 4.表面电压 基于电压峰值频率，查看这些频率点的表面电压的分布情况，把退耦电容放置于电压
DesignCon 2011 Signal and Power Integrity for a 1600 Mbps DDR3 PHY in Wirebond Package June Feng, Rambus Inc. [Email: jfeng@https://www.doczj.com/doc/1e1053381.html,] Ralf Schmitt, Rambus Inc. Hai Lan, Rambus Inc. Yi Lu, Rambus Inc.
Abstract A DDR3 interface for a data rate of 1600MHz using a wirebond package and a low-cost system environment typical for consumer electronics products was implemented. In this environment crosstalk and supply noise are serious challenges and have to be carefully optimized to meet the data rate target. We are presenting the signal and power integrity analysis used to optimize the interface design and guarantee reliable system operation at the performance target under high-volume manufacturing conditions. The resulting DDR3 PHY was implemented in a test chip and achieves reliable memory operations at 1600MHz and beyond. Authors Biography June Feng received her MS from University of California at Davis, and BS from Beijing University in China. From 1998 to 2000, she was with Amkor Technology, Chandler, AZ. She was responsible for BGA package substrate modeling and design and PCB characterization. In 2000, she joined Rambus Inc and is currently a senior member of technical staff. She is in charge of performing detailed analysis, modeling, design and characterization in a variety of areas including high-speed, low cost PCB layout and device packaging. Her interests include high-speed interconnects modeling, channel VT budget simulation, power delivery network modeling and high-frequency measurements. Ralf Schmitt received his Ph.D. in Electrical Engineering from the Technical University of Berlin, Germany. Since 2002, he is with Rambus Inc, Los Altos, California, where he is a Senior Manager leading the SI/PI group, responsible for designing, modeling, and implementing Rambus multi-gigahertz signaling technologies. His professional interests include signal integrity, power integrity, clock distribution, and high-speed signaling technologies. Hai Lan is a Senior Member of Technical Staff at Rambus Inc., where he has been working on on-chip power integrity and jitter analysis for multi-gigabit interfaces. He received his Ph.D. in Electrical Engineering from Stanford University, M.S. in Electrical and Computer Engineering from Oregon State University, and B.S. in Electronic Engineering from Tsinghua University in 2006, 2001, and 1999, respectively. His professional interests include design, modeling, and simulation for mixed-signal integrated circuits, substrate noise coupling, power and signal integrity, and high-speed interconnects. Yi Lu is a senior systems engineer at Rambus Inc. He received the B.S. degree in electrical engineer and computer science from U.C. Berkeley in 2002 with honors. In 2004, he received the M.S. degree in electrical engineering from UCLA, where he designed and fabricated a 3D MEMS microdisk optical switch. Since joining Rambus in 2006, he has been a systems engineer designing various memory interfaces including XDR1/2 and DDR2/3.
信号完整性与电源完整性的仿真分析与设计 1简介 信号完整性是指信号在通过一定距离的传输路径后在特定接收端口相对指定发送端口信号的还原程度。在讨论信号完整性设计性能时，如指定不同的收发参考端口，则对信号还原程度会用不同的指标来描述。通常指定的收发参考端口是发送芯片输出处及接收芯片输入处的波形可测点，此时对信号还原程度主要依靠上升/下降及保持时间等指标来进行描述。而如果指定的参考收发端口是在信道编码器输入端及解码器输出端时，对信号还原程度的描述将会依靠误码率来描述。 电源完整性是指系统供电电源在经过一定的传输网络后在指定器件端口相对该器件对工作电源要求的符合程度。同样，对于同一系统中同一个器件的正常工作条件而言，如果指定的端口不同，其工作电源要求也不同（在随后的例子中将会直观地看到这一点）。通常指定的器件参考端口是芯片电源及地连接引脚处的可测点，此时该芯片的产品手册应给出该端口处的相应指标，常用纹波大小或者电压最大偏离范围来表征。 图一是一个典型背板信号传输的系统示意图。本文中“系统”一词包含信号传输所需的所有相关硬件及软件，包括芯片、封装与PCB板的物理结构，电源及电源传输网络，所有相关电路实现以及信号通信所需的协议等。从设计目的而言，需要硬件提供可制作的支撑及电信号有源/无源互联结构；需要软件提供信号传递的传输协议以及数据内容。
图1 背板信号传输的系统示意图 在本文的以下内容中，将会看到由于这些支撑与互联结构对电信号的传输呈现出一定的频率选择性衰减，从而会使设计者产生对信号完整性及电源完整性的担忧。而不同传输协议及不同数据内容的表达方式对相同传输环境具备不同适应能力，使得设计者需要进一步根据实际的传输环境来选择或优化可行的传输协议及数据内容表达方式。 为描述方便起见以下用“完整性设计与分析”来指代“信号完整性与电源完整性设计与分析”。 2 版图完整性问题、分析与设计 上述背板系统中的硬件支撑及无源互联结构基本上都在一种层叠平板结构上实现。这种层叠平板结构可以由三类元素组成：正片结构、负片结构及通孔。正片结构是指该层上的走线大多为不同逻辑连接的信号线或离散的电源线，由于在制版光刻中所有的走线都会以相同图形的方式出现，所以被称为正片结构，有时也被称为信号层；负片结构则是指该层上基本上是相同逻辑连接的一个或少数几个连接（通常是电源连接或地连接），通常会以大面积敷铜的方式来实现，此时光刻工艺中用相反图形来表征更加容易，所以被称为负片结构，有时也称为平面层（细分为电源平面层和地平面层）；而通孔用来进行不同层之间的物理连接。目前的制造工艺中，无论是芯片、封装以及PCB 板大多都是在类似结构上实现。 1001010… -0.50.00.51.01.5 -1.0 2.0V c o r e , V