第三章 DSP芯片开发工具的 特点及应用
§3.1 DSP开发环境 §3.2 通用目标文件格式COFF §3.3 编程工具特点及应用 §3.4 调试工具的特点及应用
XCHL
《DSP原理及应用》讲稿
1
宏源程序 文件
C语音 源文件 汇编语音 源文件
§3.1 DSP 开发环境
汇 编 语 音 开 发 流 程
归档器 宏文件库
C编译器 汇编语音 源文件 建库应 用程序 实时 支持库 Computer 调试工具
汇编器
归档器
COFF通用 目标文件
目标 文件库 十六进制 转换程序 EPROM中 的十六进制 代码程序 绝对 列表器
链接器 可执行的单个 COFF文件
交叉引用 TMS320C2XX 芯片 列表器 返回本章首页
2
XCHL
《DSP原理及应用》讲稿
§3.2 通用目标文件格式COFF
COFF文件格式是基于段（section）的概念建立的，即程序被分 解成各种段的组合体：如文本段、数据段等。这种文件格式便于 实现模块化程序设计，即程序员设计时只需基于代码段和数据段 等概念进行，不需关注每条命令或每个数据的具体目标地址。至 于它们的最终将处于存储器的哪个位置，将由链接器来安排。
? ? ? ? ? ?
段的概念及分类 段的创立 段的组合及其在存储器中的映象 程序重定位 COFF文件内的符号 COFF文件的装载
?
《DSP原理及应用》讲稿
返回本章首页
XCHL
3
段的概念及分类
? 段（section）是目标文件的最小单位。即指最终在存储器中占
据连续空间的一段代码或数据。
? COFF文件中可包含如下几种段：
– 文本段（ .text section）：通常包含可执行代码 – 数据段 （.data setion）：通常包含已初始化数据 – 变量段 （.bss section）：通常用来为未初始化变量保留存储 空间 – 命名段（.named section）：是用户自定义段 前三种是DSP系统的基本缺省段。
? 分类
– 已初始化段（initialized section）：如.text 和. data段 – 未初始化段（unintialized section）：存储器中保留的用来存 放未初始化数据或变量的空间 – 返回本节首页
XCHL 《DSP原理及应用》讲稿 4
段的创立
? 汇编器有六个伪指令来创立段。 – .bss – .usect 创立未初始化段 – .text – .data 创立初始化段 – .sect – .asect 【注】如用户未使用任何伪指令，则汇编器将把所以 内容汇编入.text段。 ? 未初始化段的创立 ? 初始化段的创立 ? 例题
?
XCHL 《DSP原理及应用》讲稿
返回本节首页
5
未初始化段的创立 ? 未初始化短的作用是在存储器（一般是RAM型）中保 留部分空间，以便程序运行时创建和存储变量。 ? 一般用两条伪指令.bss和.usect创立未初始化段。 ? .bss：
– 功能：在.bss型段内保留空间 – 语法格式： .bss 符号，字数 – 符号指向.bss命令保留的第一个字，通常用第一个未初始化变 量的变量名来表示。字数指明保留空间的大小。 – 例：.bss varl, 1
? .usect：
– 语法格式：符号 .usect “段名”，字数 – 功能：在指定段内为由符号指向的变量表保留一定字数的空 间，该段必须是用户自定义的。 – 例：inbuf .usect newvars, 7 – 返回次节首页
XCHL 《DSP原理及应用》讲稿 6
初始化段的创立 ? 初始化段的作用是包含可执行代码或初始化数据。 ? 有四条伪指令可创立初始化段：.text，.data，.sect 和.asect。 ? .text：创建存放可执行代码的.text段
例： add: aloop: .text LAC 0FH SBLK #1 BLEZ aloop SACL varl , 0 .data .word 011h, 022h, 033h .sect “section name” 返回次节首页
7
? .data：创建存放已初始化数据的.data段
例： coeff 例： 例：
? .sect：创建具可重定位地址的命名段 ? .asect：创建具绝对地址的命名段
XCHL
.asect “section name”, address 《DSP原理及应用》讲稿
例题
行号 1 2 3 4 5 6 7 8 9 10 11 12 13 14 15 16 17
XCHL
SPC 0000 0000 0001 0002 0000 0001 0003 0000 0000 0001 0002 0003 0004 0005 0004 0004 0005
目标代码 0011 0022 0033 coeff
源程序 .data .word 011h, 022h, 033h
0123 200f d003 0001 f280 0001 6000 00aa 00bb
ptr add: aloop:
.bss varl, 1 .bss buffer, 10 .word 0123h .text LAC 0Fh SBLK #1 BLEZ aloop SACL varl, 0 .data .word 0AAh, 0BBh
8
ivals
《DSP原理及应用》讲稿
行号 18 19 20 21
SPC 0000 0001 0006 0006
目标代码 var2 inbuf ccff
源程序 .usect newvars, 1 .usect newvars, 7 .text ADD #0FFh
? 解释 – 关于段程序计数器SPC
汇编器在对源程序分段汇编时，为每种类型的段分配一个 SPC，用来指示各段的内容顺序。SPC总是指向本段的当前 值。
– 伪指令效用期
? 长效应伪指令：如.text，.data，.sect和.asect，汇编器遇到 该类伪指令时，则停止对当前段的汇编，开始对该指令指 定段的汇编，直至遇到另一个长效应伪指令为止。 ? 短效应伪指令：如.bss和.usect，汇编器遇到该类伪指令 时，则暂停对当前段的汇编，开始对该指令指定段的汇 编，然后继续进行对上一个长效应伪指令的汇编。 返回次节首页
XCHL 《DSP原理及应用》讲稿 9
段的组合及其在存储器中的映象
汇编器将源文件的段类别识别出来，由链接器将各种段组合起 来，形成可执行的COFF输出模块。同时，链接器还将为各输出段 选择存储器地址。
? 链接器用两条伪指令完成上述功能： – MEMORY： 定义目标系统的存储器映象，可以给 它们命名，规定起始地址和长度 – SECTIONS：指定怎样组合各输入段以及将各输出 段存放在存储器的哪个位置 ? 链接器定位段的两种方法 – 缺省的定位算法 – 用MEMORY和SECTIONS 命令分配存储器
返回本节首页
XCHL 《DSP原理及应用》讲稿 10
缺省的定位算法
返回本次节首页
? 存储器分配原则 – 读目标文件以确定正确的目标处理器，即确定当前处理 器的具体型号 – 根据目标处理器确定存储器的可用情况，以 TMS320C25为例：
? 程序存储器：外部1000h～0FEFFh ? 数据存储器：片内0300h～03FFh 片外0400h～0FEFFh
– 将.text段定位到字1000H开始的程序存储器中； – 将.data段定位到紧接着.text段后的程序存储器中； – 根据遇到的已初始化命名段次序先后将它们依次定位 在.data段之后； – 将.bss段定位到自3000h开始的数据存储器中； – 将未初始化命名段依次定位到.bss段之后的数据存储器 中。
XCHL 《DSP原理及应用》讲稿 11
?
举例：以上节中例题为例。 Program Memory
0000h 未配置 1000h 1007h .data 100Ch 未使用 .text
.text 200F D003 D001 F280 0001 6000 CCFF .data 0011 0022 0033 0123 00AA 00BB
返回本次节首页 Data Memory
未配置 0300h .bss .newvars 0030h 003Bh
0000h
未使用
FEFFh FFFFh
未配置
.bss
11 words reserved FFFFh 8 words reserved
12
newvars
XCHL
《DSP原理及应用》讲稿
用MEMORY和SECTIONS 命令分配存储器
? 例：
MEMORY { PAGE 0: PAGE 1: VECS:origin=0h, length=020h CODE: origin=020h,length=0F90h RAMB2:origin=060h, length=020h RAMB0:origin=200h, length=100h RAMB1:origin=300h, length=100h
} SECTIONS { vectors: .text: .data: .bss: newvars: }
XCHL 《DSP原理及应用》讲稿 13
>0000h >CODE >RAMB2 >RAMB0 >RAMB1
返回本次节首页
0000h vectors 2 words 未配置 0060h .data 0067h RAMB2 未使用 未配置 0200h .bss .data 7 words 11 words reserved RAMB0 未使用 .newvars 020Bh 0300h RAMB1 未使用 未配置 FFFFh
14
0000h .vectors 0002h VEC未使用 0020h . text 002Ch CODE 未使用 0FAFh 未配置 FFFFh .bss
.text 12 words
0080h
0308h 0400h
8 words newvars reserved
《DSP原理及应用》讲稿
XCHL
程序重定位（Relocation）
? 概念
– 汇编器在汇编源程序时，给各个段分配一个SPC，且每个段的SPC 均从0开始。此时，源程序中的标号（如前例中的aloop）值取该段 在本语句的SPC值（aloop=0001H），即相当该段起始位置的偏移 量。 链接器在给各个段分配存储器空间的时候，不能保证每个段 都从0000H单元开始，故源程序中的标号需随各段在存储器中的具 体位置重新赋值，此即重定位。
? 实现方法
重定位的工作通常又汇编器和链接器共同完成。 – 汇编器为段内所以需重定位的标号创建一个重定位入口表，表中 提供各个符号的相应重定位入口信息（如其定义行的SPC值，重 定位地址的计算方法等）。此表在汇编结束各个段的COFF中提 供。 – 链接器按如下步骤完成重定位： ? 把段定位到存储器中以确定各段的起始位置； ? 计算各个需重定位符号在存储器中的具体位置； ? 修改引用符号处的符号值以便引用。
XCHL 《DSP原理及应用》讲稿 15
? 运行时的重定位
返回本节首页 – 有时希望程序目标码存储和运行使用不同的存储器空间，如 保存在ROM中，运行却希望在SRAM中完成，此时需对程序 进行重定位。 – 运行时的重定位也是由链接器完成。即使用SECTIONS命令对 段进行二次分配。如：.text : load=CODE run=RAMB0 其中， load和 run分别是用于装载地址和运行地址的关键字。 SPC 目标代码 重定位后目标码 源程序 .ref X .text B X
? 举例
0000 0200h 0000 FF80 FF80 0001 0000 0100 0002 D001 D001 LALK Y 0003 0004 0204 0004 CEIF CEIF Y: IDLE 【注释】 .ref X表明标号X是在.text段外定义的标号，汇编后 其值取0000。
XCHL 《DSP原理及应用》讲稿 16
COFF文件内的符号
由汇编器和链接器创建的COFF文件中包含一个符号表，专门存储 程序中所用到的符号信息。
? 内部符号和外部符号
– 内部符号：本段内定义，本段内使用。重定位由链接器借助 SPC完成，不列入符号表中。 – 外部符号：在一个模块中定义，在另一个模块中使用，汇编 时需列入符号表，以便帮助链接器重定位该符号。
? 外部符号的声明
– .global ：全局符号，所有模块都可使用，可能时参考符号和 定义符号。 – .ref ：参考符号，在其它模块中定义，在本模块中只引用。 – .def ：定义符号，在当前模块中声明，在其它模块中引用。
XCHL
《DSP原理及应用》讲稿
17
? 举例
X：ADD 056h MPY y .global x .global y 返回本节首页
COFF文件的装载
链接器只是为COFF文件的各段分配了在存储器中的地址空间，并 未真正将它们装载至存储器中。程序运行之前，还需人为完成程 序的装载。 常用的装载方法有如下三种： ? 用TMS320C1X/C2X/C2XX/C5X的调试工具装载； ? 用十六进制转换实用程序dspdex装载； ? 在操作系统和监视器软件的控制下装载，此时用户需自己编写装 载程序。
《DSP原理及应用》讲稿 18
XCHL
课堂练习 请回答下述两个问题： a） 说明下列两段程序的功能； b） 若用程序文件（2）连接程序文件（1），试分析连接 后相关存储器的内容。请用图形表示。 目标码 ca00 7372 2056 5473 a000 源代码 .text LACL #0 ;装载累加器低位字 LT 72h var_1: .bss temp, 4 ADD 56h MPY 73h .bss buffer, 16 SACL var_1 .global temp, buffer
《DSP原理及应用》讲稿 19
XCHL
MEMORY { PAGE0 : VECS : origin = 0h, length = 020h CODE : origin = 020h, length = 0F90h PAGE1 : RAMB2 : origin = 060h, length = 020h RAMB0 : origin = 200h, length = 100h RAMB1 : origin = 300h, length = 100h } SECTIONS { vectors : > VECS .text : > CODE .data : > RAMB2 .bss : > RAMB0 .newvars : >RAMB1 } XCHL 《DSP原理及应用》讲稿
20
. 3、若链接器命令文件的MEMORY部分如下所示： MEMORY { PAGE 0: PROG: origin=C00h, length=1000h PAGE 1: DATA: origin=80h, length=200h } 则下面说法不正确的是（A） A、程序存储器配置为4K字大小 B、程序存储器配置为8K字大小 C、数据存储器配置为512字大小 D、数据存储器取名为DATA 6、假定AR3中当前值为200h，AR0中的值为20h，下面说法正确的是（） A、在执行指令*AR3+0B后，AR3的值是200h； B、在执行指令*AR3-0B后，AR3的值为23Fh； C、在执行指令*AR3-0B后，AR3的值是180h； 7、下面对一些常用的伪指令说法正确的是：（D ） A、.def所定义的符号，是在当前模块中使用，而在别的模块中定义的符号； B、.ref 所定义的符号，是当前模块中定义，并可在别的模块中使用的符号； C、.sect命令定义的段是未初始化的段； D、.usect命令定义的段是未初始化的段。 8、在采用双操作数的间接寻址方式时，要使用到一些辅助寄存器，在此种寻址方式下，下面的 那些辅助寄存器如果使用到了是非法的（ D ） A、AR2 B、AR4 C、AR5 D、AR6 3、假设AR3的当前值为200h，当使用以下TMS320C54XX寻址模式后其中的值为多少？假定 AR0的值为20h。 （1）*AR3+0 （2）*AR3-0 （3）*AR3+ （4）*AR3 2．在直接寻址中，指令代码包含了数据存储器地址的低7 位。当ST1中直接寻址编辑方式位CPL =0 时，与DP相结合形成16位数据存储器地址；当ST1中直接寻址编辑方式位CPL =1 时，加上SP基地址形成数据存储器地址。 3．TMS320C54有两个通用引脚，BIO和XF，BIO 输入引脚可用于监视外部接口器件的状态；XF 输出引脚可以用于与外部接口器件的握手信号。 4．累加器又叫做目的寄存器，它的作用是存放从ALU或乘法器/加法器单元输出的数据。它的存放格式为Array 5．桶形移位器的移位数有三中表达方式：立即数；ASM ；T低6位 6．DSP可以处理双16位或双精度算术运算，当C16=0 双精度运算方式，当C16=1 为双16位运算方式。 20．ST1的C16＝ 0 表示ALU工作在双精度算术运算方式。 7．复位电路有三种方式，分别是上电复位；手动复位；软件复位。 8．立即数寻址指令中在数字或符号常数前面加一个# 号，来表示立即数。 9．位倒序寻址方式中，AR0中存放的是FFT点数的一半。 10．一般，COFF目标文件中包含三个缺省的段：．text 段；．data 段和．bss 段。11．汇编源程序中标号可选，若使用标号，则标号必须从第一列开始；程序中可以有注释，注释在第一列开始时前面需标上星号或分号，但在其它列开始的注释前面只能标分号。 12．C5402有23条外部程序地址线，其程序空间可扩展到1M ，内程序区在第0页。
第二章 3、处理器工作方式状态寄存器PMST 中的MP/MC、OVLY 和DROM 三个状态位对C54x的存储空间结构各有何影响？ 当OVLY= 0 时，程序存储空间不使用内部RAM。当OVLY= 1 时，程序存储空间使用内部RAM。内部RAM 同时被映射到程序存储空间和数据存储空间。当MP/ MC=0 时，4000H~EFFFH 程序存储空间定义为外部存储器；F000H~FEFFH 程序存储空间定义为内部ROM；当MP/ MC=1 时，4000H~FFFFH 程序存储空间定义为外部存储。DROM=0： 0000H~3FFFH—— 内部RAM ；4000H~FFFFH—— 外部存储器；DROM=1 ：0000H~3FFFH——内部RAM；4000H~EFFFH——外部存储器；F000H~FEFFH——片内ROM；FF00H~FFFFH——保留。 4 、TMS320C54x 芯片的片内外设主要包括哪些电路？ ①通用I/O 引脚②定时器③时钟发生器④主机接口HPI⑤串行通信接口⑥软件可编程等待状态发生器⑦可编程分区转换逻辑 5、TMS320C54x 芯片的流水线操作共有多少个操作阶段？每个阶段执行什么任务？完成一条指令都需要哪些操作周期？ 六个操作阶段:①预取指P;将PC 中的内容加载PAB ②取指F; 将读取到的指令字加载PB③译码D; 若需要，数据1 读地址加载DAB；若需要，数据2 读地址加载CAB；修正辅助寄存器和堆栈指针④寻址A; 数据1 加载DB；数据2 加载CB；若需要，数据3 写地址加载EAB⑤读数R; 数据 1 加载DB；数据 2 加载CB；若需要，数据 3 写地址加载EAB；⑥执行X。执行指令，写数据加载EB。 6、TMS320C54x 芯片的流水线冲突是怎样产生的？有哪些方法可以避免流水线冲突？答：’C54x 的流水线结构，允许多条指令同时利用CPU 的内部资源。由于CPU 的资源有限，当多于一个流水线上的指令同时访问同一资源时，可能产生时序冲突。解决办法①由CPU 通过延时自动解决；②通过程序解决，如重新安排指令或插入空操作指令。为了避免流水冲突，可以根据等待周期表来选择插入的NOP 指令的数量。 7、TMS320C54x 芯片的串行口有哪几种类型？ 四种串行口：标准同步串行口SP，缓冲同步串行口BSP，时分多路串行口TDM，多路缓冲串行口McBSP。 8 、TMS320VC5402 共有多少可屏蔽中断？它们分别是什么？NMI 和RS 属于哪一类中断源？答：TMS320VC5402 有13 个可屏蔽中断，RS 和NMI 属于外部硬件中断。 9、试分析下列程序的流水线冲突，画出流水线操作图。如何解决流水冲突？ STLM A，AR0 STM #10，AR1 LD *AR1，B 解：流水线图如下图： 解决流水线冲突：最后一条指令（LD *AR1，B）将会产生流水线冲突，在它前面加入一条NOP 指令可以解决流水线冲突。 10、试根据等待周期表，确定下列程序段需要插入几个NOP 指令。 ①LD @GAIN, T STM #input,AR1 MPY *AR1+,A 解：本段程序不需要插入NOP 指令 ②STLM B,AR2 STM #input ,AR3
第一章： 1、数字信号处理的实现方法一般有哪几种？答：数字信号处理的实现是用硬件软件或软硬结合的方法来实现各种算法。 （1）在通用的计算机上用软件实现；（2）在通用计算机系统中加上专用的加速处理机实现；（3）用通用的单片机实现，这种方法可用于一些不太复杂的数字信号处理，如数字控制；（4）用通用的可编程DSP 芯片实现。与单片机相比，DSP 芯片具有更加适合于数字信号处理的软件和硬件资源，可用于复杂的数字信号处理算法；（5）用专用的DSP 芯片实现。在一些特殊的场合，要求的信号处理速度极高，用通用DSP 芯片很难实现（ 6 ）用基于通用dsp 核的asic 芯片实现。 2、简单的叙述一下dsp 芯片的发展概况？ 答：第一阶段，DSP 的雏形阶段（1980 年前后）。代表产品：S2811 。主要用途：军事或航空航天部门。第二阶段，DSP 的成熟阶段（1990 年前后）。代表产品：TI 公司的TMS320C20 主要用途：通信、计算机领域。第三阶段，DSP 的完善阶段（2000 年以后）。代表产品：TI 公司的TMS320C54 主要用途：各个行业领域。 3、可编程dsp 芯片有哪些特点？ 答：1、采用哈佛结构（1）冯。诺依曼结构，（2 ）哈佛结构（3）改进型哈佛结构2、采用多总线结构 3. 采用流水线技术4、配有专用的硬件乘法-累加器 5、具有特殊的dsp 指令 6、快速的指令周期 7、硬件配置强 8、支持多处理器结构 9 、省电管理和低功耗 4、什么是哈佛结构和冯。诺依曼结构？它们有什么区别？答：哈佛结构：该结构采用双存储空间，程序存储器和数据存储器分开，有各自独立的程序总线和数据总线，可独立编址和独立访问，可对程序和数据进行独立传输，使取指令操作、指令执行操作、数据吞吐并行完成，大大地提高了数据处理能力和指令的执行速度，非常适合于实时的数字信号处理。 冯。诺依曼结构：该结构采用单存储空间，即程序指令和数据共用一个存储空间，使用单一的地址和数据总线，取指令和取操作数都是通过条总线分时进行。当进行高速运算时，不但不能同时进行取指令和取操作数，而且还会造成数据传输通道的瓶颈现象，其工作速度较慢。程序存储器和数据存区别：哈佛：该结构采用双存储空间，储器分开，有各自独立的程序总线和数据总线，可独立编址和独立访问，可对程序和数据进行独立传输，使取指令操作、指令执行操作、数据吞吐并行完成，大大地提高了数据处理能力和指令的执行速度，非常适合于实时的数字信号处理。冯：当进行高速运算时，不但不能同时进行取指令和取操作数，而且还会造成数据传输通道的瓶颈现象，其工作速度较慢。 5 、什么是流水线技术？答：每条指令可通过片内多功能单元完成取指、译码、取操作数和执行等多个步骤，实现多条指令的并行执行，从而在不提高系统时钟频率的条件下减少每条指令的执行时间。利用这种流水线结构，加上执行重复操作，就能保证在单指令周期内完成数字信号处理中用得最多的乘法- 累加运算。（图） 6、什么是定点dsp 芯片和浮点dsp 芯片？它们各有什么优缺点？答：若数据以定点格式工作的称为定点DSP 芯片。若数据以浮点格式工作的称为浮点DSP 芯片定点dsp 芯
第三章 DSP芯片开发工具的 特点及应用
§3.1 DSP开发环境 §3.2 通用目标文件格式COFF §3.3 编程工具特点及应用 §3.4 调试工具的特点及应用
XCHL
《DSP原理及应用》讲稿
1
宏源程序 文件
C语音 源文件 汇编语音 源文件
§3.1 DSP 开发环境
汇 编 语 音 开 发 流 程
归档器 宏文件库
C编译器 汇编语音 源文件 建库应 用程序 实时 支持库 Computer 调试工具
汇编器
归档器
COFF通用 目标文件
目标 文件库 十六进制 转换程序 EPROM中 的十六进制 代码程序 绝对 列表器
链接器 可执行的单个 COFF文件
交叉引用 TMS320C2XX 芯片 列表器 返回本章首页
2
XCHL
《DSP原理及应用》讲稿
§3.2 通用目标文件格式COFF
COFF文件格式是基于段（section）的概念建立的，即程序被分 解成各种段的组合体：如文本段、数据段等。这种文件格式便于 实现模块化程序设计，即程序员设计时只需基于代码段和数据段 等概念进行，不需关注每条命令或每个数据的具体目标地址。至 于它们的最终将处于存储器的哪个位置，将由链接器来安排。
? ? ? ? ? ?
段的概念及分类 段的创立 段的组合及其在存储器中的映象 程序重定位 COFF文件内的符号 COFF文件的装载
?
《DSP原理及应用》讲稿
返回本章首页
XCHL
3
河南理工大学DSP课程考试试卷 1、对于TMS320C54x系列DSP芯片，下列说法正确的是( C ) (A) 专用型DSP （B）32位DSP (C) 定点型DSP (D) 浮点型DSP 2、要使DSP能够响应某个可屏蔽中断，下面的说法正确的是(B ) A.需要把状态寄存器ST1的INTM位置1，且中断屏蔽寄存器IMR相应位置0 B.需要把状态寄存器ST1的INTM位置1，且中断屏蔽寄存器IMR相应位置1 C.需要把状态寄存器ST1的INTM位置0，且中断屏蔽寄存器IMR相应位置0 D.需要把状态寄存器ST1的INTM位置0，且中断屏蔽寄存器IMR相应位置1 3、若链接器命令文件的MEMORY部分如下所示： MEMORY { PAGE 0: PROG: origin=C00h, length=1000h PAGE 1: DATA: origin=80h, length=200h } 则下面说法不正确的是（A） A、程序存储器配置为4K字大小 B、程序存储器配置为8K字大小 C、数据存储器配置为512字大小 D、数据存储器取名为DATA 5、C54X DSP的流水线是由（B ）级（也即是由多少个操作阶段）组成。 (A) 4 (B) 6 (C) 8 (D) 10 6、假定AR3中当前值为200h，AR0中的值为20h，下面说法正确的是（） A、在执行指令*AR3+0B后，AR3的值是200h； B、在执行指令*AR3-0B后，AR3的值为23Fh； C、在执行指令*AR3-0B后，AR3的值是180h； 7、下面对一些常用的伪指令说法正确的是：（D ） A、.def所定义的符号，是在当前模块中使用，而在别的模块中定义的符号； B、.ref 所定义的符号，是当前模块中定义，并可在别的模块中使用的符号； C、.sect命令定义的段是未初始化的段； D、.usect命令定义的段是未初始化的段。 8、在采用双操作数的间接寻址方式时，要使用到一些辅助寄存器，在此种寻址方式下，下面的 那些辅助寄存器如果使用到了是非法的（ D ）
3.9习题 1.计算下列各有限长序列的N 点离散傅立叶变换。 （1）0()11N x n n ≤≤-= （2）)()(n n x δ= （3）)()(0n n n x -=δ 100-≤≤N n （4）)()(n R a n x N n = （5）)()(0n R e n x N n j ω= （6）)()cos()(0n R n n x N ω= （7）)()(2n R e n x N mn N j π= 10-≤≤N m （8）)()2sin( )(n R mn N n x N π= 10-≤≤N m 解 （1） 21 00()[()]010 N j kn N n k X k D F T x n e k N N k π--=≠?== =≤≤-?=?∑ （2）21 0[()]()101N j kn N n D F T x n n e k N πδ--== =≤≤-∑ （3）0 221 0[()]()01N j kn j kn N N n D F T x n n n e e k N ππδ---== -=≤≤-∑ （4）21 201[()]()011N N j kn n N N j k n N a D F T x n a R n e k N a e ππ---=-= = ≤≤--∑ （5）00021 2() 1[()]()011j N N j kn j n N N j k n N e D F T x n e R n e k N a e πωωπω--- =-= = ≤≤--∑ （6）21 00 [()]co s ()N j kn N N n D F T x n n R n e πω--== ∑ 00000021 22() () 1()2 1101 11N j kn j n j n N n j N j N j k j k N N e e e e e k N ae ae πωωωωππωω---=--+ = +--= + ≤≤---∑ （7）221 0[()]()01N j m n j kn N N N n k m D F T x n e R n e k N N k m ππ--=≠?= =≤≤-?=?∑
简述DSP芯片的主要特点 哈佛结构----将程序和数据存储在不同的存储空间中，即程序存储器和数据存储器是两个相互独立的存储器，每个存储器独立编址，独立访问。 多总线结构---保证在一个机器周期内可以多次访问程序存储空间和数据存储空间。 指令系统的流水线操作--减少指令执行时间，增强处理器的处理能力。取址，译码，取操作和执行四个阶段。 专用的硬件乘法器--使乘法累加运算能在单个周期内完成。 特殊的DSP指令、快速的指令周期、硬件配置强。 详细描述冯诺依曼结构和哈佛结构，并比较不同？ 冯诺依曼结构--数据和程序共用总线和存储空间，在某一时刻，只能读写程序或者读写数据。将指令、数据、地址存储在同一个存储器统一编址，依靠指令计数器提供的地址来区分是指令‘数据还是地址，取指令和取操作数都访问同一存储器，数据吞吐率低。 哈佛结构----将程序和数据存储在不同的存储空间中，即程序存储器和数据存储器是两个相互独立的存储器，每个存储器独立编址，独立访问。改进的还允许在程序存储空间和数据存储空间之间相互传送数据。 DSP系统的设计过程? 确定DSP系统设计的性能指标；进行算法优化与模拟；选择DSP芯片和外围芯片；进行硬件电路的设计；进行软件设计；进行软硬件综合调试。 请描述TMS320C54x的总线结构？ C54X采用先进的哈佛结构并具有八组总线, 其独立的程序总线和数据总线允许同时读取指令和操作数，实现高度的并行操作。程序总线PB传送从程序存储器来的指令代码和立即数。 3组数据总线连接各种元器件。CB和D B总线传送从数据存储器读出的操作数，EB总线传送写入到存储器中的数据。(1分) 4组地址总线PAB\CAB\DAB\EA B传送执行指令所需的地址。 TMS320C54x片内存储器一般包括哪些种类？如何配置片内存储器？ C54X片内存储器一般包括两种类型：ROM(只读存储器)，RAM(随机访问存储器)。RAM又可分为双访问DARAM和单访问SARAM。 简述TMS320C54X芯片的CPU各组成部分及其功能。 CPU状态和控制寄存器：用于设置各种工作条件和工作方式的状态以及存储器配置状态和控制信息。 40位算术逻辑单元、40位累加器A和B：两者共同完成算术运算和逻辑运算。 桶形移位寄存器：使处理器能完成数字定标，位提取，对累加器进行归一化处理等操作。 乘法器/加法器单元：在单周期内完成一次乘法累加运算。 比较选择和存储单元：是专门为V iterbi算法设计的加法，比较，选择操作的硬件单元。 指数编码器：用于支持单周期指令EXP的专用硬件。 TMS320C54x存储器包括哪几个空间？ 64k程序存储空间：程序指令和程序中所需的常数表格 64k数据存储空间：存储需要程序处理的数据或程序处理后的结果 64kI/O存储空间:存储与外部存储器映像的外设接口 TMS320C54x有几种状态和控制寄存器？它们的功能？ 状态寄存器ST0 和状态寄存器ST1：0和1包括了各种工作条件和工作方式的状态 处理器方式状态寄存器PMST：包括了存储器配置状态和控制信息 TMS320C54x的片内外设有哪些？以及它们的功能？ 通用I/O引脚：扩展外部存储器； 定时器：用于周期性的产生中断和周期输出； 时钟发生器：为C54X提供时钟信号； 主机接口：外部主机或主处理器可以通过HPI接口读写C54X的片内RAM，从而大大提高数据交换能力； 串行口：这些串口可提供全双工，双向的通信功能，可与编解码器，串行AD转换器和其他串行器件通信，也可以用于微
一、填空题 1、累加器A分为三个部分，分别为 AG、AH、AL ； 2、TMS320VC5402型DSP的内部采用 8 条 16 位的多总线结构； 3、TMS320VC5402型DSP采用哈佛总线结构对程序存储器和数据存储器进行控制； 4、TMS320VC5402型DSP有 8 个辅助工作寄存器； 5、DSP处理器TMS320VC5402中DARM的容量是 16K 字； 6、TI公司的DSP处理器TMS320VC5402PGE100有 2 个定时器； 7、在连接器命令文件中，PAGE 1 通常指数据存储空间； 8、C54x的中断系统的中断源分为硬件中断和软件中断； 9、TI公司DSP处理器的软件开发环境是 CCS(Code Composer Studio)； 10、DSP处理器TMS320VC5402外部有 20根地址线； 11、直接寻址中从页指针的位置可以偏移寻址 128 个单元； 12、在链接器命令文件中，PAGE 0通常指程序存储空间； 13、C54x系列DSP处理器中，实现时钟频率倍频或分频的部件是锁相环PLL ； 14、TMS320C54x系列DSP处理器上电复位后，程序从指定存储地址 FF80H 单元开始工作； 15、TMS320C54x系列DSP处理器有 2 个通用I/O引脚，分别是 BIO和XF ； 16、DSP处理器按数据格式分为两类，分别是定点DSP和浮点DSP ； 17、TMS329VC5402型DSP的ST1寄存器中，INTM位的功能是开放/关闭所有可屏蔽中断； 18、MS320C54X DSP主机接口HPI是 8 位并行口； 19、在C54X系列中，按流水线工作方式，分支转移指令的分为哪两种类型：无延迟分支转移、延迟分值转移； 20、C54x的程序中，“.bss”段主要用于为变量保留存储空间； 21、从数据总线的宽度来说，TMS320VC5402PGE100是 16 位的DSP存储器； 22、TMS320VC5402型DSP处理器的内核供电电压 1.8V ； 23、TMS320C5402系列DSP处理器最大的数据存储空间为 64K 字； 24、在链接器命令文件中，PAGE 0通常指程序存储空间； 25、DSP技术是利用专用或通用数字信号处理芯片，通过数值运算的方法对信号进行处理； 26、C54x的程序中，“.text”段是文本段，主要包含可执行文本； 27、C54x系列DSP上电复位后的工作频率是由片外3个管脚 CLKMD1、CLKMD2、CLKMD3 来决定的； 28、DSP处理器TMS320C5402最大的程序存储空间为 1M 字； 29、从应用领域来说，MCU(单片机)主要用于控制领域；DSP处理器主要应用于信号处理； 30、TMS320C54X DSP提供一个用16位堆栈指针(SP)寻址的软件堆栈。当向堆栈中压入数据时，堆栈是从高地址向低地址方向填入； 31、TMS320C54X DSP软硬件复位时，复位中断向量的地址为程序空间的 FF08H ； 32、TMS320C54X可编程定时器的定时周期 =(时钟周期)*(分频系数TDDR+1)*(PRD +1)； 33、DSP处理器的英文全称 Digital Signal Processor ； 34、DSP处理器TMS320VC5402的IO管脚供电电压为 3,3V ； 35、C54x的程序中，“.data”段是数据段，主要应用于通常包含初始化数据； 36、DSP处理器TMS320C5402的I/O空间为 64K 字； 37、TMS320VC5402型DSP的累加器是 40 位； 38、TMS329VC5402型DSP的MP/MC管脚的功能是微计算机或是微处理器工作模式； 39、TMS320VC5402型DSP的CPU采用桶形移位寄存器作为专用硬件实现移位功能； 40、汇编语句“STL A，@y”中“@y”表示直接寻址方式； 41、TMS320VC5402型DSP的ST1寄存器中，CPL位的功能是指示直接寻址采用何种指针； 42、解释汇编语句“READA *AR1”的功能：以累加器A的内容作为地址读取程序存储单元，将读取的数据存入以AR1的内容作为地址的数据存储单元中； 43、TMS320C54X具有两个通用I/O口， BIO 勇于输入外设的的状态； XF 用于输出外设的控制信号； 二、判断题 1、DSP 处理器TMS320VC5402的供电电压为5V。(×) 2、DSP的工作频率只能是外部晶体振荡器的频率。(×) 3、TMS320C54X DSP是浮点型处理器。(×)
填空： ●OVLY=（0），片内RAM仅配置到到数据存储空间。 ●DROM=（1），片内ROM配置程序和数据存储空间。 ●ST1的CPL=（1）表示选用对战指针SP的直接寻址方式。 ●ST1的C16=（1）表示ALU工作在双精度算术运算式。 ●软件中断是由（INTR）（TRAD）（RESET）产生的。 ●时钟发生器包括一个（内部振荡电路）和一个（锁相环电路）。 ●状态寄存器ST1中CPL=0表示（使用DP），CPL=1表示（使用SP） ●累加器寻址的两条指令分别是（READA Smem）（WRITA Smem） ●链接器对段的处理主要通过（MEMORY）和（SECTIONS）两个命令完成。 ●所有的TMS320C54x芯片内部都包含（程序）存储器和（数据）存储器。 ●所有的COFF目标文件都包含以下三种形式的段：（.text文本段 .data数据段 .bss保留空间段）。 ●TMS320C54x有8组16位总线（1组程序总线，3组数据总线，4组地址总线）。 ●TMS320C54x DSP具有两个（40）位累加器。累加器A的（AG或32~39）位是保护位。 ●对于32位数寻址时，如果寻址的第一个字处在偶地址，那么第二个就处在（下一个高）地址；如果寻址的第一个字处在奇地址，那么第二个就处在（前一个低）地址。 ●●●●●● ●DSP芯片特点：有（改进的哈佛结构）、（低功耗设计）和（高度并行性）（多处理单元）（特殊DSP指令）等特点。 ●DSP片内寄存器在C语言中一般采用（指针）方式来访问，常常采用的方法是将DSP寄存器地址的列表定义在（头文件）。 ●TMS320C54x有3个16位寄存器作为状态和控制寄存器（ST0）（ST1）（PMST）。 ●TMS320C54x的三类串行口：（标准同步串行口）（缓冲串行口）（时分多路串行口）。 ●TMS320C54x的工作方式状态寄存器PMST提供了三个控制位，包括（MP/非MC)、(OVLY)、(DROM）。 ●MEMORY的作用（是用于描述系统实际的硬件资源，用来定义用户设计的系统中所包含的各种形式的存储器，以及他们占据的地址范围）。 ●SECTIONS的作用（是用于描述段如何定位到家当的硬件资源上。将输出段定位到所定义
1. 利用DFT 矩阵计算序列()(0,1,2,3)x n =的4点DFT 。 解：4111111111111j j W j j ???? --? ?=--????--?? 6111102211121111222113j j j j j j ???????????? -+--? ?????∴=---????????????----?????? 2. 利用上述序列4点DFT 结果和频域内插公式计算该序列在频点 28 π 处的DTFT 结果；直接利用DFT 计算上述序列在 28 π 处DTFT 结果。 解：121 ) 20 2sin ()1 2()()12sin ()2 N k N j j N k N k N X e X k e k N N πωω πωπω----=??- ? ??= ??- ? ??∑ 23223()8284 0338888 422sin ()1284()()1224sin ()28411111(0)(1)+(2)+(3) 334sin sin sin sin 88881)k j j k j j j j k X e X k e k X e X e X e X e j πππππππππππππππ--=--?? - ???∴=?? - ? ?? ?? ??=+???????????? ? ? ? ?????????????=∑ 另， 2217 8 8 80 ()(1)()n j j n X e X x n e ππ?-===∑
3 424 8 (1)123 33 cos sin2cos sin3cos sin 442244 33 cos3cos sin2sin3sin 44424 1) j j j X e e e j j j j j πππ ππππππ πππππ --- ∴=?+?+? ?????? =-+-+- ? ? ? ?????? ???? =+-++ ? ? ???? = 3.以2400Hz为采样频率对一模拟信号进行采样，得到序列()(1,1,1,1,1,1) x n=；已知序列 DTFT结果在频点 2 π 5400Hz处的幅度；另，对序列作8点DFT，求(2) X。 解： 5400 5400 2 54009 2 24002 ()() Hz Hz j j T X e X e π ? ? ?ππ =Ω ∴== ∴= 所以，采样信号在5400Hz 另， 6 422 752 882 8 002 12 (2)()()1 1 1 j n n j j j j n n e X X e x n e e j j e π πππ- ? -- - == - ======- + - ∑∑ 4.一FIR数字滤波器，其传递函数为123 ()10.50.40.4 H z z z z --- =+++；利用DFT求该系统在0.8π处的频率响应。 解： 其单位冲激响应为： ()(1,0.5,0.4,0.4) h n=； 而 5 (2) X为所需结果，计算如下：
第1章 1.简述 DSP 芯片的主要特点。 答：哈佛结构；多总线结构；指令系统的流水线操作；专用的硬件乘法器；特殊的DSP指令；快速的指令周期；硬件配置强。 2.请详细描述冯·诺曼依结构和哈佛结构，并比较它们的不同。 答案在P6第一自然段。 3.简述 DSP 系统的设计过程。 答案依图1-3答之。 4.在进行 DSP 系统设计时，如何选择合适的 DSP 芯片？答：芯 片运算速度；芯片硬件资源；运算精度（字长）；开发工具；芯片的功耗；其他因素（封装形式、环境要求、供货周期、生命周期等）。 5.TI 公司的 DSP 产品目前有哪三大主流系列?各自应用领域是什么? 答案在P8第二自然段。 第2章
一、填空题
1.TMS320C54x DSP 中传送执行指令所需的地址需要用到 PAB、CAB、DAB 和 EAB 4 条地址总线。P13 2.DSP 的基本结构是采用哈佛结构，即程序和数据是分开的。 3.TMS320C54x DSP 采用改进的哈佛结构，围绕 8 条 16 位总线建立。P13 4.DSP 的内部存储器类型可分为随机存取存储器(RAM)和只读存储器(ROM)。其中RAM又可以分为两种类型：双访问RAM,即DARAM 和单访问 RAM,即 SARAM。P24-2.4 节 5.TMS320C54xDSP 的内部总存储空间为 192K 字，分成 3 个可选择的存储空间：64K程序存储器空间、64K数据存储器空间和64KI/O 存储空间。P23-2.4节 6.TMS320C54x DSP 具有 2 个 40 位的累加器。 7.溢出方式标志位 OVM=1，运算溢出。若为正溢出，则 ACC 中的值为00 7FFF FFFFH。 8.桶形移位器的移位数有三种表达方式： 5 位立即数； ST1 中 5 位 ASM 域；暂存器 T 的低 6 位。 9.DSP 可以处理双 16 位或双精度算术运算，当 C16= 0 为双精度运算方式，当C16= 1为双16位运算方式。 10.TMS320C54x 系列 DSP 的 CPU 具有三个 16 位寄存器来作为CPU 状态和控制寄存器，它们是： ST0 、 ST1 和 PMST 。 11.TMS320C54x：DSP 软硬件复位中断号为 0，中断向量为 00H 。
第二章 3、处理器工作方式状态寄存器 PMST 中的 MP/MC、 OVLY 和 DROM 三个状态位对 C54x 的存储空间结构各有何影响？ 当 OVLY= 0 时，程序存储空间不使用内部 RAM。当 OVLY= 1 时，程序存储空间使用内部RAM。内部 RAM 同时被映射到程序存储空间和数据存储空间。当 MP/ MC=0 时，4000H~EFFFH 程序存储空间定义为外部存储器； F000H~FEFFH 程序存储空间定义为内部ROM；当 MP/ MC=1 时， 4000H~FFFFH 程序存储空间定义为外部存储。DROM=0： 0000H~3FFFH——内部 RAM ； 4000H~FFFFH——外部存储器； DROM=1 ：0000H~3FFFH——内部 RAM； 4000H~EFFFH——外部存储器； F000H~FEFFH——片内ROM； FF00H~FFFFH——保留。 4 、 TMS320C54x 芯片的片内外设主要包括哪些电路？ ①通用 I/O 引脚②定时器③时钟发生器④主机接口 HPI⑤串行通信接口⑥软件可编程等待状态发生器⑦可编程分区转换逻辑 5、 TMS320C54x 芯片的流水线操作共有多少个操作阶段每个阶段执行什么任务完成一条指令都需要哪些操作周期？ 六个操作阶段:①预取指 P;将 PC 中的内容加载 PAB ②取指 F; 将读取到的指令字加载 PB③译码 D; 若需要，数据 1 读地址加载 DAB；若需要，数据 2 读地址加载 CAB；修正辅助寄存器和堆栈指针④寻址 A; 数据 1 加载 DB；数据 2 加载CB；若需要，数据 3 写地址加载 EAB⑤读数 R; 数据 1 加载 DB；数据 2 加载 CB；若需要，数据 3 写地址加载 EAB；⑥执行 X。执行指令，写数据加载 EB。 6、 TMS320C54x 芯片的流水线冲突是怎样产生的有哪些方法可以避免流水线冲突？答：’C54x 的流水线结构，允许多条指令同时利用 CPU 的内部资源。由于 CPU 的资源有限，当多于一个流水线上的指令同时访问同一资源时，可能产生时序冲突。解决办法①由 CPU 通过延时自动解决；②通过程序解决，如重新安排指令或插入空操作指令。为了避免流水冲突，可以根据等待周期表来选择插入的 NOP 指令的数量。 7、 TMS320C54x 芯片的串行口有哪几种类型？
第一章 1、数字信号处理实现方法一般有几种？答：课本P2（2.数字信号处理实现） 2、简要地叙述DSP芯片的发展概况。答：课本P2（ DSP芯片的发展概况） 3、可编程DSP芯片有哪些特点？答：课本P3（ DSP芯片的特点） 4、什么是哈佛结构和冯诺依曼结构？他们有什么区别？答：课本P3-P4(1.采用哈佛结构） 5、什么是流水线技术？答：课本P5（3.采用流水线技术） 6、什么是定点DSP芯片和浮点DSP芯片？它们各有什么优缺点？ 答：定点DSP芯片按照定点的数据格式进行工作，其数据长度通常为16位、24位、32位。 定点DSP的特点：体积小、成本低、功耗小、对存储器的要求不高；但数值表示范围较窄，必须使用定点定标的方法，并要防止结果的溢出。 浮点DSP芯片按照浮点的数据格式进行工作，其数据长度通常为32位、40位。 由于浮点数的数据表示动态范围宽，运算中不必顾及小数点的位置，因此开发较容易。但它的硬件结构相对复杂、功耗较大，且比定点DSP芯片的价格高。通常，浮点DSP芯片使用在对数据动态范围和精度要求较高的系统中。 7、DSP技术发展趋势主要体现在哪些方面？答：课本P9（发展技术趋势） 8、简述DSP系统的构成和工作过程。答：课本P10（系统的构成） 9、简述DSP系统的设计步骤。答：课本P12（系统的设计过程） 10、DSP系统有哪些特点？答：课本P11（系统的特点） 11、在进行DSP系统设计时，应如何选择合理的DSP芯片？答：课本P13（芯片的选择） 12、TMS320VC5416-160的指令周期是多少毫秒？它的运算速度是多少MIPS？ 解：f=160MHz，所以T=1/160M==；运算速度=160MIPS 第二章 1、TMS320C54x芯片的基本结构都包括哪些部分？答：课本P17（各个部分功能如下） 2、TMS320C54x芯片的CPU主要由几部分组成？答：课本P18（ 3、处理器工作方式状态寄存器PMST中的MP/MC、OVLY和DROM3个状态位对’C54x的存储空间结构有何影响？答：课本P34（PMST寄存器各状态位的功能表） 4、TMS320C54x芯片的内外设主要包括哪些电路？答：课本P40（’C54x的片内外设电路） 5、TMS320C54x芯片的流水线操作共有多少个操作阶段？每个操作阶段执行什么任务？完成一条指令都需要哪些操作周期？答：课本P45（1.流水线操作的概念） 6、TMS320C54x芯片的流水线冲突是怎样产生的？有哪些方法可以避免流水线冲突？ 答：由于CPU的资源有限，当多于一个流水线上的指令同时访问同一资源时，可能产生时序冲突。解决的办法：①由CPU通过延时自动解决；②通过程序解决，如重新安排指令或插入空操作指令。 7、TMS320C54x芯片的串行口有哪几种类型？答：课本P42（TMS320C54x芯片的串行口） 8、TMS320VC5402 共有多少可屏蔽中断？它们分别是什么？NMI和RS属于哪一类中断源？答：课本P56（对VC5402来说，这13个中断的硬件名称为...... RS 和NMI属于外部硬件中断。) 9、试分析下列程序的流水线冲突，画出流水线操作图。如何解决流水线冲突？（解题时参考课本P52【例】） STLM A，AR0 STM #10，AR1 LD *AR1，B
D S P原理及应用试卷答 案 公司内部编号：（GOOD-TMMT-MMUT-UUPTY-UUYY-DTTI-
通信系《DSP原理及应用》期末考试题（答案） 姓名：学号：班级：分数： 考试时间：15：40～17：30 考试方式：开卷； 注意：所有答案必须写在答题纸上，试卷上的答案无效！ 一、填空题（每空2分，共20分） 1、在C语言和C55x汇编语言的混合程序设计中，C函数的参数和返回值传递到 C55x的寄存器中。在函数“long func(int *p1, int i2, int i3, int i4)”中，*p1传递到AR0寄存器，i2传递到T0寄存器，i4传递到AR1寄存器，返回值由AC0寄存器传递。 2、汇编语言“mov *AR0，AC0”使用的寻址方式是间接寻址模式，“mov #0x3，DPH”使用的寻址方式是直接寻址模式，“mov *(#0x011234)，T2”使用的寻址方式是绝对寻址模式。 3、“AND #0x7f， AC0”，执行之后，AC0的值是0000000078。 4、C55x 的链接器命令文件中，SECTIONS命令的主要作用是告诉链接器如何将 输入段组合成输出段，以及在存储器何处存放输出。MEMORY命令的主要作用是定义目标系统的存储器配置图，包括对存储器各部分的命名，以及规定它们的起始地址和长度。 二、简述题（共40分） 1、根据你的理解，试列举 DSP 芯片的特点（5分）
答：哈佛结构；多总线结构；指令系统的流水线操作；专用的硬件乘法器； 特殊的DSP指令；快速的指令周期；丰富的外设 2、TMS320C55x 芯片的总线结构有何特点，主要包括哪些总线它们的功能是什 么（6分） 答：TMS320C55x DSP采用先进的哈佛结构并具有十二组总线，其独立的程序总线和数据总线允许同时读取指令和操作数，实现高度的并行操作。 采用各自分开的数据总线分别用于读数据和写数据，允许CPU在同一个 机器周期内进行两次读操作数和一次写操作数。独立的程序总线和数据 总线允许CPU同时访问程序指令和数据。 包括12条总线，分别是：PAB和PB、BAB和BB、CAB和CB、DAB和 DB、EAB和EB、FAB和FB。 功能： 3、DSP 为了降低功耗采取了哪些措施？（6分） 答：双电压供电；多种工作模式 4、TMS320C55x 的总存储空间为多少可分为哪 3 类，它们的大小是多少存储器 空间的各自作用是什么？（6分） 答：程序空间16M Byte；I/O空间64K Words；数据空间8M Words 5、TMS320C55x有哪些寻址方式，它们是如何寻址的？试为每种寻址方式列举一 条指令（6分） 答：直接寻址模式，mov ＃K16，DP； 间接寻址模式，mov *AR0，AC0； 绝对寻址模式，mov *(#0x011234)，T2；
DSP原理及应用课后习题答案 简述DSP芯片的主要特点 哈佛结构----将程序和数据存储在不同的存储空间中，即程序存储器和数据存储器是两个相互独立的存储器，每个存储器独立编址，独立访问。 多总线结构---保证在一个机器周期内可以多次访问程序存储空间和数据存储空间。 指令系统的流水线操作--减少指令执行时间，增强处理器的处理能力。取址，译码，取操作和执行四个阶段。 专用的硬件乘法器--使乘法累加运算能在单个周期内完成。 特殊的DSP指令、快速的指令周期、硬件配置强。 详细描述冯诺依曼结构和哈佛结构，并比较不同？ 冯诺依曼结构--数据和程序共用总线和存储空间，在某一时刻，只能读写程序或者读写数据。将指令、数据、地址存储在同一个存储器统一编址，依靠指令计数器提供的地址来区分是指令‘数据还是地址，取指令和取操作数都访问同一存储器，数据吞吐率低。 哈佛结构----将程序和数据存储在不同的存储空间中，即程序存储器和数据存储器是两个相互独立的存储器，每个存储器独立编址，独立访问。改进的还允许在程序存储空间和数据存储空间之间相互传送数据。 DSP系统的设计过程? 确定DSP系统设计的性能指标；进行算法优化与模拟；选择DSP芯片和外围芯片；进行硬件电路的设计；进行软件设计；进行软硬件综合调试。 请描述TMS320C54x的总线结构？ C54X采用先进的哈佛结构并具有八组总线, 其独立的程序总线和数据总线允许同时读取指令和操作数，实现高度的并行操作。程序总线PB传送从程序存储器来的指令代码和立即数。 3组数据总线连接各种元器件。CB和DB总线传送从数据存储器读出的操作数，EB总线传送写入到存储器中的数据。(1分) 4组地址总线PAB\CAB\DAB\EAB传送执行指令所需的地址。 TMS320C54x片内存储器一般包括哪些种类？如何配置片内存储器？ C54X片内存储器一般包括两种类型：ROM(只读存储器)，RAM(随机访问存储器)。RAM又可分为双访问DARAM和单访问SARAM。 简述TMS320C54X芯片的CPU各组成部分及其功能。 CPU状态和控制寄存器：用于设置各种工作条件和工作方式的状态以及存储器配置状态和控制信息。 40位算术逻辑单元、40位累加器A和B：两者共同完成算术运算和逻辑运算。 桶形移位寄存器：使处理器能完成数字定标，位提取，对累加器进行归一化处理等操作。
第1章 1.简述DSP芯片的主要特点。 答：哈佛结构；多总线结构；指令系统的流水线操作；专用的硬件乘法器；特殊的DSP指令；快速的指令周期；硬件配置强。 2.请详细描述冯·诺曼依结构和哈佛结构，并比较它们的不同。 答案在P6第一自然段。 3.简述DSP系统的设计过程。 答案依图1-3答之。 4.在进行DSP系统设计时，如何选择合适的DSP芯片？ 答：芯片运算速度；芯片硬件资源；运算精度（字长）；开发工具；芯片的功耗；其他因素（封装形式、环境要求、供货周期、生命周期等）。 5.TI公司的DSP产品目前有哪三大主流系列?各自应用领域是什么? 答案在P8第二自然段。
第2章 一、填空题 1.TMS320C54x DSP中传送执行指令所需的地址需要用到PAB、CAB、DAB和EAB 4条地址总线。P13 2.DSP的基本结构是采用哈佛结构，即程序和数据是分开的。 3.TMS320C54x DSP采用改进的哈佛结构，围绕8条16位总线建立。P13 4.DSP的内部存储器类型可分为随机存取存储器(RAM)和只读存储器(ROM)。其中RAM又可以分为两种类型：双访问RAM,即DARAM和单访问RAM,即SARAM。P24-2.4节 5.TMS320C54xDSP的内部总存储空间为192K字，分成3个可选择的存储空间：64K程序存储器空间、64K数据存储器空间和64KI/O存储空间。P23-2.4节 6.TMS320C54x DSP具有2 个40 位的累加器。 7.溢出方式标志位OVM=1，运算溢出。若为正溢出，则ACC中的值为00 7FFF FFFFH 。 8.桶形移位器的移位数有三种表达方式：5位立即数；ST1