《微型计算机接口技术与汇编语言》
第1-2章微型计算机系统概论
1.现代微机接口在硬件上的层次结构——设备接口和总线接口
微机系统硬件——微处理器、存储器、I/O设备与I/O接口、总线
2.I/O设备接口与CPU交换数据的方式（P9）
I/O设备接口与CPU之间的数据交换，一般有查询、中断和DMA三种方式。
3.各主要寄存器的位数（P25）
（1）数据寄存器：包括4个16位通用寄存器AX、BX、CX、DX；
（2）段寄存器：一个段的描述包括段的长度、起始位置和段内偏移量，段长度可长可短，最多可达64KB。段在存储器中的起始地址称为段地址，存放在段寄存器中，如CS(Code Segment)、DS(Data Segment)、ES(Extra Data Segment)、SS(Stack Segment)。
（3）指针寄存器和变址寄存器：包括4个16位的寄存器SP、BP、SI、DI；
（4）指令指针寄存器：IP；
（5）标志寄存器：Flag(16位)
4.存储器物理地址的形成方法、物理地址的计算（P21）
物理地址的形成算法是：段寄存器的值左移4位，再与偏移量相加，并且由微处理器内部的地址加法器完成，无需用户干预。
Append: 2.2.5 编程模型
AX (16位) = AH (高8位)+AL（低8位)
5.跨段前缀的作用（P35，P89）
微处理器使用跨段前缀可以改变上述寄存器和表示偏移地址寄存器的默认组合（CS:IP，SS:SP的组合不能改变），但必须显式地说明寻址所使用的段寄存器名。
6.堆栈指针寄存器SP和指令指针寄存器IP的作用（P25）
SP和BP都是用来存放堆栈变量在堆栈段中的偏移量，与SS寄存器联用来确定堆栈段中某一存储单元的地址，但有所分工。
IP用来存放代码段中的地址，它与CS寄存器联用确定下一条指令的首地址。
7.堆栈操作的原则——后入先出
8.字存储单元的内容确定
第3章汇编语言寻址方式和指令集
1.TEST指令和AND指令的区别
如TEST AL,37H和AND AL,37H
都是与操作，但TEST不改变值
2.XOR指令的作用(清零、某些位取反)
3.指令LEA和MOV OFFSET mem、MOV mem指令的含义
条件：(DS)=2000H,(SI)=4000H,(24000H)=12H,(24001H)=34H,(24002H)=56H;
MOV AX, SI; (AX)=4000H;
MOV AX, [SI]; (AX)=3412H;
LEA AX, [SI]; (AX)=4000H;
MOV AX, OFFSET [SI]; (AX)=4000H;
LEA和MOV OFFSET等价。
4.寄存器间接寻址时，各间址寄存器隐含使用的段寄存器以及存储单元物理地址的计算（P56）
操作数在存储器中的段地址，在默认的情况下，是这样指定的：如果使用BP作为间接寻址，
则默认的段是堆栈段SS ，此时，操作数的地址为SS:BP ；如果使用BX 、SI 、DI 寄存器作为间接寻址，则默认段是数据段DS ，此时，操作数的地址为DS:BX ，或为DS:SI 、DS:DI 。
Append ：直接端口寻址 :直接端口寻址是在指令中直接给出要访问的端口地址，一般采用
2位十六进制数表示，也可以是符号，访问的端口范围0~255.
间接端口寻址： 若访问的端口地址大于255时，就要用间接寻址方式。可以访问
的端口范围0~65535.
字单元内容计算: 字节单元 地址啊
第4章 伪指令与语句格式
1.按要求写出完整的数据段定义(伪指令DB 、DW 、DD 、DQ 以及EQU 的使用；n DUP(?)的使用)（P81-P83）
AA DW 10h, -30H ;为变量AA 定义2个字型存储单元 BB DB ?, ?, ? ;为变量BB 保留3个字节型存储单元
DB 500 DUP(0) ;为堆栈申请500个字节存储单元，并赋值0 T EQU 6 ;为常量6定义一个符号名T
F EQU T*3+8 ;为表达式定义一个符号名F ，计算后得F=26
DATA_D DD 3*20,0FFFDH ;定义了DATA_D 为首址的两个双字地址，依次存放双字型数据
0000003CH，0000FFFDH
2.属性定义算符PTR的作用——BYTE PTR和WORD PTR
PTR主要用于使语句中类型不明确的操作数地址变得明确。
MOVE BYTE PTR[BX], 50 ;把立即数50送入BX所指的字节单元
MOVE WORD PTR[BX], 50 ;把立即数50送入BX所指的字单元
3.假定伪指令ASSUME的作用和用法（P83）
假定伪指令ASSUME的功能是用来设定段与段寄存器的对应关系，告诉汇编程序，哪些段是处理器当前可访问的段。
ASSUME CS:CODE, DS:DATA, SS:STACK ;段假定伪指令
第5章汇编语言程序设计
1.条件转移指令的格式、使用方法、编程——JZ/JNZ等（P105）
比如：若PC6!=0，则转L1，否则转L2。
MOV DX, PC6;
IN AL, DX;
AND AL, 01000000B;
JZ L1;/ JNZ L2;
2.循环指令LOOP隐含使用的寄存器——CX（P108-P111）
3.编程序段实现对指定外设的操作(包括状态查询及输入/输出)
第6章 I/O端口地址译码技术
1.I/O端口的编址方式——独立编址、统一编址（P132）
2.独立编址方式下I/O端口的访问——IN、OUT指令的使用、编程；直接/间接寻址方式中I/O端口地址的范围；间接寻址方式中的间址寄存器（P133）
3.在I/O端口地址译码电路中AEN的使用(设置AEN=0)（P136）
AEN信号表示是否采用DMA方式传输，AEN=1为DMA方式，系统总线由DMA控制器占用；AEN=0，为非DMA方式，系统总线由CPU占用。因此，当采用查询和中断方式时，就要使AEN信号为逻辑0，并参加译码，作为译码有效选中I/O端口的必要条件。
4.I/O端口地址译码电路的分析和设计——采用译码器74138（P137-P143）
第7章定时/计数技术
1.微机系统中的定时的种类——内部定时、外部定时（P146）
2.82C54A的主要特性——3个16位计数通道，每个通道最多计65536个脉冲，6种工作方式（P147）
3.82C54A的6种工作方式中方式2、3的特殊性——自动重新装载计数初值，输出重复波形，分频器（P153）
4.82C54A计数初值的计算，采用BCD码计数时的计数初值确定（P155）
（1）要求产生定时时间间隔的定时常数Tc=要求定时的时间/时钟周期脉冲=τ×CLK。
例如，已知CLK=1.19318MHZ,τ=5ms，求Tc，则Tc=5×10^-3s×1193180/s=5965。
（2）要求产生频率为f的信号波形的定时常数Tc=时钟脉冲的频率/要求的波形频率=CLK/f。
例如，已知CLK=1.19318MHZ，f=800HZ，求Tc，则Tc=1.19318×10^6HZ/800HZ=1491。
5.计数值超出一个通道计数能力时的处理方式（P156）
采用两个或多个计数器串联起来计数或定时，例如，把0号计数器与1号、2号计数器串联使用。
第8章中断技术
1.中断的分类——外部(硬)中断、内部(软)中断（P172）
2.硬中断的分类——可屏蔽INTR(中断响应周期)、非屏蔽NMI（P172）；中断允许标志IF 的作用——可屏蔽：IF=1，开放；IF=0，屏蔽
3.8086中断系统中，中断号的取值范围（P174）
系统对外部中断和内部中断、硬中断和软中断一律统一编号，共256个号，其中有一部分中断号已经分配给了中断源，尚有一部分中断号还空着，待分配，用户可以使用。
4.82C59A的主要特性——每片管理8级中断，固定优先级方式IR0优先级最高；两级级联最多可管理64级中断
5.82C59A所管理中断源的中断类型号的确定——高5位、低3位
6.82C59A写入ICW3的条件——级联系统写入（P184）
8位，ICW3命令只有系统存在2片以上82C59A时才启用，否则不用ICW3命令。
7.中断向量的修改（提供相关的DOS系统功能调用，要求写出修改中断向量的程序段）（P191）
第9章 DMA技术
1.DMA传输的特点——快速性的原因
采用DMA传输方式时让存储器与I/O设备（磁盘），或I/O设备与I/O设备之间直接交换数据，不需要经过累加器，从而减少了中间环节，并且内存地址的修改、传输完毕的结束报告都由硬件完成，因此大大提高了传输速度。
2.DMA读和DMA写的含义——针对M而言
3.DMA的3种操作方式(单字节、请求、连续)之间的区别
（1）单字节方式：操作一个字节就释放总线。
（2）连续(块字节)方式：操作结束(数据块操作结束，检索时找到关键字节或关键位)才释放（3）总线；在操作过程中，DREQ无效则等待其有效。
请求(询问)方式：操作结束或DREQ无效即释放总线。
4.对82C37A初始化时，向字节计数器中写入的内容——N-1（P208）
基字节计数寄存器和当前字节计数寄存器：16位；初始化时装入数据块大小(N-1)；二者同时写入(先低字节后高字节)。
5.DMA有效操作周期内的主控器——DMAC
6.82C37A的时序中，过渡周期的含义——HRQ及HLDA（P213）
过渡状态S0：DMAC发出HRQ之后，收到HLDA之前。
7.82C37A的时序中，状态周期S1出现的条件（P213）
更新高8位地址；AEN、ADSTB有效，DMAC将M的A8～15放到DB0～7上；只有当 A8～15有变化时才出现S1。
8.83C37A在有效操作周期内，分别如何选中M和I/O两个介质（P213）
选中两个介质;输出16位地址选中M：低8位由A0～7直接输出；高8位由DB0～7经外部锁存器(由ADSTB下降沿锁存)输出；发有效的DACK选中I/O。
9.什么叫软命令？82C37A有哪几条软命令（212）
软命令：只要对特定地址进行一次写操作(即CS、内部端口地址和IOW同时有效)，命令就生效，而与写入的具体数据无关。
（1）清先/后触发器软命令：将先/后触发器清0。
（2）总清除软命令：作用同RESET；清除命令、状态和请求寄存器以及暂存器、先/后触发器。
（3）清屏蔽寄存器软命令：4个通道屏蔽寄存器清0。
例如：
OUT 0CH,AL ;清先/后触发器软命令
OUT 0DH,AL ;总清除软命令
OUT 0EH,AL ;清屏蔽寄存器软命令
第10章并行接口
1.并行接口的特点、并行接口中“并行”的含义（P219）
所谓并行接口，就是接口电路与I/O设备之间采用多根数据线并行传输数据。
“并行”的含义——接口电路与I/O设备间的数据线。
2.82C55A的方式0、方式1、方式2的主要区别；PA口有3种工作方式（P222）
（1） 0方式——基本输入/输出方式
单向传输、无固定联络信号、无固定时序和状态字；
采用无条件方式或查询方式与CPU交换数据；
A、B端口作8位数据口；C口作2个独立的4位口或按位控制；
（2）1方式——选通输入/输出方式
单向传输、有固定联络信号、有固定时序和状态字；
采用查询方式或中断方式与CPU交换数据；
A、B端口作8位数据口；C口作固定联络信号线；未分配作固定联络线的引脚可作数据线；作A、B口的状态口；作位控；
（3）2方式——双向选通输入/输出方式
A端口双向传输；有两对固定联络线、有固定时序和状态字；
采用查询方式和中断方式与CPU交换数据；
A作为双向数据口；B作数据口；C的功能与方式1类似；
3.82C55A的两个命令字的使用；82C55A用于控制简单外设时方式0的编程（P223、P225）
第11章串行通信接口
1.串行通信中的差错检测（p249）
（1）误码率的控制
误码率——数据经传输后发生错误的位数与总传输位数之比；一般要求达到10-6数量级；减少误码率措施——进行可靠性设计(软硬件)；检纠错编码；
（2）检错纠错编码的使用
基本通信规程：奇偶校验、方阵码检错反馈重发；
高级通信规程：循环冗余码(CRC)检错自动纠错；
（3）错误状态的分析与处理
奇偶校验错：请求重发；
溢出错：降低发送速率或在接收方设置FIFO缓冲器；
帧格式错：核对双方的数据格式；
超时错：由于硬件接口电路速度跟不上产生；
（4）错误检测只在接收方进行；
2.串行通信中什么情况下需要使用MODEM（p248）
串行通信既可用于近距离，又可用于远距离。远距离需外加MODEM。
3.同步和异步方式的本质区别（异步通信中“异步”的含义）（p250）
(1)异步通信方式
以字符为单位传输，每个字符随机出现在数据流中；
字符与字符之间是异步的，而字符内位与位之间是同步的；
（异步通信方式的“异步”主要体现在字符与字符之间传输没有严格的定时要求。）
(2)同步通信方式
以数据块(字符块)为单位传输；
字符与字符之间以及字符内位与位之间都是同步的；
4.串行通信中，波特率、波特率因子和收/发时钟频率之间的关系公式、计算（p252）
例如，某一串行接口电路的波特率为1200b/s，波特因子为16个/位，则发送时钟的频率为：TxC=16个/b×1200b/s=19200HZ。
5.RS-232C接口标准中对逻辑信号的定义（p264）
RS-232C标准对信号的逻辑定义(EIA逻辑)：
逻辑1：-5V-15V，负载端要求小于-3V；
逻辑0：+5V +15V，负载端要求大于+3V；
6.串行接口芯片8251A支持的两种数据格式8251A——支持异步起止式和同步面向字符的数据格式
7.8251A如何区分方式字和工作命令字——写入方式字的条件；编写写入方式字的指令序列（P268）
三．按要求完成各题（数据段定义/中断向量的设置/地址译码电路分析）（3*10分=30分）1.数据段定义
完整段定义结构
例1：采用完整段定义结构形式编写程序，将BUF存储区中的3个字节数据相加，结果（不超过1个字节）存入SUM单元中
DATA SEGMENT
BUF DB 12H,34,56H
SUM DB ?
DATA ENDS
CODE SEGMENT
ASSUME CS:CODE,DS:DATA
START: MOV AX,DATA
MOV DS,AX
MOV AL,BUF
ADD AL,BUF+1
ADD AL,BUF+2
MOV SUM,AL
MOV AH,4CH
INT 21H
CODE ENDS
END START
例2：N个有符号字节数据相加(结果不超过1个字)
DATA SEGMENT
BUF DB 12H,34,56H,……
N EQU $-BUF
SUM DW ?
DATA ENDS
CODE SEGMENT
ASSUME CS:CODE,DS:DATA
START: MOV AX,DATA
MOV DS,AX
MOV CX,N
MOV BX,0
LEA SI,BUF
NEXT: MOV AL,[SI]
CBW
ADD BX,AX
INC SI
LOOP NEXT
MOV SUM,BX
MOV AH,4CH
INT 21H
CODE ENDS
END START
2.中断向量的设置
3.地址译码电路分析（P136-P143）
四．应用题（82C54A应用/8251A方式字的写入/82C55A工作于方式0按要求编写程序段）（10+10+15=35分）
1.82C54A应用（P147-）
2.8251A方式字的写入（P267-）
3.82C55A工作于方式0按要求编写程序段
《微型计算机接口技术与汇编语言》 第1-2章微型计算机系统概论 1.现代微机接口在硬件上的层次结构——设备接口和总线接口 微机系统硬件——微处理器、存储器、I/O设备与I/O接口、总线 2.I/O设备接口与CPU交换数据的方式（P9） I/O设备接口与CPU之间的数据交换，一般有查询、中断和DMA三种方式。 3.各主要寄存器的位数（P25） （1）数据寄存器：包括4个16位通用寄存器AX、BX、CX、DX； （2）段寄存器：一个段的描述包括段的长度、起始位置和段内偏移量，段长度可长可短，最多可达64KB。段在存储器中的起始地址称为段地址，存放在段寄存器中，如CS(Code Segment)、DS(Data Segment)、ES(Extra Data Segment)、SS(Stack Segment)。 （3）指针寄存器和变址寄存器：包括4个16位的寄存器SP、BP、SI、DI； （4）指令指针寄存器：IP； （5）标志寄存器：Flag(16位) 4.存储器物理地址的形成方法、物理地址的计算（P21） 物理地址的形成算法是：段寄存器的值左移4位，再与偏移量相加，并且由微处理器内部的地址加法器完成，无需用户干预。 Append: 2.2.5 编程模型 AX (16位) = AH (高8位)+AL（低8位) 5.跨段前缀的作用（P35，P89） 微处理器使用跨段前缀可以改变上述寄存器和表示偏移地址寄存器的默认组合（CS:IP，SS:SP 的组合不能改变），但必须显式地说明寻址所使用的段寄存器名。 6.堆栈指针寄存器SP和指令指针寄存器IP的作用（P25） SP和BP都是用来存放堆栈变量在堆栈段中的偏移量，与SS寄存器联用来确定堆栈段中某一存储单元的地址，但有所分工。 IP用来存放代码段中的地址，它与CS寄存器联用确定下一条指令的首地址。 7.堆栈操作的原则——后入先出 8.字存储单元的内容确定 第3章汇编语言寻址方式和指令集 1.TEST指令和AND指令的区别 如TEST AL,37H和AND AL,37H 都是与操作，但TEST不改变值 2.XOR指令的作用(清零、某些位取反) 3.指令LEA和MOV OFFSET mem、MOV mem指令的含义 条件：(DS)=2000H,(SI)=4000H,(24000H)=12H,(24001H)=34H,(24002H)=56H; MOV AX, SI; (AX)=4000H; MOV AX, [SI]; (AX)=3412H; LEA AX, [SI]; (AX)=4000H; MOV AX, OFFSET [SI]; (AX)=4000H; LEA和MOV OFFSET等价。 4.寄存器间接寻址时，各间址寄存器隐含使用的段寄存器以及存储单元物理地址的计算（P56） 操作数在存储器中的段地址，在默认的情况下，是这样指定的：如果使用BP作为间接寻址，
微机原理与接口技术复习资料(概念)
填空 1、计算机中采用二进制数，尾符用B 表示。 2、西文字符的编码是ASCII 码，用 1 个字节表示。 3、10111B用十六进制数表示为H，八进制数表示为O。 4、带符号的二进制数称为真值；如果把其符号位也数字化，称为原码。 5、已知一组二进制数为-1011B，其反码为10100B ，其补码为10101B 。 6、二进制码最小单位是位，基本单位是字节。 7、一个字节由8 位二进制数构成，一个字节简记为1B ，一个字节可以表示256 个信息。 8、用二进制数表示的十进制编码，简称为BCD 码。 9、8421码是一种有权BCD 码，余3码是一种无权BCD 码。 第二章微型机系统概述 1、计算机的发展经历了时代，微型机属于第代计算机。 2、计算机的发展以集成电路的更新为标志，而微型机的发展是以CPU 的发展 为特征。 3、微处理器又称为CPU ，是微型机的核心部件。 4、把CPU、存储器、I/O接口等集成在一块芯片上，称为单片机。 5、把CPU、存储器、I/O接口等通过总线装配在一块印刷板上，称为单板机。 6、微机的系统总线是连接CPU、存储器及I/O的总线，AB表示地址总线，DB 表示数据总线，CB表示控制总线。 7、软件按功能可分为系统软件和应用软件。 8、操作系统属于系统软件，Word属于应用软件。 9、只配有硬件的计算机称为裸机。 10、衡量存储容量的基本单位是 B ，1kB= 1024 B，1MB= 1024 kB， 1GB= 1024 MB，1TB= 1024 GB。 11、一个完整的计算机系统包括硬件系统和软件系统两大部分。 12、微型机中具有记忆能力的部件是存储器，其中用户使用的是外存储器， 其存储内容在断电以后将保留。 13、微型机的运算速度一般可以用CPU的主频表示，其单位是MHz 或 GHz 。 14、微机硬件系统一般是由五部分组成，包括运算器、控制器、存储器、 输入设备和输入设备。其中前两部分又合称为CPU 。 15、计算机的发展趋势可用“四化”来表示，即巨型化，微型化，网络化和智能化。 第三章微机中的CPU 1、CPU是用大规模或超大规模集成电路技术制成的半导体芯片，其中主要包括运 算器、存储器和控制器。
一：串口 串口是串行接口的简称，分为同步传输（USRT）和异步传输（UART）。在同步通信中，发送端和接收端使用同一个时钟。在异步通信中，接受时钟和发送时钟是不同步的，即发送端和接收端都有自己独立的时钟和相同的速度约定。 1：RS232接口定义 2：异步串口的通信协议 作为UART的一种，工作原理是将传输数据的每个字符一位接一位地传输。图一给出了其工作模式： 图一 其中各位的意义如下： 起始位：先发出一个逻辑”0”的信号，表示传输字符的开始。
数据位：紧接着起始位之后。数据位的个数可以是4、5、6、7、8等，构成一个字符。通常采用ASCII码。从最低位开始传送，靠时钟定位。 奇偶校验位：资料位加上这一位后，使得“1”的位数应为偶数(偶校验)或奇数(奇校验)，以此来校验资料传送的正确性。 停止位：它是一个字符数据的结束标志。可以是1位、1.5位、2位的高电平。 空闲位：处于逻辑“1”状态，表示当前线路上没有资料传送。 波特率：是衡量资料传送速率的指针。表示每秒钟传送的二进制位数。例如资料传送速率为120字符/秒，而每一个字符为10位，则其传送的波特率为10×120＝1200字符/秒＝1200波特。 3：在嵌入式处理器中，通常都集成了串口，只需对相关寄存器进行设置，就可以使用啦。尽管不同的体系结构的处理器中，相关的寄存器可能不大一样，但是基于FIFO的uart框图还是差不多。
发送过程：把数据发送到fifo中，fifo把数据发送到移位寄存器，然后在时钟脉冲的作用下，往串口线上发送一位bit数据。 接受过程：接受移位寄存器接收到数据后，将数据放到fifo中，接受fifo事先设置好触发门限，当fifo中数据超过这个门限时，就触发一个中断，然后调用驱动中的中断服务函数，把数据写到flip_buf 中。 二：SPI SPI，是英语Serial Peripheral Interface的缩写，顾名思义就是串行外围设备接口。SPI，是一种高速的，全双工，同步的通信总线，并且在芯片的管脚上只占用四根线，节约了芯片的管脚，同时为PCB 的布局上节省空间，提供方便，正是出于这种简单易用的特性，现在越来越多的芯片集成了这种通信协议。
电能表中通讯接口电路的设计以及实现 /h1 随着电力和电子产业的蓬勃发展,及用户和电力公司对电能表的要求愈来愈高,电能表作为用户和电力公司交易平台,其作用至关重要。电能表作为衡量电能的计量仪器,其技术性要求很高,既要求精确、更要求稳定,并保证长期可靠运行,并且随着我国电力市场的逐步建立和完善,电力系统越来越复杂,作为电力系统重要组成部分的电能表受到了越来越多的关注。为了满足各方面的需求,电能表设计也朝着复费率、精确计量、智能化和网络化的方向发展,在工业用户的电力系统中,电能表从性能上还要满足恶劣的工作环境,电压高、电流大、负荷重等条件。但我国早先普遍使用的感应式电表存在精度差、功耗大、受谐波影响大等问题,在用电计费上给国家带来了很大的损失。随着电子技术发展和现代电力应用,电能表专用计量芯片如ATT7022B、A TT7022C也随即而出,从某种程度上提高了电能计量精度,简化了电度表设计结构,功能上也得到了更多的扩展。但是为了提高电力管理部门工作效率,实现远程控制、自动抄表等,那么高精度智能电能表才是今后市场的迫切所需。 本系统采用专用计量芯片来检测电信号,配以微控制器(MCU)编程实现多种功能。检测部分由精密电流互感器、电压互感器和外围处理电路组成,从而得到电流、电压、频率、相位等电网的实时参数,经计量芯片ATT7022B处理,并使用FPGA实现其通信,将计量得到各种电网参数进行处理和相应的存储,最后通过液晶显示屏显示或通过通信模块(RS-485或红外)进行远程通信和红外抄表。
1.SPI通信接口 本论文设计的SPI接口电路连接可以参考图1,ATT7022B的SPI通信格式是相同的,8位地址,24位数据,MSB在前,LSB在后。CS为片选,允许访问串口的控制线,CS由高电平变为低电平是表示SPI操作开始,CS由低电平变为高电平时表示SPI操作结束,所以每次操作SPI 时CS必须出现下降沿,CS出现上升沿时表示SPI操作结束;DIN为串行数据输入,用于把用户的数据(如数据/命令/地址等)传输到ATT7022B;DOUT为串行数据输出,用于从ATT7022B寄存器读出数据;SCLK为串行时钟,控制数据移出或移入时串行口的传输率,上升沿放数据,下降沿取数据。SCLK下降沿时将DIN上的数据采样到ATT7022B中,SCLK上升沿时将ATT7022B的数据放置于DOUT上输出。 SPI读操作时序图如图2。ATT7022B的计量参数以及校表参数寄存器是通过SPI 提供给外部FPGA来进行处理。 其命令格式为 7 6 5 4 3 2 1 0 Bit7:0表示读命令,用于读取A TT70 22B的计量及校表寄存器。
1、简述中断源的分类和它们之间的优先顺序如何？并分别简述CPU响应各类中断源的条件？ 答：按中断源与CPU的位置关系，可分为外部中断和内部中断两大类： 外部中断是指有外部设备通过硬件触发请求的方式产生的中断，又称为硬件中断，外部中断有分为非屏蔽中断和可屏蔽中断 内部中断是由CPU运行程序错误或执行内部程序调用引起的一种中断，亦称软件中断。 它们之间的优先顺序是内部中断、非屏蔽中断、可屏蔽中断和单步（跟踪）中断。 CPU响应内部中断、非屏蔽中断、可屏蔽中断和单步（跟踪）中断等四类中断的相同条件是：（1）必须要有中断请求，(2)CPU当前正在执行的指令必须结束，而对于可屏蔽中断，还必须满足IF=1,即CPU处于开中断状态的条件。 2、简述动态存储器（DRAM）的特点？ 答; (1) CPU对RAM中的每一单元能读出又能写入。 (2) 读/写过程先寻找存储单元的地址再读/写内容。 (3) 读/写时间与存储单元的物理地址无关。 （4) 失电后信息丢失。现已开发出带电池芯片的RAM，称为非易失性RAM(NVRAM)，做到失电后信息不丢失。(5) 作Cache和主存用 3、8086 CPU中地址加法器的重要性体现在哪里？ 答：地址加法器是8086 CPU的总线接口单元中的一个器件，在8086存储器分段组织方式中它是实现存储器寻址的一个关键器件，地址加法器将两个16位寄存器中的逻辑地址移位相加，得到一个20位的实际地址，把存储器寻址空间从64K扩大到1M，极大地扩大了微型计算机的程序存储空间，从而大大提高了程序运行效率。 4、8086 CPU中有哪些寄存器？分组说明用途。哪些寄存器用来指示存储器单元的偏移地址？ 答：8086 CPU中有8个通用寄存器AX、BX、CX、DX、SP、BP、SI、DI；两个控制寄存器IP、FL；四个段寄存器CS、DS、SS、ES。8个通用寄存器都可以用来暂存参加运算的数据或中间结果，但又有各自的专门用途。例如，AX专用做累加器，某些指令指定用它存放操作数和运算结果；CX为计数寄存器，在某些指令中做计数器使用；DX为数据寄存器；BX为基址寄存器，BP为基址指针，SI为源变址寄存器，DI为目的变址寄存器，这4个寄存器在数据寻址中用来存放段内偏移地址（有效地址）或段内偏移地址的一部分；SP为堆栈指示器，用来存放栈顶有效地址。两个控制寄存器用来存放有关的状态信息和控制信息。例如，标志寄存器FL用来存放状态标志和控制标志；而指令指针用来存放下一条要取指令的有效地址。四个段寄存器用来存放段地址。例如，CS寄存器用来存放代码段的段地址；DS寄存器用来存放数据段的段地址；SS寄存器用来存放堆栈段的段地址；ES寄存器用来存放扩展段的段地址。 5、DRAM为什么要刷新，存储系统如何进行刷新？ DRAM以单个MOS管为基本存储单元，以极间电容充放电表示两种逻辑状态。由于极间电容的容量很小，充电电荷自然泄漏会很快导致信息丢失，所以要不断对它进行刷新操作、即读取原内容、放大再写入。 存储系统的刷新控制电路提供刷新行地址，将存储DRAM芯片中的某一行选中刷新。实际上，刷新控制电路是将刷新行地址同时送达存储系统中所有DRAM芯片，所有DRAM芯片都在同时进行一行的刷新操作。 刷新控制电路设置每次行地址增量，并在一定时间间隔内启动一次刷新操作，就能够保证所有DRAM芯片的所有存储单元得到及时刷新。 6、计算机I/O接口有何用途？试列出8个I/O接口。
各种通讯接口简介 ———各种通讯接口简介 作者：realinfo 发布时间：2011-5-23 10:48:53 阅读次数： 一、什么是RS-232 接口？ (1) RS-232 的历史和作用 在串行通讯时，要求通讯双方都采用一个标准接口，使不同的设备可以方便地连接起来进行通讯。RS-232-C接口（又称EIA RS-232-C）是目前最常用的一种串行通讯接口。（“RS-232-C”中的“-C”只不过表示RS-232的版本，所以与“RS-232”简称是一样的）它是在1970 年由美国电子工业协会（EIA）联合贝尔系统、调制解调器厂家及计算机终端生产厂家共同制定的用于串行通讯的标准。它的全名是"数据终端设备（DTE）和数据通讯设备（DCE）之间串行二进制数据交换接口技术标准"该标准规定采用一个25 个脚的DB-25 连接器，对连接器的每个引脚的信号内容加以规定，还对各种信号的电平加以规定。后来IBM 的PC 机将RS-232 简化成了DB-9 连接器，从而成为事实标准。而工业控制的RS-232 口一般只使用RXD、TXD、GND 三条线。 (2)RS-232 接口的电气特性 在RS-232-C 中任何一条信号线的电压均为负逻辑关系。即：逻辑"1"为-3 到-15V；逻辑"0"为+3 到+15V 。RS-232-C 最常用的9 条引线的信号内容如下所示 DB-9 1 2 3 4 5 6 7 8 9 DB-25 8 3 2 20 7 6 4 5 22 定义DCD RXD TXD DTR GND DSR RTS CTS RI (3) RS-232 接口的物理结构 RS-232-C 接口连接器一般使用型号为DB-9 插头座,通常插头在DCE端,插座在DTE端. PC 机的RS-232 口为9 芯针插座。而波士RS-232/RS-485转换器的RS-232 为DB-9 孔插头。一些设备与PC 机连接的RS-232 接口,因为不使用对方的传送控制信号,只需三条接口线,即"发送数据TXD"、"接收数据RXD"和"信号地GND"。RS-232 传输线采用屏蔽双绞线。（4）RS-232 传输电缆长度 由RS-232C 标准规定在码元畸变小于4%的情况下，传输电缆长度应为50 英尺，其实这个4%的码元畸变是很保守的，在实际应用中，约有99%的用户是按码元畸变10-20%的范围工作的，所以实际使用中最大距离会远超过50英尺，美国DEC公司曾规定允许码元畸变为10%而得出下面实验结果。其中1 号电缆为屏蔽电缆，型号为DECP.NO.9107723 内有三对双绞线，每对由22# AWG 组成，其外覆以屏蔽网。2 号电缆为不带屏蔽的电缆。型号为DECP.NO.9105856-04是22#AWG 的四芯电缆。 DEC 公司的实验结果 波特率bps 1号电缆传输距离（米） 2号电缆传输距离（米）
接口与通讯技术课程作业_A 用户名：niekai最终成绩：76.0仅显示答错的题 1. ADC0809用于数据采集时，工作于查询状态，需要软件不断查询___管脚的状态。 A.EOC B.START C.CLK D.ALE 本题分值： 4.0 用户得分： 4.0 用户解答： A.EOC 标准答案： A.EOC 2. DMA在（）接管总线的控制权。 申请阶段 响应阶段 数据传送阶段 结束阶段 本题分值： 4.0 用户得分： 4.0 用户解答：响应阶段 标准答案：响应阶段 3. CPU在执行OUT DX，AL指令时，（）寄存器的容送到数据总线上。 AL DX AX DL 本题分值： 4.0
用户得分：0.0 用户解答：DX 标准答案：AL 4. 同步串行通信的帧格式开头有同步字符SYNC，其作用是将“消息到达”通知( )。 接收器 发送器 调制解调器 CPU 本题分值： 4.0 用户得分： 4.0 用户解答：接收器 标准答案：接收器 5. 由200万像素组成的一幅图像，它的图像分辨率大约是多少( ) 600×800 1024×768 1280×1024 1600×1200 本题分值： 4.0 用户得分： 4.0 用户解答：1600×1200 标准答案：1600×1200 6. DMA方式的数据传送是由( )控制的 软件 中间件 硬件DMAC CPU
本题分值： 4.0 用户得分：0.0 用户解答： CPU 标准答案：硬件DMAC 7. 异步串行通信中一个字符信息位的格式按先后次序是（）。 起始位、数据位、校验位、停止位 起始位、校验位、数据位、停止位 起始位、数据位、停止位、校验位 校验位、起始位、数据位、停止位 本题分值： 4.0 用户得分： 4.0 用户解答：起始位、数据位、校验位、停止位 标准答案：起始位、数据位、校验位、停止位 8. 8259中断控制器的初始化控制字有（） ICM0——ICM1 ICM0——ICM2 ICM0——ICM3 . ICM0——ICM4 本题分值： 4.0 用户得分：0.0 用户解答：. ICM0——ICM4 标准答案：ICM0——ICM3 9. 七段式LED显示器件有（）极连接方式。 共阳 共阴 共阳或共阴
第一章 计算机基础知识 本章的主要内容为不同进位计数制计数方法、不同进位制数之间相互转换的 方法、数和字符在计算机中的表示方法、简单的算术运算以及计算机系统的组成。 下边将本章的知识点作了归类，图1为本章的知识要点图，图1.2为计算机系统 组成的示意图。 第二章 8086微处理器 本章要从应用角度上理解8086CPU 的内部组成、编程结构、引脚信号功能、最小工作模式的系统配置、8086 的存储器组织、基本时序等概念。下面这一章知识的结构图。 第三章 8086的指令系统 本章重点是8086CPU 指令的寻址方式，每条指令的格式、功能及标志的影响；同时还涉及到存储器单元的物理地址计算、标志位填写和堆栈操作。下图为本章知识结构图。 第四章 汇编语言程序设计 本章主要内容是汇编语言类别、伪指令语句格式和作用、基本程序结构、调用程序和被调用程序之间数据传递途径以及汇编源程序上机调试过程。 本章重点是阅读程序和编写程序。下边是本章的知识结构图。 第五章 半导体存储器 半导体存储器是用半导体器件作为存储介质的存储器。本章讨论半导体存储本章知识要点 数制 二进制数(B) 八进制数(Q) 十六进制数(H) 十进制数(D) B) 码制 带符号数编码 奇偶校验码 字符编码 原码 反码 补码 ASCII 码 BCD 码 压缩BCD 码 非压缩BCD 码 计算机系统组成 计算机系统组成 硬件 主机 外部设备 中央处理器(CPU) 半导体存储器 控制器 运算器 ROM RAM 输入设备 输出设备 软件 系统软件 应用软件 操作系统：如DOS 、Windows 、Unix 、Linux 等 其他系统软件 用户应用软件 其他应用软件 各种计算机语言处理软件：如汇编、解释、编译等软件 本章知识要点 Intel 8086微处理器 时钟发生器（8284） 地址锁存器（74LS373、8282） 存储器组织 存储器逻辑分段 存储器分体 三总线(DB 、AB 、CB) 时序 时钟周期(T 状态) 基本读总线周期 系统配置 （最小模式） 8086CPU 数据收发器(8286、74LS245) 逻辑地址 物理地址 奇地址存储体（BHE ） 偶地址存储体（A0） 总线周期 指令周期 基本写总线周期 中断响应时序 内部组成 执行单元EU （AX 、BX 、CX 、DX 、SP 、BP 、SI 、DI 、标志寄存器） 总线接口单元BIU （CS 、DS 、SS 、ES 、IP ） 本章知识要点 操作数寻址方式 立即数寻址、寄存器寻址、存储器寻址……. 堆栈结构(后进先出) 堆栈指针(SP) 逻辑地址、物理地址 寻址方式 指令格式 堆栈操作（入栈、出栈） 立即数寻址 指令功能 对标志位影响 填写标志位 寄存器寻址 存储器寻址 串操作寻址 I/O 端口寻址 隐含寻址 直接寻址 寄存器间接寻址 寄存器相对寻址 基址变址寻址 相对基址变址寻址 指 令 功 能 数据传送类（通用数据传送指令、堆栈指令、交换指令、I/O 传送指令、换码指令、有效地址传送指令、 标志寄存器传送指令） 算术运算类指令（加法指令，减法指令, 乘法指令，除法指令，BCD 码调整指令） 逻辑类指令（逻辑运算指令、逻辑移位操作指令） 串操作类指令（串传送、比较、扫描、串存和取指令） 控制转移类指令（条件和无条件转移、子程序调用和返回指令、子程序调用和返回、中断） 、 处理器控制类指令 汇编语言语句类别 程序基本结构 顺序结构 本章知识实指令语句 分支结构 伪指令语句 宏指令语句 寄存器约定 符号定义伪指令 EQU 、= 伪指令语数据定义伪指令 DB 、DW 、DD …… 段定义伪指令 SEGMENT ……ENDS 过程定义伪指令 PROC 、ENDP 段指派伪指令 ASSUME 地址/数据 控制 负责地址BHE/S7、ALE 引脚功能 （最小模式） 地址/状态 数据允许和收发 DEN 、DT/R 负责读写RD 、WR 、M/IO 负责中断INTR 、NMI 、INTA 负责总线HOLD 、HLDA 协调CLK 、READY 、TEST 模式选择MN/MX=5V
各类常用接头介绍 --广移分公司技术部 （射频篇） 一、馈线接头（连接器） 馈线与设备以及不同类型线缆之间一般采用可拆卸的射频连接器进行连接。连接器俗称接头。 常见的射频连接器有以下几种： 1、DIN型连接器 适用的频率范围为0~11GHz，一般用于宏基站射频输出口。 2、N型连接器 适用的频率范围为0~11GHz，用于中小功率的具有螺纹连接机构的同轴电缆连接器。 这是室内分布中应用最为广泛的一种连接器，具备良好的力学性能，可以配合大部分的馈线使用。
3、BNC/TNC连接器 BNC连接器 适用的频率范围为0~4GHz，是用于低功率的具有卡口连接机构的同轴电缆连接器。这种连接器可以快速连接和分离，具有连接可靠、抗振性好、连接和分离方便等特点，适合频繁连接和分离的场合，广泛 应用于无线电设备和测试仪表中连接同轴射频电缆。 TNC连接器 TNC连接器是BNC连接器的变形，采用螺纹连接机构，用于无线电设备和测试仪表中连接同轴电缆。 其适用的频率范围为0~11GHz。
4、SMA连接器 适用的频率范围为0~18GHz，是超小型的、适合半硬或者柔软射频同轴电缆的连接，具有尺寸小、性能优越、可靠性高、使用寿命长等特点。较长应用于AP、设备modem中的小天线中以及主机内部连线。 但是超小型的接头在工程中容易被损坏，适合要求高性能的微波应用场合，如微波设备的内部连接。 5、反型连接器 通常是一对连接器：阳连接器采用内螺纹联接，阴连接器采用外螺纹联接，但有些连接器与之相反，即阳连接器采用外螺纹联接，阴连接器采用内螺纹联接，这些都统称为反型连接器。 例如某些WLAN的AP设备的外接天线接口就采用了反型SMA连接器。 二、转接头（转接器） 用于连接不同类型接头，常用的有双阴头（用于两根馈线的对接等）、直角转接头（用于施工中避免转弯造成馈线损坏）、7/16转接头（用于基放等设备中DIN接头和N型头的对接）。部分图解如下：
微机重点总结 第一章 计算机中数的表示方法：真值、原码、反码（-127—+127）、补码（-128—+127）、BCD码，1000的原码为-0，补码为-8，反码为-7。 ASCII码：7位二进制编码，空格20，回车0D，换行0A，0-9（30-39），A-Z（41-5A），a-z（61-7A）。 模型机结构介绍 1、程序计数器PC：4位计数器，每次运行前先复位至0000，取出一条指令后PC自动加1，指向下一条指令； 2、存储地址寄存器MAR：接收来自PC的二进制数，作为地址码送入存储器； 3、可编程只读存储器PROM 4、指令寄存器IR：从PROM接收指令字，同时将指令字分别送到控制器CON和总线上，模型机指令字长为8位，高4位为操作码，低4位为地址码（操作数地址）； 5、控制器CON：（1）每次运行前CON先发出CLR=1，使有关部件清零，此时PC=0000，IR=0000 0000；（2）CON 有一个同步时钟输出，发出脉冲信号CLK到各部件，使它们同步运行；（3）控制矩阵CM根据IR送来的指令发出12位控制字，CON=C P E P L M E R L I E I L A E A S U E U L B I O； 6、累加器A：能从总线接收数据，也能向总线送数据，其数据输出端能将数据送至ALU进行算数运算（双态，不受E门控制）； 7、算数逻辑部件ALU：当S U=0时，A+B，当S U=1时，A-B； 8、寄存器B：将要与A相加或相减的数据暂存于此寄存器，它到ALU的输出也是双态的； 9、输出寄存器O：装入累加器A的结果； 10、二进制显示器D。 中央处理器CPU：PC、IR、CON、ALU、A、B；存储器：MAR、PROM；输入/输出系统：O、D。 执行指令过程：指令周期（机器周期）包括取指周期和执行周期，两者均为3个机器节拍（模型机），其中，取指周期的3个机器节拍分别为送地址节拍、读存储节拍和增量节拍。 控制器：环形计数器（RC）、指令译码器（ID）、控制矩阵（CM）、其他控制电路。 微型计算机硬件基本结构：算术逻辑单元ALU、控制器、存储器、输入/输出设备。 微型机工作原理：存储程序，按地址顺序执行。 第二章 微处理器基本结构和功能： 1、内部寄存器阵列（通用寄存器和专用寄存器）； 2、算数逻辑运算单元； 3、控制器（指令寄存器、指令译码器和各种定时与控制 信号产生电路）； 4、现代微处理器中还集成了浮点运算部件及高速缓冲寄 存器cache。 8086/8088微处理器结构： 执行部件EU的组成： 1、ALU（算术逻辑单元）； 2、寄存器组： （1）通用寄存器：4个16位通用寄存器（AX、BX、CX、DX）或8个8位寄存器（AL、AH、BL、BH、CL、CH、DL、DH），其中AX为累加器，BX为基址寄存器，CX为计数寄 存器，DX为数据寄存器； （2）专用寄存器：两个16位指针寄存器SP和BP，两个 16位变址寄存器SI和DI，其中，SP是堆栈指针寄存器， 由它和堆栈段寄存器SS一起来确定堆栈在内存中的位 置，BP是基址指针寄存器，通常用于存放基地址，SI是 原变址寄存器，DI是目的变址寄存器，都用于指令变址寻 址方式； （3）标志寄存器FR ：为16位寄存器，其中7位未使用， 使用的9个标志位可分为两类：状态标志（CF、PF、AF、8086/8088 CPU 总线接口单 元BIU（完成 取指令和存 取数据） 执行单元EU （负责分析 指令和执行 指令） 段寄存器（CS、SS、DS、ES） 指令指针寄存器IP 地址加法器 指令队列 内部控制逻辑 输入/输出控制电路 算术逻辑单元ALU 寄存器组 标志寄存器FR 暂存器 AX BX CX DX 通用寄存器 专用寄存器
通讯接口RS485的电磁兼容设计方案 -----本方案由电磁兼容设计平台（EDP）软件自动生成 一.原理图设计方案 1.RS485接口6KV防雷电路设计方案 图1RS485接口防雷电路 接口电路设计概述： RS485用于设备与计算机或其它设备之间通讯，在产品应用中其走线多与电源、功率信号等混合在一起，存在ＥＭＣ隐患。 本方案从EMC原理上，进行了相关的抑制干扰和抗敏感度的设计，从设计层次解决EMC问题。 电路EMC设计说明： （1）电路滤波设计要点： L1为共模电感，共模电感能够对衰减共模干扰，对单板内部的干扰以及外部的干扰都能抑制，能提高产品的抗干扰能力，同时也能减小通过429信号线对外的辐射，共模电感阻抗选择范围为120Ω/100MHz~2200Ω/100MHz，典型值选取1000Ω/100MHz； C1、C2为滤波电容，给干扰提供低阻抗的回流路径，能有效减小对外的共模电流以同时对外界干扰能够滤波；电容容值选取范围为22PF~1000pF，典型值选取100pF；若信号线对金属外壳有绝缘耐压要求，那么差分线对地的两个滤波电容需要考虑耐压；当电路上有多个节点时要考虑降低或去掉滤波电容的值。 C3为接口地和数字地之间的跨接电容，典型取值为1000pF，C3容值可根据测试情况进行调整；
（2）电路防雷设计要点： 为了达到IEC61000-4-5或GB17626.5标准，共模6KV，差摸2KV的防雷测试要求，D4为三端气体放电管组成第一级防护电路，用于抑制线路上的共模以及差模浪涌干扰，防止干扰通过信号线影响下一级电路；气体放电管标称电压VBRW要求大于13V，峰值电流IPP要求大于等于143A；峰值功率WPP要求大于等于1859W； PTC1、PTC2为热敏电阻组成第二级防护电路，典型取值为10Ω/2W；为保证气体放电管能顺利的导通，泄放大能量必须增加此电阻进行分压，确保大部分能量通过气体放电管走掉；D1~D3为TSS管（半导体放电管）组成第三级防护电路，TSS管标称电压VBRW要求大于8V，峰值电流IPP要求大于等于143A；峰值功率WPP要求大于等于1144W； 接口电路设计备注： 如果设备为金属外壳，同时单板可以独立的划分出接口地，那么金属外壳与接口地直接电气连接，且单板地与接口地通过1000pF电容相连； 如果设备为非金属外壳，那么接口地PGND与单板数字地GND直接电气连接。 二.PCB设计方案 1.RS485接口电路布局 图1RS485接口滤波及防护电路布局 方案特点： （1）防护器件及滤波器件要靠近接口位置处摆放且要求摆放紧凑整齐，按照先防护后滤波的规则，走线时要尽量避免走线曲折的情况； （2）共模电感与跨接电容要置于隔离带中。 方案分析： （1）接口及接口滤波防护电路周边不能走线且不能放置高速或敏感的器件；
1、简述中断源的分类和它们之间的优先顺序如何并分别简述CPU响应各类中断源的条件答：按中断源与CPU的位置关系，可分为外部中断和内部中断两大类： 外部中断是指有外部设备通过硬件触发请求的方式产生的中断，又称为硬件中断，外部中断有分为非屏蔽中断和可屏蔽中断 内部中断是由CPU运行程序错误或执行内部程序调用引起的一种中断，亦称软件中断。 它们之间的优先顺序是内部中断、非屏蔽中断、可屏蔽中断和单步（跟踪）中断。 CPU响应内部中断、非屏蔽中断、可屏蔽中断和单步（跟踪）中断等四类中断的相同条件是：（1）必须要有中断请求，(2)CPU当前正在执行的指令必须结束，而对于可屏蔽中断，还必须满足IF=1,即CPU处于开中断状态的条件。 2、简述动态存储器（DRAM）的特点 答; (1) CPU对RAM中的每一单元能读出又能写入。 】 (2) 读/写过程先寻找存储单元的地址再读/写内容。 (3) 读/写时间与存储单元的物理地址无关。 （4) 失电后信息丢失。现已开发出带电池芯片的RAM，称为非易失性RAM(NVRAM)，做到失电后信息不丢失。(5) 作Cache和主存用 3、8086 CPU中地址加法器的重要性体现在哪里 答：地址加法器是8086 CPU的总线接口单元中的一个器件，在8086存储器分段组织方式中它是实现存储器寻址的一个关键器件，地址加法器将两个16位寄存器中的逻辑地址移位相加，得到一个20位的实际地址，把存储器寻址空间从64K扩大到1M，极大地扩大了微型计算机的程序存储空间，从而大大提高了程序运行效率。 4、8086 CPU中有哪些寄存器分组说明用途。哪些寄存器用来指示存储器单元的偏移地址答：8086 CPU中有8个通用寄存器AX、BX、CX、DX、SP、BP、SI、DI；两个控制寄存器IP、FL；四个段寄存器CS、DS、SS、ES。8个通用寄存器都可以用来暂存参加运算的数据或中间结果，但又有各自的专门用途。例如，AX专用做累加器，某些指令指定用它存放操作数和运算结果；CX为计数寄存器，在某些指令中做计数器使用；DX为数据寄存器；BX为基址寄存器，BP为基址指针，SI为源变址寄存器，DI为目的变址寄存器，这4个寄存器在数据寻址中用来存放段内偏移地址（有效地址）或段内偏移地址的一部分；SP为堆栈指示器，用来存放栈顶有效地址。两个控制寄存器用来存放有关的状态信息和控制信息。例如，标志寄存器FL用来存放状态标志和控制标志；而指令指针用来存放下一条要取指令的有效地址。四个段寄存器用来存放段地址。例如，CS寄存器用来存放代码段的段地址；DS寄存器用来存放数据段的段地址；SS寄存器用来存放堆栈段的段地址；ES寄存器用来存放扩展段的段地址。 5、DRAM为什么要刷新，存储系统如何进行刷新 】 DRAM以单个MOS管为基本存储单元，以极间电容充放电表示两种逻辑状态。由于极间电容的容量很小，充电电荷自然泄漏会很快导致信息丢失，所以要不断对它进行刷新操作、即读取原内容、放大再写入。 存储系统的刷新控制电路提供刷新行地址，将存储DRAM芯片中的某一行选中刷新。实际上，刷新控制电路是将刷新行地址同时送达存储系统中所有DRAM芯片，所有DRAM芯片都在同时进行一行的刷新操作。 刷新控制电路设置每次行地址增量，并在一定时间间隔内启动一次刷新操作，就能够保证所有DRAM芯片的所有存储单元得到及时刷新。 6、计算机I/O接口有何用途试列出8个I/O接口。
By bingge 【整理】常用通信接口一（串口/RS232/RS485/USB/TYPE-C 原理与区别） 一、什么是串口通信 ? 常见的串口通信一般是指异步串行通信。 与串行通信相对的是并行通信。数据传输一般都是以字节传输的，一个字节8个位。拿一个并行通信举例来说，也就是会有8根线，每一根线代表一个位。一次传输就可以传一个字节，而串口通信，就是传数据只有一根线传输，一次只能传一个位，要传一个字节就需要传8次。 异步串口通信:就只需要一根线就可以发送数据了 。 串口通信主要为分232，485，422通信三种方式。 二、RS232接口标准设计电路 232通信主要是由RX,T X,G ND 三根线组成。 RX 与TX ，TX 接RX ，GND 接GND 。这样还是比较好理解吧。因为发送和接收分别是由不同的线处理的，也就是能同时发送数据和接收数据，这就是所谓的全双工。
By bingge 三、RS485EMC 标准设计电路 1.RS485概念 是为了解决232通信距离的问题。485主要是以一种差分信号进行传输，只需要两根线，+,-两根线，或者也叫A ，B 两根线。A ，B 两根线的差分电平信号就是作为数据信号传输。发送和接收都是靠这两根的来传输，也就是每次只能作发送或者只能作接收，这就是半双工的概念了，这在效率上就比232弱很多了。 RS-485只能构成主从式结构系统，通信方式也只能以主站轮询的方式进行，系统的实时性、可靠性较差；
By bingge 2.422通信 422是为了保留232的全双工，又可以像485这样提高传输距离。有些标注为485-4。而485就标注为485-2。有什么区别 呢。就是为了好记呢。485-2就是2根线。485-4就是4根线。 3.RS232与RS485接口的差别 由于RS232接口标准出现较早，难免有不足之处，主要有以下四点： 1）接口的信号电平值较高，易损坏接口电路的芯片，又因为与TTL 电平不兼容故需使用电平转换电路方能与TTL 电路连接。 2）传输速率较低，在异步传输时，波特率为20Kbps 。 3）接口使用一根信号线和一根信号返回线而构成共地的传输形式，容易产生共模干扰，所以抗噪声干扰性弱。 4）传输距离有限，最大传输距离标准值为50英尺，实际上也只能用在50米左右。 针对RS232接口的不足，于是就不断出现了一些新的接口标准，RS-485就是其中之一，它具有以下特点： 1）RS-485的电气特性：逻辑“1”以两线间的电压差为+（2-6）V 表示；逻辑“0”以两线间的电压差为-（2-6）V 表示。接口信号电平比RS-232降低了，就不易损坏接口电路的芯片，且该电平与TTL 电平兼容，可方便与TTL 电路连接。2）RS-485的数据最高传输速率为10Mbps 。 3）RS-485接口是采用平衡驱动器和差分接收器的组合，抗共模干能力增强，即抗噪声干扰性好。 4）RS-485接口的最大传输距离标准值为4000英尺，实际上可达3000米，另外RS-232接口在总线上只允许连接1个收发器，即单站能力。而RS-485接口在总线上是允许连接多达128个收发器。即具有多站能力，这样用户可以利用单一的RS-485接口方便地建立起设备网络。 四、USB 设计电路 1.定义与运用
中南大学考试试卷 2013 - 2014 学年上学期期末考试试题时间100分钟 微机原理与接口技术课程 48 学时学分考试形式：开卷 专业年级：通信11级总分100分，占总评成绩 70 % 注：只能带教材书作为工具，不能带其它任何资料（包括草稿纸），尤其是打印稿！ 一、填空、选择题（每空1分，共20分） 1、在执行指令TEST AX, 0后,CPU状态标志位ZF的取值为___B______ A.为0 B.为1 C.不确定 D.没有影响 2、8253的每个计数器通道有_____6______种工作方式，通常只有当GATE信号为____高_____电平时，才允许8253计数器工作。 3、在8086/8088中,一个最基本的总线周期由___4____个时钟周期(T状态)组成,在T1状态,CPU往总线发出__地址_____信息. 4、IP寄存器的作用是用来指示__执行下一条指令地址____ 5、计算机内的堆栈是一种特殊的数据存储区,对它的存取采用__先进后出______的原则。 6、已知异步串行通信的帧信息为0110010101，其中包含启始位1位、停止位1位，7位ASCII数据位和1位校验位，则传送的字符数据是_1100101_，校验位是____1____。 7、某一测控系统要使用一个连续的方波信号，如果使用8253可编程定时/计数器来实现此功能，则8253应工作在方式__3_____ 。 8、某微机最大可寻址的内存空间为16MB，其CPU地址总线至少应有___24____条。 9、若8259A中ICW2的初始值为40H，则在中断响应周期数据总线上出现的与IR5对应的中断类型码为___45H__________。 10、段寄存器CS＝1200H，指令指针寄存器IP=FF00H，此时，指令的物理地址21F00H_ 11、为了便于实现多级中断，保存现场信息最有效的办法是采用_B___。 A 通用寄存器 B 堆栈 C 存储器 D 外存 12、某DRAM芯片，其存储容量为512K×8位，该芯片的地址线和数据线数目为_D__。 A 8，512 B 512，8 C 18，8 D 19，8 13、存储容量与地址、数据线个数有关，假设芯片有i根地址线，j根数据线，则芯片的存储容量为__2i*j bit____ 14、若8259A级联，由__SP/EN___确定是主片或从片。 15、BP=3000H，DS=2000H，SS=4000H，MOV AX，[BP]寻址时物理地址是__C__。 A 4200H B 23000H C 43000H D 5000H 16、通过写8255A控制端口对PC6置位的指令是__A____。 A OUT 63H,ODH； B OUT 62H,40H； C OUT 63H,8DH； D OUT 62H,0FFH； 17、8086微处理器可寻址访问的最大I/O空间为___D___。 A:1KB B:64KB C:640KB D:1MB 二、简答题（本大题共8小题，每小题5分，共40分。） 1、试说明8086/8088CPU的RESET信号的功能。(见教材) 2、做硬件实验时用到系统示波器时，实验箱上出现什么信号后示波器才能使用，否则要怎么连线和设置？（控制板右下角红指示灯亮（3分），连串口线/选串口端口2分） 3、计算机I/O接口有何用途？试列出3个I/O接口。（解决计算机与外设之间速度匹配，信号格式转换，信息交换等，见教材（3分），8255 8259 8255 （2分） 1
【奥鹏】-[兰州大学]《接口与通讯技术》19秋平时作业3 试卷总分:100 得分:100 第1题,计算机通信的工作方式中，能支持数据在两个方向同时传送的是( )。 A、单工通信 B、全双工通信 C、半双工通信 D、并行通信 正确答案:B 第2题,单独编址微机系统中，正确的I/O端口编号是那个( )? A、8341H:2568H B、3921DE67H C、3F3H D、33F3H 正确答案:C 第3题,8086内部中断和外部中断之和最多可有___个中断。 A、8 B、2 C、255 D、256 正确答案:D 第4题,查询输入/输出方式需要查询外设（）端口，只有其有效时，才能进行数据的输入和输出。 A、控制 B、地址 C、状态 D、数据 正确答案:C 第5题,显示控制卡也称显卡、显示卡、图形卡、图形加速卡或视频适配卡。下面有关PC机显示卡的叙述中，错误的是（） A、目前PC机使用的显卡大多数与VGA标准兼容 B、图像的展现和图形的绘制主要由显卡中的显示控制器完成 C、目前有些计算机的显卡是集成在主板上的 D、目前多数显卡采用PCI总线接口 正确答案:D
第6题,软中断INT n（n=10～FFH）的优先级排列原则是（）。 A、n值越小级别越高 B、无优先级别 C、n值越大级别越高 D、随应用而定 正确答案:D 第7题,RS-232C是一种___。 A、并行总线标准 B、串行总线标准 C、微机内部总线 D、串行内部总线 正确答案:B 第8题,目前微机系统中最流行的总线是（） A、ISA总线 B、STD总线 C、PC总线 D、PCI总线 正确答案:D 第9题,8255工作在方式0时，下面哪种说法正确?（）。 A、A、 B、C三个口输入均有锁存能力 B、只有A口输入有锁存能力 C、只有C口输入有锁存能力 D、A、B、C三个口输入均无锁存能力 正确答案:D 第10题,当多个中断源同时发出中断请求时，采用（）方法选择响应 A、判优处理 B、总线竞争 C、时序优先 D、周期优先 正确答案:A 第11题,在I/O 端口中，由于外部设备和CPU 的速率不一致，通常在输出口逻辑中选用（ )器件完成数据传送的功能。 A、缓冲器 B、锁存器