第七章基本放大电路7.1 试判断题7.1图中各电路能不能放大交流信号，并说明原因。解：a、b、c三个电路中晶体管发射结正偏，集电结反偏，故均正常工作，但b图中集电极交流接地，故无交流输出。d图中晶体管集电结正偏，故晶体管不能正常工作，另外，交流输入信号交流接地。因此a、c两电路能放大交流信号，b、d两电路不能放大交流信号。7.2 单管共射放大电路如题7.2图

第七章 时序逻辑电路1.电路如图P7.1所示，列出状态转换表，画出状态转换图和波形图，分析电路功能。图P7.1 解：（1）写出各级的W.Z 。D 1=21Q Q ，D 2=Q 1，Z=Q 2CP( 2 ) 列分析表( 3 ) 状态转换表（4图7.A1 本电路是同步模3计数器。2. 已知电路状态转换表如表P7.1所示，输入信号波形如图P7.2所示。若电路的初始

电路分析基础习题第七章答案

第七章 时序逻辑电路1.电路如图P7.1所示，列出状态转换表，画出状态转换图和波形图，分析电路功能。图P7.1 解：（1）写出各级的W.Z 。D 1=21Q Q ，D 2=Q 1，Z=Q 2CP( 2 ) 列分析表( 3 ) 状态转换表（4）状态转换图和波形图。Q 2 Q 1 D 2 D 1 Q 2n+1 Q 1n+1 Z 0 0 0 1 0 1 0 0 1

7.2电路如图所示，集成运放输出电压的最大幅值为±14V ，填表。解：当集成运放工作在线性区时，f O1I I10R u u u R =-=-，fO2I I (1)11R u u u R=+=7．4电路如图所示，试求其输入电阻和比例系数。解：由图可知R i =50k Ω。 因为u M =-2u I ，243R R R i i i =+，即M O M M 24

第七章习题一、选择题1.集成D/A 转换器DAC0832含有 个寄存器。A.1B.2C.3D.42．一个无符号8位数字量输入的DAC ，其分辨率为 位。A.1B.3C.4D.83．一个无符号10位数字输入的DAC ，其输出电平的级数为 。A.4B.10C.1024D.2104．一个无符号4位权电阻DAC ，最低位处的电阻为40K Ω，则最高位处电阻为 。A.

第七章 时序逻辑电路1.电路如图P7.1所示，列出状态转换表，画出状态转换图和波形图，分析电路功能。图P7.1 解：（1）写出各级的W.Z 。D 1=21Q Q ，D 2=Q 1，Z=Q 2CP( 2 ) 列分析表( 3 ) 状态转换表（4图7.A1 本电路是同步模3计数器。2. 已知电路状态转换表如表P7.1所示，输入信号波形如图P7.2所示。若电路的初始

答案7.1解：设星形联接电源电路如图(a)所示，对称星形联接的三相电源线电压有效值倍，相位上超前前序相电压30︒。即AB 3030)V=538.67cos()V u t t ωω=-︒+︒BC 538.67cos(120)V u t ω=-︒CA 538.67cos(240)V u t ω=-︒各相电压和线电压的相量图可表达如图(b)所示。AB CN(a)A

第七章 时序逻辑电路1.电路如图P7.1所示，列出状态转换表，画出状态转换图和波形图，分析电路功能。图P7.1 解：（1）写出各级的W.Z 。D 1=21Q Q ，D 2=Q 1，Z=Q 2CP( 2 ) 列分析表( 3 ) 状态转换表（4图7.A1 本电路是同步模3计数器。2. 已知电路状态转换表如表P7.1所示，输入信号波形如图P7.2所示。若电路的初始

第七章习题一、选择题1.集成D/A 转换器DAC0832含有 个寄存器。A.1B.2C.3D.42．一个无符号8位数字量输入的DAC ，其分辨率为 位。A.1B.3C.4D.83．一个无符号10位数字输入的DAC ，其输出电平的级数为 。A.4B.10C.1024D.2104．一个无符号4位权电阻DAC ，最低位处的电阻为40K Ω，则最高位处电阻为 。A.

第七章D/A 和A/D 转换器7.1填空1、8位D/A转换器当输入数字量只有最高位为高电平时输出电压为5V,若只有最低位为高电平，则输出电压为40mV 。若输入为10001000，则输出电压为5.32V 。2、A/D转换的一般步骤包括采样、保持、量化和编码。3、已知被转换信号的上限频率为10kH Z，则A/D转换器的采样频率应高于20kH Z。完成一次转换所

模电第七章作业三极管串联型稳压电路如下图所示，R1=1K，R2=2K，Rp=1K，Uz=6V，Ui=15V，（1）说明由哪些元件组成哪些基本单元功能电路；（2）求出输出电压的调节范围。解：V1组成调整管电路，A组成比较放大电路，R3、V2组成基准电压电路，R1、Rp、R2组成取样电路。1、直流稳压电源由哪几部分组成2、连接下图，合理组成一个5V的直流稳压电源

第七章可编程逻辑器件PLD第一节基本内容一、基本知识点（一）可编程逻辑器件PLD基本结构可编程逻辑器件PLD是70年代发展起来的新型逻辑器件，相继出现了只读存储器ROM、可编程只读存储器PROM、可编程逻辑阵列PLA、可编程阵列逻辑PAL、通用阵列逻辑GAL 和可擦写编程逻辑器件EPLD等多个品种，它们的组成和工作原理基本相似。PLD的基本结构由与阵列和或阵

A l l t h i n g th ar e g o o d f o r s o 第七章 习题与思考题◆◆ 习题 7-1 在图P7-1所示的放大电路中，已知R 1=R 2=R 5=R 7=R 8=10k Ω，R 6=R 9=R 10=20k Ω：① 试问R 3和R 4分别应选用多大的电阻；② 列出u o1、u o2和u o 的表达式；③ 设u I1=3V

第七章D/A 和A/D 转换器7.1填空1、8位D/A转换器当输入数字量只有最高位为高电平时输出电压为5V,若只有最低位为高电平，则输出电压为40mV 。若输入为10001000，则输出电压为5.32V 。2、A/D转换的一般步骤包括采样、保持、量化和编码。3、已知被转换信号的上限频率为10kH Z，则A/D转换器的采样频率应高于20kH Z。完成一次转换所

第七章 时序逻辑电路1.电路如图P7。１所示，列出状态转换表，画出状态转换图和波形图,分析电路功能。图P7。1 解：（1）写出各级的Ｗ。Ｚ。Ｄ1＝21Q Q ,D 2=Q 1，Z ＝Q 2CP（ 2 ） 列分析表( 3 ） 状态转换表（4)状态转换图和波形图。图7.Ａ１ 本电路是同步模3计数器.2． 已知电路状态转换表如表P ７。1所示，输入信号波形如图P7

第七章 习题与思考题◆◆ 习题 7-1 在图P7-1所示的放大电路中，已知R 1=R 2=R 5=R 7=R 8=10k Ω，R 6=R 9=R 10=20k Ω： ① 试问R 3和R 4分别应选用多大的电阻； ② 列出u o1、u o2和u o 的表达式；③ 设u I1=3V ，u I2=1V ，则输出电压u o ＝？解：① Ω=Ω==k k R R R

E ---输入4个“1”以后的状态。画出状态转换图及状态转换表（2）状态化简：画出化简后的状态转换图和状态转换表。图P7.4解：列出分析表：D1= ，D2=设计数器为4进制计数器，

第七章 习题与思考题◆◆ 习题 7-1 在图P7-1所示的放大电路中，已知R 1=R 2=R 5=R 7=R 8=10k Ω，R 6=R 9=R 10=20k Ω： ① 试问R 3和R 4分别应选用多大的电阻； ② 列出u o1、u o2和u o 的表达式；③ 设u I1=3V ，u I2=1V ，则输出电压u o ＝解：① Ω=Ω==k k R R R 5

习题解答第七章பைடு நூலகம்12345678