74ls161设计27进制计数器实验报告
设计一个27进制计数器，能够进行0到26的循环计数。
实验原理：
74ls161是一种4位二进制同步计数器，能够进行二进制的加减计数。而27进制和二进制之间的转换，可以利用除27取余法实现。因此，通过在74ls161的CLK输入上接入一个27分频器，将27进制转换为二进制进行计数，再通过输出的值进行转换即可实现27进制计数器。
实验器材：
1. 74ls161计数器芯片
2. 27分频器芯片
3. LED灯
4. 电容
5. 电阻
6. 面包板和连接线
实验步骤：
1. 将74ls161计数器芯片和27分频器芯片插入面包板上。
2. 将CLK输入端和27分频器的输出端连接。
3. 将74ls161的CLR和LD输入端都接入高电平。
4. 将QA~QD四个输出端口依次连接到四个LED灯上。
5. 接入电源，开始实验。
实验结果：
经过实验可以发现，通过连接27分频器，计数器能够顺利地进行0到26的计数，最后回到0重新开始。LED灯也能够随着计数器的计数进行相应的亮灭操作。因此，实验成功。
实验结论：
通过以上实验过程可以看出，通过74ls161计数器和27分频器的结合，能够实现简单的27进制计数器。但是，为了保证计数器的稳定性和可靠性，实验中还需要注意一些电路的参数设置和元件的选择等问题。
四位二进制可逆计数器CT74193
CT74193功能表
（一）、逻辑符号
D®A:高位®低位 CPU ，CPD :双时钟输入
R: 异步清除,高电平有效 LD: 异步预置,低电平有效
QD®QA:高位®低位 ®加到最大值时产生进位信号QCC=0
®减到最大值时产生借位信号QDD=0
（二）、 CT74193功能扩展
—— 连接成任意模M的计数器 1、接成M<16的计数器
例1：用CT74193设计M=9 计数器 方法一:采用异步预置、加法计数
方法二:采用异步预置、减法计数
2、接成M>16的计数器
例1:用CT74193设计M=147 计数器 方法一:采用异步清零、加法计数
M=(147)10=(10010011)2需要两片CT74193
方法二:采用减法计数 异步预置 利用QCB端
M=(147)10=(10010011)2
2.5 计数器逻辑功能和设计
1．实验目的
（1）熟悉四位二进制计数器的逻辑功能和使用方法。
（2）熟悉二-五-十进制计数器的逻辑功能和使用方法。
（3）熟悉中规模集成计数器设计任意进制计数器的方法。
（4）初步理解数字电路系统设计方法，以数字钟设计为例。
2．实验仪器设备
（1）数字电路实验箱。
（2）数字万用表。
（3）数字集成电路：74161 4位二进制计数器
74390 2二-五-十进制计数器
7400 4与非门
7408 4与门
7432 4或门
3．预习
（1）复习实验所用芯片的逻辑功能及逻辑函数表达式。
（2）复习实验所用芯片的结构图、管脚图和功能表。
（3）复习实验所用的相关原理。
（4）按要求设计实验中的各电路。
4．实验原理
（1）计数器是一个用以实现计数功能的时序逻辑部件，它不仅可以用来对脉冲进行计数，还常用做数字系统的定时、分频和执行数字运算以及其他特定的逻辑功能。计数器的种类很多，按构成计数器中的各触发器是否使用一个时钟脉冲源来分，有同步计数器和异步计数器；根据计数进制的不同，分为二进制、十进制和任意进制计数器 ；根据计数的增减趋势分为加法、减法和可逆计数器；还有可预置数和可编程功能计数器等。
（2）利用集成计数器芯片构成任意（N）进制计数器方法。
①反馈归零法。反馈归零法是利用计数器清零端的清零作用，截取计数过程中的某一个中间状态控制清零端，使计数器由此状态返回到零重新开始计数。把模数大的计数器改成模数小的计数器，关键是清零信号的选择。异步清零方式以N作为清零信号或反馈识别码，其有效循环状态为0～N-1；同步清零方式以N-1作为反馈识别码，其有效循环状态为0～N-1。还要注意清零端的有效电平，以确定用与门还是与非门来引导。
②反馈置数法。反馈置数法是利用具有置数功能的计数器，截取从Nb到Na之间的N个有效状态构成N进制计数器。其方法是当计数器的状态循环到Na时，由Na构成的反馈信号提供置数指令，由于事先将并行置数数据输入端置成了Nb的状态，所以置数指令到来时，计数器输出端被置成Nb，再来计数脉冲，计数器在Nb基础上继续计数至Na，又进行新一轮置数、计数，其关键是反馈识别码的确定与芯片的置数方式有关。异步置数方式以Na =Nb+N作为反馈识别码，其有效循环状态为Nb～Na；同步置数方式以Na =Nb+N-1作为反馈识别码，其有效循环状态为Nb～Na。还要注意置数端的有效电平，以确定用与门还是与非门来引导。
第六章 自我检查题
一、填空题
1． 对于时序逻辑电路来说，某时刻的输出状态不仅取决于该时刻的 输入信号 ，而且还取决于电路的 原有状态 ，因此，时序逻辑电路具有 记忆 性。
2． 时序逻辑 存储 电路由 组合逻辑 电路和电路两部分组成， 存储 电路必不可少。
3． 描述同步时序逻辑电路的三组方程分别是 输出方程 、 驱动方程 、 状态方程 。
4． 计数器按计数进制分：有 二 进制计数器、 十 进制计数器和 任意 进制计数器。
5． 集成计数器的清零方式分为 异步置0 和 同步置0 ；置数方式分为异步置数和同步置数。
6． 计数器中各触发器的时钟脉冲是同一个，触发器状态更新时同时的，这种计数器称为
同步计数器 。
7． 一个4位二进制加法计数器的起始计数状态32101010QQQQ,当最低位接收到4个计数脉冲时，输出状态3210QQQQ 1110 。
8． 求二进制计数器最大计数值：1位计数器1211；2位计数器2213；3位计数器3217；4位计数器42115；5位计数器52132。
9． 求二进制计数器的模：1位计数器122；2位计数器224；3位计数器328；4位计数器4216；8位计数器82256。
10．具有移位功能的寄存器称为 移位寄存器 ；它又可分为 左移位寄存器 、 右移位寄存器 和 双向移位寄存器 。
11．4位移位寄存器可寄存 4 个数码，若将这些数码全部从串行输出端输出时，需输入 4
个移位脉冲。
12．按事先规定的脉冲顺序输出的电路称为 顺序脉冲发生器 。
二、判断题
1．由触发器组成的电路是时序逻辑电路。V
2．时序逻辑电路由触发器和组合逻辑电路组成。V
3．在同步计数器中，各触发器的时钟脉冲CP都相同。V
4．同步时序逻辑电路的分析方法和异步时序逻辑电路的分析方法完全相同。X
5．十进制计数器由十个触发器组成。X
6．异步计数器的计数速度最快。X
