微机原理与接口技术(田辉)第5章

微机原理与接口技术 课件第五章
目录
• 微机原理概述 • 接口技术基础 • 微机中的常见接口 • 微机中的总线技术 • 微机原理与接口技术的应用
01
微机原理概述
微机的基本概念
01
02
03
微机
微型计算机的简称，是一 种体积小、结构紧凑、性 能接近于大型计算机的计 算机。
特点
具有高性能、低价格、易 扩展、易维护等特点，广 泛应用于工业控制、自动 化、办公自动化等领域。
接口的分类方式多样，常见的有按数据传 输方式、按连接方式等分类，不同类型的 接口结构也不同。
并行接口和串行接口。并行接口传输速度 快，但线路复杂；串行接口传输速度较慢 ，但线路简单。
按连接方式分类
按功能分类
内置接口和外设接口。内置接口直接集成 在主板上，如IDE接口；外设接口则需要通 过电缆连接，如USB接口。
总线的定义
总线是计算机各功能部件之间传输信息的公共通信干线，它 由一组传输线组成，负责传输地址、数据和控制信号。
总线的分类
根据功能和传输速率的不同，总线可以分为地址总线、数据 总线和控制总线。地址总线用于传输地址信号，数据总线用 于传输数据信号，控制总线用于传输控制信号。
总线的通信协议
总线通信协议的定义
串行接口通常用于连接低速外 设，如鼠标、调制解调器等。
串行接口的数据传输速率较低 ，但只需要一条数据线，因此
Hale Waihona Puke 成本较低。串行接口的常见标准包括RS232和USB。
中断控制器接口
中断控制器接口是微机中用于管理中断的接口。
输标02入题
中断是指微机在执行程序过程中遇到突发事件时，暂 时停止当前程序的执行，转去处理突发事件，处理完 毕后再返回原程序继续执行的过程。

a.CPU总线的带负载能力 b.存储器与CPU之间的速度匹配 c.存储器组织、地址分配和译码
(2) 8086CPU与典型存储器的连接
a.8086CPU与只读存储器的连接 b.8086CPU与静态RAM（SRAM）的连接
c.8086CPU与动态RAM（DRAM）的连 接
§5.3主存储器扩展技术
1、存储器容量的形成
（1）用2114组成1K×8位RAM（位扩展）
来自译码 A9 ～ A0 地址总线
数 D0 据 总 线 D7
CS
AC9-SA0
/
2114 1K×4
I/O
CS
/ AC9S-A0
2114
1K×4 I/O
用 2114 组成 1K×8 位 RAM
（2）用2114组成2K×8位RAM （位、字节 扩展）
（组1）
/Y3
译码器 /Y2
A15A14
/Y1 /Y0
锁存器
A13A1
2764 2764 2764 2764 6164 6164 6164 6164 /BHE A0
D15D0
驱动器 D7-D0
D15D8
后面内容直接删除就行 资料可以编辑修改使用 资料可以编辑修改使用
资料仅供参考，实际情况实际分析
主要经营：课件设计，文档制作，网络软件设计、 图文设计制作、发布广告等
A10 （组2）
A10
1
A9 ～ A0 地址总线
数 D0 据 总 线 D7
CS
2114 1K×4
I/O
CS
2114 1K×4
I/O
CS
2114 1K×4
I/O
CS
2114 1K×4
I/O
2、存储器的寻址 线选法 、全译码片选法、局部译码片选法

5.1.2 可编程并行接口芯片8255A
5.8255A的编程及应用举例 （1）8255A的控制字
①工作方式控制字8255A有三种工作方式，即方式0、方式1和方式2。工作方式控
制字的格式如右图。
5.1可编程并行通信接口芯片8255A
5.1.2 可编程并行接口芯片8255A 5.8255A的编程及应用举例 （1）8255A的控制字
5.2计数器/定时器8253
5.2.2 8253的内部结构
1.数据总线缓冲器
它是8253用于和CPU数据总线接口的8位双向三态缓冲器。通过它CPU可用 IN/OUT指令向8253写方式控制字、向8253某计数器写计数值或从8253某计 数器读计数值。
当数据输出缓冲器为空时，接口将READY线置“1”，以及向CPU发出中 断请求信号。CPU用OUT指令或执行中断服务输出数据，把数据送到输出缓
冲器中，接口将清除READY位，并将数据输出准备就绪线置位，通知输出设
备作好接收数据准备。当设备准备好接收数据时就取走数据，然后送回数据 输出应答信号，接口据此撤销数据输出准备就绪信号，并再一次将READY线
5.1可编程并行通信接口芯片8255A
5.1.2 可编程并行接口芯片8255A
（2）方式1———选通输入/输出方式
②选通输出方式—— 方式1时输出端口对应的控制信号，如下图。OBF:输出缓冲器 满信号，输出，低电平有效。 ACK:外设响应信号，输入，低电平有效。INTR:中断请求 信号，输出，高电平有效。NTE:中断允许信号。
当接口接收到数据时，向CPU发出READY信号以及中断请求信号。CPU通过
执行IN指令或执行中断服务，将接口中输入缓冲器的数据读进CPU内部。在C PU得到数据后，接口将清除READY信号，并将数据线置成高阻状态，表明输

RAM的3个特性：
(1) 可读可写 非破坏性读出，写入时覆盖原内容。 (2) 随机存取 存取任一单元所需的时间相同。 (3) 易失性（挥发性） 当断电后，存储器中的内容立即 消失。
2164A的内部结构
256 X向 Y向
如何实现X向地址和Y向地址 的分时传送?
2164A引脚与逻辑符号
8
NC DIN DIN DOUT
二、动态随机存储器DRAM
材料：DRAM是靠MOS电路中的栅极电容来 存储信息的。由于电容上的电荷会逐渐泄漏，需要 定时充电以维持存储内容不丢失(称为动态刷新)， 所以DRAM需要设置刷新电路，相应外围电路就较 为复杂。
刷新定时间隔：一般为几ms 特点：是集成度高（存储容量大，可达1Gbit/片以 上），功耗低，但速度慢（10ns左右），需要刷新。 应用：非常广泛，如微机中的内存条、显卡上的显 存几乎都是用DRAM制造的。
一、静态存储器（SRAM）
材料：用双稳态触发器存储信息。 特点：速度快（<5ns）、不需刷新、外围电路比较 简单、但集成度低(存储容量小，约1Mbit/片)、 功耗大。 应用：在PC机中，SRAM被广泛地用作高速缓冲 存储器Cache。 容量与地址线数关系： 对容量=M*N的SRAM芯片，其地址线数=㏒2M； 数据线数=N。 反之，若SRAM芯片的地址线数为K，则可以推断 其单元数为2K个。
字选线
T1 ES
数据线
CD D ES
常见DRAM的种类：
(1) SDRAM——它在1个CPU时钟周期内可完成数据的 访问和刷新，即可与CPU的时钟同步工作。SDRAM 的工作频率目前最大可达150MHz，存取时间约为 5～10ns，最大数据率为150MB/s。 (2) RDRAM——由Rambus公司所开发的高速DRAM。 其最大数据率可达1.6GB/s。 (3) DDR DRAM——是对SDRAM的改进，它在时钟的 上升沿和下降沿都可以传送数据，其数据率可达 200~800 MB/s。 ……