当前位置：文档之家 › 项目二 简易编译码电路

项目二 简易编译码电路

  • 格式：doc
  • 大小：173.50 KB
  • 文档页数：3

项目二 简易编译码电路
一、能力目标
1、掌握电子元器件好坏检测。
2、通过简易编译码电路焊接及测试熟练掌握其工作原理。
3、排除在焊接及测试中出现的故障。
二、使用材料、工具、设备
序 号 符 号 名 称 型号与规格 件 数
1 R1 电阻 1KΩ1/4W 1
2 R2 电阻 10KΩ1/4W 1
3 R3 电阻 100KΩ1/4W 1
4 R4、R7 电阻 200KΩ1/4W 2
5 R5、R6 电阻 1.3MΩ1/4W 2
6 C1 瓷片电容器 4300PF/63V 1
7 C2 瓷片电容器 0.01μF/63V 1
8 C3、C4 瓷片电容器 1000PF/63V 2
9 D1、D2、D3 高频整流 1N4148 3
10 IC1 集成电路 555 1
11 IC2、IC3 集成电路 4017 2
12 K1～K10 按键 10
13 DC 电源 12V稳压直流 2
14 导线
15 通用板 1
16 万用表 1
17 电烙铁（配锡） 220V30W 1

三、项目及工艺要求
（一）项目要求
1、根据电路原理图，检测电子元件，判断是否合格。
2、根据自己设计的元件布置图在通用板（或铆钉板）上布图。
3、按简易编译码电路原理图进行焊接。
4、安装焊接好后，通电调试。


简易编译码电路电路原理图1 简易编译码电路电路原理图2
（二）工艺要求
（1）在通用实验板上布线。
（2）元器件在通用实验板上整体排版均匀。
（3）安装的位置便于检测。
四、学习形式
一人或二人一组。
做完后同学之间展示及讨论各自的体会，认真写出实训报告。
五、检测标准
项目名称 简易编译码电路 评分记录
序号 鉴定要求 配分 等级 评分细则 自评 评
分
1 元件检测：按电路要求配齐元件，并检测出技术参数合适的元件 10 A 检测方法及元件判别完全正确
B 元件判别错1次
C 元件判别错2次
D 检测方法不正确或元件不能判别
2 按电路图进行焊接、安装 20 A 安装接线规范正确，能自行修正，焊接质量良好

B 安装接线错1次，能自行修正，焊接质
量较好
C 安装接线错2次，经提示后能自行修正，
焊接质量尚可
D 安装接线错误经提示还不能自行修正
或不能完成；或焊接质量差
3 通电调试 30 A 通电调试，能自行修改，完全正确
B 调试未达到要求，经提示1次后能修改
结果正确
C 调试未达到要求，经提示2次后能修改
结果正确
D 通电调试失败或未能通电调试
4 仪器使用：测电压值 30 A 正确使用仪器，测电压值完全正确
B 测电压值错1处
C 测电压值错2～3处
D 仪器不会使用，测电压值错误或不能测
量
5 安全操作，无事故发生 10 A 安全文明，符合操作规程
B 操作过程中损坏元件1～2只
C 经提示再次损坏元件
D 不经允许擅自通电，造成设备损坏
注：红色处为否决项
六、原理说明
在遥控设备中常用到编码和译码电路，以实现多通道选择的目的。本编码、译码电路的
特点是适用性好，控制键与被控输出端一一对应，操作十分方便，反映速度快，反映时间仅
有6mS。
1、原理
图1为编码电路，图中集成电路555构成时基电路，第七脚（即A端）可输出脉宽为
6ms的方波。方波是否会输出起决于B点电位。在尚未编码之前，B点为高电位。A端不输
出方波，处于低电位（即0电位）。当开始编码时，即按下控制键Ki时，电路中的B点通
过按键Ki与Yj相接，电位均为零，此时集成电路555第七脚开始输出方波。其中第一个方
波的上升沿的上升通过二极管VD、电容C2、电阻R1组成的微分电路，在4017的复位端
R端产生一个正脉冲，使4017清零，此时Y0端为高电位。由于复位脉冲有一定宽度，由
EN端输入的第1个方脉冲的下降沿不会触发4017使其进位，Y0端仍为高电位。从第2个
脉冲开始，每个方脉冲的下降沿将依次触发4017使其进位。当第i个脉冲到来时，Yi电位
变为高电位，通过按键Ki使电路中B点也变为高电位，从而使集成电路555停振，A端又
恢复到原来的低电位。可见，此过程是通过控制键Ki，得到对应于Ki的i个方波输出。例
如：当按下K8时（即i=8），则输出8个连续方波；按下K2时，则能得到2个方波。这样
就实现了编码过程。整个编码过程只需不到6ms的时间。电路中设置二极管VD的目的是
使C2的放电时间延长，以保证4017的R端不被重复触发。
图2为译码电路。从编码电路输出的i个方波，可以通过各种调制和遥控方式传到图2
的C端，首先第一个方波的上升沿通过VD、C1、R1组成的微分电路，形成1个正尖脉冲加
到4017的复位端R，将4017清零，这时Y0置“1”，其它输出端均为“0”。其后i-1个方
波的下降沿将依次触发4017的EN端，直至使4017的输出端变为高电位为止。由此可见，
译码器的输出位Yi与编码控制键Ki一一对应，从而可方便地实现编码、译码功能。
2、调试
此编码、译码电路对所有元器件无特殊要求，只要安装无误一般不需调整。试验时，可
将图中A、C相连。在实际应用中，A、C点之间的信息传递可通过无线收发方式完成，如
射频收发，红外线收发等。也可采用有线传递方式，比如采用载波或直接耦合等。设计译码
电路时最好在C端前面再加一级整形电路。图2的10路输出电路中可选一路不用，这样在
使用时可很方便地关断其它各路设备。除去不用的一路外，其它9路可去驱动开关设备。该
译码电路的输出形式可方便地使用在许多场合，如电视机的频道选择、多种电压选择、机器
人多种动作的遥控、多个电器开关的转换等。对于要求较高的开关设备，可在开关驱动电路
中设一个时间大于30ms的延时电路，以消除抖动现象。

合集下载

AMI码型变换实验报告

AMI码型变换实验报告

实验一AMI码型变换实验一、实验目的1、了解几种常用的数字基带信号的特征和作用。

2、掌握AMI码的编译规则。

3、了解滤波法位同步在的码变换过程中的作用。

二、实验器材1、主控&信号源、2号、8号、13号模块各一块2、双踪示波器一台3、连接线若干三、实验原理1、AMI编译码实验原理框图AMI编译码实验原理框图2、实验框图说明AMI编码规则是遇到0输出0，遇到1则交替输出+1和-1。

实验框图中编码过程是将信号源经程序处理后，得到AMI-A1和AMI-B1两路信号，再通过电平转换电路进行变换，从而得到AMI编码波形。

AMI译码只需将所有的±1变为1，0变为0即可。

实验框图中译码过程是将AMI码信号送入到电平逆变换电路，再通过译码处理，得到原始码元。

四、实验步骤实验项目一AMI编译码（256KHz归零码实验）概述：本项目通过选择不同的数字信源，分别观测编码输入及时钟，译码输出及时钟，观察编译码延时以及验证AMI编译码规则。

1、关电，按表格所示进行连线。

源端口目的端口连线说明信号源：PN模块8：TH3(编码输入-数据)基带信号输入信号源：CLK模块8：TH4(编码输入-时钟)提供编码位时钟模块8：TH11(AMI编码输出)模块8：TH2(AMI译码输入)将数据送入译码模块模块8：TH5(单极性码)模块13：TH7(数字锁相环输入)数字锁相环位同步提取模块13：TH5(BS2)模块8：TH9(译码时钟输入)提供译码位时钟2、开电，设置主控菜单，选择【主菜单】→【通信原理】→【AMI编译码】→【256K 归零码实验】。

将模块13的开关S3分频设置拨为0011，即提取512K同步时钟。

3、此时系统初始状态为：编码输入信号为256K的PN序列。

（1）用示波器分别观测编码输入的数据TH3和编码输出的数据TH11(AMI输出)，观察记录波形，有数字示波器的可以观测编码输出信号频谱，验证AMI编码规则。

计数、译码和显示电路

计数、译码和显示电路

实验计数、译码和显示电路一、实验目的：1. 掌握二进制加减计数器的工作原理。

2. 熟悉中规模集成计数器及译码驱动器的逻辑功能和使用方法。

二、实验准备：1.计数：计数是一种最简单、最基本的逻辑运算，计数器的种类繁多，如按计数器中图3.11.2另外一种可预计的十进制加减可逆计数器CD4510，用途也非常广，其引脚排列如图3.11.3所示，其中，E P 为预计计数使能端，in C 为进位输入端，1P ~4P 为预计的输入端，out C 为进位输出端，U /D 为加减控制端，R 为复位端，CD4510输入、输出间的逻辑功能如表所示。

表3.11.2：。

2. 译码与显示：十进制计数器的输出经译码后驱动数码管，可以显示0~9十个数字，CD4511是BCD~7段译码驱动集成电路，其引脚排列如图3.11.4所示。

LT 为试灯输入，BI 为消隐输入，LE 为锁定允许输入，A 、B 、C 、D 为BCD 码输入，a~g 为七段译码。

CD4511的逻辑功能如表所示。

LED 数码管是常用的数字显示器，分共阴和共阳两种，BS112201是共阴的磷化镓数码管，其外形和内部结构如图3.11.5所示。

图3.11.5三、计算机仿真实验内容：1. 计数10的电路：(1).单击电子仿真软件Multisim7基本界面左侧左列真实元件工具条“CMOS”按钮，从弹出的对话框“Family”栏中选“CMOS_10V”，再在“Component”栏中选取4093BD和4017BD各一只，如图3.11.6所示，将它们放置在电子平台上。

图3.11.6(2).单击电子仿真软件Multisim7基本界面左侧左列真实元件工具条“Source”按钮，从弹出的对话框“Family”栏中选“POWER_SOURCES”，再在“Component”栏中选取“VDD”和地线，将它们调出放置在电子平台上。

(3). 双击“VDD”图标，将弹出如图3.11.7所示对话框，将“V oltage”栏改成“10”V，再点击下方“确定”按钮退出。

循环码编译码实验ppt课件

循环码编译码实验ppt课件

X 1 X 1 4 X 1 3 X 1 2 X 1 1 X 9 0 X 8 X 7 X 6 X 5 X 4 X 3 X 2 X 1 X 0
SE•HT
CP K1 K2
1 1 1 1 0 0 1 0 0 0 0 0 0 0 0
0 1 1 1 1 0 0 1 0 0 0 0 0 0 0
0 0 1 1 1 1 0 0 1 0 0 0 0 0 0
2、封锁性：循环码中任两个码组之和〔模2〕必定为该码组集合中的一个码组。 如 0100110+ 0010010=0110100也为一个码组
〔二〕生成多项式与编译码电路的关系
编码：循环码的码多项式可表示为 到的余式，代表监视位。结论：只需知道
，其中 为 就能构造编码器。
与 相除得
译码：由于 就可以构造一个除法电路，把接纳码组除以 字没有错码，否那么有错码。
数字通讯原理实验 循环码编、译码实
验
指点教师:李冰、梁仕文
一、实验目的
❖ 1. 了解生成多项式g(x)在循环码编码器和译码器之间的关系。 ❖ 2.了解码距与纠、检错才干之间的关系。
二、循环码引见
〔一〕循环码是一类很重要的线性码，具有循环性和封锁性。
1、循环性：循环码中任一码组循环一位〔将最右端的码移至左端〕以后，仍为该 码中一个码组。如0100110为一个码组，那么0010011也为一个码组。
随
发生2个错码
其中一个错码在正交位（e14）上 A3 A2 A1 A0中有三个“1”
式
两个错码均在非正交位上
A3 A2 A1 A0中有两个“1”或0个“1”
修
发生3个错码
超出纠错范围，不研究
正
结论：当三个或以上的正交方程为1时，正交位有 错码，需求纠错；当三个以下的正交方程为1时，
3—8译码器的设计

3—8译码器的设计

实验二组合逻辑电路设计（一）姓名：王举升班级：自动化102班学号：1002100550 一、实验目的l、学习并掌握MAX+PLUSⅡ10.0 Altera CPLD软件开发平台。

2、通过一个简单的3—8译码器的设计，掌握图形编程的使用方法。

3、掌握组合逻辑电路的静态测试方法。

二．实验步骤1、进入windows操作系统，打开MAX+PLUSⅡ10.0。

(1)、启动File／Project Name菜单，输入设计项目的名字。

点Assign／Device菜单，选择器件(本设计全选用EPM7128) 。

2、用硬件描述语言完成编译器的设计(1)生成设计项目文件。

(2)启动FILE／NEW菜单命令。

如图2.1.9图2.1.9（3）选择TEXT EDITOR FILE，点击OK。

（4）键入程序如下：library ieee;use ieee.std_logic_1164.all;entity wjs02 isport(a,b,c,d:in std_logic;l: out std_logic);end wjs02;architecture behave of wjs02 issignal s:std_logic_vecto(3 downto 0);begins<=a&b&c&d;process(s,a,b,c,d)begincase s iswhen "0000"=>l<='0';when "0001"=>l<='0';when "0010"=>l<='0';when "0011"=>l<='0';when "0100"=>l<='0';when "0101"=>l<='1';when "0110"=>l<='1';when "0111"=>l<='1';when "1000"=>l<='1';when others=>l<='0';end case;end process;end behave;；（5）存成.VHD文件，然后进行编译即可。