透过专利看微处理器的技术发展九——多核处理器中Cache专利技术分析

透过专利看徽处理器的技术发展（九）多核处理器中Ｃａｃｈｅ专利技术分析徐文苑，武晓岛，谢学军（工业和信息化部软件与集成电路促进中心，北京１０００３８）摘要：本文在对近几年多核处理器中高速缓存（Ｃａｃｈｅ）相关专利进行深入全面的调查基础上，以Ｉｎｔｅｌ公司的专利为样本，分析了微处理器进入多核时代后Ｃａｃｈｅ技术研究重点。

对多核中Ｃａｃｈｅ关键技术的发展趋势进行了展望，希望能为产品研发提供线索和思路。

关键词：专利丈献；多核；高速缓存；一致性；共享高速缓存ＴｅｃｈｎｏｌｏｇｙＤｅｖｅｌｏｐｍｅｎｔｏｆＭｉｃｒｏｐｒｏｃｅｓｓｏｒｆｒｏｍＰａｔｅｎｔｓ（ＩＸ）＿ＴｅｃｈｎｏｌｏｇｙＤｅｖｅｌｏｐｍｅｎｔｏｎＰａｔｅｎｔｏｆＣＭＰｓＣａｃｈｅＸＵＷｅｎ－ｙｕａｎ，ＷＵＸｉａｏ－ｄａｏ，ＸＩＥＸｕｅ－ｊｕｎ（ＭｉｎｉｓｔｒｙｏｆＩｎｄｕｓｔｒｙａｎｄＩｎｆｏｒｍａｔｉｏｎＴｅｃｈｎｏｌｏｇｙＳｏｆｔｗａｒｅａｎｄＩｎｔｅｇｒａｔｅｄＣｉｒｃｕｉｔＰｒｏｍｏｔｉｏｎＣｅｎｔｅｒ，Ｂｅｉｊｉｎｇ１０００３８，Ｃｈｉｎａ）Ａｂｓｔｒａｃｔ：Ｉｎｔｈｉｓｐａｐｅｒ．ｗｅｍａｄｅａｎｉｎ—ｄｅｐｔｈａｎａｌｙｓｉｓａｂｏｕｔｐａｔｅｎｔｓｏｆＣＭＰｓ（ＣｈｉｐＭｕｌｔｉＰｒｏｃｅｓｓｏｒｓ）Ｃａｃｈｅ．Ｂａｓｅｄｏｎａｔｈｏｒｏｕｇｈｌｙｒｅｓｅａｒｃｈｏｆｒｅｌｅｖａｎｔｐａｔｅｎｔｓ，ｗｅｔａｋｅｐａｔｅｎｔｓｆｒｏｍＩＮＴＥＬａｓｓａｍｐｌｅｓ，ａｎｄｐｌａｃｅｓｇｒｅａｔｅｍｐｈａｓｉｓｏｎｔｈｅｋｅｙｔｅｃｈｎｏｌｏｇｙｏｆＣａｃｈｅｏｎＣＭＰｓ．Ｔｈｅｆｕｔｕｒｅｔｒｅｎｄｓｏｆｓｕｃｈｒｅａｃｈｆｉｅｌｄｓａｒｅｄｉｓｃｕｓｓｅｄｉｎｔｈｅｅｎｄ，ａｎｄｗｅｈｏｐｅｏｕｒｗｏｒｋｃａｎｐｒｏｖｉｄｅｓｏｍｅｒｅｆｅｒｅｎｃｅａｎｄｅｎｌｉｇｈｔｅｎｓ．Ｋｅｙｗｏｒｄｓ：Ｐａｔｅｎｔｓ；ＣＭＰｓ（ＣｈｉｐＭｕｌｔｉＰｒｏｃｅｓｓｏｒｓ）；Ｃａｃｈｅ；ｃｏｈｅｒｅｎｃｙ；ｓｈａｒｅｄｃａｃｈｅ１引言上期主要介绍了２００３年以前的多级高速缓存（Ｃａｃｈｅ）技术，并以Ｉｎｔｅｌ公司的相关专利为样本分析了Ｃａｃｈｅ技术的发展脉络。

通过对近年Ｉｎｔｅｌ公司多级Ｃａｃｈｅ的相关专利进行分析，发现多核中的多级Ｃａｃｈｅ技术已成为Ｃａｃｈｅ的研究重点。

因此，本文通过分析近年来多核芯片上多级Ｃａｃｈｅ的相关专利，对比各大公司在这一领域的研究动态，探讨多核芯片上多级Ｃａｃｈｅ技术中亟待解决的问题，预测多核芯片上多级Ｃａｃｈｅ技术发展趋势。

１９９９年前后Ｉｎｔｅｌ推出Ｃｅｌｅｒｏｎ，ＰｅｎｔｉｕｍＩＩＩ架构，２０００年Ｉｎｔｅｌ推出Ｐｅｎｔｉｕｍ４（Ｐ４）架构，２００１年４月推出１．７ＧＨｚ的Ｐ４，２００１年７月推出１．６ＧＨｚ和ｈｔｔｐ：Ｉｌｗｗｗ．ｃｉｃｍａｇ．ｃｏｍ万方数据１．８ＧＨｚ型号，８月推出１．９ＧＨｚ和２．０ＧＨｚ的Ｐｅｎｔｉｕｍ４，２００２年１月发布了使用Ｎｏｒｔｈｗｏｏｄ内核的２．０ＧＨｚ和２．２ＧＨｚ的Ｐｅｎｔｉｕｍ４。

Ｎｏｒｔｈｗｏｏｄ内核将二级缓存的大小从２５６ＫＢ增加到了５１２ＫＢ（晶体管数量从４２００万增加到５５００万）并且使用了１３０纳米制造工艺。

相应的多级Ｃａｃｈｅ技术在这几年也有很大的发展，通过专利的数量变化就可以证明。

２００３年以后Ｉｎｔｅｌ和ＡＭＤ都开始推出双核产品，研发的重点开始转移，Ｉｎｔｅｌ对单核芯片中多级Ｃａｃｈｅ的研发已经相对成熟，而这些成熟技术可以为后来的产品所用，因此研发的精力可以有的放矢的投入到针对多核处理器的多级Ｃａｃｈｅ的研究。

２多核中的多级Ｃａｃｈｅ技术综述２．１多核技术的发展多核（ｍｕｌｔｉ—ｃｏＹｅ）处理器，又称为单芯片多处理器（ＣｈｉｐＭｕｌｔｉＰｒｏｃｅｓｓｏｒｓ，ＣＭＰ），是指可以在单个芯片封装中包含两个甚至多个“执行内核”或运算单元的微处理器。

ＣＭＰ最早是由美国斯坦福大学提出的，其思想是在一块芯片内实现对称多处理（ＳｙｍｍｅｔｒｉｃａｌＭｕｌｔｉ—Ｐｒｏｃｅｓｓｉｎｇ，ＳＭＰ）架构，且并行执行不同的进程。

２００１年３月，ＩＢＭ、索尼和东芝建立ＳＴＩ联盟，着手开发一种全新的计算机体系结构Ｃｅｌｌ处理器，Ｓｕｎ公司的Ｎｉａｇａｒａ芯片架构也采用了多内核设计，在２００５年ＩＳＳＣＣ（国际固体电路会议）上，ＩＢＭ首次公布了有关Ｃｅｌｌ处理器的一些细节。

它采取了与现在的主流处理器结构完全不同的设计，由一个Ｐｏｗｅｒ结构的处理器核心（ＰＰＥ，ＰｏｗｅｒＰｒｏｃｅｓｓｏｒＥｌｅｍｅｎｔ）和８个辅助处理器（ＳＰＥ，ＳｙｎｅｒｇｉｓｔｉｃＰｒｏｃｅｓｓｏｒＥｌｅｍｅｎｔ）组成，属于异构ＣＭＰ。

基于该架构的处理器ＵｈｒａＳｐａｒｃＴ１已于去年推出，其时钟频率为１．２Ｇｈｚ，拥有８个内核和３ＭＢ二级缓存，能同时处理３２个线程。

ＡＭＤ在２００７年第一次发布四核的产品。

同时ＳＵＮ也在２００５年发布了８核，３２线程的ＣＭＰ，２００８年发布１６核产品。

Ｉｎｔｅｌ与ＡＭＤ开始主推四核产品。

ｈｔｔｐ：／／ｗｗｗ．ｃｉｃｍａｇ．ｃｏｍ在早期的单核处理器中，为提高处理器的频率，通常采用复杂的多级流水线结构、超标量技术和不断增大Ｃａｃｈｅ容量等技术来提高指令并行度，但随着集成电技术不断发展，晶体管特征尺寸不断缩小，提高系统频率和增大ｃａｃｈｅ容量会使芯片上功耗密度、线延迟急剧增加。

同时，晶体管特征尺寸不断缩小使多个处理器集成在同一块芯片上成为可能。

因此人们希望利用多内核技术在较低频率、较小缓存的条件下大幅提高性能。

ＣＭＰ相对大缓存的单核处理器而言，在性能功耗比方面具备明显的优势。

其中最简单最易实现的ＣＭＰ就是双核。

早在上个世纪末，惠普和ＩＢＭ就已经提出双核处理器的可行性设计。

ＩＢＭ在２００１年就推出了基于双核心的Ｐｏｗｅｒ４处理器，随后是Ｓｕｎ和惠普公司，都先后推出了基于双核架构的ＵｌｔｒａｓＰＡＲＣ以及ＰＡ—ＲＩＳＣ芯片，但此时双核处理器架构还都是在高端的ＲＩＳＣ领域，直到前不久Ｉｎｔｅｌ和ＡＭＤ相继推出自己的双核处理器，双核才真正走入了主流的Ｘ８６领域。

表１常见的商用多核处理器ＣＭＰ具有高主频、低功耗等优点，并能充分利用应用的指令级并行和线程级并行，使之得到业界的肯定，成为处理器体系结构发展的一个主要趋势。

除了上面介绍的几大公司的多核产品外，还有微软Ｘｂｏｘ３６０游戏终端使用的三核心ＰｏｗｅｒＰＣ微处理器、惠普ＰＡ一８８００和ＰＡ一８９００处理器、瑞萨整合８个ＭＩＰＳ内核的ＸＬＲ处理器等。

２．２多核芯片上的Ｃａｃｈｅ技术多处理器核组织结构主要有ＵＣＡ（ＵｎｉｆｏｒｍＣａｃｈｅＡｃｃｅｓｓ）和ＮＵＣＡ（Ｎｏｎ－ＵｎｉｆｏｒｍＣａｃｈｅ万方数据Ａｃｃｅｓｓ）两种（如图１所示）。

在ＵＣＡ结构中，多个处理器核与二级Ｃａｃｈｅ通过互联总线（ＢＵＳ）或交叉开关（ｅＦＯＳＳｓｗｉｔｃｈ）互联，所有处理器和对二级Ｃａｃｈｅ访问延迟相同；在ＮＵＣＡ结构中，每个处理器核具有本地二级Ｃａｃｈｅ，通过互联系统对其他处理器核的二级Ｃａｃｈｅ访问（延迟变长）。

随着集成度的提高，也可以将三级Ｃａｃｈｅ集成到片内，如图２所示。

在以上４种组织中，片内二级或三级Ｃａｃｈｅ均为所有处理器核共享。

图１多核结构示意图图２加入三级缓存的结构示意图当一块芯片上集成了多个处理器核时，各个处理器核之间通过共享Ｃａｃｈｅ数据单元实现数据的交换与同步，多核争用Ｃａｃｈｅ中的数据是多核芯片需要解决的一个重要问题。

通过检索Ｉｎｔｅｌ、ＩＢＭ、ＳＵＮ等公司近年来多核中多级Ｃａｃｈｅ的相关专利，发现当处理器技术进入多核时代后，Ｃａｃｈｅ的专利也开始转向在多核系统中的相关技术，由于处理器的架构Ｃａｃｈｅ有着重要的影响，多核中的Ｃａｃｈｅ技术在未来将会成为Ｃａｃｈｅ研究的重点之一ｏ３多核芯片中多级Ｃａｃｈｅ专利趋势分析纵观处理器发展的历史，发现Ｉｎｔｅｌ、ＩＢＭ、ＳＵＮ等公司的技术动向在这一领域始终起着风向标的作用，因此研究它们在美国申请的Ｃａｃｈｅ相关专利，可以进一步分析出它们研发的重点，对预测未来技术发展提供参考依据。

首先，通过使用专利数据库检索多核中的Ｃａｃｈｅ技术，然后再对检索结果进行筛选和梳理，得到在美国申请的多核中Ｃａｃｈｅ的相关专利一共有８０件，获得授权的共有３９件，申请日期且全是在２００２年以后。

申请的相关专利主要集中在Ｉｎｔｅｌ、ＩＢＭ、ＳＵＮ、ＭＩＰＳ等公司，其它的像ＴＩ、ＡＭＤ、ＨＰ、ＡＲＭ、富士通等也有多核中Ｃａｃｈｅ的专利。

３．１专和Ｊ申请时间分析首先采用时间序列法对筛选出来的多核多级Ｃａｃｈｅ专利进行分析，所谓时间序列法，就是在均匀时间间隔中对研究对象的同一变量进行统计分析的方法。

目的在于掌握这些统计数据随时间的变化规律。

这里将专利申请数量作为纵轴变量，揭示多核中Ｃａｃｈｅ技术的发展趋势。

图３多核中多级Ｃａｃｈｅ申请量趋势图Ｉ－‘‘＾，＾．．．．．．一：……一万方数据如图３所示，从２００２年开始就有多核中多级Ｃａｃｈｅ技术的专利，２００２年１月，Ｉｎｔｅｌ公司就申请了专利号为ＵＳ７１２０７５５的专利，该专利的发明点是一个通过专用Ｃａｃｈｅ写回数据（ｗｒｉｔｅ—ｂａｃｋｄａｔａ）实现多核处理器系统中的Ｃａｃｈｅ一致性。

同年，还有惠普和ＳＵＮ都申请了处理器核中的Ｃａｃｈｅ技术的相关专利，这说明多核处理器的研究在当时已经开始走向成熟，多核处理器走向市场的趋势在此初见端倪。

之后的几年内，多核中Ｃａｃｈｅ的专利数量不断增加，多家公司的多核处理器研发都取得成果。

Ｉｎｔｅｌ与ＡＭＤ在２００５年正式推出第一款多核芯片，因此，通过对专利的分析，能更早的预见市场在未来几年的走向，掌握技术发展的趋势所在。

如图４所示，在处理器设计进入多核时代以后，Ｉｎｔｅｌ在该研究领域仍然有较大优势，因此以Ｉｎｔｅｌ的专利作为样本，仍然具有代表性。

如图５所示，Ｉｎｔｅｌ的相关专利的数量变化趋势显示２００３年是一个分水岭，多级Ｃａｃｈｅ的年专利数量在２００３年达到顶峰后开始下降，说明单核中的多级Ｃａｃｈｅ技术至２００３年已发展的比较成熟。

图４近年来各大公司在多核处理器中多级Ｃａｃｈｅ所申请的专利数ｈｔｔｐ：Ｉｌｗｗｗ．ｃｉｃｍａｇ．ｃｏｍ图５ＩｎｔｅＩ多级Ｃａｃｈｅ申请量趋势图另一方面，ＩＢＭ在２００１年推出了包含两个核心的Ｐｏｗｅｒ４处理器，采用０．１８Ｉ，Ｌｍ工艺与绝缘层上硅（Ｓ０１）技术，运行频率为１．３ＧＨｚ，集成了１．７４亿个晶体管，每个处理器核心拥有６４ＫＢ一级指令缓存与３２ＫＢ一级数据缓存，两个核心共享三个５１２ＫＢ的二级缓存，第三级缓存采用ｅＤＲＡＭ内存，容量从３２ＹｌＢ到１２８ＭＢ。

该芯片的推出，也引起了市场研发重点的转移。