当前位置：文档之家 › 基于FPGA的DDS信号发生器的设计开题报告

基于FPGA的DDS信号发生器的设计开题报告

  • 格式：doc
  • 大小：82.00 KB
  • 文档页数：9

宁夏大学新华学院

毕业设计（论文）开题报告

题 目：基于FPGA的DDS信号发生器的设计与实现

系 （部） 信息与计算机科学系

专 业 电子信息工程专业

学 生 沈睿

学 号 ***********

班 号 07（2）

指导教师 何振中

开题报告日期 2010年11月19日

宁夏大学新华学院

说 明

一、开题报告应包括下列主要内容：

1．通过学生对文献论述和方案论证，判断是否已充分理解毕业设计（论文）的内容和要求

2．进度计划是否切实可行；

3．是否具备毕业设计所要求的基础条件。

4．预计研究过程中可能遇到的困难和问题，以及解决的措施；

5．主要参考文献。

二、如学生首次开题报告未通过，需在一周内再进行一次。

三、开题报告由指导教师填写意见、签字后，统一交所在系（部）保存，以备检查。

指导教师评语：

指导教师签字： 检查日期：

一、 课题背景

直接数字频率合成（Direct Digital Synthesizer，简称：DDS）技术是一种新的全数字的频率合成原理，它从相位的角度出发直接合成所需波形。这种技术由美国学者J.Tiercy,M.Rader和B.Gold于1971年首次提出，但限于当时的技术和工艺水平，DDS技术仅仅在理论上进行了一些探讨，而没有应用到实际中去。近30年来，随着超大规模集成（Very Large Scale

Integration,简称：VLSI）、复杂可编程逻辑器件（Complex Programmable

Logic Device,简称：CPLD）、现场可编程门阵列（Field Programmable

Gate Array，简称：FPGA）等技术的出现以及对DDS理论的进一步探讨，使得DDS得到了飞速的发展。由于其具有频率转换快、分辨率高、频率合成范围宽、相位噪声低且相位可控制的优点，因此，DDS技术常用于产生频率快、转换速度快、分辨率高、相位可控的信号，广泛应用于电子测量、调频通信、电子对抗等领域。近年来，已有DDS技术的波形发生器陆续被研制、生产和投入应用。

二、目的和意义

信号源是一种基本的电子设备，广泛应用于通信，雷达，测控，电子对抗以及现代化仪器仪表等领域，是一种为电子测量工作提供符合严格技术要求的电信号设备，和示波器、电压表、频率计等仪器一样是最普遍、最基本也是应用最广泛的的电子仪器之一，几乎所有电参量的测量都要用到信号发生器。综上所述，不论是在生产还是在科研与教学上，信号发生器都是电子工程师信号仿真试验的最佳工具。随着现代电子技术的飞速发展，现代电子测量工作对信号发生器的性能提出了更高的要求，不仅要求能产生正弦信号源、脉冲信号源，还能根据需要产生函数信号源和高频信号源，信号源常有三方面的用途：(1)激励源，作为某些电器设备的激励信号。(2)信号仿真，当要研究一个电气设备在某种实际环境下所受的影响时，需要施加具有与实际环境相同特性的信号，加高频干扰信号，这是旧需要对干扰信号进行仿真。（3）校准源，用于对一般信号源进行校准或对比，有时称为标准源。 而传统信号发生器采用专用芯片，成本高，控制方式不灵活，已经越来越不能满足现代电子测量的需要，正逐步退出历史舞台。可见，为适应现代电子技术的不断发展和市场要求，研究制作高性能的任意波形发生器十分

有必要，而且意义重大。基于FPGA的DDS信号发生器，由于可以获得很高的频率稳定度和精确度，同时可以根据需要方便地实现各种比较复杂的调频、调相和调幅功能，因此发展非常迅速，尤其是最近随着现代电子技术的不断发展，其应用更是有了质的飞跃。目前我国已经开始研制信号发生器，并获得了可喜的成果，但总的来说，我国波形发生器还没有形成真正的产业，并且我国目前在波形发生器的的种类和性能都与国外同类产品存在较大的差距，因此加紧对这类产品的研制显得迫在眉睫。

三、拟采用方案的论述

1、技术指标

本次设计要求利用FPGA设计DDS信号发生器，利用Quartus II软件对信号发生器进行电路设计功能仿真，并对仿真结果进行分析。量化的技术指标：

(1)能够输出典型的方波，三角波，正弦波。

(2)输出量化位数：8位

(3) 输出频率≤2MHz

2、DDS基本原理

直接数字式频率合成（DDS）技术是近年来随着数字集成电路和微电子技术的发展而迅速发展起来的一种新的频率合成技术。其基本原理就是将波形数据先存储起来，然后在频率控制字的作用下，通过相位累加器从存储器中读出波形数据，最后经过数/模转换和低通滤波后输出频率合成。这种频率合成方法可以获得高精度频率和相位分辨率、快速频率转换时间和低相位噪声的频率信号，而且结构简单集成度高。

下图1为利用FPGA设计DDS信号发生器的结构框图。该系统可实现标准的方波、三角波和正弦波输出。其中相位累加器是一个带有累加功能的加法器，它以设定的频率控制字作为步长来进行加法运算，当其和满时清零，并进行重新运算，相位寄存器它主要作用是接受发送来的相位控制字数据并进行寄存，当下一个时钟到来时，输入寄存的数据，对输出信号的频率和相位进行控制。波形存储器是DDS的关键部分，设计时首先需要对时域信号进

行采样，将采样的信号数据储存到波形存储器ROM中，每一个地址对应一个波形点的数值。整个系统各模块实在基准时钟信号CLK的控制下协调工作的。

图1 DDS信号发生器的结构框图

3、FPGA设计模块划分

整个设计有一个顶层模块，按照功能要求划分为三个功能模块，其中第二个模块是DDS核心模块，比较复杂，又划分为四个模块。如图2所示：DDS波形发生器的FPGA的电路设计主要是用FPGA设计DDS的核心部分，即相位加法器，控制字寄存器，N位累加器，信号存储器。

频率字

寄存器 频率字

累加器 寻址

累加器 信号

存储器

相位字

寄存器

控制字

寄存器 基准时钟CLK

频率控制字

相位控制字

波形控制字

图2 FPGA设计模块流程图

4、FPGA设计流程

FPGA是一类高集成度的可编程逻辑器件，起源于美国的Xilinx公司，该公司于1985年推出了世界上第一块FPGA芯片。在这二十年的发展过程中，FPGA的硬件体系结构和软件开发工具都在不断的完善，日趋成熟。从最初的1200个可用门，90年代时几十万个可用门，发展到目前数百万门至上千万门的单片FPGA芯片，Xilinx、Altera等世界顶级厂商已经将FPGA器件的集成度提高到一个新的水平。

FPGA结合了微电子技术、电路技术、EDA技术，使设计者可以集中精力进行所需逻辑功能的设计，缩短设计周期，提高设计质量。一个完整的FPGA设计流程包括电路设计与输入、功能仿真、综合后仿真、实现、布线后仿真和下板调试等主要步骤，如下图3所示。 顶层模块

时钟模块 DDS控制模块 信号选择模块

PW输入 FW输入 N位累加器 信号存储器

图3 FPGA设计流程图 开 始

电 路 设 计 与 输 入

功能仿真正确否

综合仿真正确否 综 合 优 化

实 现 过 程

时序仿真正确否

烧 写 芯 片，在 线 调 试

结 束 综合优

化问题？

布局布线问题？ 原理问题？ Y N

N

Y Y N

N Y

Y

Y N N

四、预计遇到的困难及解决方案

1、基于FPGA的DDS信号器的实现方法有多种，在选择比较合适的方案时，会遇到困难。解决方法是对各种实现方法的原理进行深入研究，对比选择较好的实现方式。

2、使用Quartus II软件编译程序的时候肯定会出现这样或那样的错误，解决方法是通过查找相关书籍或请教老师查找程序中的语法错误并改正错误。

3、在使用Quartus II软件仿真的过程中，对某些操作可能不太熟悉，解决方法是查找相关资料，学习软件的使用方法。

4、在硬件调试过程中可能不能完全达到技术指标，解决方法是更换些许元器件，需要反复调试。

五、进度安排

日期 毕业设计日程安排

11.13-11.15 收集相关资料，并研究学习

11.16-11.24 完成开题报告

11.27-01.02 研究DDS的工作原理

01.03-01.07 学习FPGA基础知识及FPGA设计流程

01.08-01.21 学习HDL硬件描述语言

01.22-01.25 学习使用Quartus II软件

01.26-02.13 编写程序并在Quartus II

软件上编译仿真

02.14-02.15 对DDS波形发生器的仿真结果进行分析

02.16-02.29 毕业设计资料整改和完善,

撰写毕业论文

02.30-03.06 准备毕业答辩

表1-1毕业设计日程安排表

六、参考文献

[1] 郭军朝，直接数字频率合成研究及其FPGA实现：[硕士论文]，上海：上海交通大学微电子学与固体电子学专业，2004

[2] 姜萍、王建新、吉训生，FPGA实现的直接数字频率合成器，电子技术应用，28(5)：43-44，2002

[3] 潘志浪，基于FPGA的DDS信号源设计：[硕士论文]，武汉：武汉理工大学通信与信息系统专业，2007

[4] Saul PH, Direct frequency synthesis-a review of techniques and potential, IEEE

15th International Conference on Radio Receivers and Associated System

Landom,UK,1900,5-9

[5] 姜雪松、张海风，可编程逻辑器件和EDA设计技术，北京：机械工业出版社，2006

[6] 王城、吴继华等，Altera FPGA/CPLD设计（基础篇），北京：人民邮电出版社，2005

[7] 谢亮，基于FPGA的DDS实现的几种方式，科技广场，(8)：105-106，2006

合集下载

基于FPGA的DDS正弦信号发生器设计

基于FPGA的DDS正弦信号发生器设计

电子技术・Ｅｌｅｃｔｒｏｎｉｃ　ｔｅｃｈｎｏｌｏｇｙ　基于ＦＰＧＡ的ＤＤＳ正弦信号发生器设计　本文设计了一款输出频率　０．１Ｈｚ－５ＭＨｚ、不失真幅度１００ｍＹ一　３ｖ的正弦波信号发生器。利用　ＦＰＧＡ的ＤＤＳ　ＩＰ核配置正弦数字信　号产生电路，数字信号经１４位高　速Ｄ／Ａ芯片ＤＡＣ９０４输出单端模拟　电流，再经０ＰＡ８２０转为双端电压　信号，用ＶＣＡ８１　０实现幅值可控，　输出端用ＴＨＳ３０９１设计功率放大　电路实现对负载的驱动。采用无　源滤波网络滤波实现高频信号滤　除。本设计在同类电路中做到了　精准、稳定、高效。　文／陈章余　图ｌ：总体方案设计框图　１００ＭＨｚ，则最高频率可达（２５～３３ＭＨｚ），　考虑后级滤波放大电路带宽限制，本设计最高　输出频率为１ＭＨｚ。　【关键词】正弦波发生器ＤＤＳ　ＤＡＣｇ０４　ＶＣＡ８１　０　３．２　ＦＰＧＡ与单片机设计　１引言　函数信号发生器是电路设计的重要仪器，　主流设计采用直接数字频率合成（ＤＤＳ１技术，　把信号发生器的频率稳定度、准确度提高到　与基准频率相同的水平，可以在很宽的频域　内进行精细调节。本文采用ＤＤＳ技术，基于　ＦＰＧＡ平台，就和单片机主控，模拟电路输出，　设计出较为精准、稳定的正弦信号发生器　ＦＰＧＡ电路设计采用ｖｅｆｉｌｏｇ语言，顶层　电路包含倍频锁相环ＰＬＬ，ＦＰＧＡ顶层控制模　块，ＤＤＳＩＰ核等模块。　单片机用ＭＳＰ４３０Ｆ２６ｌ８，在系统中起主控　作用，如图１所示，为交互方便，采用４＊４按　键和１２８６４显示当前信号频率、幅度等信息。　单片机通过串口控制ＦＰＧＡ，传达频率控制指　令。输出正弦幅度控制采用单片机内置ｌ２位　ＤＡ，通过控制ＶＣＡ８１０以达到输出信号程控　放大的目的。　２总体设计方案　４后端模拟电路设计　ＤＤＳ技术可以高效、稳定、精确、方便　控制频率，ＦＰＧＡ具有高速数据处理能力，本　文采用Ａｌｔｅｒａ公司的ＮＣＯ技术实现ＦＰＧＡ中　ＤＤＳ配置，特点为精确稳定，参数可个性化　配置，频率范围、稳定度等均能达到较高要求。　ＤＡ模块选择１４位高速并行芯片ＤＡＣ９０４。输　出电压程控放大部分使用ＶＣＡ８１０控制增益，　ＶＣＡ８１０在宽频带工作模式下，增益控制范围　为．４０ｄＢ～＋４０ｄＢ，通过单片机调节控制电　压实现压控放大。输出端用ＴＨｓ３０９１实现功　率放大。总体方案设计如图ｌ。　３前端ＦＰＧＡ与单片机数字电路设计　３．１　ＤＤＳ的理论分析与参数设计　ＤＤＳ是从相位的概念直接合成所需波形　的一种频率合成技术。相位累加器有Ｎ位，　频率控制字为Ｍ，参考时钟为ｅ　则输出频　率周期为ｆｏ＝ＭｆｃＬＫ／２　。　参考时钟稳定度和频率分辨率对频率输　出稳定度将有直接影响。控制Ｍ值便可控制　输出频率。最高的基波合成频率受奈奎斯特采　样定理限制，理论上最高输出频率为Ｃ，　２，　但通常只取ｅ。　的（１／４～１／３）倍。参考时钟　４．１　ＤＡ转换电路模块　ＤＡＣ９０４是一款是ｌ４位分辨率１６５ＭｓＰｓ　采样率的高速并行ＤＡＣ，可以轻松处理ＦＰＧＡ　的ＧＰＩＯ口以１００ＭＨｚ输出的正弦波幅数字　信号与时钟，将其转换为单端电流信号。但　ＤＡＣ９０４输出的为差分电流信号，需经过后一　级ＯＰＡ８２０电路转化为正弦波形信号。　４．２压控放大器电路模块　采用ＶＣＡ８１０接单片机Ｄ，Ａ输出的控制　电压，对信号进行可控放大。ＶＣＡ８１０可控增　益范围为．４０ｄＢ－－＋４０ｄＢ，结合后级放大电路可　以实现１００ｍＶ－３Ｖ增益调整。ＶＣＡ８１０电压控　制端口不能直接输入单片机ＤＡ控制电压，因　为ＶＣＡ８１０控制电压为一２Ｖ－－Ｏ，ＤＡ输出电压　为正，且单片机内置Ｄ／Ａ输出中含有高频信号，　易从ＶＣＡ８１Ｏ压控端进入模拟电路系统，影响　信号质量。本方案使用ＯＰＡ６５６设计隔离跟随　电路连接输出与ＶＣＡ８１０压控输入。　４．３功率放大级模块　峰值为３Ｖ，则需要进行功率　放大，本设计采用性能稳定、　不易自激且功率放大性能良好　的芯片ＴＨｓ３Ｏ９ｌ电流反馈型　放大器进行设计。若想实现更　高功率的放大，只需并联多个　ＴＨＳ３０９１即可实现。　５系统调试和测试结果　在本设计的验证中，测试　方法为：　（１）正弦输出频率测量　单片机控制端输入０．１Ｈｚ一５ＭＨｚ之间任　意频率设定值，电压输出控制为Ｖｐｐ＝３Ｖ，测　试频率偏差与频率稳定度。　（２）正弦波幅测量　设定正弦频率分别为１Ｈｚ，２０Ｈｚ　２００ｋＨｚ　，２ＭＨｚ，５ＭＨｚ，单片机调整输出波幅峰值到　１００ｍＶ与３ｖ，观察波形失真情况。　经实测，在１～５ＭＨｚ，　输出电压　１００ｍＶ～３Ｖ范围内输出波形无明显失真，频率　稳定度优于ｌ０．５。系统工作精确稳定。　６结论　本文基于ＦＰＧＡ和单片机平台，结合模　拟电路设计，采用主流的ＤＤＳ技术实现了最　高５ＭＨｚ频率可调、幅值可调的正弦信号发生　器，实测结果表明，该设计指标优良，交互方　便，性能可靠，具有广泛的实用意义。　参考文献　【１】顾宝良编著．通信电子线路（第２版）［Ｍ］．　北京：电子工业出版社出版社，２００７．　【２】刘京南编著．电子电路基础（第２版）［Ｍ】．　北京：电子工业出版社，２００３．　［３】厚建军主编．数字电子技术基础（第２版）　［Ｍ］．北京：高等教育出版，２００７．　【４】黄争．德州仪器高性能模拟器件在大学生　创新设计中的应用与快速选型指南［Ｊ］．　上海：德州仪器（上海）有限公司大学计　划部，２００９．　［５］李洋主编．现在电子技术与创新［Ｍ】．北　京：中国电力出版社，２００７．　作者简介　陈章余（１９８１－），男，江苏省新沂市人。南　京工程高等职业学校电子工程系系副主任，讲　师，硕士。研究方向为嵌入式系统、电工电子。　．　竺　器的　载　是重要　嚣高等职业学校江苏省南京市　标。在负载为５０００左右时，要令输出不失真　２１１１　３５　’。　‘　１３６・电子技术与软件工程Ｅｌｅｃｔｒｏｎｉｃ　Ｔｅｃｈｎｏｌｏｇｙ＆Ｓｏｆｔｗａｒｅ　Ｅｎｇｉｎｅｅｒｉ

基于fpga的dds正弦信号发生器的设计和实现

基于fpga的dds正弦信号发生器的设计和实现

基于FPGA的DDS正弦信号发生器的设计和实现

引言

在电子领域中，正弦信号是一种重要的基础信号，被广泛应用于通信、音频、视频等各个领域。而DDS（Direct Digital Synthesis）直接数字合成技术则是一种通过数字方式生成高精度、高稳定性的正弦波信号的方法。本文将详细介绍基于FPGA的DDS正弦信号发生器的设计和实现。

设计目标

本次设计旨在实现一个可配置频率范围广泛且精度高的DDS正弦信号发生器。具体设计目标如下： 1. 实现频率范围可调节，覆盖从几Hz到数十MHz； 2. 提供高精度的频率控制，满足特定应用场景对频率稳定性和相位精度的要求； 3. 支持模数转换器（DAC）输出，并能够通过外部接口控制输出幅值； 4. 使用FPGA作为主要硬件平台，以满足高速计算和灵活配置需求。

系统架构

基于FPGA的DDS正弦信号发生器主要由以下几个部分组成： 1. 数字控制模块（Digital Control Module）：负责接收外部输入的频率、相位和幅值等参数，并将其转换为对DDS核心模块的控制信号； 2. DDS核心模块（DDS Core Module）：根据接收到的控制信号，通过数学运算生成正弦波形的离散采样值； 3. 数字模拟转换模块（Digital-to-Analog Converter, DAC）：将DDS核心模块输出的数字采样值转换为模拟电压信号； 4. 输出放大器（Amplifier）：用于放大DAC输出的电压信号，并通过外部接口提供可调节幅值的正弦波输出。

DDS核心模块设计

DDS核心模块是整个系统中最关键的部分，它负责根据输入参数生成正弦波的离散采样值。下面是DDS核心模块设计中需要考虑的几个关键要素：

相位累加器

相位累加器是DDS核心模块中最基础且重要的组件之一。它根据输入的频率和时钟信号，在每个时钟周期内累加相位增量，从而实现相位连续变化。相位累加器可以使用一个定点数或浮点数寄存器来表示，并通过固定步长进行相位递增。

基于DDS的超低频信号发生器设计与实现开题报告

基于DDS的超低频信号发生器设计与实现开题报告

西安交通大学城市学院

本科毕业设计（论文）开题报告

题 目 基于DDS的超低频信号发生器设计与实现

所在系

学生姓名

专 业

班 级

学 号

指导教师

教学服务中心制表

2012 年 3 月

本科毕业设计（论文）开题报告

对 题 目 的 陈 述

1. 文献综述

信号发生器是用来提供各种测量所需信号的仪器，它是一种常用的信号源，广泛应用于电子电路、自动控制和科学试验等领域。超低频信号发生器采用单片机波形合成发生器产生高精度，低失真的正弦波电压，可用于校验频率继电器，同步继电器等，也可作为低频变频电源使用。 高精度的信号源对通信系统、电子对抗以及各种电子测量技术十分重要。随着电子技术的发展,对信号源频率的稳定度、准确度以及频谱纯度提出越来越高的要求。DDS(直接数字频率合成)技术是从相位概念出发直接合成所需波形的一种新的频率合成技术。与传统的频率合成技术相比,它具有频率分辨率高、频率转变速度快、输出相位连续、相位噪声低、可编程和全数字化、便于集成等突出优点,成为现代频率合成技术中的佼佼者,得到越来越广泛的应用,成为众多电子系统中不可缺少的组成部分。基于DDS波形产生的应用现阶段主要在两个方面：1、设计通讯系统需要灵活的和极好的相噪，极低的失真性能的频率源，它通常选用DDS结合它的光谱性能和频率调谐方案，

这种应用包括用DDS于调制方面，作为PLL参考去加强整个频率的可调制度，作为本机振荡器（LO），或者射频率的直接传送。作为选择地，许多工业和医学应用DDS作为可编程波形发生器。因为DDS是数字可编程，它的相位和频率在不改变外围成分的情况下能很容易地改变，而传统的基于模拟编程产生波形的情况下要改变外围成分。DDS允许频率的实时调整去定位参考频率或者补偿温度漂移。这种应用包括应用DDS在可调整频率源去测量阻抗（比如：基于阻抗的传感器），去产生脉冲波形已调制信号用于微型刺激，或者去检查LAN中的稀薄化和电缆。

基于FPGA的DDS信号发生器设计分析

基于FPGA的DDS信号发生器设计分析

基于FPGA的DDS信号发生器设计分析

摘要：随着现代电子技术的飞速发展，直接数字频率合成DDS 技术逐渐被广泛使用，DDS 是目前数据调度常用的数据分发技术，此技术能够有效结合数据服务质量要求，完成数据分发操作。为此提出基于FPGA的DDS信号发生器设计，以提升信号发生器精度效果。

关键词：FPGA；DDS；信号发生器；设计；

1 DDS数据分发模型设计

网络层云服务器采用的DDS数据分发模型结构如图1所示。DDS数据分发模型中，将数据库云平台中的数据发送端看作为发布者，数据写入者为数据采集端，而订阅者与读入者即为云平台中的数据接收端。DDS数据分发模型的身份主要是通信数据库云平台中，通信网络的中间件，此模型能够为通信数据库云平台提供通信数据分发服务，让通信数据可以快速分发传输，从而避免出现数据拥塞问题。

图 1 基于 DDS 的通信数据库云平台

2系统硬件设计

2.1硬件整体方案 函数信号发生器的硬件系统主要包括MCU控制电路，FPGA构成的DDS发生器、DAC转换和低通滤波电路，及一些用于输入输出的器件等。按键输入和LCD输出显示主要由MCU负责控制，MCU然后将输入的信号运算处理后发送给FPGA，FPGA根据输入的各种参数在ROM表中寻址，同时输出对应控制的波形、频率和幅度的数字信号，最后经过DA转换为对应的模拟电压信号，在经过一个低通滤波器使得模拟电压信号变得平滑。

2.2硬件模块

电路系统的硬件电路主要分为两个部分，一是系统主控电路，二是DDS信号发生器电路。系统主控电路包括以STM32F103C8T6为主控的最小系统板、四路用户按键输入、OLED显示屏输出（SPI）、UART通信连接上位机、硬件SPI连接FPGA负责信号数据传输。DDS信号发生器电路，其中的FPGA模块的核心芯片为LatticeLCMXO2-4000HC-4MG132，其模块上内置8路输出LED指示灯、4路按键输入、4路拨码输入和两位数码管输出灯资源。DAC芯片采用3PEAK的高速10位DAC芯片3PD5651E，采样速率125MSPS，CMOS数模转换器。本系统中采用12MHz的外部晶振经过PLL倍频为120MHz小于DAC芯片的最大采样速率，符合使用要求。