TEC-8 数据通路实验

数据通路实验报告一、实验目的本实验旨在通过设计与实现一个简单的数据通路，加深对数据通路的理解，并且通过实验验证所学知识的准确性和实用性。

二、实验器材和软件实验器材：计算机、VHDL开发板、配套接口线实验软件：Quartus II三、实验内容1.设计基本数据通路的单元模块，并对其进行仿真验证。

2.将各单元模块综合到一起，形成完整的数据通路，并对其进行逻辑分析和综合。

3.编写测试代码，对数据通路进行功能验证。

四、实验步骤1.设计基本数据通路的单元模块首先，根据实验要求，设计并实现各个基本数据通路的单元模块，如加法器、减法器、乘法器等。

根据需要，还可以设计其他辅助模块，如多路选择器、寄存器等。

在设计单元模块时，需要根据实验要求确定输入和输出信号的位数，并且保证设计的模块功能的准确性和完整性。

2.仿真验证单元模块利用Quartus II提供的ModelSim进行仿真验证。

将设计好的单元模块进行连接，并通过给定的测试向量，验证各个模块的功能是否符合预期。

3.综合设计数据通路将各个单元模块综合到一起，形成完整的数据通路。

在综合的过程中，需要注意各个模块之间的连接和信号的传递。

对综合后的数据通路进行逻辑分析和综合，检查是否存在逻辑错误，并根据需要进行优化处理。

4.编写测试代码根据数据通路的功能，编写相应的测试代码，对数据通路进行功能验证。

测试代码中应包含各种不同类型的测试用例，以确保数据通路的正确性。

五、实验结果分析经过各个步骤的设计与实验，我们成功实现了一个简单的数据通路，并且通过测试代码的运行，验证了数据通路的功能的正确性。

六、实验心得通过本次实验，我深入了解了数据通路的设计与实现过程，加深了对数据通路的理解。

通过实践操作，掌握了Quartus II软件的使用技巧，提高了自己的综合设计能力。

在实验过程中，我遇到了一些问题，通过与同学和老师的交流，顺利解决了这些问题。

通过自己的努力和团队合作，成功完成了本次实验，并且对数据通路有了更深入的认识。

实验四 数据通路组成实验
一、实验目的 （1）将双端口通用寄存器堆和双端口
存储器模块联机； （2）进一步熟悉计算机的数据通路； （3）掌握数字逻辑电路中故障的一般
规律，以及排除故障的一般原则和方法； （4）锻炼分析问题与解决问题的能力，
在出现故障的情况下，独立分析故障现象， 并排除故障。
DBUS
数据指示灯
用同样的方法，依次将R1至R3中的数据写入RAM 中的0F0H、55H、0AAH单元。
（5）分别将RAM中0AAH单元的数据写入R0， 55H单元的数据写入R1，0F0H单元写入R2，0FH单 元写入R3。然后将R3、R2、R1、R0中的数据读出 到DBUS上，通过指示灯验证读出的数据是否正确， 并记录数据。
ALU_BUS S2 S1 S0
D7— D0
ALU
ISP1024
QD A7 QC A6 QB A5 QA A4 QD A3 QC A2 QB A1 QA A0
LDDR2 T3
。
M2 S DR2H 74HC298
DR2L
74HC298
。 RSO RS_BUS#
74HC244
LRW
。T3
。 。。 CEL# CEL# D7— D0 D7— D0 CER#
（6）进行RF并行输入输出试验。 １． 选择RS端口（B端口）对应R0，RD端口（A端口）对 应R1，WR端口对应R2，并使WRD＝１，观察并行输入输 出的结果。选择RS端口对应R2，验证刚才的写入是否生效。 记录数据。
２．保持RS端口（B端口）和WR端口同时对应R2， WRD＝１，而ER中置入新的数据，观察并行输入输出的结 果，RS端口输出的是旧的还是新的数据？
方法同前面的实验。 （2）用８位数据开关向RF中的四个通用寄存器分别置

中央民族大学计算机组成原理实验报告运算单元ALU的设计及实现目录一、实验目的 (3)一、实验设备 (3)二、实验要求及内容 (3)三、实验功能概要 (3)四、设计详细描述 (4)5.1 2-4译码器的设计描述 (4)详细设计 (4)功能仿真波形图 (5)封装符号图 (5)功能描述 (5)5.2 三态门的设计描述 (5)详细设计 (5)功能仿真波形图 (6)封装符号图 (6)功能描述 (6)5.3 八位寄存器的设计描述 (6)详细设计 (6)功能仿真波形图 (7)封装符号图 (7)功能描述 (7)5.4 4选1数据选择器的设计描述 (7)详细设计 (7)功能仿真波形图 (8)封装符号图 (8)功能描述 (9)5.5 74181的设计描述 (9)详细设计 (9)功能仿真波形图 (10)封装符号图 (10)功能描述 (10)5.6 运算器的设计描述 (11)详细设计 (11)功能仿真波形图 (12)封装符号图 (13)功能描述 (18)五、实验注意事项 (18)六、实验问题及解决 (19)七、实验总结及感想 (19)一、实验目的1、掌握运算单元ALU分模块、分层次结构化设计的方法；2、理解运算单元ALU的工作原理和过程；3、进一步学习Verilog HDL进行电路设计的方法和技巧；4、进一步学习QuartusⅡ和Modelsim进行电路设计和仿真的方法和技巧。

一、实验设备PC机+ QuartusⅡ 10.0 + FPGA(DE2-115开发板)+TEC-8实验箱二、实验要求及内容1、用Verilog HDL设计ALU所需的各个功能模块，并用modelsim仿真；2、在DE2-115开发板或在TEC-8实验箱上验证；3、将设计的运算器进行封装，用于后续的综合实验三、实验功能概要如图为ALU逻辑功能框图，向R0，R1，R2，R3寄存器写入数据，通过数据选择器选择将数据传到某个端口并进行运算，运算结果由DBUS数据总线传出。

计算机组成原理数据通路实验报告计算机组成原理实验报告计算机组成原理实验报告实验一基本运算器实验一、实验目的1. 了解运算器的组成结构2. 掌握运算器的工作原理3. 深刻理解运算器的控制信号二、实验设备PC机一台、TD-CMA实验系统一套三、实验原理1. (思考题)运算器的组成包括算数逻辑运算单元ALU（Arithmetic and Logic Unit）、浮点运算单元FPU（Floating Point Unit）、通用寄存器组、专用寄存器组。

①算术逻辑运算单元ALU （Arithmetic and Logic Unit）ALU主要完成对二进制数据的定点算术运算（加减乘除）、逻辑运算（与或非异或）以及移位操作。

在某些CPU中还有专门用于处理移位操作的移位器。

通常ALU由两个输入端和一个输出端。

整数单元有时也称为IEU（IntegerExecution Unit）。

我们通常所说的“CPU 是XX位的”就是指ALU所能处理的数据的位数。

②浮点运算单元FPU（Floating Point Unit）FPU主要负责浮点运算和高精度整数运算。

有些FPU还具有向量运算的功能，另外一些则有专门的向量处理单元。

③通用寄存器组通用寄存器组是一组最快的存储器，用来保存参加运算的操作数和中间结果。

④专用寄存器专用寄存器通常是一些状态寄存器，不能通过程序改变，由CPU自己控制，表明某种状态。

而运算器内部有三个独立运算部件，分别为算术、逻辑和移位运算部件，逻辑运算部件由逻辑门构成，而后面又有专门的算术运算部件设计实验。

下图为运算器内部原理构造图2. 运算器的控制信号实验箱中所有单元的T1、T2、T3、T4都连接至控制总线单元的T1、T2、T3、T4，CLR都连接至CON单元的CLR按钮。

T4由时序单元的TS4提供（脉冲信号），其余控制信号均由CON单元的二进制数据开关模拟给出。

控制信号中除T4为脉冲信号外，其余均为电平信号，其中ALU_B为低有效，其余为高有效。