计算机组成原理第3章

3.4高速存储器
• 采取加速CPU和存储器之间有效传输的特殊措 施,可以通过下列几种途径实现: • (1)主存储器采用更高速的技术来缩短存储器的 读出时间,或加长存储器的字长; • (2)采用并行操作的双端口存储器; • (3)在CPU和主存储器之间插入一个高速缓冲存 储器(),以缩短读出时间; • (4)在每个存储器周期中存取几个字;
SRAM
8KB
A0 A12
R/W A0 A10 A11 A12 A13 A14 A15
MREQ
A0 A12
A0 A12
A0 A12
A0 A10
Y0
A
Y1 Y2
B
Y3
C
Y4
Y5 Y6 Y7
74LS138 主存储器组成与CPU的连接图
计算机组成原理
高速存储器
存储器构成： 存储元——存储体——存储器
提高：高性能的主存储器EDRAM 闪速存储器
问：奔腾主存的最大物理地址空间为多少？
232×64=4×230×64 =4×230×8×8=32GB
3.3 只读存储器和闪速存储器
1、只读存储器：ROM、光擦可编程只读存储器EPROM、
2、闪速存储器：是一种高密度、非易失性的读/写半导体存储器。
[例3]: 已知CPU的地址总线16根（ A15-A0 ，A0为低位），双向数据 总线8根（D7-D0），控制总线中与主存有关的信号有MREQ（允许 访存，低电平有效），R/W（高电平为读命令，低电平为写命令）。 主存地址空间分配如下：0-8191为系统程序区，由只读存储芯 片组成；8192-32767为用户程序区；最后（最大地址）2K地址空间 为系统程序工作区。上述地址为十进制，按字节编址。现有如下存 储器芯片： EPROM：8K × 8位（控制端仅有CS） SRAM：16K × 1位， 2K × 8位， 4K × 8位， 8K × 8位 请从上述芯片中选择适当芯片设计该计算机主存储器， 画出主存储器逻辑框图，注意画出选片逻辑 （可选用门电路及3：8译码器74LS138） 与CPU的连接，说明选哪些存储器芯片， 选多少片。

数据传输速率 技术指标
位/秒，字节/秒
3.2 SRAM存储器
目前广泛使用的内存是半导体存储器。 优点：存取速度快，存储体积小，可靠性高，价格低； 缺点：断电后不能保存信息。 根据存储原理不同，可分为静态读写存储器（SRAM）和动态读写
存储器（DRAM）。 SRAM存取速度快，但容量不如DRAM大。
读与写 的互锁
逻辑
play
3.2.3 存储器的读写周期
计算机组成原理
10
3.2.3 存储器的读写周期
计算机组成原理
play
11
【例】 下图是SRAM的写入时序图。其中R/W是读/写命令控 制线，当R/W线为低电平时,存储器按给定地址把数据线上的数 据写入存储器。请指出下图写入时序中的错误，并画出正确的 写入时序图。
计算机组成原理
0
1
2
3
play 27
字存储容量扩展
字存储容量扩展的连接方式：
各芯片使用相同的数据线、控制线。
CPU地址位数 > 芯片的地址输入位数
•取一部分CPU地址，送各芯片的地址线； •另一部分CPU地址（高位地址），经译码器产生一
组片选信号，各芯片的片选端选用其中一个片选 信号。
地址 数据 CS R/W
play
3.3 DRAM存储器
3.3.1 DRAM存储位元的记忆原理 3.3.2 DRAM芯片的逻辑结构 3.3.3 读/写周期、刷新周期 3.3.4 存储器容量的扩充 3.3.5 高级的DRAM结构 3.3.6 DRAM主存读/写的正确性校验
计算机组成原理
内存条有30脚、72脚、100脚、144脚、168脚、184脚、240 脚等多种形式。

地址线数决定最大直接寻址空间大小（位地址：2）。
设地址线 24 根
按 字节 寻址
224 = 16 M
若字长为 16 位
按 字 寻址
8M
若字长为 32 位
按 字 寻址
4M
（2）存储速度——存取时间、存取周期
存取时间：存储器的访问时间（读出时间、写入时间）
存取周期：连续启动两次独立的存储器操作所需的最小间隔时间（读周期、写周期）
T6
行地址选择
T5 、T6 行开关
T7 、T8 列开关
T7
T8
触发器原端
列地址选择
′ 触发器非端
读放
写放大器
DIN
写放大器
写选择
DOUT
读选择
① 静态 RAM 基本电路的读操作
′
位线′
T1
~
T4
位线

T5
T6
行地址选择
T7
行选
T5、T6 开
列选
T7、T8 开
读选择有效
T8
VA
列地址选择
第一组
0
0
0
行
0
48
… 63
…
…
…
…
0
… 47
…
0
32
0
15
16
31
32
47
48
63
列 0
地
…
0
… 31
…
0
16
第四组
…
0 译
0 码 63
… 15
第三组
…
…
0 地
1
0 址
第二组
址 15
译
读写电路

格式：
OP
A1
AC

执行的操作： (AC) OP (A1)
这种指令以累加寄存器AC中的数为被操作数，指令中 地址码字段所指明的数为操作数，操作结果又放回累 加寄存器AC中（隐含约定AC）。 A1可以是内存中的单元地址，也可以是运算器中的通 用寄存器。如果是内存中的单元地址，则执行一条一 地址指令至少需要访问2次主存。
第三章 指令系统
CPU的主要工作是执行指令，指令是指挥计算机执行某些 操作的命令，一台计算机所有指令的集合构成该计算机的 指令系统。指令和指令系统是计算机最基本的概念。
指令系统是计算机的主要属性，位于硬件和软件的交界面 上，它既是硬件设计的依据，又是软件设计的基础。
1
本章主要内容

指令格式 操作码的扩展、地址码的结构 常见的寻址方式 指令的类型
字长、三字长三种。其中，单字长指令的操作码字段
占4～16位不等，可遍及整个指令长度。
8
PDP-11机的指令格式
OP不一样长， 控制器设计变 得难多了。
9
指令操作码的扩展技术

变长操作码通常采用扩展操作码方法来设计。 扩展思路：让地址码字段多的指令，操作码字段短一些； 让地址码字段少的指令，操作码字段长一些。 假设，某机器指令长16位，包括一个操作码字段和三个 地址字段，其中操作码字段4位，每一个地址字段也是4 位。其格式如下：
B2
D2
7
变长编码

变长编码是一种操作码长度不固定，而指令长度固定
的设计方法。操作码分散在指令字的不同位置上。

特点：操作码字段位数不固定将增加指令译码难度， 使控制器的设计复杂化。但是，它有效地利用了指令 中的每个二进制位，压缩了操作码字段的平均长度。