低成本高速波形数据采集仪的设计

低成本高速波形数据采集仪的设计

梁焱遂　方荣贵

(上海交通大学信息与控制工程系　上海　200030)

摘　要　从A󰃗D变换器选择,存储体芯片与降速电路设计等方面介绍了一种低成本的高速

波形记录仪的设计方案,按此方案制成了一台样机,实践证明性能指标完全符合高速波形记录仪

的要求。

关键词　ADC并行　降速存储　数据采集记录仪

HighSpeedWaveformDataAcquisitionWithLowCosting

LiangYansui　FangYonggui

(Depa.InformationandcontrolengineeringShanghaiJiaotongUniversity,Shanghai,200030)

Abstract　Thisdissertationintroduceawaytodesignawaveformacquisitionsystemwithlowercost2

ing.Withthismeanswehavemakeasample,anditsperformanceachievetherequest.

Keywords　collateral-ADC,lower-speed-storage,data-acquisition

1　概　述

高速波形记录仪(HighSpeedWaveform

Recorder)是把模拟输入信号数字化并记录在高速

随机存储器中的一种电子仪器。它可以采集并记录

周期信号、重复信号,也能捕捉单次瞬变信号。高

速波形记录仪也称为瞬态记录仪,波形数字化仪。

它实质上是一种极高速数据采集系统。

由于现代科学技术的发展,在许多应用场合需

要用计算机处理高速变化的信号波形,如高电压试

验中冲击电压、冲击电流的测量;供电传输线上的

浪涌电流测量;电气绝缘局部放电测量;频谱分析

及雷达通讯、无损检测等。过去几年,由于高速A󰃗

D和高速存储器的价格较高,因而高速波形数据采

集尤其是单次波形高速数据采集系统的价格昂贵。

近年来由于计算机的广泛应用及微电子技术的发

展,作为计算机Cache的高速静态存储器价格已经

很低;此外由于通用示波器向数字化方向发展及其

它方面的需要,高速A󰃗D的市场不断扩大,因而高

速A󰃗D变换器的价格也不断降低;因此,有可能设计出高性能价格比的高速波形数据采集系统。本文

就用闪烁型A󰃗D及PC机于高速缓存设计高速波

形采集系统的一些问题进行讨论。

2　变换器

211　A󰃗D芯片性能介绍

闪烁型(Flash)A󰃗D变换器是一种采用电压比

较器直接量化模拟量的超高速A󰃗D变换器,易于

串联和并联,而且价格不断下跌。目前,由于集成

电路工艺的发展,市场上已有多种此类A󰃗D芯片

供应。因此,针对闪烁型A󰃗D变换器主要是

AD9058进行介绍。

AD9058的基本结构如图1。

AD9058内集成了两个完全独立的8bit模拟

—数字变换器,并有可以选择的内部参考电压源,

它是需要两个或多个ADC的系统的高效低价的替

代品。

AD9058的动态特性(包括SNR,ENOB)经过

优化后提供了高达50Msps的转换频率。在输入模

拟信号的频率高达1013MHz,转换频率50MHz41现　代　电　子　技　术1997年时,AD9058的ENOB为714位(bits)。

图1　AD9058的基本组成

有效位ENOB(theeffectivenumberofbits),

定义如下:

ENOB=N-lg[Error(measured)󰃗Error(ideal)](1)

式中N为采样分辩率,Error(measured)为根

据测量结果计算出来的均方根误差,Error(ideal)

为理论上的均方根误差。

AD9058内含两个独立的8bitA󰃗D变换器。

这两个ADC能独立操作,各自带了采样保持器

(SHA),用独立的模拟输入、参考电平和时钟。

AD9058使用了专利内插技术,采用内插结构以减

少电路的复杂性,尺寸和输入电容,它只使用了普

通闪烁ADC的一半数量的比较器,AD9058每个8

位ADC单元中只有128个比较器,开始时只产生高7位数据,最低位(LSB)通过在编码寄存器中

相邻比较器的内插技术来获得,然后选用一种合适

的编码方案处理比较器输出并产生一个8bit的代

码,使误码率降至最低。

所以,AD9058这种价位在400元左右的闪烁

型ADC,已经足以满足高速波形记录仪的要求。

212　ADC并行使用,提高采样频率

由于AD9058的以上特点,可以采用AD9058,

并行使用A󰃗D变换器,使整体ADC的采样频率达

到100MHz,达到高速波形数字记录仪对ADC的

性能要求。

结构方框图如图2所示。(AD9058内两个

ADC并行,达到100MHz采样频率)。

图2　A󰃗D变换器的结构方框图

由时钟发生器产生两路相差180度的可调频

率fs的时钟脉冲,加到两个ADC上;模拟输入信

号同时加到两个ADC的输入端;然后,将两个

ADC的输出的数据一一对应的交织存入一个连续

的存储空间;这样,就得到了采样频率相当于两倍

fs的ADC的输出数据。为了克服并行采样引起的非均匀采样,可以采

取以下几种措施:

・对低于50MHz采样的测量,采用单通道ADC采样,消除非均匀采样误差;

・只采用两个或四个ADC并行,减少采样时间的

误差对波形测量数据的影响,减少通道延时误51第4期梁焱遂等:低成本高速波形数据采集仪的设计差;

・多通道ADC采样时,在数字的时钟脉冲电路上

采取延迟匹配措施,如两路时钟发生器的输出从

一个D触发器的Q、Q中产生,使两个ADC的

时钟脉冲的相位误差在允许范围内,模拟调理电

路也使用与AD9058配套的集成运放AD9618,

AD9617,减少通道延时误差;

・对于多通道ADC产生的增益误差,可以采取如

下措施:

1)采样频率50MHz以下只使用单通道;

2)AD9058在芯片设计时已考虑了增益误差,一

片AD9058内的两个ADC的增益误差在3%以

下;

3)每个ADC的模拟输入都经过运放等构成的模

拟调理电路,根据调试的数据进行放大倍数的调

整,减小增益误差;

3　数据存储

311　存储芯片介绍

高速波形记录仪的数据存储体一般采用静态

随机存储器(SRAM),因为SRAM的读写时序相

比动态随机存储器简单,读写周期短,更适合高速

波形记录仪对数据存储体的读写周期和时序的要求。

计算机的高速缓冲存储器(CacheRAM)就是

满足要求的一种RAM,而且这种RAM在市场上

很容易买到,要样机中,我们采用的CacheRAM的

型号是61256-15,其最大读写周期都是15ns,而

且价格极其便宜,每片仅40元。

312　降速存储

系统采用的SRAM是61256-15,为了保证数

据存储体的读取和写入的可靠性,系统仍然需要采

取降速存储的方法。由于该RAM最大读写周期是

15ns,AD9058最高转换频率50MHz(最小工作周

期20ns),同时为了保证相邻地址的数据存储时间

有一定间隔,采用了写时间只占工作周期二分之一

的方法(详见时序图),所以采用降速电路将存储体

的工作周期扩展至40ns以上,保证61256每次读

写时间大于20ns。

降速电路简单说明如下:AD9058的每个ADC后接两个存储体,ADC和存储体间用锁存器(如

74S273)连接,ADC转换出来的数据轮流锁存入两

个锁存器,而每个存储体存储与之连接的锁存器的

数据。这样,AD9058的工作周期20ns时,存储体

的工作周期扩展至2×20ns。

时序图如下:

图3　存储体的时序图61现　代　电　子　技　术1997年313　实际电路

“降速电路”的电路原理简图如图4所示。

图4　降速电路的原理简图

4　触发

高速波形记录仪需要内触发和外触发两种触

发方式,以满足波形记录的要求。

其中,内触发是利用数字电路的灵活性,采用

RAM地址计数器为环形计数器方式(循环计数得

到RAM地址),采集数据循环存入RAM。当触发

电路判断出信号符合触发要求后,锁存这时的

RAM地址码,由单片机对RAM地址计数器进行

控制,控制触发后存储的数据量,是RAM中的有

效数据不因循环存储而被冲掉。内触发可以使触发

方式灵活,而且符合触发到开始采集无时间间隔,

无数据丢失。

5　其它

(1)抗干扰措施　为了提高系统的抗干扰

性,除了在PCB版图设计时考虑PCB的分布参数

影响、电源波动和电磁辐射影响,采取了ADC采集

及单片控制部分作成独立机箱,单片机与上位PC

机通过RS232或IEEE488互传信息。这样,就消除

了PC机的电磁辐射影响。

同时,由于采用上位PC机为控制主机,利用

PC机的性能,对数据进行二次滤波,最大限度消除干扰的影响。

(2)单片机控制　高速波形记录仪的控制

采用89C51单片机,单片机既可以按照内部程序对

RAM地址发生器,RAM体读写电路进行控制,也

可以接收上位机的控制信息,它的控制方便灵活。

(3)与主机通讯接口　高速波形记录仪与

上位PC机通过RS232或IEEE488进行通讯,互传

控制信息和采集到的数据信息。

如果采用RS232,则可利用89C51的串行口与

PC机的串行口直接通讯,接口电路比较简单,但是

通讯速率慢;如果采用IEEE488,高速波形记录仪

和上位PC机均要加一片IEEE488专用接口芯片,

接口电路复杂,但是通讯速率快。

(4)软件　单片机89C51的程序主要考虑对

内触发电路、地址发生器、数据存储体的控制,力

求控制迅速可靠。单片机89C51的程序设计的另一

个重点是与上位PC机的通讯接口控制,接收控制

信息和上传采集数据时要进行误码检测。

上位PC机的程序设计重点是发送控制码和

接收采集到的数据信息,同时注意操作界面的友

好,而且,利用PC机的强大的数据处理能力,马

上对数据进行分析处理,得到输入信号的各种性能

指标如周期,上升时间、峰值等。现已作成集成环

境,集发送控制、接收数据、显示数据、分析数据

并显示结果于一个窗口菜单界面。

参　考　文　献

1　沈兰荪1高速数据采集系统的原理与应用.人

民邮电出版社.

2　一种高速信号存储体的设计.电测与仪表.1994

(5):18～20

3　JayMurphyR1Fieldperformanceofadigital

transientsurgerecorder.IEEETransonPow2

erDelivery,April1990,Vol.5,No2:899～

904

4　ANALOGDEVICESDual8-bit,50MspsA󰃗D

ConverterAD9058referencebook.71第4期李克等:多标准接口芯片SP504及其应用