课程 SC001001 硬件体系结构ISSUE 2.2目录课程说明 (1)课程介绍 (1)课程目标 (1)相关资料 (1)第1章概述 (2)1.1 硬件总体结构 (2)1.2 信号通路划分 (3)第2章 C&C08时钟系统 (4)2.1 同步的基本概念 (4)2.1.1 时钟和时间 (4)2.1.2 同步的含义 (5)2.1.3 同步质量对网络的影响 (6)2.1.4 技术指标 (6)2.1.5 C&C08同步系统特点 (8)2.2 C&C08时钟系统配置 (9)2.2.1 STM时钟框 (10)2.2.2 CKS的工作过程 (11)2.2.3 CKS的指示灯的含义 (11)2.2.4 时钟系统信号分配 (13)2.3 CC08交换机的时钟分配 (17)2.3.1 128AM的时钟分配 (17)2.3.2 SM模块的时钟分配 (18)第3章 C&C08通信控制系统 (19)3.1链路分类 (19)3.2 AM/CM通信控制结构 (20)3.2.1 帧交换框CCM (21)3.2.2 中央控制框CPM (22)3.2.3 总线通信链路 (23)3.2.4 HDLC通信链路 (24)3.2.5 串口通信链路 (24)3.2.6 TCP/IP通信链路 (25)3.3 SM模块链路组成 (25)3.3.1 SM模块间链路 (25)3.3.2 SMII模块间链路 (26)3.3.3 内部No.7链路 (27)3.3.4 主从节点通路 (27)3.3.5 RSA链路 (28)第4章 C&C08话路系统 (29)4.1 话路分类 (29)4.2 AM内部话路 (29)4.2.1 中央交换网CNET (30)4.2.2 线路接口框LIM (31)4.2.3 资源框 (32)4.3 AM←→SM间话路 (34)4.4 SM内部话路 (34)第5章 C&C08信令系统 (35)5.1 信令分类 (35)5.2 SPM业务处理模块 (35)5.3 SM (37)第6章 C&C08交换系统加载途径 (39)6.1 概述 (39)6.1.1 什么是加载 (39)6.1.2 加载方法 (40)6.1.3 加载文件列表 (41)6.2 加载路径 (42)6.2.1 AMP单板的加载 (43)6.2.2 BCP单板的加载- (43)6.2.3 CDP单板的加载 (44)6.2.4 BAC单板的加载 (44)6.2.5 NCC单板的加载 (45)6.2.6 QSI单板的加载 (45)6.2.7 E16单板的加载 (45)6.2.8 STU单板的加载 (45)6.2.9 MHI单板的加载 (46)6.2.10 SPD单板的加载 (46)6.2.11 SRC单板的加载 (46)6.2.12 BCC单板的加载 (46)6.2.13 信令处理板CPC单板的加载 (47)6.2.14 业务处理模块SPC 单板的加载 (47)6.2.15 SM、SMII模块的加载 (47)6.2.16 RSMII模块的加载 (48)6.3 加载操作步骤和故障处理 (48)6.3.1 加载准备 (48)6.3.2 加载步骤 (49)6.3.3 加载问题处理的基本方法 (50)6.3.4 常见加载问题处理 (50)小结 (52)习题 (53)习题答案 (54)课程说明课程介绍本课程主要介绍C&C08数字程控交换机的硬件体系结构。
目录第1章单片机系统硬件电路 (1)1.1 实习目的 (1)1.2 单片机型号及特性 (1)1.3 单片机开发板 (1)第2章单片机应用系统软件 (5)2.1 STC下载软件 (5)2.2 Keil软件 (6)2.3 外部电路驱动 (8)第3章电子时钟 (14)3.1 数码管 ............................................................... 错误！未定义书签。
3.2 设计原理 (16)3.3 实现方法 (18)第4章实习总结 (21)4.1 实习体会 (21)4.2 设计硬件体会 (22)参考文献 (23)附录1 实物图 (24)附录2 系统主要程序 (25)第1章单片机系统硬件电路1.1实习目的了解单片机最小系统；了解keil软件操作，程序下载及调试方法；掌握单片机外部电路使用；掌握键盘和数码管显示编程方法；应用单片机开发板进行实验开发；1.2单片机型号及特性1、AT89S51单片机功能及特点AT89S51采用40引脚双列直插封装(DIP)形式，内部由CPU，4kB的ROM，256 B的RAM，2个16b的定时／计数器TO和T1，4个8 b的工／O端I：IP0，P1，P2，P3，一个全双功串行通信口等组成。
特别是该系列单片机片内的Flash可编程、可擦除只读存储器(E~PROM)，使其在实际中有着十分广泛的用途，在便携式、省电及特殊信息保存的仪器和系统中更为有用。
AT89S51提供了高度灵活和低成本的解决办法。
充分利用他的片内资源，即可在较少外围电路的情况下构成功能完善的超声波测距系统。
2、STC89C52单片机功能及特点STC89C52是由8K可反复擦写Flash ROM，32个双向I/O口，256x8bit内部RAM，3个16位可编程定时/计数器中断，时钟频率0-24MHz，2个串行中断，可编程UART串行通道，2个外部中断源，共6个中断源，2个读写中断口线，3级加密位，低功耗空闲和掉电模式，软件设置睡眠和唤醒功能。
⽤DSP实现时钟复位功能第⼆章CPU基本功能实现2.1电源模块的设计TMS320F2812芯⽚采⽤双供电模式，1.8V（主频135MHz）内核电压和3.3V 外围接⼝电压。
芯⽚的上电顺序是：先加载外围接⼝电压3.3V，当外围接⼝电压升⾄2.5V时开始加载芯⽚核电压1.8V，电压爬升⼩于10ms。
芯⽚下电的顺序是：先断掉外围接⼝电压3.3V，复位信号始终低有效，保持8us，接着使芯⽚核电压1.8V降为0。
实际系统的外接电源采⽤的是+5V开关电源，所以硬件电路中必须采⽤电源转换芯⽚组。
市场上电源转换芯⽚的种类丰富、⼚家繁多，结果认真分析和⽐较，本系统中采⽤的电源转换芯⽚与DSP芯⽚为同⼀家⼚家TI公司，芯⽚之间的兼容性好，可靠性⾼，性能参数指标具有⼀致性。
电源芯⽚TPS767D301为+5V外接电压转换+3.3V提供可能，采⽤可调电源芯⽚TPS767D301为F2812提供1.8V （主频135MHz）或1.9V（主频150MHz）的核电压。
TMS320F2812典型的上电掉电次序图如下图所⽰：图2-1TMS320F2812典型的上电掉电次序图如下图所⽰：在使⽤TPS767D301芯⽚时要注意上电次序的问题，要求对3.3V先上电，1.8V 后上电，最好使1、8V的上电时间晚⼀点，利⽤电阻电容做到⼀些延迟。
当TMS320F2812芯⽚在主频135MHz情况下⼯作时，芯⽚功耗为565mW，电流消耗仅在0.2A左右，存储器需要0.2A的电流，CPLD需要0.1A，可调电源转换芯⽚TPS767D301的最⼤输出电流为1A，完全可以满⾜模块需要。
由于TPS767D301芯⽚⾃⾝能够产⽣复位信号，此复位信号可直接供DSP芯⽚使⽤，从芯⽚的22引脚直接输出复位信号。
图2-2TPS767D3xx结构图此电源转化芯⽚组既可以满⾜系统⼯作时的电流要求，⼜可以解决DSP芯⽚上、下电顺序问题。
DSP芯⽚的电源部分设计如图所⽰。
第2章DSP的硬件结构DSP的硬件结构：DSP与标准微处理器有许多共同的地方，都是由CPU、存储器、总线、外设、接口、时钟组成。
从广义上讲，可以说DSP是一种CPU。
但DSP和一般的CPU 又有不同， DSP有自己的一些独特的特点，比如采用哈佛结构、流水线操作、独立的硬件乘法器、独立的DMA总线和控制器等。
Von Neuman结构与Harvard结构：Harvard结构：程序与数据存储空间分开，各有独立的地址总线和数据总线，取指和读数可以同时进行，从而提高速度，目前的水平已达到90亿次浮点运算/秒（9000MFLOPS）。
MIPS--Million Instruction Per SecondMFLOPS--Million Floating Operation Per Second流水操作（pipeline）：独立的硬件乘法器：在卷积、数字滤波、FFT、相关、矩阵运算等算法中，都有A(kB(n-k一类的运算，大量重复乘法和累加。
通用计算机的乘法用软件实现，用若干个机器周期。
DSP有硬件乘法器，用MAC指令（取数、乘法、累加）在单周期内完成。
独立的DMA总线和控制器：有一组或多组独立的DMA总线，与CPU的程序、数据总线并行工作，数据的传递和处理可以独立进行，DMA内部总线与系统总线完全分开，避开了总线使用上的瓶颈。
在不影响CPU工作的条件下，DMA速度已达800Mbyte/s。
CPU:通用微处理器的CPU由ALU和CU组成，其算术运算和逻辑运算通过软件来实现，如加法需要10个机器周期，乘法是一系列的移位和加法，需要数十个机器周期。
DSP的CPU设置硬件乘法器，可以在单周期内完成乘法和累加.移位:通用微处理器的移位，每调用一次移位指令移动1-bitDSP可以在一个机器周期内左移或右移多个bit，可以用来对数字定标，使之放大或缩小，以保证精度和防止溢出；还可以用来作定点数和浮点数之间的转换.溢出:通用CPU中，溢出发生后，设置溢出标志，不带符号位时回绕，带符号位时反相，带来很大的误差DSP把移位输出的最高位（MSB）存放在一个位检测状态寄存器中，检测到MSB=1时，就通知下一次会发生溢出，可以采取措施防止.数据地址发生器（DAG）:在通用CPU中，数据地址的产生和数据的处理都由ALU来完成在DSP中，设置了专门的数据地址发生器（实际上是专门的ALU），来产生所需要的数据地址，节省公共ALU的时间.外设（peripherals）:时钟发生器（振荡器与PLL）定时器（Timer）软件可编程等待状态发生器通用I/O同步串口（SSP）与异步串口（ASP）JTAG扫描逻辑电路（IEEE 1149.1标准便于对DSP作片上的在线仿真和多DSP条件下的调试’C54x的内部结构:中央处理器CPU 、内部总线控制、特殊功能寄存器、数据存储器RAM 、程序存储器ROM、I/O功能扩展接口、串行口、、主机通信接口HPI、定时系统、中断系统。
