当前位置：文档之家 › 同步计数器的设计

同步计数器的设计

  • 格式：doc
  • 大小：222.50 KB
  • 文档页数：8

【实验题目】 同步计数器的设计
【实验目的和要求】
1．熟悉JK触发器的逻辑功能。
2．掌握用JK触发器设计同步计数器。
《
3．了解计数器在数字医疗仪器产品中的应用。

【实验仪器及器件】
仪器及器件名称 型号 数量
数字电路实验箱 DS99-1A 1
:
数字万用表
DY2106 1

双踪示波器 CS-4135 1

器件
74LS73
$
2

74LS00 1
74LS08 2
*
74LS20
1

【实验原理】
1．计数器的工作原理
递增计数器----每来一个CP，触发器的组成状态按二进制代码规律增加。
递减计数器-----按二进制代码规律减少。
双向计数器-----可增可减，由控制端来决定。
2．集成J-K触发器74LS73
》
⑴ 符号：

图1 J-K触发器符号
⑵ 功能：
表1 J-K触发器功能表
CP J K 《 nQ 1nQ 功能

↓
↓
0 0 0

…

0
保持

0 0 1 1
\
↓ ↓ 0 1 0 0 清零
）

0
1 1 0

↓
↓

1 ~ 0 0 1

置位
1 0 1
:

1
↓
↓ 1 1 0 1 ' 翻转
1 1 1 0

⑶ 状态转换图：
【

图2 J-K触发器状态转换图
⑷ 特性方程：

nnnQKQJQ1
⑸ 注意事项：
① 在J-K触发器中，凡是要求接“1”的，一定要接高电平（例如5V），否则会
出现错误的翻转。
② 触发器的两个输出负载不能过分悬殊，否则会出现误翻。
③ J-K触发器的清零输入端在工作时一定要接高电平或连接到实验箱的清零端
子。
'
3．时序电路的设计步骤
⑴ 逻辑抽象，得出电路的状态转换图或状态转换表
① 分析给定的逻辑问题，确定输入变量、输出变量以及电路的状态数。通常都是
取原因（或条件）作为输入逻辑变量，取结果作输出逻辑变量。
② 定义输入、输出逻辑状态和每个电路状态的含意，并将电路状态顺序编号。
③ 按照题意列出电路的状态转换表或画出电路的状态转换图。
通过以上步骤将给定的逻辑问题抽象成时序逻辑函数。
⑵ 状态化简
① 等价状态：在相同的输入下有相同的输出，并且转换到同一次态的两个状态。
② 【
③ 合并等价状态，使电路的状态数最少。
⑶ 状态分配

① 确定触发器的数目n。因为n个触发器共有n2种状态组合，所以为获得时序电
路所需的M个状态，必须取
12n＜nM2 ⅰ
② 给每个电路状态规定对应的触发器状态组合。
⑷ 选定触发器类型，求出电路的状态方程、驱动方程和输出方程
① 根据器件的供应情况与系统中触发器种类尽量少的原则谨慎选择使用的触发
器类型。
② 根据状态转换图（或状态转换表）和选定的状态编码、触发器的类型，即可写
出电路的状态方程、驱动方程和输出方程。
￥
⑸ 根据得到的方程式画出逻辑图
⑹ 检查设计的电路能否自启动
① 电路开始工作时通过预置数将电路设置成有效状态的一种。
② 通过修改逻辑设计加以解决。
⑺ 设计步骤简图
图3 设计步骤简图
4．故障检查
@
⑴ 查线法
由于在实验中大部分故障都是由于布线错误引起的，因此，在故障发生时，复查电路
连线为排除故障的有效方法。应着重注意：有无漏线、错线，导线与插孔接触是否可靠，
集成电路各脚是否与插座插牢、集成电路是否插反等。
⑵ 观察法
用万用表直接测量各集成块的Vcc端是否加上电源电压；输入信号、时钟脉冲等是否加到
实验电路上，观察输出端有无反应。重复测试观察故障现象，然后对某一故障状态，用万
用表测试各输入/输出端的直流电平，从而判断出故障是否由插座、集成块引脚连接线等原
因造成的故障。
⑶ 故障动态跟踪检查法
•对于时序电路，将触发器的输出接LED灯，输入时钟信号，观察状态变化。如发现
某个触发器该触发而没有触发，则可判断该触发器有题。
① 检查该触发器输入端连接是否正确。
② 这时将状态停留在错误的状态的前一个状态，用LED灯或万用表测量该触发器
的输入端状态。根据输入端状态，如果触发器该翻转而没有翻转，则判断触发器本身故障，
应更换器件。
。
以上检查故障的方法，是指在仪器工作正常的前提下进行的，如果实验时电路功能测
不出来，则应首先检查供电情况，若电源电压已加上，便可把有关输出端直接到LED灯上
检查，若逻辑开关无输出，或单步CP无输出，则是开关接触不好或是内部电路坏了，否则，
一般就是集成器件坏了。
【实验内容】
1．用J-K触发器和门电路设计一个特殊的12进制计数器，其十进制的状态转换图为：

图4 12进制计数器状态转换图
2．考虑增加一个控制变量D，当D=0时，计数器按内容1方式（顺时针）运行，当D=1时，
无论计数器当前处于什么状态，计数器按内容1方式（逆时针）运行。
【实验设计及数据与处理】
1．12进制同步计数器
*
⑴ 设计
在12进制同步计数器中，输出的状态只由前一周期的状态决定，而与外来输入无关，
因此目标电路为Moore型。而数字电路只有0和1两种状态，因此目标电路要表达12种状

态需要用4个变量1Q、2Q、3Q、4Q的16种组合中的12种。现定义十进制数01~12的
对应二进制数为输出状态，可得目标电路的状态转换表如下：
表2 12进制同步计数器状态状态转换表

CLK
3Q 2Q 1Q 0

Q

.
1
0 0 0 1

2 0 0 } 1 0
3 0 0 1 1
4 $ 0 1 0 0

5 0 1 0
￥
1
6 0 1 1 0

7 0 … 1 1 1
8 1 0 0 0
、
9
1 0 0 1

10 1 0 … 1 0
11 1 0 1 1
12 … 1 1 0 0

13 0 0 0
—
1
本实验选择J-K触发器，根据状态转换表以及J-K触发器特性方程：
nnnQKQJQ1
得到目标电路方程如下：
输出方程：nnQY00、nnQY11、nnQY22、nnQY33
驱动方程：100KJ
n
QKJ011

nnnnn
QQQKQQJ0132012,

!
nnnn
QKQQQJ230123,

状态方程：
nnnQKQJQ000010
nnnQKQJQ111111
nnnQKQJQ222212
nnnQKQJQ333313
由以上三种方程可以画出逻辑图如下：

图5 12进制同步计数器设计
…
⑵ 12进制同步计数器测试结果
表3 12进制同步计数器测试结果

CLK
3Q 2Q 1Q 0

Q

1 ， 1 1 1 0
2 1 1 0
）
1
3 1 1 0 0

4 1 ~ 0 1 1
5 1 0 1 0
:
6
1 0 0 1

7 1 0 | 0 0
8 0 1 1 1
9 # 0 1 1 0
10 0 1 0 1
11 0 1 0 0
12 0 0 1 1
13 1 1 1
0

经检测，线路不存在故障，但表3中的测试结果与设计时所使用的状态转换表——表2
中结果存在差异。然而如上表，只要将表3中0和1分别作反码运算即可得到表2，说明在

接)3,2,1,0(,iYi时错将niiQY接成了niiQY，只要在数据处理时稍加注意即可。因此
实验成功，实验结果如表2。
⑶ 各输出端波形图
图6 12进制同步计数器各端口波形图
2．控制端口D的设计
思路：

⑴ 由表3我们可以看出从CLK从1到12, 3Q2Q1Q0Q组成的二进制数为降序排列，

分别从14降到3，将输出地3Q2Q1Q0Q连接到一个全减器，将每个减2再输出，为通路
2，即为逆时针运行。
⑵ 控制开关D的作用即是控制通路1或者是通路2接通输出端，用三态门或者传输均
可实现D的控制功能。
3．计数器在医疗器械中的应用

合集下载

计数器的设计实验报告

计数器的设计实验报告

计数器的设计实验报告篇一：计数器实验报告实验4 计数器及其应用一、实验目的1、学习用集成触发器构成计数器的方法2、掌握中规模集成计数器的使用及功能测试方法二、实验原理计数器是一个用以实现计数功能的时序部件，它不仅可用来计脉冲数，还常用作数字系统的定时、分频和执行数字运算以及其它特定的逻辑功能。

计数器种类很多。

按构成计数器中的各触发器是否使用一个时钟脉冲源来分，有同步计数器和异步计数器。

根据计数制的不同，分为二进制计数器，十进制计数器和任意进制计数器。

根据计数的增减趋势，又分为加法、减法和可逆计数器。

还有可预置数和可编程序功能计数器等等。

目前，无论是TTL还是CMOS集成电路，都有品种较齐全的中规模集成计数器。

使用者只要借助于器件手册提供的功能表和工作波形图以及引出端的排列，就能正确地运用这些器件。

1、中规模十进制计数器CC40192是同步十进制可逆计数器，具有双时钟输入，并具有清除和置数等功能，其引脚排列及逻辑符号如图5－9－1所示。

图5－9－1 CC40192引脚排列及逻辑符号图中LD—置数端CPU—加计数端CPD —减计数端CO—非同步进位输出端BO—非同步借位输出端D0、D1、D2、D3 —计数器输入端Q0、Q1、Q2、Q3 —数据输出端CR—清除端CC40192的功能如表5－9－1，说明如下：表5－9－1当清除端CR为高电平“1”时，计数器直接清零；CR置低电平则执行其它功能。

当CR为低电平，置数端LD也为低电平时，数据直接从置数端D0、D1、D2、D3 置入计数器。

当CR为低电平，LD为高电平时，执行计数功能。

执行加计数时，减计数端CPD 接高电平，计数脉冲由CPU 输入；在计数脉冲上升沿进行8421 码十进制加法计数。

执行减计数时，加计数端CPU接高电平，计数脉冲由减计数端CPD 输入，表5－9－2为8421码十进制加、减计数器的状态转换表。

加法计数表5－9－减计数2、计数器的级联使用一个十进制计数器只能表示0～9十个数，为了扩大计数器范围，常用多个十进制计数器级联使用。

计数器

计数器

引言计数器是数字系统中用的较多的基本逻辑器件，也是现代最常用的时序电路之一，它不仅能记录输入时钟脉冲的个数，还可以实现分频、定时、产生节拍脉冲和脉冲序列。

例如，计算机中的时序发生器、分频器、指令计数器等都要使用计数器。

计数器的种类不胜枚举，按触发器动作动作分类，可以分为同步计数器和异步计数器；按照计数数值增减分类，可以分为加计数器、减计数器和可逆计数器；按照编码分类，又可以分为二进制码计数器、BCD码计数器、循环码计数器。

此外，有时也会按照计数器的计数容量来区分，如五进制、十进制计数器等等。

1设计构思及理论根据电路的设计要求，要实现二―五―十进制计数，可以先实现十进制计数，然后通过倍频产生五进制计数和二进制计数；也可以先实现二进制计数和五进制计数，然后把它们连接起来进而产生十进制计数。

对比以上两种方法，明显后面的方法比较容易实现，而且实现所需的门电路也比较少，因而选择用第二种方法来进行设计。

1.1 二进制计数的原理二进制计数的原理图如图1.1.1所示，可以用一个T触发器接成一个'T触发器，这样在时钟的作用下，每来一个时钟触发器的输出与前一个状态相反，这样就够成了一个二进制计数器。

图1.1.1 二进制计数原理图图1.1.2 二进制计数波形图1.2 五进制计数的原理五进制计数的原理图如图2.2.1所示，要进行五进制计数，至少要有3个存储状态的触发器，本原理图中选用两个JK 触发器和一个'T 触发器构成五进制计数器，在时钟的作用下就可以进行五进制计数。

图1.2.1 五进制计数原理图图1.2.2 五进制计数波形图2 系统电路的设计及原理说明2.1 系统框图及说明图2.1.1 十进制计数框图图2.1.2 二-五进制计数框图根据设计的要求，在构成十进制计数器时，只需将二进制计数器和五进制计数器级联起来，即将二进制计数器的输出作为五进制计数器的时钟输入接起来就可以实现十进制计数了。

而在进行二-五进制计数时，可以将五进制计数器的输出作为二进制计数器的时钟输入，外部时钟输入到五进制计数器的时钟输入端即可在一个外部输入时钟的控制下分u oClk u ou 1别产生二进制计数和五进制计数了。

SMI计数器的应用设计

SMI计数器的应用设计

SMI计数器的应用设计余 莉 朱利洋（丽水学院工学院 浙江 丽水 323000）摘 要： 通过对比分析汇总若干常用的中规模集成（SMI）计数器，并通过实例得出灵活设计任意进制计数器的方法。

关键词： SMI任意进制计数器；清零置数级联；设计中图分类号：TP29 文献标识码：A 文章编号：1671－7597（2012）1110054－02制计数器，若k>1，采用先级联后反馈的方式实现M 进制，具体0 引言做法是：先将这K 片连接成，然后采用整体反馈法实现M 进制计计数器是最常用的时序逻辑电路，在数字电子技术课程中k 数器。

主要思想是：在N 进制计数的过程中，设法使之跳越-占有非常重要的地位。

集成计数器的灵活应用是计数器部分的M 个状态，就可以得到M 进制的计数器。

教学目标。

目前大多数的教材中都会花大量篇幅介绍大量的电 2.1 确定芯片数目k路和集成芯片，学生学习起来难以快速掌握。

本文汇总各种常见的SMI 计数器，对比分析总结各种计数器的功能区别，并通过设计实例得到快速、灵活掌握任意进制计数器的实现方法。

1 常见SMI计数器计数器的种类非常繁多。

按计数器中的各个触发器是否同时翻转分为同步计数器和异步计数器。

按计数过程中数值的增减可分为加法计数器、减法计数器和可逆计数器。

按计数容量可分为十进制计数器，十六进制计数器，任意进制计数器。

74系列SMI 同步计数器是目前集成计数器的主流产品。

常见的SMI 同步计数器型号有160/161/162/163/190/191/192/193。

其中，160/161/162/163是同步加法计数器，同步可逆（加/减）计数器型号是190/191/192/193。

常见的SMI 异步计数器有74LS290/293等。

161/163/191/193/293等型号是奇数的为四位二进制计数器，也称十六进制计数器，160/162/190/192/290等型号是偶数的为十进制计数器。

计数器逻辑功能和设计

计数器逻辑功能和设计

2.5 计数器逻辑功能和设计1．实验目的（1）熟悉四位二进制计数器的逻辑功能和使用方法。

（2）熟悉二-五-十进制计数器的逻辑功能和使用方法。

（3）熟悉中规模集成计数器设计任意进制计数器的方法。

（4）初步理解数字电路系统设计方法，以数字钟设计为例。

2．实验仪器设备（1）数字电路实验箱。

（2）数字万用表。

（3）数字集成电路：74161 4位二进制计数器74390 2二-五-十进制计数器7400 4与非门7408 4与门7432 4或门3．预习（1）复习实验所用芯片的逻辑功能及逻辑函数表达式。

（2）复习实验所用芯片的结构图、管脚图和功能表。

（3）复习实验所用的相关原理。

（4）按要求设计实验中的各电路。

4．实验原理（1）计数器是一个用以实现计数功能的时序逻辑部件，它不仅可以用来对脉冲进行计数，还常用做数字系统的定时、分频和执行数字运算以及其他特定的逻辑功能。

计数器的种类很多，按构成计数器中的各触发器是否使用一个时钟脉冲源来分，有同步计数器和异步计数器；根据计数进制的不同，分为二进制、十进制和任意进制计数器；根据计数的增减趋势分为加法、减法和可逆计数器；还有可预置数和可编程功能计数器等。

（2）利用集成计数器芯片构成任意（N）进制计数器方法。

①反馈归零法。

反馈归零法是利用计数器清零端的清零作用，截取计数过程中的某一个中间状态控制清零端，使计数器由此状态返回到零重新开始计数。

把模数大的计数器改成模数小的计数器，关键是清零信号的选择。

异步清零方式以N作为清零信号或反馈识别码，其有效循环状态为0～N-1；同步清零方式以N-1作为反馈识别码，其有效循环状态为0～N-1。

还要注意清零端的有效电平，以确定用与门还是与非门来引导。

②反馈置数法。

反馈置数法是利用具有置数功能的计数器，截取从Nb到Na 之间的N个有效状态构成N进制计数器。

其方法是当计数器的状态循环到Na时，由Na构成的反馈信号提供置数指令，由于事先将并行置数数据输入端置成了Nb 的状态，所以置数指令到来时，计数器输出端被置成Nb，再来计数脉冲，计数器在Nb基础上继续计数至Na，又进行新一轮置数、计数，其关键是反馈识别码的确定与芯片的置数方式有关。