内存按字节双字节编址容量片数计算汇总

计算机组成原理期末复习汇总《计算机组成原理》期末复习资料汇总⼀、名词解释微程序：是指能实现⼀条机器指令功能的微指令序列。

微指令：在机器的⼀个CPU周期内，⼀组实现⼀定操作功能的微命令的组合。

微操作：执⾏部件在微命令的控制下所进⾏的操作。

加减交替法：除法运算处理中对恢复余数法来说，当余数为正时，商“1”，余数左移⼀位，减除数；当余数为负时，商“0”，余数左移⼀位，加除数。

有效地址：EA是⼀16位⽆符号数，表⽰操作数所在单元到段⾸的距离即逻辑地址的偏移地址.形式地址：指令中地址码字段给出的地址，对形式地址的进⼀步计算可以得到操作数的实际地址。

相容性微操作：在同⼀CPU周期中，可以并⾏执⾏的微操作。

相斥性微操作：在同⼀CPU周期中，不可以并⾏执⾏的微操作。

PLA：Programmable Logic Arrays，可编程逻辑阵列。

PAL：Programmable Array Logic，可编程阵列逻辑。

GAL：Generic Array Logic，通⽤阵列逻辑。

CPU：Central Processing Unit，中央处理器。

⼀块超⼤规模的集成电路，是⼀台计算机的运算核⼼和控制核⼼。

RISC：Reduced Instruction Set Computer，精简指令系统计算机。

CISC：Complex Instruction Set Computer，复杂指令系统计算机。

ALU：Arithmetic Logic Unit，算术逻辑单元。

CPU执⾏单元，⽤来完成算术逻辑运算。

⼆、选择题1.没有外存储器的计算机监控程序可以存放在( B )。

A．RAM B．ROM C．RAM和ROM D．CPU2.完整的计算机系统应包括（ D ）。

A．运算器．存储器．控制器 B．外部设备和主机C．主机和使⽤程序D．配套的硬件设备和软件系统3.在机器数（ BC ）中，零的表⽰形式是唯⼀的。

A．原码B．补码 C．移码 D．反码4.在定点⼆进制运算器中，减法运算⼀般通过（ D ）来实现。

第四章作业答案解释概念：主存、辅存，Cache, RAM, SRAM, DRAM, ROM, PROM ,EPROM ,EEPROM CDROM, Flash Memory.解：1主存：主存又称为内存，直接与CPU交换信息。

2辅存：辅存可作为主存的后备存储器，不直接与CPU交换信息，容量比主存大，速度比主存慢。

3 Cache: Cache缓存是为了解决主存和CPU的速度匹配、提高访存速度的一种存储器。

它设在主存和CPU之间，速度比主存快，容量比主存小，存放CPU最近期要用的信息。

4 RAM; RAM是随机存取存储器，在程序的执行过程中既可读出信息又可写入信息。

5 SRAM: 是静态RAM，属于随机存取存储器，在程序的执行过程中既可读出信息又可写入信息。

靠触发器原理存储信息，只要不掉电，信息就不会丢失。

6 DRAM 是动态RAM，属于随机存取存储器，在程序的执行过程中既可读出信息又可写入信息。

靠电容存储电荷原理存储信息，即使电源不掉电，由于电容要放电，信息就会丢失，故需再生。

7 ROM: 是只读存储器，在程序执行过程中只能读出信息，不能写入信息。

8 PROM: 是可一次性编程的只读存储器。

9 EPROM 是可擦洗的只读存储器，可多次编程。

10 EEPROM: 即电可改写型只读存储器，可多次编程。

11 CDROM 即只读型光盘存储器。

12 Flash Memory 即可擦写、非易失性的存储器。

存储器的层次结构主要体现在什么地方？为什么要分这些层次？计算机如何管理这些层次？答：存储器的层次结构主要体现在Cache—主存和主存—辅存这两个存储层次上。

Cache—主存层次在存储系统中主要对CPU访存起加速作用，即从整体运行的效果分析，CPU访存速度加快，接近于Cache的速度，而寻址空间和位价却接近于主存。

主存—辅存层次在存储系统中主要起扩容作用，即从程序员的角度看，他所使用的存储器其容量和位价接近于辅存，而速度接近于主存。

0000h到0fffh存储容量中括号是计算机中用于表示存储容量的一种记法，常用来表示内存地址的范围。

在计算机中，内存是用来存储程序和数据的关键组成部分，其大小直接影响着计算机的性能和能力。

本文将详细解释中括号表示的存储容量范围，并探讨其在计算机组成和操作系统中的应用。

首先，我们需要明确中括号的记法形式[0000h到0fffh]。

这个记法表示了一个十六进制数的范围，其中0000h是起始地址，0fffh是结束地址。

在计算机中，地址是用来唯一标识内存中每一个存储单元的。

地址范围[0000h到0fffh] 表明了这个范围内的内存地址，从0000h、0001h、0002h一直到0fffh，共有16^4 = 65536个地址。

而在计算机中，每个地址通常对应一个字节的数据。

所以，[0000h到0fffh] 这个存储容量范围表示了总共可以存储65536个字节的内存空间。

换算成十进制，这个容量范围即为65536字节。

这个内存容量在早期的计算机中可以被认为是相当大的，因为最早的计算机只能处理很少的数据。

然而，随着计算机技术的发展，内存容量不断增加，从几百个字节到几百兆字节甚至几个千兆字节。

在计算机组成中，内存是计算机中的关键组件之一。

计算机通过内存来存储程序和数据，程序被加载到内存中以供CPU执行。

而中括号表示的存储容量范围[0000h到0fffh] 作为内存地址的一种表示方法，在计算机组成中有着重要的作用。

另一方面，在操作系统中，内存管理是一个重要的任务。

操作系统需要管理和分配内存空间，同时需要记录各个程序和数据所占用的内存地址范围。

使用中括号表示的存储容量范围，可以方便地管理内存地址的分配和释放。

例如，一个操作系统可以使用位图来表示内存的使用情况。

位图是一种数据结构，用于记录内存地址的占用情况。

使用中括号表示的存储容量范围，可以对位图进行索引，快速地获取某个地址是否已被占用。

此外，在汇编语言中，中括号也常用于表示内存地址的访问。

2004年11月数据库系统工程师上午试题● 内存按字节编址，地址从A4000H到CBFFFH，共有__(1)__字节。

若用存储容量为32K×8bit的存储芯片构成该内存，至少需要__(2)__片。

（1）A.80K B.96KC.160KD.192k（2）A.2 B.5C.8D.10● 中断响应时间是指__(3)__。

（3） A.从中断处理开始到中断处理结束所用的时间B.从发出中断请求到中断处理结束后所用的时间C.从发出中断请求到进入中断处理所用的时间D.从中断处理结束到再次中断请求的时间●若指令流水线把一条指令分为取指、分析和执行三部分，且三部分的时间分别是t取指=2ns，t分析=2ns，t执行=1ns，则100条指令全部执行完毕需__(4)__ns。

（4）A.163 B.183C.193D.203● 在单指令流多数据流计算机(SIMD)中，各处理单元必须__(5)__。

（5）A.以同步方式，在同一时间内执行不同的指令B.以同步方式，在同一时间内执行同一条指令C.以异步方式，在同一时间内执行不同的指令D.以异步方式，在同一时间内执行同一条指令● 单个磁头在向盘片的磁性涂料层上写入数据时，是以__(6)__方式写入的。

（6）A.并行 B.并－串行C.串行D.串－并行● 容量为64块的Cache采用组相联方式映像，字块大小为128个字，每4块为一组。

若主存容量为4096块，且以字编址，那么主存地址应该为__(7)__位，主存区号为__(8)__位。

（7）A.16 B.17C.18D.19（8）A.5 B.6C.7D.82005年5月数据库系统工程师上午试题● 在计算机中，最适合进行数字加减运算的数字编码是_____(1)_____，最适合表示浮点数阶码的数字编码是____(2)____。

（1）A．原码B．反码C．补码D．移码（2）A．原码B．反码C．补码 D．移码● 如果主存容量为16M字节，且按字节编址，表示该主存地址至少应需要_____(3)____位。

NOR flash，NAND flash，SDRAM结构和容量分析1.NOR flash结构和容量分析例如：HY29LV160 。

引脚分别如图：HY29LV160 有20根地址线，16位的数据线。

所以：容量=220(地址线)X16(数据位数)bit=1MX16bit=1MX2B=2MB2.SRAM简单介绍SRAM是英文Static RAM的缩写，它是一种具有静止存取功能的内存，不需要刷新电路即能保存它内部存储的数据。

SRAM不需要刷新电路即能保存它内部存储的数据。

而DRAM（Dynamic Random Access Memory)每隔一段时间，要刷新充电一次，否则内部的数据即会消失，因此SRAM具有较高的性能，但是SRAM 也有它的缺点，即它的集成度较低，相同容量的DRAM内存可以设计为较小的体积，但是SRAM却需要很大的体积，且功耗较大。

所以在主板上SRAM存储器要占用一部分面积。

SRAM一种是置于CPU与主存间的高速缓存，它有两种规格：一种是固定在主板上的高速缓存（Cache Memory ）；另一种是插在卡槽上的COAST（Cache On A Stick）扩充用的高速缓存，另外在CMOS芯片1468l8的电路里，它的内部也有较小容量的128字节SRAM，存储我们所设置的配置数据。

还有为了加速CPU内部数据的传送，自80486CPU起，在CPU的内部也设计有高速缓存，故在Pentium CPU就有所谓的L1 Cache（一级高速缓存）和L2Cache（二级高速缓存）的名词，一般L1 Cache 是内建在CPU的内部，L2 Cache是设计在CPU的外部，但是Pentium Pro把L1和L2 Cache同时设计在CPU的内部，故Pentium Pro的体积较大。

最新的Pentium II又把L2 Cache移至CPU内核之外的黑盒子里。

SRAM显然速度快，不需要刷新的操作，但是也有另外的缺点，就是价格高，体积大，所以在主板上还不能作为用量较大的主存。

1.4 冯诺依曼型计算机的主要设计思想是什么？它包括哪些主要组成部分？➢冯诺依曼计算机的主要设计思想是：存储程序并按地址顺序执行。

➢冯诺依曼计算机主要包括：存储器、运算器、控制器、输入和输出五部分组成。

1.5 什么是存储容量？什么是单元地址？什么是数据字？什么是指令字？➢存储容量✓存储器所能保存二进制数据的总数，常用单位为KB、MB等。

➢单元地址✓用于识别存储器中每个存储单元的编号，即单元地址。

➢数据字✓表示计算机所要处理数据的计算机字，称为数据字。

➢指令字✓表示一条指令的计算机字，称为指令字。

1.6 什么是指令？什么是程序？➢指令：由操作码和操作数两部分构成，能够表示计算机中的一个基本操作的代码或二进制串。

➢程序：用于求解某一问题的一串指令序列，称为该问题的计算程序，简称为程序。

1.7 指令和数据均存放在内存中，计算机如何区分它们是指令还是数据？➢计算机对指令和数据的区分是依靠指令的执行阶段来决定的；➢在取指阶段，从存储器中读取的均是CPU要执行的指令；➢在执行阶段，从存储器中读取的一定是指令执行所需要的操作数；1.8 什么是内存？什么是外存？什么是CPU？什么是适配器？简述其功能。

➢内存：用于存放系统当前运行所需要的程序和数据的半导体存储器，称为内存储器，简称内存；➢外存：用于存放程序和数据，但不能被CPU直接访问的大容量存储器，称为外存储器，简称为外存；外存一般包括磁盘存储器和光盘存储器。

➢CPU：运算器和控制器合称为中央处理器，简称CPU。

➢适配器：主机和不同速度的外设之间的一种部件，用于主机和外设之间的信息转换。

2.2 设[X]补＝a7.a6 a5··· a0 ，其中ai 取0或1，若要X>-0.5，求a0 a1 a2 ··· a6 的取值。

①若a7 ＝0，则X为正数，显然a6··· a0取任何值，X均大于-0.5。

存储系统一、选择1、设机器字长为32位，一个容量为16MB的存储器，CPU按半字寻址，其可寻址的单元数是2、若某存储器存储周期为250ns，每次读出16位，则该存储器的数据传输率是3、设机器字长为64位，存储容量为128MB，若按字编址，它可寻址的单元个数是4、在Cache和主存构成的两级存储体系中，主存与Cache同时访问，Cache的存取时间是100ns，主存的存取时间是1000ns，如果希望有效（平均）存取时间不超过Cache存取时间的115%，则Cache的命中率至少应为5、某一SRAM芯片，其容量为1024×8位，除电源和接地端外，该芯片的引脚的最小数目为6、某一DRAM芯片，采用地址复用技术，其容量为1024×8位，除电源和接地端外，该芯片的引脚的最少数目为7、某存储器容量为32K×16位，则（）8、A.地址线为16根，数据线为32根B. 地址线为32根，数据线为16根C.址线线为15根，数据线为16根D. 地址线为15根，数据线为32根9、若RAM中每个存储单元为16位，则下面所述正确的是（）A.地址线也是16根B.地址线与16无关C.地址线与16有关D.地址线不得少于16根10、下面有关DRAM和SRAM存储芯片的叙述，通常情况下，错误的是（）A.DRAM芯片的集成度比SRAM高B.DRAM芯片的成本比SRAM高C.DRAM芯片的速度比SRAM快D.DRAM芯片工作时需要刷新，SRAM芯片工作时不需要刷新11、某SARM芯片，其存储容量为512×8位，包括电源端和接电线，该芯片引出线的数目应为12、在存储器芯片中，地址译码采用双译码方式是为了13、在1K×1位的存储芯片中，采用双译码方式，译码器的输出信号有条。

14、若存储周期为250ns，每次读出16位，则该存储器的数据传输率为15、若数据在存储器中采用以低字节地址为字地址的存放方式，则十六进制数12345678H的存储自己顺序按地址由小到大依次是16、某计算机字长为32位，存储器容量为16MB，CPU按半字寻址，其可寻址的单元数是17、某计算机字长为32位，存储器容量为4MB，CPU按字寻址，其寻址范围是0到18、某计算机字长为16位，存储器容量为256KB，CPU按字节寻址，其寻址范围是19、某计算机字长为16位，存储器容量为256KB，CPU按字寻址，其寻址范围是20、某计算机字长为16位，存储器容量为64KB，CPU按字寻址，其可寻址得21、某计算机字长为32位，存储器容量为256KB，CPU按字寻址，其可寻址的单元数是22、4个16K×8位的存储芯片，可设计为容量的存储器。

第 4 章 习 题 答 案3. 已知某机主存空间大小为64KB ，按字节编址。

要求： （1）若用1K×4位的SRAM 芯片构成该主存储器，需要多少个芯片？ （2）主存地址共多少位？几位用于选片？几位用于片内选址？ （3）画出该存储器的逻辑框图。

参考答案： （1）64KB / 1K×4位 = 64×2 = 128片。

（2）因为是按字节编址，所以主存地址共16位，6位选片，10位片内选址。

（3）显然，位方向上扩展了2倍，字方向扩展了64倍。

下图中片选信号CS 为高电平有效。

A 15A 10A 9A 0D 0D 7……WE…4. 用64K×1位的DRAM 芯片构成256K×8位的存储器。

要求：（1） 计算所需芯片数，并画出该存储器的逻辑框图。

（2） 若采用异步刷新方式，每单元刷新间隔不超过2ms ，则产生刷新信号的间隔是多少时间？若采用集中刷新方式，则存储器刷新一遍最少用多少读写周期？ 参考答案：（1）256KB / 64K×1位 = 4×8 = 32片。

存储器逻辑框图见下页（图中片选信号CS 为高电平有效）。

（2）因为每个单元的刷新间隔为2ms ，所以，采用异步刷新时，在2ms 内每行必须被刷新一次，且仅被刷新一次。

因为DRAM 芯片存储阵列为64K=256×256，所以一共有256行。

因此，存储器控制器必须每隔2ms/256=7.8µs 产生一次刷新信号。

采用集中刷新方式时，整个存储器刷新一遍需要256个存储（读写）周期，在这个过程中，存储器不能进行读写操作。

A 17A 16A 15A 0D 0D 7………5. 用8K×8位的EPROM 芯片组成32K×16位的只读存储器，试问：（1）数据寄存器最少应有多少位？ （2） 地址寄存器最少应有多少位？ （3） 共需多少个EPROM 芯片？ （4） 画出该只读存储器的逻辑框图。