内存按字节双字节编址容量片数计算汇总

计算机组成原理期末复习汇总《计算机组成原理》期末复习资料汇总⼀、名词解释微程序：是指能实现⼀条机器指令功能的微指令序列。

微指令：在机器的⼀个CPU周期内，⼀组实现⼀定操作功能的微命令的组合。

微操作：执⾏部件在微命令的控制下所进⾏的操作。

加减交替法：除法运算处理中对恢复余数法来说，当余数为正时，商“1”，余数左移⼀位，减除数；当余数为负时，商“0”，余数左移⼀位，加除数。

有效地址：EA是⼀16位⽆符号数，表⽰操作数所在单元到段⾸的距离即逻辑地址的偏移地址.形式地址：指令中地址码字段给出的地址，对形式地址的进⼀步计算可以得到操作数的实际地址。

相容性微操作：在同⼀CPU周期中，可以并⾏执⾏的微操作。

相斥性微操作：在同⼀CPU周期中，不可以并⾏执⾏的微操作。

PLA：Programmable Logic Arrays，可编程逻辑阵列。

PAL：Programmable Array Logic，可编程阵列逻辑。

GAL：Generic Array Logic，通⽤阵列逻辑。

CPU：Central Processing Unit，中央处理器。

⼀块超⼤规模的集成电路，是⼀台计算机的运算核⼼和控制核⼼。

RISC：Reduced Instruction Set Computer，精简指令系统计算机。

CISC：Complex Instruction Set Computer，复杂指令系统计算机。

ALU：Arithmetic Logic Unit，算术逻辑单元。

CPU执⾏单元，⽤来完成算术逻辑运算。

⼆、选择题1.没有外存储器的计算机监控程序可以存放在( B )。

A．RAM B．ROM C．RAM和ROM D．CPU2.完整的计算机系统应包括（ D ）。

A．运算器．存储器．控制器 B．外部设备和主机C．主机和使⽤程序D．配套的硬件设备和软件系统3.在机器数（ BC ）中，零的表⽰形式是唯⼀的。

A．原码B．补码 C．移码 D．反码4.在定点⼆进制运算器中，减法运算⼀般通过（ D ）来实现。

第四章作业答案解释概念：主存、辅存，Cache, RAM, SRAM, DRAM, ROM, PROM ,EPROM ,EEPROM CDROM, Flash Memory.解：1主存：主存又称为内存，直接与CPU交换信息。

2辅存：辅存可作为主存的后备存储器，不直接与CPU交换信息，容量比主存大，速度比主存慢。

3 Cache: Cache缓存是为了解决主存和CPU的速度匹配、提高访存速度的一种存储器。

它设在主存和CPU之间，速度比主存快，容量比主存小，存放CPU最近期要用的信息。

4 RAM; RAM是随机存取存储器，在程序的执行过程中既可读出信息又可写入信息。

5 SRAM: 是静态RAM，属于随机存取存储器，在程序的执行过程中既可读出信息又可写入信息。

靠触发器原理存储信息，只要不掉电，信息就不会丢失。

6 DRAM 是动态RAM，属于随机存取存储器，在程序的执行过程中既可读出信息又可写入信息。

靠电容存储电荷原理存储信息，即使电源不掉电，由于电容要放电，信息就会丢失，故需再生。

7 ROM: 是只读存储器，在程序执行过程中只能读出信息，不能写入信息。

8 PROM: 是可一次性编程的只读存储器。

9 EPROM 是可擦洗的只读存储器，可多次编程。

10 EEPROM: 即电可改写型只读存储器，可多次编程。

11 CDROM 即只读型光盘存储器。

12 Flash Memory 即可擦写、非易失性的存储器。

存储器的层次结构主要体现在什么地方？为什么要分这些层次？计算机如何管理这些层次？答：存储器的层次结构主要体现在Cache—主存和主存—辅存这两个存储层次上。

Cache—主存层次在存储系统中主要对CPU访存起加速作用，即从整体运行的效果分析，CPU访存速度加快，接近于Cache的速度，而寻址空间和位价却接近于主存。

主存—辅存层次在存储系统中主要起扩容作用，即从程序员的角度看，他所使用的存储器其容量和位价接近于辅存，而速度接近于主存。

24、下列因素中，与Cache的命中率无 关的是 (A) 。 A. 主存的存取时间； B. 块的大小； C. Cache的组织方式； D. Cache的容量。
25、在Cache的地址映射中，若主存中的 任意一块均可映射到Cache内的任意一行 的位置上，则这种方法称为 (A) 。 A.全相联映射； B.直接映射； C.组相联映射； D.混合映射。
38、组成2M × 8bit的内存，可以使用 ( C) 。 A. 1M × 8bit进行并联 ； B. 1M × 4bit 进行串联； C. 2M × 4bit 进行并联； D. 2M × 4bit 进行串联。 39、RAM芯片串联时可以 (B) 。 A. 增加存储器字长； B. 增加存储单元数量； C. 提高存储器速度； D. 降低存储器的平均价格。
I/O3~I/O0
…
……ຫໍສະໝຸດ 第5题图 4片2114的连接
（1）图示的连接组成了几部 分存储区域？共有多大的存储容量？ 字长是多少？ 【解答】 图中组成了两部分存储区域； 容量为2K × 8，即字长8位。 （2）写出每部分存储区域的地址范围。 【解答】 第1、2片2114地址范围是—— FC00H~FFFFH（A15~A10=111111）； 第3、4片2114地址范围是—— 7C00H~7FFFH（A15~A10=011111）。
27、下列说法中正确的是 ( C ) 。 A. 虚拟存储器技术提高了计算机的速度； B. 若主存由两部分组成，容量分别为2n和 2m，则主存地址共需要n+m位； C. 闪存是一种高密度、非易失性的读/写 半导体存储器； D. 存取时间是指连续两次读操作所需最 小时间间隔。
28、下列说法中正确的是 (C) 。 A. 半导体RAM信息可读可写，且断电后 仍能保持记忆； B. 半导体DRAM是易失性的，而SRAM则 不是； C. SRAM只有在电源不掉的时候，所存信 息是不易失的。 29、通常计算机的内存储器可采用 ( A ) 。 A. RAM和ROM； B. ROM； C. RAM。

0000h到0fffh存储容量中括号是计算机中用于表示存储容量的一种记法，常用来表示内存地址的范围。

在计算机中，内存是用来存储程序和数据的关键组成部分，其大小直接影响着计算机的性能和能力。

本文将详细解释中括号表示的存储容量范围，并探讨其在计算机组成和操作系统中的应用。

首先，我们需要明确中括号的记法形式[0000h到0fffh]。

这个记法表示了一个十六进制数的范围，其中0000h是起始地址，0fffh是结束地址。

在计算机中，地址是用来唯一标识内存中每一个存储单元的。

地址范围[0000h到0fffh] 表明了这个范围内的内存地址，从0000h、0001h、0002h一直到0fffh，共有16^4 = 65536个地址。

而在计算机中，每个地址通常对应一个字节的数据。

所以，[0000h到0fffh] 这个存储容量范围表示了总共可以存储65536个字节的内存空间。

换算成十进制，这个容量范围即为65536字节。

这个内存容量在早期的计算机中可以被认为是相当大的，因为最早的计算机只能处理很少的数据。

然而，随着计算机技术的发展，内存容量不断增加，从几百个字节到几百兆字节甚至几个千兆字节。

在计算机组成中，内存是计算机中的关键组件之一。

计算机通过内存来存储程序和数据，程序被加载到内存中以供CPU执行。

而中括号表示的存储容量范围[0000h到0fffh] 作为内存地址的一种表示方法，在计算机组成中有着重要的作用。

另一方面，在操作系统中，内存管理是一个重要的任务。

操作系统需要管理和分配内存空间，同时需要记录各个程序和数据所占用的内存地址范围。

使用中括号表示的存储容量范围，可以方便地管理内存地址的分配和释放。

例如，一个操作系统可以使用位图来表示内存的使用情况。

位图是一种数据结构，用于记录内存地址的占用情况。

使用中括号表示的存储容量范围，可以对位图进行索引，快速地获取某个地址是否已被占用。

此外，在汇编语言中，中括号也常用于表示内存地址的访问。

2004年11月数据库系统工程师上午试题● 内存按字节编址，地址从A4000H到CBFFFH，共有__(1)__字节。

若用存储容量为32K×8bit的存储芯片构成该内存，至少需要__(2)__片。

（1）A.80K B.96KC.160KD.192k（2）A.2 B.5C.8D.10● 中断响应时间是指__(3)__。

（3） A.从中断处理开始到中断处理结束所用的时间B.从发出中断请求到中断处理结束后所用的时间C.从发出中断请求到进入中断处理所用的时间D.从中断处理结束到再次中断请求的时间●若指令流水线把一条指令分为取指、分析和执行三部分，且三部分的时间分别是t取指=2ns，t分析=2ns，t执行=1ns，则100条指令全部执行完毕需__(4)__ns。

（4）A.163 B.183C.193D.203● 在单指令流多数据流计算机(SIMD)中，各处理单元必须__(5)__。

（5）A.以同步方式，在同一时间内执行不同的指令B.以同步方式，在同一时间内执行同一条指令C.以异步方式，在同一时间内执行不同的指令D.以异步方式，在同一时间内执行同一条指令● 单个磁头在向盘片的磁性涂料层上写入数据时，是以__(6)__方式写入的。

（6）A.并行 B.并－串行C.串行D.串－并行● 容量为64块的Cache采用组相联方式映像，字块大小为128个字，每4块为一组。

若主存容量为4096块，且以字编址，那么主存地址应该为__(7)__位，主存区号为__(8)__位。

（7）A.16 B.17C.18D.19（8）A.5 B.6C.7D.82005年5月数据库系统工程师上午试题● 在计算机中，最适合进行数字加减运算的数字编码是_____(1)_____，最适合表示浮点数阶码的数字编码是____(2)____。

（1）A．原码B．反码C．补码D．移码（2）A．原码B．反码C．补码 D．移码● 如果主存容量为16M字节，且按字节编址，表示该主存地址至少应需要_____(3)____位。

NOR flash，NAND flash，SDRAM结构和容量分析1.NOR flash结构和容量分析例如：HY29LV160 。

引脚分别如图：HY29LV160 有20根地址线，16位的数据线。

所以：容量=220(地址线)X16(数据位数)bit=1MX16bit=1MX2B=2MB2.SRAM简单介绍SRAM是英文Static RAM的缩写，它是一种具有静止存取功能的内存，不需要刷新电路即能保存它内部存储的数据。

SRAM不需要刷新电路即能保存它内部存储的数据。

而DRAM（Dynamic Random Access Memory)每隔一段时间，要刷新充电一次，否则内部的数据即会消失，因此SRAM具有较高的性能，但是SRAM 也有它的缺点，即它的集成度较低，相同容量的DRAM内存可以设计为较小的体积，但是SRAM却需要很大的体积，且功耗较大。

所以在主板上SRAM存储器要占用一部分面积。

SRAM一种是置于CPU与主存间的高速缓存，它有两种规格：一种是固定在主板上的高速缓存（Cache Memory ）；另一种是插在卡槽上的COAST（Cache On A Stick）扩充用的高速缓存，另外在CMOS芯片1468l8的电路里，它的内部也有较小容量的128字节SRAM，存储我们所设置的配置数据。

还有为了加速CPU内部数据的传送，自80486CPU起，在CPU的内部也设计有高速缓存，故在Pentium CPU就有所谓的L1 Cache（一级高速缓存）和L2Cache（二级高速缓存）的名词，一般L1 Cache 是内建在CPU的内部，L2 Cache是设计在CPU的外部，但是Pentium Pro把L1和L2 Cache同时设计在CPU的内部，故Pentium Pro的体积较大。

最新的Pentium II又把L2 Cache移至CPU内核之外的黑盒子里。

SRAM显然速度快，不需要刷新的操作，但是也有另外的缺点，就是价格高，体积大，所以在主板上还不能作为用量较大的主存。

当真值为负时，原码、补码和反码的表示形式不同，但其符号
位都用“1”表示，而数值部分则是：
• 反码是原码的“每位求反” • 补码是原码的“求反加一”

由于“零”在补码中只有一种表示形式，故补码比原码和反码 可以多表示一个负数。
Computer Engineering Dr. Lin
n+1位定点数的数值范围
主存地址（S+w位） 标志Tag 索引（块地址） 块内字地址 Cache地址（r+w位） Cache的 内容 Tag 字0
块地址
选中1行 字1
块内字地址
选中行内1个字
……
字 n-1
Computer Engineering
Dr. Lin
组相联映射
Cache 0组 0块 1块 0块 1块 共分8组 … 0块 1块
若Cache已满，则按照某种替换策略把该行替换进Cache。
• CPU与Cache之间的数据交换以“字”为单位。
•主存与 Cache之间的数据传输以数据“块”为单位。要求 总线和主存支持多字（块）同时传输。一块由若干个字组 成，块是定长的。
Computer Engineering Dr. Lin
三种地址映射方式
非格式化容量是磁记录表面可以利用的磁化单元总数。
磁道的(非格式化)存储容量=最内层的磁道长度×内层位密度 磁道的(格式化)存储容量 = 扇区容量×每磁道扇区数 磁盘组的存储容量 = 每个磁道的存储容量×柱面数×存储面数
Computer Engineering Dr. Lin
磁盘存储器的寻址时间
磁盘存储器属于直接存取存储器 Direct-Access Storage。 寻址时间包括：寻道时间（找道时间）,等待时间 不同磁道的找道时间不一样。

1.4 冯诺依曼型计算机的主要设计思想是什么？它包括哪些主要组成部分？➢冯诺依曼计算机的主要设计思想是：存储程序并按地址顺序执行。

➢冯诺依曼计算机主要包括：存储器、运算器、控制器、输入和输出五部分组成。

1.5 什么是存储容量？什么是单元地址？什么是数据字？什么是指令字？➢存储容量✓存储器所能保存二进制数据的总数，常用单位为KB、MB等。

➢单元地址✓用于识别存储器中每个存储单元的编号，即单元地址。

➢数据字✓表示计算机所要处理数据的计算机字，称为数据字。

➢指令字✓表示一条指令的计算机字，称为指令字。

1.6 什么是指令？什么是程序？➢指令：由操作码和操作数两部分构成，能够表示计算机中的一个基本操作的代码或二进制串。

➢程序：用于求解某一问题的一串指令序列，称为该问题的计算程序，简称为程序。

1.7 指令和数据均存放在内存中，计算机如何区分它们是指令还是数据？➢计算机对指令和数据的区分是依靠指令的执行阶段来决定的；➢在取指阶段，从存储器中读取的均是CPU要执行的指令；➢在执行阶段，从存储器中读取的一定是指令执行所需要的操作数；1.8 什么是内存？什么是外存？什么是CPU？什么是适配器？简述其功能。

➢内存：用于存放系统当前运行所需要的程序和数据的半导体存储器，称为内存储器，简称内存；➢外存：用于存放程序和数据，但不能被CPU直接访问的大容量存储器，称为外存储器，简称为外存；外存一般包括磁盘存储器和光盘存储器。

➢CPU：运算器和控制器合称为中央处理器，简称CPU。

➢适配器：主机和不同速度的外设之间的一种部件，用于主机和外设之间的信息转换。

2.2 设[X]补＝a7.a6 a5··· a0 ，其中ai 取0或1，若要X>-0.5，求a0 a1 a2 ··· a6 的取值。

①若a7 ＝0，则X为正数，显然a6··· a0取任何值，X均大于-0.5。

存储系统一、选择1、设机器字长为32位，一个容量为16MB的存储器，CPU按半字寻址，其可寻址的单元数是2、若某存储器存储周期为250ns，每次读出16位，则该存储器的数据传输率是3、设机器字长为64位，存储容量为128MB，若按字编址，它可寻址的单元个数是4、在Cache和主存构成的两级存储体系中，主存与Cache同时访问，Cache的存取时间是100ns，主存的存取时间是1000ns，如果希望有效（平均）存取时间不超过Cache存取时间的115%，则Cache的命中率至少应为5、某一SRAM芯片，其容量为1024×8位，除电源和接地端外，该芯片的引脚的最小数目为6、某一DRAM芯片，采用地址复用技术，其容量为1024×8位，除电源和接地端外，该芯片的引脚的最少数目为7、某存储器容量为32K×16位，则（）8、A.地址线为16根，数据线为32根B. 地址线为32根，数据线为16根C.址线线为15根，数据线为16根D. 地址线为15根，数据线为32根9、若RAM中每个存储单元为16位，则下面所述正确的是（）A.地址线也是16根B.地址线与16无关C.地址线与16有关D.地址线不得少于16根10、下面有关DRAM和SRAM存储芯片的叙述，通常情况下，错误的是（）A.DRAM芯片的集成度比SRAM高B.DRAM芯片的成本比SRAM高C.DRAM芯片的速度比SRAM快D.DRAM芯片工作时需要刷新，SRAM芯片工作时不需要刷新11、某SARM芯片，其存储容量为512×8位，包括电源端和接电线，该芯片引出线的数目应为12、在存储器芯片中，地址译码采用双译码方式是为了13、在1K×1位的存储芯片中，采用双译码方式，译码器的输出信号有条。

14、若存储周期为250ns，每次读出16位，则该存储器的数据传输率为15、若数据在存储器中采用以低字节地址为字地址的存放方式，则十六进制数12345678H的存储自己顺序按地址由小到大依次是16、某计算机字长为32位，存储器容量为16MB，CPU按半字寻址，其可寻址的单元数是17、某计算机字长为32位，存储器容量为4MB，CPU按字寻址，其寻址范围是0到18、某计算机字长为16位，存储器容量为256KB，CPU按字节寻址，其寻址范围是19、某计算机字长为16位，存储器容量为256KB，CPU按字寻址，其寻址范围是20、某计算机字长为16位，存储器容量为64KB，CPU按字寻址，其可寻址得21、某计算机字长为32位，存储器容量为256KB，CPU按字寻址，其可寻址的单元数是22、4个16K×8位的存储芯片，可设计为容量的存储器。

第 4 章 习 题 答 案3. 已知某机主存空间大小为64KB ，按字节编址。

要求： （1）若用1K×4位的SRAM 芯片构成该主存储器，需要多少个芯片？ （2）主存地址共多少位？几位用于选片？几位用于片内选址？ （3）画出该存储器的逻辑框图。

参考答案： （1）64KB / 1K×4位 = 64×2 = 128片。

（2）因为是按字节编址，所以主存地址共16位，6位选片，10位片内选址。

（3）显然，位方向上扩展了2倍，字方向扩展了64倍。

下图中片选信号CS 为高电平有效。

A 15A 10A 9A 0D 0D 7……WE…4. 用64K×1位的DRAM 芯片构成256K×8位的存储器。

要求：（1） 计算所需芯片数，并画出该存储器的逻辑框图。

（2） 若采用异步刷新方式，每单元刷新间隔不超过2ms ，则产生刷新信号的间隔是多少时间？若采用集中刷新方式，则存储器刷新一遍最少用多少读写周期？ 参考答案：（1）256KB / 64K×1位 = 4×8 = 32片。

存储器逻辑框图见下页（图中片选信号CS 为高电平有效）。

（2）因为每个单元的刷新间隔为2ms ，所以，采用异步刷新时，在2ms 内每行必须被刷新一次，且仅被刷新一次。

因为DRAM 芯片存储阵列为64K=256×256，所以一共有256行。

因此，存储器控制器必须每隔2ms/256=7.8µs 产生一次刷新信号。

采用集中刷新方式时，整个存储器刷新一遍需要256个存储（读写）周期，在这个过程中，存储器不能进行读写操作。

A 17A 16A 15A 0D 0D 7………5. 用8K×8位的EPROM 芯片组成32K×16位的只读存储器，试问：（1）数据寄存器最少应有多少位？ （2） 地址寄存器最少应有多少位？ （3） 共需多少个EPROM 芯片？ （4） 画出该只读存储器的逻辑框图。

1：某机采用微程序控制方式，微指令字长24位，水平型编码控制的微指令格式，断定方式，共有微命令30个，构成4个相斥类，各包含5个、8个、14个和3个微命令，外部条件共3个。

①控制存储器的容量应为多少? ②设计出微指令的具体格式。

解：3+4+4+2+2=15 地址位数＝24－15＝9容量：512×242：CPU结构如图所示，其中包括一个累加寄存器AC、一个状态寄存器和其他四个寄存器，各部分之间的连线表示数据通路，箭头表示信息传送方向。

①明图中四个寄存器的名称。

②简述取指令的数据通路。

③简述完成指令LDA X的数据通路(X为内存地址，LDA功能为(X)✂(AC))。

④简述完成指令ADD Y的数据通路(Y为内存地址，ADD功能为(AC)＋(Y) ✂(AC))。

⑤简述完成指令STA Z的数据通路(Z为内存地址，STA功能为(AC)✂(Z))。

解：①A: MDR B: IR C: MAR D:PC3：已知微程序流程图如图所示。

其中每一个框代表一条微指令，a、b、c、d、e、f、g、h、i、j代表10个微命令。

为a、b、c、d、e、f、g、h、i、j 1O个微命令设计格式并安排编码。

解：用下址字段法安排微地址。

P2P1P0＝000时为顺序控制，分支地址修改方案设计如下：微程序流程图4.(1)某总线在一个总线周期中并行传送4个字节的数据，假设一个总线周期等于一个总线时钟周期，总线时钟频率为33MHz，则总线带宽是多少?(2)如果一个总线周期中并行传送64位数据，总线时钟频率升为66MHz，则总线带宽是多少?解：(1) 设总线带宽用Dr表示，总线时钟周期用T=1/f表示，一个总线周期传送的数据量用D表示，根据定义可得:Dr=D/T=D×1/T=D×f =4B×33×1000000/s=132MB/s(2) 64位=8BDr=D×f=8B×66×1000000/s=528MB/s5．利用串行方式传送字符，每秒钟传送的数据位数常称为波特。

在CPU中常用的寄存器有以下6种：程序计数器PC、指令寄存器IR、地址寄存器AR、数据寄存器DR、累加寄存器AC和状态标志寄存器PSW。

各寄存器的功能如下：・程序计数器PC保证程序能够连续地执行下去，用来确定下一条指令的地址+1。

・指令寄存器IR保存当前正在执行的一条指令。

・地址寄存器AR保存当前CPU所访问的内存单元的地址。

・数据寄存器DR暂时存放由内存储器读出的一条指令或一个数据字。

・累加寄存器AC 当运算器的算术逻辑单元(ALU)执行算术或逻辑运算时，为ALU提供一个工作区。

・状态标志寄存器PSW保存由算术指令和逻辑指令运行或测试的结果建立的各种条件码内容，如运算结果进位标志C，运算结果溢出标志V，运算结果为0标志Z等。

直接寻址是指操作数存放在内存单元中，指令中直接给出操作数所在存储单元的地址。

而跳转指令中的操作数即为要转向执行的指令地址，因此，应将指令中的地址码送入程序计数器(PC)，以获得下一条指令的地址，从而实现程序执行过程的自动控制功能。

CPU 寄存器●从基本的CPU工作原理来看，若CPU执行MOV R1,R0指令（即将寄存器R0的内容传送到寄存器R1中），则CPU首先要完成的操作是__(50)__（其中PC为程序计数器；M为主存储器 DR为数据寄存器；IR为指令寄存器：AR为地址寄存器）。

(50)A．(R0)→R1 B．PC→AR C．M→DR D．DR→IR2000705● __(1)__不属于计算机控制器中的部件。

（1） A．指令寄存器 IR B．程序计数器 PCC．算术逻辑单元 ALU D．程序状态字寄存器 PSW200805●在计算机体系结构中， CPU 内部包括程序计数器 PC、存储器数据寄存器 MDR、指令寄存器IR 和存储器地址寄存器 MAR 等。

若 CPU 要执行的指令为： MOV R0，＃ 100（即将数值 100传送到寄存器 R0 中），则 CPU 首先要完成的操作是__(1)__。

概论一、选择题：１．1946年研制成功的第一台电子数字计算机称为＿B＿。

2.完整的计算机系统应包括..运算器、存储器、控制器B.外部设备和主机C.主机和存储器D.配套的硬件和软件设备3.计算机系统中的存储器系统是指存储器存储器 C.内存储器 D.内存储器和外存储器4.至今为止,计算机中的所有信息仍以二进制方式表示的理由是_C_____.A..节约元件B.运算速度快C.物理器件性能所致D.信息处理方便5.计算机硬件能直接执行的只有_B___.A.符号语言B.机器语言C.机器语言和汇编语言D.汇编语言二、填空题:1.计算机的硬件包括__运算器控制器存储器输入设备输出设备__.2.在计算机术语中,将运算器和控制器合在一起称为_CPU__,而将_CPU__和存储器合在一起称为__主机__.3.计算机的软件一般分为两大类:一类叫_系统__软件,一类叫_应用__软件,其中,数据库管理系统属于_系统_软件,计算机辅助教学软件属于__应用___软件.4.计算机系统中的存储器分为_内存储器_和_外存储器_.在CPU执行程序时,必须将指令存放在_内存储器__中.5.输入、输出设备以及辅助存储器统称为_外部设备___.6.计算机存储器的最小单位为__位___,1KB容量的存储器能够存储_1024*8__个这样的单位.7.在计算机系统中,多个系统部件之间信息传送的公共通路称为__总线___,就其所传送的信息的性质而言,在公共通路上传送的信息包括_数据__、__地址__和__控制___信息.三、衡量计算机性能的基本指标有哪些答：1.基本字长 2.数据通路宽度 3.运算速度：包括CPU时钟频率和数据传输率 4.存储器的容量：包括主存储器的容量和外存储器的容量 5.外围设备及其性能 6.系统软件配置运算方法和运算器一、选择题:1.在机器数中,__B____的零的表示形式是唯一的.A.原码B.补码C.反码D.原码和反码3.若某数X的真值为,在计算机中该数表示为,则该数所用的编码方法__B__码.A.原B.补C.反D.移4.运算器虽有许多部件组成,但核心部分是__B____.A.数据总路线B.算术逻辑运算单元C.多路开关D.通用寄存器5.在定点二进制运算器中,减法运算一般通过__D_____来实现. A.原码运算的二进制减法器 B.补码运算的二进制减法器 C.补码运算的十进制加法器 D.补码运算的二进制加法器6.在定点运算器中,无论采用双符号位还是单符号位,必须有__C___,它一般用_____来实现.A.译码电路,与非门B.编码电路,或非门C.溢出判断电路,异或门D.移位电路,与或非门7.在定点运算中产生溢出的原因是__C_____.A.运算过程中最高位产生了进位或借位B.参加运算的操作数超出了机器的表示范围C.运算的结果的操作数超出机器的表示范围D.寄存器的位数太少,不得不舍弃最低有效位二、计算题:1.把十进制数X=(+×2-10写成浮点表示的机器数,阶码、尾数分别用原码、反码和补码表示,设阶码4位,阶符1位,尾数15位,尾数符号1位. (原码：1 0010 0 00 反码：1 1101 0 00 补码：1 1110 1 00)2.已知X=,Y=+,求[X]补, [Y]补, [-Y]补, X+Y=,X-Y=存储系统一、选择题:1.存储器是计算机系统中的记忆设备,它主要用来__C_____.A.存放数据B.存放程序C.存放数据和程序D.存放微程序2.存储单元是指___B_____. A.存放一个二进制信息的存储元 B.存放一个机器字的所有存储元集合 C.存放一个字节的所有存储元集合 D.存放两个字节的所有存储元集合3.存储周期是指__D___. A.存储器的读出时间 B.存储器的写入时间 C.存储器进行连续读和写操作所允许的最短时间 D.存储器进行连续写操作所允许的最短时间间隔4.和外存储器相比,内存储器的特点是_C_____.A.容量大,速度快,成本低B.容量大,速度慢,成本高C.容量小,速度快,成本高D.容量小,速度快,成本低5.某计算机字长16位,其存储容量64KB,若按字编址,那么它的寻址范围是_B_____.—64K B. 0---32K C. 0---64KB D. 0---32KB6.某SRAM芯片,其存储容量为64K×16位,该芯片的地址线和数据线数目为__D__.A. 64,16B. 16,64C. 64,8 ,167.某DRAM芯片,其存储容量为512K×8位,该芯片的地址线和数据线数目为__D___.A. 8,512B. 512,8C. 18,8D. 19,88.某机字长32位,存储容量1MB,若按字编址,它的寻址范围是__C___.A, 0—1M B. 0---512K C. 0---256K D. 0---256KB9.某计算机字长32位,其存储容量为4MB,若按字编址,它的寻址范围是__A___.A. 0---1MB. 0---4MBC. 0---4MD. 0---1MB10.某计算机字长32位,其存储容量为4MB,若按半字编址,它的寻址范围是_C____.A. 0---4MBB. 0---2MBC. 0---2MD. 0---1MB11.某计算机字长为32位,其存储容量为16MB,若按双字编址,它的寻址范围是_C____.A. 0---4MBB. 0---2MBC. 0---2MD. 0---1MB12.主存储器和CPU之间增加cache的目的是__A___.A.解决CPU和主存之间的速度匹配问题B.扩大主存储器的数量C.扩大CPU中通用寄存器的数量D.既扩大主存容量又扩大CPU通用寄存器数量13.在cache的地址映射中,若主存中的任意一块可映射到cache内的任意一块的位置上,则这种方法称为__A____.A.全相联映射B.直接映射C.组相联映射D. 混合映射二、填空题:1.对存储器的要求是_容量大__,__速度快__,__成本低___,为了解决这三方面的矛盾,计算机采用_多级__体系结构.能直接访问_主存__和__cache__,但不能直接访问__辅存__和__外设_____.3.广泛使用的__SRAM__和__DRAM__都是半导体__随机读写__存储器.前者的速度比后者快,__集成度_不如后者高.它们的共同特点是断电后__不能___保存信息.4. cache是一种__高速缓冲__存储器,是为了解决CPU和主存之间__速度___不匹配而采用的一项重要的硬件技术.5.三级存储系统是由主存辅存____组成.6.半导体SRAM是靠__触发器___存储信息,半导体DRAM则是靠__电容____存储信息.存储器的刷新一般有_集中式__,__分散式__两种方式,刷新是因为_电荷泄漏，需定期补充___.8.计算机系统的存储系统通常采用层次结构,在选择各层次所采用的器件时,应综合考虑__速度_,_容量_,_位价__等因素.三、分析题:1.设有一个具有24位地址和8位字长的存储器,问(1)该存储器能够存储多少字节的信息(16MB)(2)如果存储器由4M×1位的RAM芯片组成,需要多少片(4*8=32片) (3)需要多少位作芯片选择(4位)2.某SRAM芯片有17位地址线和4位数据线,用这种芯片为32位字长的处理器构成1M×32位的存储器,并采用模块板结构,问: (1)若每个模块板为256K×32位,共需几块板(2)每块板内共需用多少片这样芯片(3)共需多少位地址线,各完成什么功能总线部分：一、填空题：1．计算机中各个功能部件是通过（总线）连接的，它是各部件之间进行信息传输的公共线路。

SRAM芯片的存储容量是由其地址线和数据线决定的。

地址线数量表示了SRAM可以存储多少地址，数据线数量表示了SRAM可以存储多少数据。

具体计算方式如下：存储容量=2^n，其中n为地址线的数目。

例如，如果有16根地址线，则存储容量最大可扩展为65536（2^16）。

另外，每个存储单元的位宽也是重要的考虑因素，通常以“b”（比特）为单位表示，如1b、2b等。

SRAM大小=存储单元数量×每个存储单元的位宽。

例如，如果一个SRAM芯片有1K（千）个存储单元，每个存储单元的位宽为1b，那么该SRAM的大小就是1KB（千字节）。

以上信息仅供参考，如有需要，建议咨询专业技术人员。