当前位置：文档之家 › 《组合逻辑电路的设计实例》剖析

《组合逻辑电路的设计实例》剖析

  • 格式：doc
  • 大小：161.00 KB
  • 文档页数：3

第1页 共3页
数字逻辑电路
组合逻辑电路设计实例
1. 设计优先编码器
设计要求：将Y0 ~Y9十个信号编成二进制代码。其中Y9的优先级别最高，Y8次之，依
次类推，Y0优先级别最低。当有多个信号同时出现在输入端时，要求只对优先级别最高的
信号进行编码，且输入、输出都是低电平有效。
（1）分析要求。Y0 ~Y9共十个信号，根据公式2n≥N=10，取n=4，即取4位二进制码
进行编码。根据设计要求，Y0 ~Y9中优先级别高的排斥优先级别低的。当输入端有多个信号
同时存在时，优先级别低的信号无论电平高低，对输出均无影响。
（2）列真值表。用1表示高电平，用0表示低电平。由于规定低电平有效，且优先级
别高的排斥优先级别低的，被排斥的量用“×”号表示。输出4位二进制码用DCBA表示，
它们共有16种组合，用来对Y0 ~Y9进行编码的方案很多，我们采用其中一种方案。优先编
码器的真值表如表1所示。
表1 优先编码器真值表
输 入 输 出
Y9 Y8 Y7 Y6 Y5 Y4 Y3 Y2 Y1 Y0 D C B A
1 1 1 1 1 1 1 1 1 1 1 1
0 × × × × × × × × 1 1 1 0
1 0 × × × × × × × 1 1 0 1
1 1 0 × × × × × × 1 1 0 0
1 1 1 0 × × × × × 1 0 1 1
1 1 1 1 0 × × × × 1 0 1 0
1 1 1 1 1 0 × × × 1 0 0 1
1 1 1 1 1 1 0 × × 1 0 0 0
1 1 1 1 1 1 1 0 × 0 1 1 1
1 1 1 1 1 1 1 1 0 0 1 1 0

（3）化简。因变量太多，用卡诺图化简不方便，可用公式法进行化简。为便于用与或
非门实现该电路，合并使函数值为0的最小项。先求出反函数的最简与或式，然后再取反求
出函数的最简与或非式。根据真值表写表达式时，因为被排斥的变量对函数值没有影响，所
以可以从相应的最小项中去掉，于是可得

89899
YYYYYD
89
YYD

4567895678967897
89

YYYYYYYYYYYYYYYYYYC

4895896897
89

YYYYYYYYYYYY

4895896897
89

YYYYYYYYYYYYC

23456789345678967897
89

YYYYYYYYYYYYYYYYYYYYYYB
第2页 共3页

数字逻辑电路
24589345896897
89

YYYYYYYYYYYYYYYY

24589345896897
89

YYYYYYYYYYYYYYYYB

1234567893456789567897899
YYYYYYYYYYYYYYYYYYYYYYYYYA
124683468568789
YYYYYYYYYYYYYYYA

（4）画逻辑图。由上列表达式画出的逻辑图如图1所示
图1所示电路即为所设计的优先编码器。该编码器能否满足设计要求，可用逻辑分析的
方法，进行验证。在图中不难看出，如果Y0 ~Y9同时输入为低电平0时，则输出DCBA= 0110，
即对Y9进行编码，如果Y0 ~Y9均为高电平时，则输出DCBA全为高电平，此时为隐含着的
对Y0的编码。

2. 设计加法器
设计一个4位二进制数的加法器。
（1）分析要求。要设计一个4位二进制数加法器，我们首先要弄清楚一位二进制数任
何相加。一位二进制数相加不仅要考虑本位的加数与被加数，还要考虑低位的进位信号，而
输出为本位和和向高位的进位信号，这就是通常所说的全加器。由于一位全加器是构成多位
加法器的基础，故先设计一位的全加器。
（2）列真值表。假设一位全加器的加数、被加数和低位的进位信号分别为A、B和CI，
本位相加结果及向高位的进位信号分别为S和CO，可得真值表如表2所示。
表2 全加器真值表
输 入 输 出
A B CI S CO
0 0 0 0 0 1 0 0
1 0

图1 优先编码器
第3页 共3页

数字逻辑电路
0 1 0 0 1 1 1 0 0 1 0 1 1 1 0 1 1 1 1 0
0 1
1 0
0 1
0 1
1 1
（3）化简。根据表2所示真值表，可列出下列函数式：
ABCIICBAICBACIBAS

)()(CIBACIBA
CIBA
ABCIICABCIBABCIACO
ABACIBCI

（4）画逻辑图。由表达式画出逻辑图2。图2（a）为一位全加器的逻辑图，（b）为全
加器逻辑符号
以上的全加器只能实现一位二进制数的加法，要实现多位二进制数的加法，可用多个一
位全加器级联而实现，将低位片的进位输出信号接到高位片的进位输入端。如图10.8所示
的是一个4位二进制数的加法电路。这种电路只有在低位片完成加法运算，确定了进位信号
之后，高位片才能进行加运算，因此速度较慢。实际应用中，通常选用4位超前进位加法器
组件，运算速度很快。

（a） （b）
图2 全加器

图2 4位二进制加法器

合集下载

组合逻辑电路的分析与设计(10)幻灯片PPT

组合逻辑电路的分析与设计(10)幻灯片PPT

画出逻辑图如图所示。
例3.4.2：设计一个电话机信号控制电路。电路有I0（火警）、I1 （盗警）和I2（日常业务）三种输入信号，通过排队电路分别从 L0、L1、L2输出，在同一时间只能有一个信号通过。如果同时有
两个以上信号出现时，应首先接通火警信号（优先级最高）， 其次为盗警信号，最后是日常业务信号。试按照上述轻重缓急 设计该信号控制电路。要求用集成门电路7400（每片含4个2输 入端与非门）实现。
二、逻辑功能的描述（逻辑函数表示）
每一个输出变量是全部或部分
输入变量的函数：
L1=f1（A1、A2、…、Ai） L2=f2（A1、A2、…、Ai）
……
Lj=fj（A1、A2、…、Ai）
3.2 组合逻辑电路的分析方法和设计方法
3.2.1 组合逻辑电路的分析方法 分析过程一般包含4个步骤：
例3.3.1：组合电路如图所示，分析该电路的逻辑功能。
2n≥N
一.普通二进制编码器
3位二进制编码器有8个输入端，3个输出端，所以常称为8线—3 线编码器，其功能真值表见下表：（输入为高电平有效，只
允许一个信息入，即每次只一个I为1，对输入有约束）
编码 器真 值表
I0 I1 10 01 00 00 00 00 00 00
输
入
I2 I3 I4 I5 I6 I7
解：（1）由逻辑图逐级写出逻辑表达式。为了写表达式方便，
借助中间变量P。
（2）化简与变换：
（3）由表达式列出真值表。 （4）分析逻辑功能 ：
当A、B、C三个变量不一致时，
电路输出为“1”，所以这个电路 称为“不一致电路”。
3.2.2 组合逻辑电路的设计方法
小规模（SSI）中规模（MSI）大规模（LSI）超大规模（VLSI） 设计逻辑电路标准：“最简逻辑电路”：器件数量最少、器件种类最少，器 件之间的连线最少。设计过程的基本步骤：
组合逻辑电路的分析和设计_实验报告

组合逻辑电路的分析和设计_实验报告

组合逻辑电路的分析和设计_实验报告组合逻辑电路的分析与设计实验报告院系：电⼦与信息⼯程学院班级：电信13-2班组员:盖兵（134********）邢帅成（134********）⼀、实验⽬的1、掌握组合逻辑电路的分析⽅法与测试⽅法。

2、掌握组合逻辑电路的设计⽅法。

⼆、实验原理通常逻辑电路可分为组合逻辑电路和时序逻辑电路两⼤类。

电路在任何时刻，输出状态只取决于同⼀时刻各输⼊状态的组合，⽽与先前的状态⽆关的逻辑电路称为组合逻辑电路。

1.组合逻辑电路的分析过程，⼀般分为如下三步进⾏：①由逻辑图写输出端的逻辑表达式；②写出真值表；③根据真值表进⾏分析，确定电路功能。

2.组合逻辑电路⼀般设计的过程为图⼀所⽰。

图⼀组合逻辑电路设计⽅框图3.设计过程中，“最简”是指按设计要求，使电路所⽤器件最少，器件的种类最少,⽽且器件之间的连线也最少。

三、实验仪器设备数字电⼦实验箱、电⼦万⽤表、74LS04、74LS20、74LS00、导线若⼲。

74LS00 74LS04 74LS20四、实验容及⽅法1 、设计4线-2线优先编码器并测试其逻辑功能。

数字系统中许多数值或⽂字符号信息都是⽤⼆进制数来表⽰，多位⼆进制数的排列组合叫做代码，给代码赋以⼀定的含义叫做编码。

(1)4线-2线编码器真值表如表⼀所⽰4线-2线编码器真值表(2)由真值表可得4线-2线编码器最简逻辑表达式为1Y =((I 0′I 1′I 2I 3′)′(I 0′I 1′I 2′I 3)′) ′0Y =((I 0′I 1I 2′I 3′)′( I 0′I 1′I 2′I 3)′)′(3)由最简逻辑表达式可分析其逻辑电路图4线-2线编码器逻辑图（4）按照全加器电路图搭建编码器电路，注意搭建前测试选⽤的电路块能够正常⼯作。

（5）验证所搭建电路的逻辑关系。

0I =1 1Y 0Y =0 0 1I =1 1Y 0Y =0 12I =1 1Y 0Y =1 0 3I =1 1Y 0Y =1 12、设计2线-4线译码器并测试其逻辑功能。

组合逻辑电路的设计实例

组合逻辑电路的设计实例


1. 首先指明逻辑符号取“0”、
真值表
“1”的含义。
ABCF
三个按键A、B、C按下时为 0 0 0 0
“1”，不按时为“0”。输 0 0 1 0
出是F，多数赞成时是“1”，
0 0
1 1
0 1
0 1
否则是“0”。
1000
2. 根据题意列出逻辑状态表。 1 0 1 1
1101
1111
真值表
ABCF 0000 0010 0100 0111 1000 1011 1101 1111
3. 画出卡诺图，并用卡 诺图化简：
BC A 00
00
BC 01 11 10
010
1 0 1 1 1 AB
AC
F AB BC CA
4. 根据逻辑表达式画出逻辑图。 (1) 用与或门实现
F AB BC CA
A
&
B
C
&
1 F
&
(2) 用与非门实现
F AB BC CA
AB BC CA AB BC CA
电子技术 数字电路部分
§4.2 组合逻辑电路
设计举例
回顾
研究组合电路无非是两方面的问题:
1.分析组合逻辑电路： 已知电路图,要求分析清楚它的逻辑功能
2. 设计组合逻辑电路： 已知对逻辑功能的要求,要求设计一个电路来 实现它。
教学目标：要求学生理解组合逻辑电路设计 的意义，能够进行组合逻辑电路设计
教学重点：组合逻辑电路的设计
教学难点：逻辑函数的化简
设计步骤大致如下：
确定实际问题的逻辑含义
ห้องสมุดไป่ตู้
列出真值表
用逻辑代数或卡诺图对逻辑函数进行化简。 写出逻辑代数式
组合逻辑电路分析与设计(1)幻灯片PPT

组合逻辑电路分析与设计(1)幻灯片PPT

29
4. 功耗特性
集成电路的功耗和集成度密切相关。功耗大的器件 集成度不能很高，否则，器件因无法散热而容易烧 毁。 静态功耗：电路的输出状态不变时的功率损耗。 动态功耗：电路状态变化时产生的功耗。 低速电路的功耗以静态功耗为主； 高速电路的功耗以动态功耗为主。
35
平均传输延迟时间是反映门电路工作速度的一个重要参数。
组合逻辑电路分析与设计(1)幻 灯片PPT
本PPT课件仅供大家学习使用 请学习完及时删除处理 谢谢！
主要内容
1. 集成逻辑门 2. 常用MSI组合逻辑模块 3. 组合型可编程逻辑器件 4. 组合逻辑电路分析 5. 组合逻辑电路设计 6. 组合逻辑电路的VHDL描述 7. 组合逻辑电路中的险象
2
逻辑电路的分类：
TTL电路形式发展较早，工艺比较成熟。ECL 电路速度快，但功耗大。I2L电路速度较慢， 但集成密度高。
另一类为单极型MOS集成电路
包括NMOS、 PMOS和CMOS等。
常用的是TTL和CMOS集成电路。
10
逻辑系列： 是一些集成电路芯片的集合。 同一系列的芯片具有类似的输入、输出及内部电 路特征，但逻辑功能不同。 同一系列的芯片可以项目连接实现各种逻辑功能。
54
基本逻辑电路设计实例： 基本逻辑门
设计3人投票，少数服从多数的电路。
55
22
（4）TTL集成门电路使用注意事项
(a) 电源电压应满足在标准值5V+10%的范围内。 (b) TTL电路的输出端所接负载，不能超过规定的扇出 系数。 (c) 多余输入端的处理。
24
集成电路的封装类型：
集成电路封装形式取决于它们装配在印制电路板上的方式， 通常分为两大类：
插孔装配：如DIP双列直插式