主板布局布线总结

  • 格式:pdf
  • 大小:126.99 KB
  • 文档页数:2

一.主板通用架构
CPU
LPC
DMI

FSB

DDR
LCD

CRT
RGB

LVDS

北桥
N B

MEMORY
外设(keyboard等)
SATA
USB

南桥
S B

PCIE
LAN

SUPER
I/O

术语
NB 北桥(North Bridge),主要负责CPU与内存之间的数据交换,是主板性能的
主要决定因素。
SB 南桥(South Bridge),主要负责主板的输入输出部分。
DMI 直接媒体接口(Direct Media Interface),英特尔用来连接南北桥的总线。
DDR Dual Data Rate
MEMORY 内存
LVDS Low Voltage Differential Signal
LCD 液晶显示器
CRT 阴极射线管,显示器
VGA 视频图形数组.在板子上指显示器接口(VGA Port)
LPC Low Pin Count 一种总线协议,一般是连接SB->Super I/O,取代ISA
SUPER I/O 外设,有专门的Chipset,一般接LPT,COM,BIOS
LAN 局域网(Local Area Network) (Symbol :Rj45)
USB 通用串行总线架构(Universal Serial Bus)
PCI 外围组件互连(Peripheral Component Interconnect)
CLK GEN 时钟发生器(CLK GENERATOR)
BIOS Basic Input and Output System
HOST CPU
AGP 加速图形接口(Accelerated Graphics Port)通常接显卡
ISA 工业标准结构(Industry Standard Architecture)
1394 IEEE 1394.美国电子电机工程师协会推出的一种串行总线
COM 串行通讯端口
PS/2 一种键盘鼠标接口
LPT 打印并行口
CF Card 一种存储设备
IMB 工业主板(Industry Mother Board)

二. 布线原则
1.任何PCB板布线的基本原则都是高速信号优先。高速信号要少打孔,少换层,至少一层地与其相
邻。正负之间都要等长。高速信号与其他信号之间保持至少20mil的间距。
高速信号包括:
单根(CLK,RGB,DDR),
差分(FSB, DMI , LVDS, SATA, USB, PCIE, LAN ,DDR的CLK和DQS和DQS#,)

三.高速信号的通常处理方法
不同芯片之间信号的阻抗要求不相同,所以要根据芯片资料的要求来控制阻抗。
1. CLK:
CLK GENERATOR所在表层及相邻层必须铺地,所有高速信号不能从芯片中间穿过,CLK

之间至少保持20mil间距。
2. RGB:模拟信号,走线时为避免数字信号干扰,在RGB周围包地处理,RGB之间以及与GND之
间要保持25-30MIL的间距。
3. DMI:时钟频率100MHZ,几组收(发)信号之间组内等长可控制在500-1000mil。
4. LVDS,SATA:正负之间等长,组内等长。
5.USB(90ohm),正负两根等长。
6. LAN:
a.网络芯片如果直接与连接器相连,按照一般差分线的要求进行布线。
b.网络芯片通过变压器再与连接器相连,走线时需要多加注意,网络变压器的作用主要有两个:一
是隔离,一个是电平转换。
变压器和连接器最好放在一个角落来避免干扰其他信号。从CPU—— PHY——网络变压器——
RJ45。PHY与千兆以太网变压器通过四组差分连接,与百兆以太网变压器通过两组组差分连接,变
压器另一端与连接器相连的部分都是两组差分。处理网络变压器的普遍做法是将两侧的地隔离,或
者有些做法是直接把变压器到连接器一侧的地挖空。变压器的中心位置,不可以走任何信号,电源
和地都要挖空。
7.DDR2分组:
数字信号组:DQ,DQS,XDM,其中每个字节又是内部的一份信道Lane组,如DQ0-DQ7,DQSx,DMx
为一个信号组。
控制信号:CS#,CKE,ODT
命令信号:ADDRESS,CAS#,RAS#,WE#
其中数字信号要每一组走在同一层,并且要走在一起。相邻层至少一层为地。控制信号和命令信号
可以分两层来走。其相邻层最好铺地,如果做不到,可以铺ddr本身电源作为参考。

本页已使用福昕阅读器进行编辑。
福昕软件(C)2005-2008,版权所有,
仅供试用。