当前位置：文档之家 › 北航FPGA实验报告

北航FPGA实验报告

  • 格式：docx
  • 大小：42.88 KB
  • 文档页数：19

电气技术实践 可编程逻辑器件FPGA应用开发 实验报告 姓名 班级 学号 2016年12月 目录 二、实验要求 三、实验内容 四、实验代码及实验结果 1、4位二进制加法计数器 ...................................... 2、半加器.................................................... 3、RS触发器 ................................................. 4、数码管十六进制计数器...................................... 5、跑马灯.................................................... 6、键盘电路.................................................. 7、LED点阵显示 .............................................. 8、多人抢答器................................................ 五、实验感想 一、实验目的 1、熟悉使用可编程逻辑器件(Altera公司FPGACyclone系列EP1C6Q)。 2、熟悉使用硬件描述语言VHDL。 3、掌握FPGA集成环境(Altera公司FPGAQuartusII9.0)开发流程。 4、熟悉使用核心目标系统板与接口电路等工作原理及其功能模块绑定信息。 5、熟悉并掌握下载线方式和下载文件的选择。 二、实验要求 1、学习并掌握文本、图形等输入和时序、功能仿真方法。 2、学习并熟悉门电路、组合电路、时序电路等单一模块功能。 3、学习并设计各种不同状态机逻辑功能。 4、学习并设计由单一模块→较多功能模块集成→系统集成方法。 5、学习并选择多种模式显示(发光二极管显示、米字型数码管显示、七段数码管→动态扫描或静态扫描显示、LED点阵显示各种字符和图形或静止或移动等方式、LCD液晶显示各种字符和图形或静止或移动等方式)。 6、根据自已的兴趣和愿望，可从以下给定的实验目录中选取或自已设定功能题目。 7、实验数目没有要求，关键是看质量，是否是自已编写、调试、实现。 三、实验内容 1、按指导书集成开发环境章节操作实现文本编程实例1和图形编程实例2全过程。 2、任选门电路、组合电路、时序电路实验各完成一个其逻辑功能，其实现方案自已规定。在进行FPGA目标器件输入和输出引脚绑定时，输入引脚绑定高/低电平、单脉冲、各种分频连续脉冲等多种信号，输出引脚可绑定发光二极管、七段数码管、LED点阵等显示模式。 3、在完成1位十进制计数器的基础上，可增加完成2或3等多位十进制计数器逻辑功能并用多位七段数码管来显示。 4、用LED点阵显示任意字符、图形等信息。 四、实验代码及实验结果 1、4位二进制加法计数器 （1）实验代码 libraryieee; useieee.std_logic_1164.all; useieee.std_logic_unsigned.all; entityerjinzhiis port(clk, rst:instd_logic; q:outstd_logic_vector(3downto0)); endentityerjinzhi; architecturebhvoferjinzhiis signalq1:std_logic_vector(3downto0); begin process(rst,clk) begin if(rst='0')then q1<="0000"; elsif(clk'eventandclk='1')then q1<=q1+1; endif; endprocess; q<=q1; endarchitecturebhv; （2）管脚分配 （3）实验操作 ①输入信号clk时钟→把FPGA_EA2_P6(Pin_P20)用导线与(FRQ_Q211Hz)连接、rst清零→N18(SW-1)、输出信号q3→U12(LED1)、q2→V12(LED2)；q1→V15(LED3)；q0→W13(LED4)。 ②把输入信号rst设为“1”、clk时钟(FRQ_Q211Hz)用导线与(FRQ_Q211Hz)连接。 （4）实验现象 输出结果信息为第一、二、三、四个发光二极管按照0000→0001→……→1111循环显示，符合实验要求。（该实验板上低电平为“1”） 2、半加器 （1）实验原理图 （2）管脚分配 （3）实验操作 逻辑分析：输入信号a、b；输出信号分别为sum（和）、carry（进位）。 逻辑方程：sum=a⊕b；carry=a*b。 输入信号a→N18(SW-1)、b→M20(SW-2)、输出信号sum（和）→U12(LED1)、carry（进位）→V12(LED2) （4）实验现象 ⅰ输入信号a、b都为“0”，输出结果信息为两个发光二极管均为“灭”，说明和和进位都为0；ⅱ输入信号a为“1”，b为“0”，输出结果信息为第一个发光二极管“灭”，第二个发光二极管“亮”，说明和为“1”，进位为0；ⅲ输入信号a为“0”，b为“1”，输出结果信息为第一个发光二极管“灭”，第二个发光二极管“亮”。说明和为“1”，进位为“0”；ⅳ输入信号a、b都为“1”，输出结果信息为第一个发光二极管“亮”第二个发光二极管“灭”，说明和为“0”，进位为“1”.均符合设计要求 3、RS触发器 （1）实验代码 libraryieee; useieee.std_logic_1164.all; useieee.std_logic_unsigned.all; entityrs_clkis port(s,r,res:instd_logic; q,not_q:outstd_logic); endrs_clk; architecturebehavofrs_clkis signalsel1,sel2:std_logic; begin process(res,sel1,sel2) begin ifres='0'thensel1<='0'; sel2<='1'; elsif(S='1'andR='0')thensel1<='1'; sel2<='0'; elsif(S='0'andR='1')thensel1<='0'; sel2<='1'; elsif(S='0'andR='0')thensel1<=sel1; sel2<=sel2; endif; Q<=sel1; not_q<=sel2; endprocess; endbehav; （2）管脚分配 （3）实验操作 （3）实验现象 将实验现象总结为RS触发器特性表，其中X指0或1均可；输入为”1”指SW输入为高，输入为”0”指SW输入为低；输出为”1”指对应LED灯灭（实验台的LED灯为高电平灭），输出为”0”指对应LED灯亮。 CLK触发 输入S 输入R 原来的Q 新的输出Q* 1 0 0 X 保持原状

1 1 0 1 1 1 1 0 0 1 1 0 1 1 0 1 0 1 0 0 1 1 1 X 不定状态 0 X X X 保持原状

4、数码管十六进制计数器 （1）实验代码 libraryieee; useieee.std_logic_1164.all; useieee.std_logic_unsigned.all; entitymotoris port( clk:instd_logic; rst:instd_logic; sel:outstd_logic; q:outstd_logic_vector(3downto0); d:outstd_logic_vector(7downto0) ); endentity; architectureb1ofmotoris signalq1,q2:std_logic_vector(3downto0); begin process(clk,rst) begin ifclk'eventandclk='1'then q1<=q1+1; q2<="0010"; endif; endprocess; q<=q2; process(q1) begin if(rst='1')thensel<='0'; caseq1is when when"0001"=>d<="01100000"; when when when"0100"=>d<="01100110"; when when when when when when when"1011"=>d<="00111110"; when when"1101"=>d<="01111010"; when when endcase; endif; endprocess; end; （2）管脚分配 （3）实验现象 将CLK接入较低频率，这样可以清晰地观察数码管从0—F（16进制数）的转变，完成一个循环之后，自动重新从0开始显示，进入下一个循环 5、跑马灯 （1）实验代码 libraryieee; useieee.std_logic_1164.all; useieee.std_logic_unsigned.all; entityledis port(clk:instd_logic; rst:instd_logic; q:outstd_logic_vector(7downto0)); end; architectureledofledis constants0:std_logic_vector(1downto0):="00"; constants1:std_logic_vector(1downto0):="01"; constants2:std_logic_vector(1downto0):="10"; constants3:std_logic_vector(1downto0):="11"; signalpresent:std_logic_vector(1downto0); signalq1:std_logic_vector(7downto0); signalcount:std_logic_vector(3downto0); begin

合集下载

FPGA实验报告

FPGA实验报告

FPGA实验报告Xilinx FPGA及应⽤实验报告（⼀）实验⼀全加器⼀、实验⽬的1、编写简单门电路的RTL级描述程序；2、创建简单电路的结构级VHDL描述程序；3、实现全加器功能，由半加器组成，以元件⽅式调⽤。

⼆、实验环境1、ISE软件⼀套；2、PC机⼀台。

三、实验步骤1、创建⼀个新的⼯程(1)选择“开始->所有程序->Xilinx ISE 9.1i”或直接在桌⾯双击Xilinx ISE 9.1i的图标，打开ISE 9.1i集成环境。

(2)在ISE中，选择菜单栏中的File->New Project 打开创建新⼯程界⾯，在Project Name 中填⼊⼯程名，在Project Location中填⼊⼯程所在⽂件夹。

2、编写半加器的RTL级描述和全加器的结构级描述半加器源程序为：library IEEE;use IEEE.STD_LOGIC_1164.ALL;entity half isPort ( a : in STD_LOGIC;b : in STD_LOGIC;s : out STD_LOGIC;co : out STD_LOGIC);end half;architecture Behavioral of half issignal c,d : STD_LOGIC;beginc <= a or b;d <= a nand b;s <= c and d;co <= not d;end Behavioral;波形仿真结果为：全加器源程序为：library IEEE;use IEEE.STD_LOGIC_1164.ALL;entity full isPort ( a : in STD_LOGIC;b : in STD_LOGIC;cin : in STD_LOGIC;s : out STD_LOGIC;co : out STD_LOGIC);end full;architecture Behavioral of full is component halfPORT (a, b: IN std_LOGIC;s,co: OUT std_LOGIC);end component;signal u0_co,u0_s,u1_co:std_logic;beginu0:half port map(a,b,u0_s,u0_co);u1:half port map(u0_s,cin,s,u1_co);co<=u0_co or u1_co;end Behavioral;波形仿真结果为：\ 实验⼆12进制计数器⼀、实验⽬的1、熟悉Xilinx的ISE软件的使⽤和设计流程；2、初步了解VHDL的编程⽅法；3、使⽤VHDL语⾔创建、仿真并验证12进制计数器。

FPGA实习报告

FPGA实习报告

FPGA实习报告一、实习概况本次实习我进入了一家高科技公司，参与了FPGA（Field-Programmable Gate Array，现场可编程门阵列）相关的项目。

通过与团队成员合作，我了解了FPGA的基本知识和应用，并在项目中完成了一些任务。

在这次实习中，我学到了很多东西，也发现了自己的不足之处。

二、FPGA介绍FPGA是一种可编程逻辑器件，与ASIC（Application Specific Integrated Circuit，专用集成电路）相比，FPGA具有灵活性高、开发周期短等优点。

它可以根据需要进行编程，实现各种逻辑功能。

由于其广泛应用于通信、计算机、医疗等领域，我对FPGA技术充满了兴趣。

三、项目任务在本次实习中，我主要参与了一个数字信号处理项目。

具体任务如下：1. 学习FPGA编程语言：我首先学习了FPGA的编程语言，包括VHDL （VHSIC Hardware Description Language）和Verilog HDL（Hardware Description Language）。

这两种语言可以用于描述硬件电路，并在FPGA上实现。

3.进行性能优化：为了提高数字滤波器的性能，我进行了一系列优化工作。

首先，我对代码进行了优化，减少了资源占用和功耗。

同时，我对硬件设计进行了优化，使用并行计算等技术提高了滤波器的运算速度。

四、实习心得1.学到了很多知识：通过这次实习，我学到了很多关于FPGA的知识，包括编程语言、硬件设计、性能优化等方面。

这些知识对于我今后的学习和工作都有很大的帮助。

2.提高了动手能力：在项目中，我需要从零开始设计和实现一个数字滤波器。

通过不断的尝试和实践，我提高了自己的动手能力和解决问题的能力。

3.感受到了团队合作的重要性：在项目中，我和团队成员密切合作，共同解决了很多技术难题。

这让我意识到团队合作的重要性，团队的力量会比个人更加强大。

4.发现了自己的不足之处：在实习中，我发现了自己在硬件设计和性能优化方面的不足之处。

fpga实训报告

fpga实训报告

fpga实训报告引言随着技术的不断发展，电子行业也在迅速进步。

作为电子产品领域的重要组成部分，FPGA（Field Programmable Gate Array）即现场可编程门阵列技术）在近年来受到越来越多的重视。

本文将分享我参与的一次FPGA实训项目的经验和体会。

一、FPGA的基本概念FPGA是一种集成电路芯片，它通过可编程逻辑门阵列构成的，能够实现电路的数字逻辑功能。

与传统的ASIC（Application-Specific Integrated Circuit）相比，FPGA具有可编程的优势，能够根据需要进行重新编程，具备更高的灵活性和可塑性。

二、实训项目背景本次实训项目是一个基于FPGA的数字信号处理系统设计。

我们小组的任务是设计一个音频信号处理系统，能够实现音频的输入、处理和输出等功能。

这个项目旨在让我们熟悉FPGA开发流程和工具，并锻炼我们的团队协作能力和解决问题的能力。

三、项目过程1.需求分析在开始项目之前，我们首先进行了需求分析。

我们确定了音频输入输出的格式要求，处理功能的要求，以及系统的性能指标。

这一步对于项目的成功实施非常关键，只有明确需求，才能确保后续的设计和开发效果。

2.系统设计在需求分析的基础上，我们开始进行系统设计。

我们首先进行模块拆分，将系统划分为音频输入模块、音频处理模块和音频输出模块。

然后，我们根据每个模块的功能设计相应的电路和逻辑。

3.软件仿真设计好电路和逻辑后，我们使用FPGA开发工具进行软件仿真。

通过仿真，我们可以验证设计的正确性和稳定性。

当发现问题时，我们及时进行修改和优化，直到达到预期的效果。

4.物理综合在软件仿真通过后，我们进行物理综合。

这一步骤将我们的设计映射到实际的硬件资源上，包括将逻辑电路映射到LUT（Lookup Table）、将时序电路映射到寄存器等。

物理综合过程中，我们需要考虑到硬件资源的利用率和系统的性能要求。

5.实际实现完成物理综合后，我们开始进行实际的系统实现。

FPGA实验报告

FPGA实验报告

FPGA实验报告一、实验目的本次FPGA实验目的是通过使用FPGA开发板，了解FPGA的基本原理和应用，培养学生对数字电路设计的基本能力。

二、实验原理FPGA（Field-Programmable Gate Array）是一种可编程逻辑芯片，通过在芯片中加入多个查找表、可编程互连和触发器等基本模块，使得用户可以根据实际需求程序设计芯片的逻辑功能和互连关系。

FPGA的主要优点是能快速更新设计并且重配置灵活，而且速度快、功耗低。

本次实验我们使用的FPGA开发板是Xilinx Spartan-6系列，采用的开发环境是Xilinx ISE Design Suite。

三、实验内容1.实验用到的器件及端口我们使用的FPGA开发板上有多个输入输出端口，如LED灯、开关、按键等。

其中LED灯作为输出端口，开关和按键作为输入端口。

实验中，我们通过控制开关的状态，来控制LED灯的亮与灭。

2.设计电路我们的实验电路主要由一个FPGA芯片、多个LED灯、多个开关和按键等组成。

具体设计如下：（插入电路图）3.编写代码我们使用Verilog语言来描述逻辑电路的功能，并将其编写成代码。

代码示例如下：module led_controllerinput wire CLK,input wire [3:0] SWITCH,output reg [7:0] LEDcase(SWITCH)endcaseendendmodule4.烧录代码通过Xilinx ISE Design Suite的工具链，将上述代码综合、实现、生成比特文件。

然后通过JTAG接口将比特文件烧录到FPGA芯片中。

5.实验结果实验结果是通过观察LED灯的亮灭情况来验证代码的正确性。

根据开关的不同状态，LED灯的亮灭也不同。

四、实验总结通过本次实验，我们深入了解了FPGA的基本原理和应用，并且使用了Xilinx Spartan-6系列的开发板完成了LED控制的实验。

通过观察LED灯的亮灭情况，验证了我们编写的代码的正确性。